[go: up one dir, main page]

CN101226311B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101226311B
CN101226311B CN2007103004216A CN200710300421A CN101226311B CN 101226311 B CN101226311 B CN 101226311B CN 2007103004216 A CN2007103004216 A CN 2007103004216A CN 200710300421 A CN200710300421 A CN 200710300421A CN 101226311 B CN101226311 B CN 101226311B
Authority
CN
China
Prior art keywords
mentioned
oxide layer
signal line
transparent oxide
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103004216A
Other languages
English (en)
Other versions
CN101226311A (zh
Inventor
河村哲史
佐藤健史
波多野睦子
丰田善章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Hitachi Displays Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN101226311A publication Critical patent/CN101226311A/zh
Application granted granted Critical
Publication of CN101226311B publication Critical patent/CN101226311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种可以提高像素的开口率的显示装置。在基板上的像素区域内，依次层叠有透明氧化物层、绝缘膜和导电层，上述导电层具有与栅极信号线连接的薄膜晶体管的栅电极，上述透明氧化物层的至少使除了上述栅电极的正下方的沟道区域部以外的其他区域被导体化，且在该被导体化了的部分构成有源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部。

Description

显示装置
技术领域
本发明涉及显示装置，尤其是各像素内具有薄膜晶体管的显示装置。
背景技术
例如，有源阵列型的液晶显示装置构成为：在隔着液晶相对配置的各基板中的一块基板的液晶侧的面上，将由在x方向上延伸并沿y方向并列设置的栅极信号线和在y方向上延伸并沿x方向并列设置的源极信号线围成的区域作为像素区域，在该像素区域内，至少具有借助来自该栅极信号线的信号(扫描信号)而导通的上述薄膜晶体管和通过该导通了的薄膜晶体管提供来自上述源极信号线的图像信号的像素电极。
而且，上述薄膜晶体管、栅极信号线、源极信号线和像素电极等，利用光刻技术的选择性蚀刻按所需的顺序在基板上层叠形成为所需图案形成的导电层、半导体层、绝缘膜等而形成。
对于由这种结构构成的显示装置，迫切希望减少基于光刻技术的选择性蚀刻的工序数，例如，已知有通过对其预定的区域赋予导电性而将在基板上形成的半导体材料膜加工成薄膜晶体管的沟道区域部、源极区域部和漏极区域部，并形成与该漏极区域部连接的像素电极的技术(参照专利文献1)。
专利文献1：日本特开2003-50405号公报
发明内容
但是，在上述专利文献1中记载的显示装置，源极信号线是与上述半导体材料膜分别形成的，在两者的形成中不可避免地需要各自的选择性蚀刻工序。
另外，上述源极信号线，由于其形成时的掩模对准的界限，与形成为上述半导体材料膜的区域的一部分的像素电极很难以狭窄的间隔配置。因此，就限制了像素的开口率的提高。
本发明的目的在于，提供一种可以减少制造工时数的结构的显示装置。
本发明的另一目的在于，提供一种可以提高像素的开口率的显示装置。
如下简单地说明本申请书所公开的发明中代表性发明的概要。
(1)本发明的显示装置，其特征在于：例如，在基板上的像素区域依次层叠有透明氧化物层、绝缘膜和导电层，
上述导电层具有与栅极信号线连接的薄膜晶体管的栅电极，
上述透明氧化物层的至少使除了上述栅电极的正下方的沟道区域部以外的其他区域被导体化，在该被导体化了的部分上构成有源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部。
(2)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：上述透明氧化物层形成在像素区域的整个区域，上述源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部通过选择性地使上述透明氧化物层导体化而被形成。
(3)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：上述导电层具有由在上述绝缘膜上与像素电极重叠而并列设置的多个电极构成的对置电极和向该对置电极的各电极提供信号的公用信号线。
(4)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：上述绝缘膜形成在像素区域的整个区域上。
(5)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：上述导电层由金属层构成。
(6)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：上述导电层由ITO膜构成。
(7)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：上述导电层通过选择性地使在像素区域的整个区域上形成的透明氧化物层导体化而被形成。
(8)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：在上述透明氧化物层上，在上述栅电极的正下方的沟道区域部与源极区域部之间和上述栅电极正下方的沟道区域部与漏极区域部之间，分别形成有载流子浓度低于上述源极区域部和漏极区域部的LDD区域部。
(9)本发明的显示装置，例如，以(1)的结构为前提，其特征在于：在上述透明氧化物层的构成源极信号线的部分的上层或下层形成金属层。
(10)本发明的显示装置，其特征在于：例如，在基板上的像素区域内，对透明氧化物层和金属层中的任意一层作为上层而被形成，并在其上依次层叠有绝缘膜和导电层，
上述导电层具有与栅极信号线连接的薄膜晶体管的栅电极，
上述金属层构成源极信号线，
上述透明氧化物层的至少使除了上述栅电极的正下方的沟道区域部以外的其他区域被导体化，且在该被导体化了的部分上形成有与上述源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部。
(11)本发明的显示装置，其特征在于：例如，在基板上的像素区域内，透明氧化物层和金属层中的任意一层作为上层而被形成，并在其上依次层叠有绝缘膜和导电层，
上述导电层具有与栅极信号线连接的薄膜晶体管的栅电极，
上述透明氧化物层，至少在上述栅电极的正下方的沟道区域部形成开口部或切口部而被导体化，在该被导体化了的部分上形成源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部，
上述半导体层形成在上述透明氧化物层的开口部或切口部，并与上述源极区域部和漏极区域部相连接。
(12)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：上述透明氧化物层形成在像素区域的整个区域上，上述源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、与该像素电极连接的上述薄膜晶体管的漏极区域部，通过选择性地使上述透明氧化物层导电体化而形成。
(13)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：上述导电层具有由在上述绝缘膜上与像素电极重叠而并列设置的多个电极构成的对置电极和向该对置电极的各电极供给信号的公用信号线。
(14)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：上述绝缘膜形成在像素区域的整个区域上。
(15)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：上述导电层由金属层构成。
(16)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：上述导电层由ITO膜构成。
(17)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：上述导电层通过选择性地使形成在像素区域的整个区域上的透明氧化物层导体化而被形成。
(18)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：在透明氧化物层上，在上述栅电极的正下方的部分与源极区域部之间和上述栅电极的正下方的部分与漏极区域部之间，分别形成有载流子浓度低于上述源极区域部和漏极区域部的LDD区域部。
(19)本发明的显示装置，例如，以(11)的结构为前提，其特征在于：在上述透明氧化物层的构成源极信号线的部分的上层或下层形成金属层。
此外，本发明并不限于以上的结构，在不脱离本发明的技术思想的范围内可以进行各种变更。
按上述方式构成的显示装置能够具有可减少工时数的结构。而且，可以提高像素的开口率。
附图说明
图1是表示在液晶显示装置的隔着液晶相对配置的各基板中的一块基板的液晶侧的面的液晶显示区域上形成的电路的一实施例的结构图。
图2是表示图1所示的各像素中的一个像素结构的一实施例的图。
图3是示出在基板的表面上形成的透明氧化物层内有选择地形成载流子浓度高的区域时的一实施例的图。
图4是示出在基板的表面上形成的透明氧化物层内有选择地形成载流子浓度高的区域时的另一实施例的图。
图5是示出在基板的表面上形成的透明氧化物层内有选择地形成载流子浓度高的区域时的另一实施例的图。
图6是示出在基板的表面上形成的透明氧化物层内有选择地形成载流子浓度高的区域时的另一实施例的图。
图7是表示图8中示出的工序图的剖面部位的像素俯视图。
图8是表示具有图7中示出的像素的液晶显示装置的制造方法的一实施例的工序图。
图9是表示具有图7中示出的像素的液晶显示装置的制造方法的另一实施例的工序图。
图10是表示本发明显示装置的像素结构的另一实施例的俯视图。
图11是表示本发明显示装置的像素结构的另一实施例的俯视图。
图12是表示图11中示出的由金属层构成的源极信号线的制造方法的一实施例的工序图。
图13是表示图11中示出的像素结构的变形例的说明图。
图14是表示本发明显示装置的像素结构的另一实施例的俯视图。
图15是表示具有图14中示出的像素的液晶显示装置的制造方法的一实施例的工序图。
图16是表示具有图14中示出的像素的液晶显示装置的制造方法的另一实施例的工序图。
图17是表示本发明显示装置的像素的另一实施例的结构图。
图18是表示本发明显示装置的像素的另一实施例的结构图。
图19是表示本发明显示装置的像素的另一实施例的结构图。
图20是表示本发明显示装置的像素的另一实施例的结构图。
图21是表示本发明显示装置的像素的另一实施例的结构图。
图22是表示在液晶显示装置的隔着液晶相对配置的各基板中的一块基板的液晶侧的面的液晶显示区域上形成的电路的另一实施例的结构图。
图23是表示图22所示的各像素中的一个像素的结构的一实施例的图。
图24是表示图25中示出的工序图的剖面部位的像素俯视图。
图25是表示具有图24中示出的像素的液晶显示装置的制造方法的一实施例的工序图。
图26是表示本发明显示装置的像素的另一实施例的结构图。
图27是表示具有图26中示出的像素的显示装置的制造方法的一实施例的工序图。
图28是表示具有图26中示出的像素的显示装置的制造方法的另一实施例的工序图。
图29是表示本发明显示装置的像素的另一实施例的结构图。
图30是表示具有图29中示出的像素的显示装置的制造方法的一实施例的工序图。
图31是表示本发明显示装置的像素的另一实施例的结构图。
图32是表示具有图31中示出的像素的显示装置的制造方法的工序图。
图33是表示本发明显示装置的像素的另一实施例的结构图。
图34是表示本发明显示装置的像素的另一实施例的结构图。
图35是表示本发明显示装置的像素的另一实施例的结构图。
图36是表示在本发明的显示装置中在基板上安装有信号驱动电路的情况的说明图。
具体实施方式
以下，用附图说明本发明的显示装置及其制造方法的实施例。
(实施例1)
图1是表示在液晶显示装置的隔着液晶而相对配置的各基板中的一块基板SUB1的液晶侧的面的液晶显示区域上形成的电路的一实施例的结构图。
在图1中，具有在y方向上延伸并沿x方向并列设置的源极信号线SL和与该源极信号线SL绝缘而在x方向上延伸并沿y方向并列设置的栅极信号线GL，由该各信号线围成的矩形区域相当于像素的区域(图中用虚线框示出)。由此，各像素呈矩阵状配置并由该像素组构成上述液晶显示区域。
在各像素的区域内在其大部分区域上形成例如由透明电极构成的像素电极PX，该像素电极PX通过薄膜晶体管TFT例如与在图中左侧邻接的源极信号线SL连接。该薄膜晶体管TET通过其导通、截止的驱动来控制将来自源极信号线SL的信号向像素电极PX提供或不提供。
上述薄膜晶体管TFT，将由上述栅极信号线GL的延伸部形成的栅电极GT配置在半导体层的上方，形成被称为所谓的顶部栅极型的MIS(Metal Insulator Semiconductor：金属-绝缘体-半导体)结构。
由此，通过依次分别对各栅极信号线GL提供信号(扫描信号)，使像素阵列的各像素的薄膜晶体管TFT导通，并根据其导通的时刻将图像信号分别提供给各源极信号线SL，从而将该图像信号的电压施加于上述像素阵列的各像素的像素电极PX。
此外，该实施例中示出的液晶显示装置，还具有与上述基板SUB1隔着液晶配置的未图示的另一块基板，在该基板的液晶侧的面上形成对各像素公用的对置电极，该对置电极例如由透明电极构成，提供对供给上述源极信号线SL的信号(图像信号)而成为基准的电压的信号。对上述液晶施加由上述像素电极PX和对置电极的电位差产生的电场，以使该液晶的分子运动。
图2的(a)是将图1中示出的各像素中的一个像素抽出绘制的图。另外，图2的(b)是图2的(a)的b-b线的剖视图。
在图2中，源极信号线SL、薄膜晶体管TFT的源极区域部ST、沟道区域部CH(栅电极GT的正下方的部分)、漏极区域部DT和像素电极PX，首先由整体形成的相同层的第一透明氧化物层TOX1形成。
即，在该第一透明氧化物层TOX1中，上述沟道区域部CH形成为载流子浓度低而薄膜电阻高的膜(半导体层)，源极信号线SL、薄膜晶体管TFT的源极区域部ST、漏极区域部DT和像素电极PX的形成区域，形成为载流子浓度高而薄膜电阻低的膜(导体层)。在这种情况下，例如，可以形成为使薄膜电阻按照源极信号线SL、像素电极PX＜源极区域部ST、漏极区域部DT＜沟道区域部CH的顺序变高，也可以形成为按照源极信号线SL＜像素电极PX、源极区域部ST、漏极区域部DT＜沟道区域部CH的顺序变高。在后者的情况下，在形成像素电极PX时可以实现使其载流子浓度比较低而且不损害其透明度的效果。
按上述方式构成的源极信号线SL和像素电极PX由第一透明氧化物层TOX1整体地且在相同层形成，因此可以将两者的间隔(图中用w示出)减小到最小限度。这是因为，当与分别在不同的工序中形成源极信号线SL和像素电极PX的情况相比时，可以解决因掩模对准的界限而使两者的间隔加大所造成的限制。因此，可以提高像素的开口率。
栅极信号线GL和薄膜晶体管TFT的栅电极GT，例如由ITO(Indium Tin Oxide：氧化铟锡)或载流子浓度高而薄膜电阻低的氧化锌(ZnO)等的第二透明氧化物层TOX2整体地且在相同层形成。在这种情况下，栅极信号线GL和栅电极GT，不限于如上所述的透明氧化物层，例如也可以由金属层形成。其原因是，当想要进一步减小栅极信号线GL的电阻时采用与其相当的材料的金属层是适当的。
另外，上述第一透明氧化物层TOX1在基板SUB1的表面上形成，其表面由绝缘膜GI所覆盖，上述栅电极GT隔着上述绝缘膜GI配置在上述第一透明导电膜TOX1的沟道区域部CH的上方。上述绝缘膜GI起着薄膜晶体管TFT的栅极绝缘膜的作用。
如上所述，上述第一透明氧化物层TOX1，按区域划分而形成载流子浓度高的区域和载流子浓度低的区域，将前者形成为导体层，将后者形成为半导体层。因此，在说明上述液晶显示装置的制造方法之前，先说明在透明氧化物层TOX内将载流子浓度高的区域与低的区域划分开而有选择地形成时的几个实施例。
图3是示出在基板SUB1的表面上形成的透明氧化物层TOX内有选择地形成载流子浓度高的区域时的一实施例的图。
在图3的(a)中，在基板SUB1的表面上形成透明氧化物层TOX，在该透明氧化物层TOX表面的区域的使载流子浓度增大的区域以外的区域上例如形成光致抗蚀剂膜PRT作为掩模。
然后，使激光RL照射上述透明氧化物层TOX。作为该激光RL例如最好是使用KrF准分子激光器，但也可以是其他的光源。由此，从该光致抗蚀剂膜PRT露出的透明氧化物层TOX的区域，可以形成为由该光进行了结晶改性而提高了载流子浓度的区域。
图3的(b)示出通过光的照射在透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例，与图3的(a)的情况不同之处在于，在透明氧化物层TOX的表面上预先形成有绝缘膜GI，并通过该绝缘膜GI对上述透明氧化物层TOX照射激光RL。
图3的(c)示出通过光的照射在透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例，与图3的(b)的情况不同之处在于，用绝缘膜GI覆盖透明氧化物层TOX，将在该绝缘膜GI的一部分区域上形成的例如电极TM和层叠在该电极TM上的光致抗蚀剂膜PRT作为掩模，并使激光RL照射透明氧化物层TOX。
图3的(d)示出通过光的照射在透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例，与图3的(c)的情况不同之处在于，将图3的(c)中示出的用于形成电极TM的光致抗蚀剂膜PRT除去后将上述电极TM作为掩模，对透明氧化物层TOX照射激光RL。
图4是示出在基板SUB1的表面上形成的透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例的图。
在图4的(a)中，在基板SUB1的表面上形成透明氧化物层TOX，在该透明氧化物层TOX的表面的区域中的使载流子浓度提高的区域以外的区域上例如形成光致抗蚀剂膜PRT作为掩模。
然后，在将光致抗蚀剂膜PRT留在透明氧化物层TOX上的状态下，在还原介质气氛中进行热退火。
由此，从该光致抗蚀剂膜PRT露出的透明氧化物层TOX的区域，可以形成为由该热退火进行了结晶改性而提高了载流子浓度的区域。
图4的(b)示出通过热退火在透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例，与图4的(a)的情况不同之处在于，在保留有选择地在透明氧化物层TOX的表面上形成的绝缘膜GI和在该绝缘膜GI的表面上形成并在有选择地形成该绝缘膜GI时使用的光致抗蚀剂膜PRT的状态下进行热退火。
图4的(c)示出通过热退火在透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例，与图4的(b)的情况不同之处在于，在保留有选择地在透明氧化物层TOX的表面上形成的绝缘膜GI与电极TM的层叠体和在该层叠体的表面上形成并在形成该电极TM和绝缘膜GI时使用的光致抗蚀剂膜PRT的状态下进行热退火。
图4的(d)示出通过热退火在透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例，与图4的(c)的情况不同之处在于，在将形成有选择地在透明氧化物层TOX的表面上形成的绝缘膜GI与电极TM的层叠体时使用的光致抗蚀剂膜PRT除去的状态下进行热退火。
图5是示出在基板SUB1的表面上形成的透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例的图。
在图5的(a)中，在基板SUB1的表面上形成透明氧化物层TOX，在该透明氧化物层TOX表面的区域的使载流子浓度提高的区域以外的区域上例如形成光致抗蚀剂膜PRT作为掩模。
然后，在上述透明氧化物层TOX内注入杂质离子NPI。作为该杂质离子NPI，根据需要使用N型或P型。
由此，从该光致抗蚀剂膜PRT露出的透明氧化物层TOX的区域，可以形成为通过该杂质离子NPI的注入而提高了载流子浓度的区域。
图5的(b)示出通过杂质离子NPI的注入而在透明氧化物层TOX内形成载流子浓度高的区域时的另一实施例，其中透明氧化物层TOX形成在基板SUB1的表面上。与图5的(a)的情况不同之处在于，在透明氧化物层TOX的表面上预先形成着绝缘膜GI，并通过该绝缘膜GI对上述透明氧化物层TOX进行杂质离子NPI的注入。
图5的(c)示出通过杂质离子NPI的注入在透明氧化物层TOX内形成载流子浓度高的区域时的另一实施例，与图5的(b)的情况不同之处在于，用绝缘膜GI覆盖透明氧化物层TOX，将在该绝缘膜GI的一部分区域上形成的例如电极TM和层叠在该电极TM上的光致抗蚀剂膜PRT作为掩模，对上述透明氧化物层TOX进行杂质离子NPI的注入。
图5的(d)示出通过杂质离子NPI的注入在透明氧化物层TOX内形成载流子浓度高的区域时的另一实施例，与图5的(c)的情况不同之处在于，将图5的(c)中示出的用于形成电极TM的光致抗蚀剂膜PRT除去后将上述电极TM作为掩模，对上述透明氧化物层TOX进行杂质离子NPI的注入。
图6是示出在基板SUB1的表面上形成的透明氧化物层TOX内有选择地形成载流子浓度高的区域时的另一实施例的图。
在图6的(a)中，在基板SUB1的表面上形成透明氧化物层TOX，在该透明氧化物层TOX的表面的区域中的使载流子浓度的区域以外的区域上例如形成光致抗蚀剂膜PRT作为掩模。
然后，在从上述掩模露出的透明氧化物层TOX的表面上淀积由n型或p型的杂质构成的掺杂剂原料DM。
并且，对上述透明氧化物层TOX进行激光RL的照射(或热退火)。作为该激光RL例如最好是使用KrF准分子激光器，但也可以是其他的光源。
由此，从该光致抗蚀剂膜PRT露出的透明氧化物层TOX的区域，可以形成为进行该掺杂剂原料DM的扩散而提高了载流子浓度的区域。
图6的(b)示出通过掺杂剂原料DM的扩散在透明氧化物层TOX内形成载流子浓度高的区域时的另一实施例，与图6的(a)的情况不同之处在于，在保留有选择地在透明氧化物层TOX的表面上形成的绝缘膜GI和在该绝缘膜GI的表面上形成并在有选择地形成该绝缘膜GI时使用的光致抗蚀剂膜PRT的状态下进行激光RL的照射(或热退火)。
图6的(c)示出通过掺杂剂原料DM的扩散在透明氧化物层TOX内形成载流子浓度高的区域时的另一实施例，与图6的(b)的情况不同之处在于，在保留有选择地在透明氧化物层TOX的表面上形成的绝缘膜GI与电极TM的层叠体和在该层叠体的表面上形成并在形成该电极TM和绝缘膜GI时使用的光致抗蚀剂膜PRT的状态下进行激光RL的照射(或热退火)。
图6的(d)示出通过掺杂剂原料DM的扩散在透明氧化物层TOX内形成载流子浓度高的区域时的另一实施例，与图6的(c)的情况不同之处在于，在将形成有选择地在透明氧化物层TOX的表面上形成的绝缘膜GI与电极TM的层叠体时使用的光致抗蚀剂膜PRT除去的状态下进行激光RL的照射(或热退火)。
以下，说明上述液晶显示装置的制造方法，但当在其工序中在透明氧化物层内将载流子浓度高的区域与低的区域划分开而有选择地形成时，可以采用上述图3～图6中示出的任何一种方法。在以下的说明中，例如以激光照射的方法为例进行说明。
图8是表示液晶显示装置的制造方法的一实施例的工序图。在此，图8中示出的工序表示液晶显示区域的一个像素的工序图，在图8的左侧示出的工序图相当于图7的L-L线的部位，在图8的右侧示出的工序图相当于图7的R-R线的部位。此外，图7中示出的像素与图2中示出的像素相同。
另外，在以下的工序中，也一并示出在薄膜晶体管TFT的沟道区域部CH的与源极区域部ST和漏极区域部DT相对的各侧形成LDD区域部的情况。在此，LDD区域部的作用是在与栅电极GT之间进行电场缓冲。
以下，按工序顺序进行说明。
工序1
如图8的(a)所示，例如准备由玻璃构成的基板SUB1，并在基板SUB1的表面(液晶侧的面)上依次形成例如由ZnO等构成的高电阻的第一透明氧化物层TOX1和例如由SiO2等构成的第一绝缘膜GI1。在此，上述第一绝缘膜GI1在薄膜晶体管TFT的形成区域中起着其栅极绝缘膜的作用。
工序2
如图8的(b)所示，在上述第一绝缘膜GI1的表面的整个区域上形成第一光致抗蚀剂膜PRT1，并按预定的图案形成该第一光致抗蚀剂膜PRT1。
在此，图案化了的第一光致抗蚀剂膜PRT1，在形成图7所示的像素中的源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的所有区域上形成，而且，形成为具有在上述薄膜晶体管TFT的沟道区域部及其两侧的所谓LDD区域(电场缓冲区)的形成区域上较高而其以外的部分较低这样的两级高度。
具有这种高低差的第一光致抗蚀剂膜PRT1，例如通过使用由遮光、所谓的半透光、透光的3段构成的透光量不同的光掩模使第一光致抗蚀剂膜PRT1感光而形成。这样的第一光致抗蚀剂膜PRT1，可以通过使用所谓的半色调掩模或灰色调掩模的曝光形成。
然后，将按上述方式构成的第一光致抗蚀剂膜PRT1作为掩模，依次对从该掩模露出的第一绝缘膜GI1和该第一绝缘膜GI1的下层的第一透明氧化物层TOX1进行蚀刻，使基板SUB1的表面露出。
这样，第一透明氧化物层TOX与第一绝缘膜GI1的层叠体残留在源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的形成区域上。
工序3
如图8的(c)所示，通过将上述第一光致抗蚀剂膜PRT1的表面沿底面方向除去适当的量，将该第一光致抗蚀剂膜PRT1在源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT(除其沟道区域部CH和LDD区域部的部分以外)、与该薄膜晶体管TFT连接的像素电极PX的各形成区域上完全除去，仅残留在上述薄膜晶体管TFT的沟道区域部和LDD区域部的形成区域上。
然后，通过第一绝缘膜GI1对第一透明氧化物层TOX1例如照射激光RL，对该第一透明氧化物层TOX1进行结晶改性。这是为了在该第一透明氧化物层TOX1内提高载流子浓度并减低电阻。在这种情况下，由形成着上述第一光致抗蚀剂膜PRT1的部分阻止激光RL的照射，使该第一光致抗蚀剂膜PRT1的正下方的第一透明氧化物层TOX1保持高电阻。
由此，在源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT(除其沟道区域部和LDD区域部的部分以外)、与该薄膜晶体管TFT连接的像素电极PX的各形成区域内使载流子浓度提高而导电体化，在上述薄膜晶体管TFT的沟道区的部分上仍残留了载流子浓度低的半导体。
工序4
如图8的(d)所示，将上述第一光致抗蚀剂膜PRT1全部除去。
工序5
如图8的(e)所示，依次形成例如由SiO2构成的第二绝缘膜GI2、例如由ITO(Indium Tin Oxide)构成的第二透明氧化物层TOX2。在此，上述第二绝缘膜GI2，起着后述的栅极信号线GL的对源极信号线SL的层间绝缘膜的作用。
工序6
如图8的(f)所示，在上述第二透明氧化物层TOX2的表面上形成第二光致抗蚀剂膜PRT2，并按预定的图案形成该第二光致抗蚀剂膜PRT2。即，使该第二光致抗蚀剂膜残留在栅极信号线GL、与该栅极信号线GL连接的上述薄膜晶体管TFT的栅电极GT的各形成区域上。在此，栅电极GT的形成区域，是薄膜晶体管TFT的沟道区域部的正上方的部分，该沟道区的两侧的LDD区域除外。
然后，对从该第二光致抗蚀剂膜PRT2露出的第二透明氧化物层TOX2进行蚀刻，由残留的第二透明氧化物层TOX2构成上述栅极信号线GL和栅电极GT。
并且，在仍残留上述第二光致抗蚀剂膜PRT2的状态下，通过第二绝缘膜GI2、第一绝缘膜GI1对第一透明氧化物层TOX1照射激光RL。
通过该激光RL的照射使薄膜晶体管TFT的沟道区域部CH的两侧的LDD区域LD内载流子浓度提高。在这种情况下，也使已在上述工序3中提高了载流子浓度的第一透明氧化物层TOX1的部分内的载流子浓度进一步提高，因此，相对地看来上述LDD区域LD被形成为导电性比较小的区域。
工序7
如图8的(g)所示，将上述第二光致抗蚀剂膜PRT2全部除去。之后，在基板SUB1的表面上形成未图示的取向膜后结束。
如上所述，基板SUB1的液晶侧的面的液晶显示区域，可以通过使用了上述第一光致抗蚀剂膜PRT1和上述第二光致抗蚀剂膜PRT2的所谓2步光刻工序制造。
另外，第一光致抗蚀剂膜PRT1起着分别作为第一透明氧化物层TOX1与第一绝缘膜GI1的依次层叠体的选择性蚀刻时的掩模、和上述第一透明氧化物层TOX1中的载流子浓度高的区域的有选择地形成时的掩模的作用，但光刻技术的应用可以一次完成，因而可以使工序大幅度减少。
图9是表示上述液晶显示装置的制造方法的另一实施例的工序图。图9是与图8对应的图，因此，在图9的左侧示出的工序图相当于图7的L-L线的部位，在图9的右侧示出的工序图相当于图7的R-R线的部位。
以下，按工序顺序进行说明。
工序1
如图9的(a)所示，准备基板SUB1，并在该基板SUB1的表面(液晶侧的面)上依次形成例如由ZnO等构成的高电阻的第一透明氧化物层TOX1和例如由SiO2等构成的第一绝缘膜GI1。
工序2
如图9的(b)所示，在上述第一绝缘膜GI1的表面的整个区域上形成第一光致抗蚀剂膜PRT1，并按预定的图案形成该第一光致抗蚀剂膜PRT1。
在此，图案化了的第一光致抗蚀剂膜PRT1，在形成图7所示的像素中的源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的各形成区域上形成，而且，形成为具有在源极信号线SL的部分低而其以外的部分高的2级的高低。
然后，将上述第一光致抗蚀剂膜PRT1作为掩模，依次对从该掩模露出的第一绝缘膜GI1和该第一绝缘膜GI1的下层的第一透明氧化物层TOX1进行蚀刻，使基板SUB1的表面露出。
这样，第一透明氧化物层TOX1与第一绝缘膜GI1的层叠体，残留在该源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的形成区域上。
工序3
如图9的(c)所示，通过将上述第一光致抗蚀剂膜PRT1的表面沿底面方向除去适当的量，将该第一光致抗蚀剂膜PRT1在该源极信号线SL的形成区域上完全除去，仅残留在薄膜晶体管TFT的沟道区域部、与该沟道区域部邻接的源极信号线SL侧的LDD区域部和像素电极PX的各形成区域上。
然后，通过第一绝缘膜GI1对第一透明氧化物层TOX1照射激光RL，对该第一透明氧化物层TOX1进行结晶改性。在这种情况下，由形成着上述第一光致抗蚀剂膜PRT1的部分阻止激光RL的照射，使该第一光致抗蚀剂膜PRT1的正下方的第一透明氧化物层TOX1保持高电阻。
工序4
如图9的(d)所示，将上述第一光致抗蚀剂膜PRT1全部除去。
工序5
如图9的(e)所示，依次形成例如由SiO2构成的第二绝缘膜GI2、例如由ITO(Indium Tin Oxide)构成的第二透明氧化物层TOX2。
工序6
如图9的(f)所示，在上述第二透明氧化物层TOX2的表面上形成第二光致抗蚀剂膜PRT2，并按预定的图案形成该第二光致抗蚀剂膜PRT2。即，使该第二光致抗蚀剂膜PRT2残留在栅极信号线GL、与该栅极信号线GL连接的上述薄膜晶体管TFT的栅电极GT的各形成区域上。在此，栅电极GT的形成区域是薄膜晶体管TFT的沟道区域部的正上方的部分，邻接该沟道区域部的源极信号线SL侧的LDD区域LD除外。
然后，对从该第二光致抗蚀剂膜PRT2露出的第二透明氧化物层TOX2进行蚀刻，由残留的第二透明氧化物层TOX2构成上述栅极信号线GL和栅电极GT。
并且，在仍残留上述第二光致抗蚀剂膜PRT2的状态下，通过第二绝缘膜GI2、第一绝缘膜GI1对第一透明氧化物层TOX1照射激光RL。
通过该激光RL的照射，使与薄膜晶体管TFT的沟道区域部邻接的源极信号线SL侧的LDD区域LD内载流子浓度提高。在这种情况下，也使已在上述工序3中提高了载流子浓度的第一透明氧化物层TOX1的部分内的载流子浓度进一步提高，因此，相对地看来上述LDD区域LD被形成为导电性比较小的区域。
并且，在与薄膜晶体管TFT的沟道区域部邻接的像素电极PX的部分，与源极信号线SL侧的LDD区域LD的形成区域同样相对地观察，形成为导电性比较小的区域。像素电极PX起着使其与未图示的其他电极(对置电极)之间产生电场的电极的作用，因此其导电性较小也可以。而且，ZnO等第一透明氧化物层TOX1，若载流子浓度过高则在金属化后已变得不透明，但在上述像素电极PX内取得可以保持透明的载流子浓度的效果。
此外，在图8、图9中示出的制造方法中，当在第一透明氧化物层TOX1内形成载流子浓度高的区域时，举出激光RL的照射作为一实施例，但如上所述也可以采用图3～图6中示出的方法或其他方法。
另外，在图3～图6所示的方法中，还示出了在透明氧化物层TOX的表面上没有形成绝缘膜GI的状态下进行激光RL的照射等的方法。因此，在图8、图9中示出的制造方法中，也可以采用先在不形成绝缘膜GI的状态下在透明氧化物层TOX内形成载流子浓度高的区域、然后再形成绝缘膜GI的工序。
并且，在图8、图9中示出的工序之后，为了与阵列端的源极信号线电接触，通过在需要接触的阵列端区域以外的区域直接涂绘抗蚀剂膜或进行掩模蒸镀并将该阵列端部分的绝缘膜蚀刻除去，即可实现制造而不增加光刻工序。
(实施例2)
图10是表示本发明显示装置的像素结构的另一实施例的俯视图，是与图2的(a)对应的图。
在图10中，在基板SUB1的表面的整个区域上形成的第一透明氧化物层TOX1的面的划分后的各区域上，形成源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX。
与图2的(a)的情况比较，不同的结构在于，在基板SUB1的表面上，在源极信号线SL、薄膜晶体管TFT、像素电极PX的形成区域以外的区域上也形成载流子浓度低的第一透明氧化物层(实际上起着绝缘体的作用)TOX1。即，在基板SUB1的表面的整个区域上形成的第一透明氧化物层TOX1为不进行选择性蚀刻的结构。
即使在这种情况下，源极信号线SL和像素电极PX也由第一透明氧化物层TOX1整体地且在相同层形成，因此，可以将两者的间隔(图中的用w示出)减小到最小限度，因而可以形成使像素的开口率提高的结构。
按上述方式构成的第一透明氧化物层TOX1，当按实施例1的图8或图9所示的制造方法中形成第一光致抗蚀剂膜PRT1时，只需形成像通常那样的光致抗蚀剂膜即可，取得了例如可以不形成具有进行了半曝光的高低差的光致抗蚀剂膜的效果。
即，例如，与图8的(c)中示出的工序相对应，并如表示图10的(a)的b-b线的部位的工序的图10的(b)所示，由第一光致抗蚀剂膜PRT1形成覆盖薄膜晶体管TFT的沟道区域部CH及其两侧的LDD区域LD的光致抗蚀剂膜、覆盖源极信号线SL、薄膜晶体管TFT、像素电极PX的形成区域以外的区域的光致抗蚀剂膜，之后，可以进行图8中示出的工序。另外，当采用图9中示出的制造方法时也同样。
由上述结构构成的显示装置，取得了可以减少面向液晶的表面上的高低差结构的效果。
(实施例3)
图11的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图，是与图7、10(a)对应的图。另外，图11的(b)是图11的(a)的b-b线的剖视图。
与图7、10(a)的情况比较，不同的结构在于，主要的源极信号线SL′用电阻低的例如金属层与其他构件分别独立地形成。
在此，上述源极信号线SL′之所以称为主要的，是因为在该源极信号线SL′上形成例如由在整个区域上层叠的第一透明氧化物层TOX1构成的源极信号线SL。
即，在形成上述源极信号线SL′的基板SUB1的表面上层叠图7、10中示出的结构，在上述源极信号线SL′上重叠地形成图7、10中示出的源极信号线SL。
与图7、10情况下的结构相比，由第一透明氧化物层TOX1构成的源极信号线SL在其下层与由金属层构成的上述源极信号线SL′连接而形成，因此取得了可以大幅度地减小电阻的效果。
在这种情况下，在图11中，由第一透明氧化物层TOX1构成的源极信号线SL和由金属层构成的源极信号线SL′，使两者的中心轴一致并使两者的宽度大致相同，但也可以构成为使由金属层构成的上述源极信号线SL′的宽度小于由第一透明氧化物层TOX1构成的源极信号线SL的宽度。这是因为可以将源极信号线作为整体而充分地减小电阻。
图12是表示在基板SUB1的表面上形成上述源极信号线SL′时的制造方法的工序图。
图中的左侧画出的工序图由图11的(a)的L-L线的剖视图示出，右侧画出的工序图由图11的(a)的R-R线的剖视图示出。
如图12的(a)所示，在基板SUB1的表面的整个区域上形成金属层MT，并在该金属层MT的表面上将图案化了的光致抗蚀剂膜PRT作为掩模对该金属层MT进行选择性蚀刻，从而形成源极信号线SL′。
接着，在将上述光致抗蚀剂膜PRT除去后，如图12的(b)所示，例如依次层叠由ZnO构成的第一透明氧化物层TOX1和例如由SiO2构成的绝缘膜GI。
该工序，例如相当于图8的(a)中示出的工序，之后，通过进行图8的(b)～图8的(g)，可以完成图11中示出的结构。
在上述的实施例中，形成了在源极信号线SL′的整个区域上层叠由第一透明氧化物层TOX1构成的源极信号线SL的结构。但是，并不限定于此，也可以是仅在源极信号线SL′的一部分上层叠上述源极信号线SL的结构。例如，也可以是仅在薄膜晶体管TFT的近旁的源极信号线SL′上层叠上述源极信号线SL的结构。这是因为，源极信号线SL′由金属层形成，因此由其本身就可以充分地减小电阻。
在这种情况下，上述第一透明氧化物层TOX1与绝缘膜GI的依次层叠体，例如按图13中示出的图案形成，形成为源极信号线SL的部分，构成为只限于在薄膜晶体管TFT的近旁。
(实施例4)
图14的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图，是与图11的(a)对应的图。另外，图14的(b)是图14的(a)的b-b线的剖视图。
与图11的(a)的情况比较，同样具有主要的源极信号线SL′，但与图11的(a)的情况不同之处在于该源极信号线SL′配置在上述源极信号线SL的上层。
在这种情况下，源极信号线SL′，例如也由金属层形成，并与由第一透明氧化物层TOX1构成的源极信号线SL层叠地形成，因此可以大幅度地减小电阻。
另外，在图14中，由第一透明氧化物层TOX1构成的源极信号线SL和由金属层构成的源极信号线SL′，使两者的中心轴一致并使两者的宽度大致相同，但也可以构成为使由金属层构成的源极信号线SL′的宽度小于由第一透明氧化物层TOX1构成的源极信号线SL的宽度。这是因为可以将源极信号线作为整体而充分地减小电阻。
图15是表示上述显示装置的制造方法的一实施例的工序图，图中左侧的工序图由图14的(a)的L-L线的剖视图示出，图中右侧的工序图由图14的(a)的R-R线的剖视图示出。
以下，按工序顺序进行说明。
工序1
如图15的(a)所示，准备基板SUB1，并在该基板SUB1的表面上依次形成例如由ZnO等构成的高电阻的第一透明氧化物层TOX1和例如由SiO2等构成的第一绝缘膜GI1。
工序2
如图15的(b)所示，在上述第一绝缘膜GI1的表面的整个区域上形成第一光致抗蚀剂膜PRT1，并按预定的图案形成该第一光致抗蚀剂膜PRT1。
在此，图案化了的第一光致抗蚀剂膜PRT1，在形成图14的(a)所示的像素中的源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的各形成区域上形成，而且，形成为具有在上述薄膜晶体管TFT的沟道区域部及其两侧的所谓的LDD区域的形成区域上高而其以外的部分低的2级的高低。
然后，将上述第一光致抗蚀剂膜PRT1作为掩模，依次对从该掩模露出的第一绝缘膜GI1和该第一绝缘膜GI1的下层的第一透明氧化物层TOX1进行蚀刻，使基板SUB1的表面露出。
这样，第一透明氧化物层TOX1与第一绝缘膜GI1的层叠体，残留在源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的形成区域上。
工序3
如图15的(c)所示，通过将上述第一光致抗蚀剂膜PRT1的表面沿底面方向除去适当的量，使该第一光致抗蚀剂膜PRT1仅残留在薄膜晶体管TFT的沟道区域部及其两侧的LDD区域部的形成区域上。
然后，通过第一绝缘膜GI1对第一透明氧化物层TOX1照射激光RL，对该第一透明氧化物层TOX1进行结晶改性以提高载流子浓度。在这种情况下，在形成着上述第一光致抗蚀剂膜PRT1的部分阻止激光RL的照射，使该第一光致抗蚀剂膜PRT1的正下方的第一透明氧化物层TOX1保持高电阻。
工序4
如图15的(d)所示，将上述第一光致抗蚀剂膜PRT1全部除去。
工序5
如图15的(e)所示，在基板SUB1的表面上形成第二光致抗蚀剂膜PRT2，通过使该第二光致抗蚀剂膜PRT2图案化，形成在形成源极信号线SL的部分上被除去、在其他部分残留的第二光致抗蚀剂膜PRT2。
然后，对从该第二光致抗蚀剂膜PRT2露出的上述第一绝缘膜GI1进行选择性蚀刻，使上述第一透明氧化物层TOX1的进行了结晶改性的部分(源极信号线SL的部分)露出。
并且，在仍残留上述第二光致抗蚀剂膜PRT2的状态下，从其上方蒸镀金属，将该第二光致抗蚀剂膜PRT2剥离。这种方法被称为所谓的剥离法，可以在上述第一透明氧化物层TOX1的进行了结晶改性的部分(源极信号线SL的部分)上形成金属层MT。该金属层MT相当于与源极信号线SL层叠地形成的源极信号线SL′。
工序6
如图15的(f)所示，将上述第二光致抗蚀剂膜PRT2除去，并依次形成例如由SiO2构成的第二绝缘膜GI2和例如由ITO膜构成的第二透明氧化物层TOX2。
工序7
如图15的(g)所示，在基板SUB1的表面上形成第三光致抗蚀剂膜PRT3，通过使该第三光致抗蚀剂膜PRT3图案化，形成残留在形成栅极信号线GL和薄膜晶体管TFT的栅电极GT的部分的第三光致抗蚀剂膜PRT3。
然后，将上述第三光致抗蚀剂膜PRT3作为掩模，对从该掩模露出的上述第一透明氧化物层TOX2进行选择性蚀刻，使其下层的第二绝缘膜GI2露出。
并且，在仍残留上述第三光致抗蚀剂膜PRT3的状态下，通过上述第二绝缘膜GI2对第一透明氧化物层TOX1照射激光RL。由此，在栅电极GT的正下方的上述薄膜晶体管TFT的沟道区域部和上述源极信号线SL′之间的区域上形成进行了结晶改性的LDD区域部LD。因此，该工序中的由激光RL进行的结晶改性，与上述工序3中的由激光RL进行的结晶改性相比，必须减小其改性程度。
工序8
如图15的(h)所示，将上述第三光致抗蚀剂膜PRT3除去。
图16是表示上述显示装置的制造方法的一实施例的工序图，图中左侧的工序图由图14的(a)的L-L线的剖视图示出，图中右侧的工序图由图14的(a)的R-R线的剖视图示出。
以下，按工序顺序进行说明。
工序1
如图16的(a)所示，准备基板SUB1，并在该基板SUB1的表面上依次形成例如由ZnO等构成的高电阻的第一透明氧化物层TOX1和例如由SiO2等构成的第一绝缘膜GI1。
工序2
如图16的(b)所示，在上述第一绝缘膜GI1的表面的整个区域上形成第一光致抗蚀剂膜PRT1，并按预定的图案形成该第一光致抗蚀剂膜PRT1。
在此，图案化了的第一光致抗蚀剂膜PRT1，在形成图14的(a)所示的像素中的源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的各形成区域上形成，而且，形成为具有在上述薄膜晶体管TFT的沟道区域部及其两侧的所谓的LDD区域的形成区域上高而其以外的部分低的2级的高低。
然后，将上述第一光致抗蚀剂膜PRT1作为掩模，依次对从该掩模露出的第一绝缘膜GI1和该第一绝缘膜GI1的下层的第一透明氧化物层TOX1进行蚀刻，使基板SUB1的表面露出。
这样，第一透明氧化物层TOX1与第一绝缘膜GI1的层叠体，残留在源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX的部分上。
工序3
如图16的(c)所示，通过将上述第一光致抗蚀剂膜PRT1的表面沿底面方向除去适当的量，使该第一光致抗蚀剂膜PRT1仅残留在薄膜晶体管TFT的沟道区域部及其两侧的LDD区域部的形成区域上。
然后，通过第一绝缘膜GI1对第一透明氧化物层TOX1照射激光RL，对该第一透明氧化物层TOX1进行结晶改性以提高载流子浓度。在这种情况下，由形成着上述第一光致抗蚀剂膜PRT1的部分阻止激光RL的照射，使该第一光致抗蚀剂膜PRT1的正下方的第一透明氧化物层TOX1保持高电阻。
之后，进一步将上述第一光致抗蚀剂膜PRT1作为掩模，将第一绝缘膜GI1除去。
工序4
如图16的(d)所示，在基板SUB1的表面的整个区域上蒸镀金属，形成金属层MT。
工序5
如图16的(e)所示，在基板SUB1的表面上形成第二光致抗蚀剂膜PRT2，通过使该第二光致抗蚀剂膜PRT2图案化，使第二光致抗蚀剂膜PRT2残留在源极信号线SL的形成区域上。
然后，将该第二光致抗蚀剂膜PRT2作为掩模，对从该掩模露出的上述金属层MT进行选择性蚀刻。
并且，将上述第二光致抗蚀剂膜PRT2除去，并将残留的上述金属层MT构成为源极信号线SL′。
工序6
如图16的(f)所示，依次形成例如由SiO2构成的第二绝缘膜GI2和例如由ITO膜构成的第二透明氧化物层TOX2。
工序7
如图16的(g)所示，在基板SUB1的表面上形成第三光致抗蚀剂膜PRT3，通过使该第三光致抗蚀剂膜PRT3图案化，形成残留在形成栅极信号线GL和薄膜晶体管TFT的栅电极GT的部分的第三光致抗蚀剂膜PRT3。
然后，将上述第三光致抗蚀剂膜PRT3作为掩模，对从该掩模露出的上述第二透明氧化物层TOX2进行选择性蚀刻，使其下层的第二绝缘膜GI2露出。
并且，在仍残留上述第三光致抗蚀剂膜PRT3的状态下，通过上述第二绝缘膜GI2对第一透明氧化物层TOX1照射激光RL。由此，在栅电极GT的正下方的上述薄膜晶体管TFT的沟道区域部和上述源极信号线SL′之间的区域上形成进行了结晶改性的LDD区域部LD。因此，该工序中的由激光RL进行的结晶改性，与上述工序3中的由激光RL进行的结晶改性相比，必须减小其改性程度。
工序8
如图16的(h)所示，将上述第三光致抗蚀剂膜PRT3除去。
(实施例5)
图17的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图。图17的(b)是图17的(a)的b-b线的剖视图。
图17中示出的像素，构成为在基板SUB1的液晶侧的像素区域内具有像素电极PX和使其与该像素电极PX之间产生电场的对置电极CT。
像素电极PX，具有通过薄膜晶体管TFT供给来自源极信号线SL的图像信号的结构，与上述实施例中示出的结构大致相同。
上述对置电极CT，隔着绝缘膜(例如第一绝缘膜)与上述像素电极PX重叠地配置在该像素电极PX上，同时形成为由并列设置的多个电极构成的梳状电极。
此外，该对置电极CT在其各电极的中间部与方向大致平行于上述栅极信号线GL的公用信号线CL整体地形成，通过该公用信号线CL对上述梳状电极施加作为对图像信号的基准的基准电压。
另外，与上述公用信号线CL为一体的梳状电极，与上述栅极信号线GL同层，例如可以在形成该栅极信号线GL时同时形成。
在按上述方式构成的像素内，隔着未图示的取向膜配置的液晶的分子，由在上述像素电极PX和对置电极CT之间产生的电场驱动运动。
而且，这种情况下的像素的结构，在其像素电极PX内在其整个区域上进行结晶改性(或杂质掺杂)以导电化。
在其制造中，当例如在采用如实施例1的图8所示的方法进行源极信号线SL的结晶改性(或杂质掺杂)的同时进行了像素电极PX的结晶改性(或杂质掺杂)时，像素电极在其整个区域上进行结晶改性(或杂质掺杂)。
但是，并不限定于这种结构，例如，如与图17的(b)对应的图18所示，也可以是在像素电极PX的上述对置电极CT的正下方的区域内也可以不进行结晶改性的情况。在像素的制造中，例如当采用如实施例1的图9所示的方法时，在对像素电极PX进行激光RL的照射(或杂质掺杂)时将已经形成的对置电极CT作为掩模，形成如图18所示的结构。
此外，在这种情况下，像素电极PX在公用信号线CL的下方的载流紫子浓度也降低，因而产生了需要解决在像素电极PX内电位很难达到的问题的情况。
在这种情况下，如图19所示，可以形成为在对置电极CT的一个端部与公用信号线CL结合的图案以便将与对置电极CT整体形成的公用信号线CL定位在像素区域的周边侧，从而能够有效地利用像素电极PX。
(实施例6)
图20的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图，是示出在基板SUB1的表面上形成的2个透明氧化物层中的在上层形成的第二透明氧化物层TOX2在像素区域的整个区域上形成、在其一部分上形成栅极信号线GL和栅电极GT的图。另外，图20的(b)是图20的(a)的b-b线的剖视图。
在基板SUB1的表面上形成的2个透明氧化物层TOX1、TOX2中，在下层形成的第一透明氧化物层TOX1在像素区域的整个区域上形成、在其一部分上形成源极信号线SL、与该源极信号线SL连接的薄膜晶体管TFT、与该薄膜晶体管TFT连接的像素电极PX。
在该第一透明氧化物层TOX1中，在上述源极信号线SL、薄膜晶体管TFT、像素电极PX以外的区域是不进行结晶改性(或杂质掺杂)的区域(绝缘区域)。由此，使该第一透明氧化物层TOX1构成为不形成高低差的平坦的层。
另外，在该第一透明氧化物层TOX1的表面上隔着绝缘层GI在像素区域的整个区域上形成第二透明氧化物层TOX2，在其一部分上形成栅极信号线GL和与该栅极信号线GL连接的栅电极GT。即，在该第二透明氧化物层TOX2中，在栅极信号线GL和栅电极GT以外的区域是不进行结晶改性(或杂质掺杂)因而能确保充分的透明性的区域。因此，使第二透明氧化物层TOX2也构成为不形成高低差的平坦的层。
按上述方式构成的显示装置，可以由在像素区域的整个区域上形成的第一透明氧化物层TOX1、绝缘层GI、第二透明氧化物层TOX2的依次层叠体形成源极信号线SL、栅极信号线GL、薄膜晶体管TFT、像素电极PX，因此可以形成能够避免在表面上产生高低差的结构。
另外，图21是表示本发明的显示装置的像素的另一实施例的结构图，是与图20的(a)对应的图。
图21示出在基板SUB1上具有对置电极CT和与该对置电极CT连接的公用信号线CL，这些对置电极CT和公用信号线CL在图20的(a)中示出的第二透明氧化物层TOX2的一部分上形成。
对在基板SUB1的表面上形成的第二透明氧化物层TOX2有选择地进行结晶改性(或杂质掺杂)，从而与源极信号线SL、栅极信号线GL一起形成上述对置电极CT、公用信号线CL。
在按上述方式构成的显示装置中，可以形成能够避免在基板SUB1的表面上产生高低差的结构。
(实施例7)
图22是示出在基板SUB1的表面上按阵列状配置的各像素的一实施例的俯视图。
与图1的情况比较，其不同结构在于薄膜晶体管TFT，其半导体层SC例如从栅电极GT的两侧露出地形成。该半导体层SC，构成为与构成源极信号线SL和像素电极PX等的第一透明氧化物层TOX1分别形成。
图23的(a)是将上述各像素中的一个像素抽出并放大后示出的图，在图23的(b)中示出其b-b线的剖视图。
在图23的(b)中，在基板SUB1的表面上将薄膜晶体管TFT的源极区域部ST和漏极区域部DT物理地隔离配置。
上述源极区域部ST形成为源极信号线SL的延伸部而上述漏极区域部DT形成为像素电极PX的延伸部，这2个部分例如都由掺杂了杂质的由ZnO或ITO等的透明电极膜构成的第一透明氧化物层TOX1形成。
即，上述第一透明氧化物层TOX1，在源极信号线SL、作为该源极信号线SL的延伸部的薄膜晶体管TFT的源极区域部ST、像素电极PX、作为该像素电极PX的延伸部的薄膜晶体管TFT的漏极区域部的各形成区域内形成，并且，按照在薄膜晶体管TFT的漏极区域部形成切口部的图案构成。
然后，在上述源极区域部ST和上述漏极区域部DT之间，将半导体层SC配置成在其一端与上述源极区域部ST重叠、在另一端与上述漏极区域部DT重叠。位于上述源极区域部ST和上述漏极区域部DT之间的上述半导体层SC，起着薄膜晶体管TFT的沟道区域部CH的作用。
在按这种方式形成的基板SUB1的表面上形成覆盖上述源极信号线SL、源极区域部ST、半导体层SC、漏极区域部DT、像素电极PX等的绝缘膜GI，在该绝缘膜GI的上面与上述半导体层SC的沟道区域重叠地形成栅电极GT。该栅电极GT构成为栅极信号线GL的延伸部。
图25是表示上述显示装置的制造方法的一实施例的工序图。
在此，图25中示出的工序表示液晶显示区域的一个像素的工序图，在图25的左侧示出的工序图相当于图23中示出的像素的图中L-L线的部位，在图25的右侧示出的工序图相当于图23中的像素的图中R-R线的部位。此外，图24中示出的像素与图23的(a)中示出的像素相同。
以下，按工序顺序进行说明。
工序1
如图25的(a)所示，准备基板SUB1，并在该基板SUB1的表面上形成例如掺杂了杂质的由ZnO构成的第一透明氧化物层TOX1。
工序2
如图25的(b)所示，在基板SUB1的表面上形成第一光致抗蚀剂膜PRT1，通过使其图案化，残留下在源极信号线SL、作为该源极信号线SL的延伸部的薄膜晶体管TFT的源极区域部ST、像素电极PX、作为该像素电极PX的延伸部的薄膜晶体管TFT的漏极区域部DT的形成区域上的第一光致抗蚀剂膜PRT1。
然后，将所残留的第一光致抗蚀剂膜PRT1作为掩模，对从该掩模露出的第一透明氧化物层TOX1进行选择性蚀刻。由此，形成源极信号线SL、薄膜晶体管TFT的源极区域部ST、像素电极PX、薄膜晶体管TFT的漏极区域部DT。
工序3
如图25的(c)所示，将上述第一光致抗蚀剂膜PRT1除去。
工序4
如图25的(d)所示，在基板SUB1的表面上形成第二光致抗蚀剂膜PRT2，通过使其图案化，残留下形成了开口以使上述源极区域部ST与漏极区域部DT的隔离部、源极区域部ST的上述隔离部侧的前端部、漏极区域部DT的上述隔离部侧的前端部露出的第二光致抗蚀剂膜PRT2。
然后，在基板SUB1的表面上，形成掺杂了本征或低浓度的杂质的例如由ZnO构成的第二透明氧化物层TOX2。
工序5
如图25的(e)所示，通过将上述第二光致抗蚀剂膜PRT2除去，有选择地在源极区域部ST与漏极区域部DT的隔离部上形成一端与上述源极区域部ST重叠而另一端与上述漏极区域部DT重叠地配置的第二透明氧化物层TOX2。这是用所谓的剥离法的形成。该第二透明氧化物层TOX2构成为薄膜晶体管TFT的半导体层SC。
工序6
如图25的(f)所示，在基板SUB1的表面上依次形成例如由SiO2膜构成的绝缘膜GI、例如由ITO膜构成的第三透明氧化物层TOX3。
上述绝缘膜GI，起着薄膜晶体管TFT的栅极绝缘膜和后述的栅极信号线GL的对上述源极信号线SL的层间绝缘膜的作用。
此外，薄膜晶体管TFT的栅极绝缘膜，也可以通过在工序4中形成与薄膜晶体管TFT的半导体层层叠的绝缘膜形成。
工序7
如图25的(g)所示，在基板SUB1的表面上形成第三光致抗蚀剂膜PRT3，通过使其图案化，残留下在栅电极GT和与该栅电极GT连接的栅极信号线GL的形成区域上的第三光致抗蚀剂膜PRT3。
然后，将所残留的第三光致抗蚀剂膜PRT3作为掩模，对从该掩模露出的第三透明氧化物层TOX3进行选择性蚀刻。由此，形成栅电极GT和栅极信号线GL。
工序8
如图25的(h)所示，将上述第三光致抗蚀剂膜PRT3除去。
图26的(a)是表示本发明的显示装置的像素的另一实施例的俯视图，是与图23的(a)对应的图。另外，在图26的(b)中示出图26的(a)的b-b线的剖视图。
与图23的情况比较，不同的结构在于起着薄膜晶体管TFT的沟道区域部的作用的半导体层SC，该半导体层SC，不仅在薄膜晶体管TFT的沟道区域部而且在源极信号线SL、薄膜晶体管TFT的源极区域部ST和漏极区域部DT、像素电极PX的上方层叠形成。
图27是表示上述显示装置的制造方法的一实施例的工序图。
在此，图27中示出的工序表示液晶显示区域的一个像素的工序图，在图27的左侧示出的工序图相当于图26的(a)中示出的像素的图中L-L线的部位，在图27的右侧示出的工序图相当于图26的(a)中示出的像素的图中R-R线的部位。
以下，按工序顺序进行说明。
工序1
如图27的(a)所示，准备基板SUB1，并在该基板SUB1的表面上形成例如掺杂了杂质的由ZnO构成的第一透明氧化物层TOX1。
工序2
如图27的(b)所示，在基板SUB1的表面上形成第一光致抗蚀剂膜PRT1，通过使其图案化，残留下在形成薄膜晶体管TFT的半导体层SC的区域上形成了开口的第一光致抗蚀剂膜PRT1。
然后，将所残留的第一光致抗蚀剂膜PRT1作为掩模，对从该掩模露出的第一透明氧化物层TOX1进行选择性蚀刻。
工序3
如图27的(c)所示，将上述第一光致抗蚀剂膜PRT1除去。
工序4
如图27的(d)所示，在基板SUB1的表面上，形成掺杂了本征或低浓度的杂质的例如由ZnO构成的第二透明氧化物层TOX2。
该第二透明氧化物层TOX2，在上述第一透明氧化物层TOX1的进行了选择性蚀刻部分起着薄膜晶体管TFT的半导体层SC的作用。
工序5
如图27的(e)所示，在基板SUB1的表面上形成第二光致抗蚀剂膜PRT2，通过使其图案化，残留下在源极信号线SL、薄膜晶体管TFT的源极区域部ST、沟道区域部CH、漏极区域部DT和像素电极PX的形成区域上的第二光致抗蚀剂膜PRT2。
然后，将所残留的第二光致抗蚀剂膜PRT2作为掩模，对从该掩模露出的第一透明氧化物层TOX1进行选择性蚀刻。
工序6
如图27的(f)所示，将上述第二光致抗蚀剂膜PRT2除去。由此，在基板SUB1的表面上，在构成源极信号线SL、形成为该源极信号线SL的延伸部的薄膜晶体管TFT的源极区域部ST、像素电极PX、形成为该像素电极PX的延伸部的薄膜晶体管TFT的漏极区域部DT的第一透明氧化物层TOX1和薄膜晶体管TFT的半导体层SC的形成区域(上述第一透明氧化物层TOX1的设有开口的部分)、上述第一透明氧化物层TOX1的上方的区域上形成第二透明氧化物层TOX2。
工序7
如图27的(g)所示，在基板SUB1的表面上依次形成例如由SiO2膜构成的绝缘膜GI、例如由ITO膜构成的第三透明氧化物层TOX3。
上述绝缘膜GI，起着薄膜晶体管TFT的栅极绝缘膜和后述的栅极信号线GL的对上述源极信号线SL的层间绝缘膜的作用。
工序8
如图27的(h)所示，在基板SUB1的表面上形成第三光致抗蚀剂膜PRT3，通过使其图案化，残留下在栅电极GT和与该栅电极GT连接的栅极信号线GL的形成区域上的第三光致抗蚀剂膜PRT3。
然后，将所残留的第三光致抗蚀剂膜PRT3作为掩模，对从该掩模露出的第三透明氧化物层TOX3进行选择性蚀刻。由此，形成栅电极GT和栅极信号线GL。
工序9
如图27的(i)所示，将上述第三光致抗蚀剂膜PRT3除去。
图26中示出的像素的结构是将构成薄膜晶体管TFT的沟道区域部的半导体层SC配置在构成源极信号线SL、薄膜晶体管TFT的源极区域部ST和漏极区域部DT、像素电极PX的透明氧化物层的上层的结构。但是，也可以将这些层的位置关系反过来而形成为将构成薄膜晶体管TFT的沟道区域部的半导体层SC配置在构成源极信号线SL、薄膜晶体管TFT的源极区域部ST和漏极区域部DT、像素电极PX的透明氧化物层的下层的结构。
在图28中，作为直到中途的工序，示出按这种方式构成的像素的制造方法的一实施例。
以下，按工序顺序进行说明。
工序1
如图28的(a)所示，准备基板SUB1，并在该基板SUB1的表面上依次形成例如由ZnO构成的第一透明氧化物层TOX1、例如掺杂了杂质的由ZnO构成的第二透明氧化物层TOX2。
工序2
如图28的(b)所示，在基板SUB1的表面上形成第一光致抗蚀剂膜PRT1，通过使该第一光致抗蚀剂膜PRT1图案化，形成残留在源极信号线SL、构成为该源极信号线SL的延伸部的薄膜晶体管TFT的源极区域部ST、薄膜晶体管TFT的沟道区域部CH、像素电极PX、构成为该像素电极PX的延伸部的薄膜晶体管TFT的漏极区域部DT的形成区域上、且在薄膜晶体管TFT的沟道区域部CH的形成区域上厚度比其他部分小的第一光致抗蚀剂膜PRT1。
然后，将该第一光致抗蚀剂膜PRT1作为掩模，对从该掩模露出的第二透明氧化物层TOX2、进而对其下层的第一透明氧化物层TOX1进行选择性蚀刻。
工序3
如图28的(c)所示，通过将上述第一光致抗蚀剂膜PRT1的表面沿底面方向除去适当的量，使薄膜晶体管TFT的沟道区域部的形成区域上的第二透明氧化物层TOX2的表面露出，并使第一光致抗蚀剂膜PRT1残留在其他部分上。
然后，将所残留的第一光致抗蚀剂膜PRT1作为掩模，对薄膜晶体管TFT的沟道区域部的形成区域上的第二透明氧化物层TOX2进行选择性蚀刻，使其下层的第一透明氧化物层TOX1的表面露出。
工序4
如图28的(d)所示，将上述第一光致抗蚀剂膜PRT1除去。接着，在其后的工序中，进行图27的(g)～(i)后结束。
图29的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图，是与图26的(a)对应的图。
与图26的情况比较不同的结构在于，形成为薄膜晶体管TFT的半导体层SC的第二透明氧化物层TOX2不只限于在薄膜晶体管TFT的沟道区域部CH的近旁部，而是在像素区域的整个区域上形成。
另外，在图29中，第一透明氧化物层TOX1，在源极信号线SL、形成为该源极信号线SL的延伸部的薄膜晶体管TFT的源极区域部ST、像素电极PX、形成为该像素电极PX的延伸部的薄膜晶体管TFT的漏极区域部DT的各形成区域上形成。
图30是表示上述显示装置的制造方法的一实施例的工序图。
在此，图30示出的上述像素的工序图，在图30的左侧示出的工序图相当于图29的(a)的像素的图中L-L线的部位，在图30的右侧示出的工序图相当于图29的(a)的像素的图中R-R线的部位。
以下，按工序顺序进行说明。
工序1
如图30的(a)所示，准备基板SUB1，并在该基板SUB1的表面上形成例如掺杂了杂质的由ZnO构成的第一透明氧化物层TOX1。
工序2
如图30的(b)所示，在基板SUB1的表面上形成第一光致抗蚀剂膜PRT1，通过使其图案化，在源极信号线SL、形成为该源极信号线SL的延伸部的薄膜晶体管TFT的源极区域部ST、像素电极PX、形成为该像素电极PX的延伸部的薄膜晶体管TFT的漏极区域部DT的形成区域上残留下第一光致抗蚀剂膜PRT1。
然后，将所残留的第一光致抗蚀剂膜PRT1作为掩模，对从该掩模露出的第一透明氧化物层TOX1进行选择性蚀刻。
工序3
如图30的(c)所示，将上述第一光致抗蚀剂膜PRT1除去。
工序4
如图30的(d)所示，在基板SUB1的表面上，形成掺杂了本征或低浓度的杂质的例如由ZnO构成的半导体层SC、例如由SiO2膜构成绝缘膜GI。
上述半导体层SC，在薄膜晶体管TFT的形成区域上起着其半导体层的作用，上述绝缘膜GI，起着薄膜晶体管TFT的栅极绝缘膜和后述的栅极信号线GL的对上述源极信号线SL的层间绝缘膜的作用。
之后，在基板SUB 1的表面上，形成由ITO构成的第二透明氧化物层TOX2。
工序5
如图30的(e)所示，在基板SUB1的表面上形成第二光致抗蚀剂膜PRT2，通过使其图案化，残留下在栅电极GT和与该栅电极GT连接的栅极信号线GL的形成区域上的第二光致抗蚀剂膜PRT2。
然后，将所残留的第二光致抗蚀剂膜PRT2作为掩模，对从该掩模露出的第二透明氧化物层TOX2进行选择性蚀刻。由此，形成栅电极GT和栅极信号线GL。
工序6
如图30的(f)所示，将上述第二光致抗蚀剂膜PRT2除去。
(实施例8)
图31的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图，是与图23的(a)对应的图。另外，图31的(b)是图31的(a)的b-b线的剖视图。
与图23的情况比较，不同的结构在于，与由透明氧化物层形成的源极信号线SL重叠地设置了的新的源极信号线SL′。
即，源极信号线SL′例如在由金属层构成并基板SUB1的表面上形成。
然后，在按上述方式形成了源极信号线SL′的基板SUB1的表面上形成图23中示出的结构，使上述源极信号线SL与该源极信号线SL′重叠。
通过按这种方式构成，可以得到包含金属层的多层结构的源极信号线，因而可以大幅度地减小该源极信号线的电阻。
图32是示出按这种方式构成的显示装置的制造方法的一实施例的直到中途的工序的工序图，示出图31的(a)的IIIXII-IIIXII线的剖视图。
首先，如图32的(a)所示，准备基板SUB1，并在该基板SUB1的表面的整个区域上形成金属层MT，在该金属层MT的表面上形成光致抗蚀剂膜PRT，将其图案化后，在形成源极信号线SL′的区域上残留下光致抗蚀剂膜PRT。
然后，将该光致抗蚀剂膜PRT作为掩模，对从该掩模露出的上述金属层MT进行选择性蚀刻。
接着，如图32的(b)所示，将上述光致抗蚀剂膜PRT除去，在基板SUB1的表面上形成例如掺杂了杂质的由ZnO构成的透明氧化物层TOX。该透明氧化物层TOX的形成，相当于图25的(a)的工序，在这之后，通过进行图25的(b)～图25的(h)的工序，可以完成图31中示出的像素。
图31中示出的结构，是在由金属层构成的源极信号线SL′的长度方向的几乎整个区域上层叠了透明氧化物层的源极信号线SL的结构。但是，透明氧化物层的源极信号线SL，并不需要在源极信号线SL′的几乎全长上形成，例如也可以只在薄膜晶体管TFT的近旁部形成。这是因为即使在这种结构中也可以减小源极信号线的电阻。
另外，图31中示出的结构，在透明氧化物层的源极信号线SL的下层形成由金属层构成的源极信号线SL′。但是，也可以在透明氧化物层的源极信号线SL的上层形成由金属层构成的源极信号线SL′。
图33是表示在该源极信号线SL的上层形成了该源极信号线SL′时的一实施例的结构图，与图31对应地画出。
(实施例9)
图34的(a)是表示本发明的显示装置的像素结构的另一实施例的俯视图，是与图23的(a)对应的图。另外，图34的(b)是图34的(a)的b-b线的剖视图。
与图23的(a)的情况比较，不同的结构在于，在基板SUB1的表面上，具有使其与上述像素电极PX之间产生电场的对置电极CT和用于对该对置电极CT供给具有作为对图像信号的基准的电压的信号的公用信号线CL。
该对置电极CT隔着绝缘膜GI与像素电极PX重叠，由相互间并列设置的多个电极群构成，并与公用信号线CL形成为一体。
另外，对置电极CT和公用信号线CL，例如与栅极信号线GL同层形成。
并且，对置电极CT和公用信号线CL可以由金属层构成，而且，例如，如图21所示，也可以在像素的整个区域上形成的透明氧化物层上有选择地与栅极信号线GL(栅电极GT)一起形成。
另外，如作为与图34的(b)对应的图的图35所示，也可以使例如不进行杂质掺杂的透明氧化物层TOX(ND)介于上述绝缘膜GI和像素电极PX之间。该透明氧化物层TOX(ND)，例如在薄膜晶体管TFT的形成区域上起半导体层SC的作用，因此应避免有选择地除去而在像素的整个区域上形成。
(实施例10)
图36示出在基板SUB1上形成着上述结构的像素(未图示)同时由安装在该基板SUB1上的栅极信号驱动电路V进行对各栅极信号线GL的扫描信号的供给、由安装在该基板SUB1上的源极信号驱动电路He进行对各源极信号线SL的图像信号的供给的情况。
上述栅极信号线GL也可以由钼、铬、钨、铝、铜、钛、镍、钽、银、锌或其他金属的单膜、这些金属的合金膜、这些金属膜的层叠膜、这些金属膜与ITO或ZnO等的透明氧化物层的层叠膜构成。
另外，当由透明氧化物层和金属层的多层结构构成源极信号线SL时，作为上述金属层，也可以由钼、铬、钨、铝、铜、钛、镍、钽、银、锌或其他金属的单膜、这些金属膜的层叠膜、这些金属的合金膜构成。
此外，图36中虽未示出，但当在基板SUB1上形成使其与像素电极PX之间产生电场的对置电极CT时，该对置电极CT或对该对置电极CT供给信号的公用信号线CL，也可以由钼、铬、钨、铝、铜、钛、镍、钽、银、锌或其他金属的单膜、这些金属膜的层叠膜、这些金属的合金膜、这些金属膜与ITO或ZnO等的透明氧化物层的层叠膜构成。
此外，上述基板SUB，除通常的玻璃基板以外，例如也可以构成为由合成树脂或不锈钢等构成的挠性基板。这是因为，由于使用可在低温下成膜的材料，所以可以将合成树脂用作基板SUB1的材料。
无需赘言，上述的显示装置及其制造方法适用于透射型、反射型、半透射型、IPS型、或IPS-Pro型的各种液晶显示装置，而且还可以适用于有机EL显示装置等其他的显示装置。这是因为在各像素内具有薄膜晶体管并进行有源阵列驱动的显示装置中具有同样的课题。
上述的各实施例可以分别单独或组合使用。这是由于可以单独或共同取得各个实施例中的效果。

Claims (18)

1.一种显示装置，其特征在于：
在基板上的像素区域依次层叠有透明氧化物层、绝缘膜和导电层，
上述导电层具有与栅极信号线连接的薄膜晶体管的栅电极，
上述透明氧化物层的至少除了上述栅电极的正下方的沟道区域部以外的其他区域被导体化，且在该被导体化了的部分上构成有源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部。
2.根据权利要求1所述的显示装置，其特征在于：
上述透明氧化物层形成在像素区域的整个区域，上述源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部通过选择性地使上述透明氧化物层导体化而被形成。
3.根据权利要求1所述的显示装置，其特征在于：
上述导电层具有由在上述绝缘膜上与像素电极重叠而并列设置的多个电极构成的对置电极和向该对置电极的各电极提供信号的公共信号线。
4.根据权利要求1所述的显示装置，其特征在于：
上述绝缘膜形成在像素区域的整个区域上。
5.根据权利要求1所述的显示装置，其特征在于：
上述导电层由金属层构成。
6.根据权利要求1所述的显示装置，其特征在于：
上述导电层由ITO膜构成。
7.根据权利要求1所述的显示装置，其特征在于：
上述导电层通过选择性地使形成在像素区域的整个区域上的透明氧化物层导体化而被形成。
8.根据权利要求1所述的显示装置，其特征在于：
在上述透明氧化物层中，在上述栅电极的正下方的沟道区域部与源极区域部之间和上述栅电极正下方的沟道区域部与漏极区域部之间，分别形成有载流子浓度低于上述源极区域部和上述漏极区域部的LDD区域部。
9.根据权利要求1所述的显示装置，其特征在于：
在上述透明氧化物层的构成源极信号线的部分的上层或下层形成有金属层。
10.一种显示装置，其特征在于：
在基板上的像素区域内，透明氧化物层和半导体层中的任意一层作为上层而被形成，并在其上依次层叠有绝缘膜和导电层，
上述导电层具有与栅极信号线连接的薄膜晶体管的栅电极，
上述透明氧化物层，至少在上述栅电极的正下方的沟道区域部形成开口部或切口部，该透明氧化物层除了上述开口部或切口部以外的其他区域被导体化，且在上述被导体化了的部分上形成源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部，
上述半导体层形成在上述透明氧化物层的开口部或切口部，并与上述源极区域部和漏极区域部相连接。
11.根据权利要求10所述的显示装置，其特征在于：
上述透明氧化物层形成在像素区域的整个区域上，上述源极信号线、与该源极信号线连接的上述薄膜晶体管的源极区域部、像素电极、以及与该像素电极连接的上述薄膜晶体管的漏极区域部通过选择性地使上述透明氧化物层导体化而被形成。
12.根据权利要求10所述的显示装置，其特征在于：
上述导电层具有由在上述绝缘膜上与像素电极重叠而并列设置的多个电极构成的对置电极和向该对置电极的各电极提供信号的公共信号线。
13.根据权利要求10所述的显示装置，其特征在于：
上述绝缘膜形成在像素区域的整个区域上。
14.根据权利要求10所述的显示装置，其特征在于：
上述导电层由金属层构成。
15.根据权利要求10所述的显示装置，其特征在于：
上述导电层由ITO膜构成。
16.根据权利要求10所述的显示装置，其特征在于：
上述导电层通过选择性地使形成在像素区域的整个区域上的透明氧化物层导体化而被形成。
17.根据权利要求10所述的显示装置，其特征在于：
在上述透明氧化物层上，在上述栅电极的正下方的部分与源极区域之间和上述栅电极的正下方的部分与漏极区域部之间，分别形成有载流子浓度低于上述源极区域和漏极区域的LDD区域部。
18.根据权利要求10所述的显示装置，其特征在于：
在上述透明氧化物层的构成源极信号线的部分的上层或下层形成有金属层。
CN2007103004216A 2007-01-16 2007-12-27 显示装置 Active CN101226311B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007006570 2007-01-16
JP2007006570A JP5111867B2 (ja) 2007-01-16 2007-01-16 表示装置
JP2007-006570 2007-02-14

Publications (2)

Publication Number Publication Date
CN101226311A CN101226311A (zh) 2008-07-23
CN101226311B true CN101226311B (zh) 2012-12-12

Family

ID=39301275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103004216A Active CN101226311B (zh) 2007-01-16 2007-12-27 显示装置

Country Status (7)

Country Link
US (4) US8242505B2 (zh)
EP (1) EP1947695B1 (zh)
JP (1) JP5111867B2 (zh)
KR (1) KR101454919B1 (zh)
CN (1) CN101226311B (zh)
AT (1) ATE518253T1 (zh)
TW (1) TW200839401A (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
KR101510900B1 (ko) * 2008-12-04 2015-04-10 엘지디스플레이 주식회사 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
JP4844627B2 (ja) * 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102148196B (zh) * 2010-04-26 2013-07-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011142371A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9035299B2 (en) 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
FR2981090B1 (fr) * 2011-10-10 2014-03-14 Commissariat Energie Atomique Procede de preparation d'oxyde de zinc zno de type p ou de znmgo de type p.
CN102629585B (zh) 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
CN102629590B (zh) 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
KR102101863B1 (ko) * 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
KR102040812B1 (ko) * 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR102054000B1 (ko) * 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
CN103746013B (zh) * 2014-01-20 2016-03-30 瑞德兴阳新能源技术有限公司 一种石墨烯太阳能电池及其制备方法
CN103746014B (zh) * 2014-01-20 2016-03-30 瑞德兴阳新能源技术有限公司 一种ito栅线太阳能电池及其制备方法
WO2016093122A1 (ja) * 2014-12-09 2016-06-16 シャープ株式会社 表示パネル用基板の製造方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN107004723B (zh) * 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
EP3136446A1 (en) * 2015-08-28 2017-03-01 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Tft device and manufacturing method
JP2017075982A (ja) * 2015-10-13 2017-04-20 株式会社ジャパンディスプレイ 表示装置
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN108039353B (zh) * 2017-12-26 2020-07-21 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110224003B (zh) * 2018-03-01 2023-06-09 天马日本株式会社 显示装置
US20200035717A1 (en) 2018-07-26 2020-01-30 Sharp Kabushiki Kaisha Thin film transistor substrate and method of producing thin film transistor substrate
JP6753986B2 (ja) * 2019-07-04 2020-09-09 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145247A (ja) 1985-12-19 1987-06-29 Nec Corp フオトマスク
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3259119B2 (ja) 1994-06-28 2002-02-25 富士通株式会社 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法
JPH09269503A (ja) * 1996-03-29 1997-10-14 Toshiba Corp 液晶表示装置
JPH09318975A (ja) * 1996-05-30 1997-12-12 Nec Corp 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法
JP2001076885A (ja) * 1999-09-02 2001-03-23 Auto Network Gijutsu Kenkyusho:Kk 有機ｅｌ表示デバイスにおける透明配線の抵抗値調節方法
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
US6960497B2 (en) * 2003-06-25 2005-11-01 Chunghwa Picture Tubes, Ltd. Method for forming pi-type assistant electrode
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
TWI374544B (en) * 2006-11-13 2012-10-11 Au Optronics Corp Thin film transistor array substrates and fbricating method thereof
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
KR102435377B1 (ko) * 2009-06-30 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132529A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-50405A 2003.02.21

Also Published As

Publication number Publication date
TWI370312B (zh) 2012-08-11
US8629451B2 (en) 2014-01-14
US8802511B2 (en) 2014-08-12
KR20080067562A (ko) 2008-07-21
JP5111867B2 (ja) 2013-01-09
US8242505B2 (en) 2012-08-14
US10068932B2 (en) 2018-09-04
CN101226311A (zh) 2008-07-23
EP1947695A3 (en) 2010-05-19
US20140248748A1 (en) 2014-09-04
TW200839401A (en) 2008-10-01
US20140106490A1 (en) 2014-04-17
US20080169469A1 (en) 2008-07-17
ATE518253T1 (de) 2011-08-15
EP1947695B1 (en) 2011-07-27
EP1947695A2 (en) 2008-07-23
KR101454919B1 (ko) 2014-10-27
JP2008175842A (ja) 2008-07-31
US20120261668A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
CN101226311B (zh) 显示装置
CN101800229B (zh) 显示装置
CN103582952B (zh) 半导体器件和显示装置
KR100234892B1 (ko) 액정표시장치의 구조 및 그 제조방법
JP2009099887A (ja) 表示装置
EP3621120B1 (en) Thin film transistor and preparation method therefor, array substrate and preparation method therefor
JP2005079283A (ja) 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
TWI392096B (zh) 薄膜電晶體陣列面板
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2003517203A (ja) トランジスタの製造方法
TWI395036B (zh) 薄膜電晶體陣列面板及其製造方法
KR101059024B1 (ko) 표시 장치
KR20070049740A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
KR101226975B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20070069387A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005128053A (ja) 液晶表示装置
KR20060041020A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조방법과 이를 통하여 제조한 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111014

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

Co-applicant before: IPS pioneer support society

Effective date of registration: 20111014

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20080723

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20121212

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.