[go: up one dir, main page]

CN1518075A - 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 - Google Patents

有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1518075A
CN1518075A CNA2004100018552A CN200410001855A CN1518075A CN 1518075 A CN1518075 A CN 1518075A CN A2004100018552 A CNA2004100018552 A CN A2004100018552A CN 200410001855 A CN200410001855 A CN 200410001855A CN 1518075 A CN1518075 A CN 1518075A
Authority
CN
China
Prior art keywords
film
dielectric film
poly
semiconductor device
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100018552A
Other languages
English (en)
Other versions
CN1518075B (zh
Inventor
大音光市
ʸ������
宇佐美达矢
森田升
远藤和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1518075A publication Critical patent/CN1518075A/zh
Application granted granted Critical
Publication of CN1518075B publication Critical patent/CN1518075B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
    • B01D35/147—Bypass or safety valves
    • B01D35/1475—Pressure relief valves or pressure control valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J47/00—Ion-exchange processes in general; Apparatus therefor
    • B01J47/014—Ion-exchange processes in general; Apparatus therefor in which the adsorbent properties of the ion-exchanger are involved, e.g. recovery of proteins or other high-molecular compounds
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/42—Treatment of water, waste water, or sewage by ion-exchange
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F5/00—Softening water; Preventing scale; Adding scale preventatives or scale removers to water, e.g. adding sequestering agents
    • C02F5/08—Treatment of water with complexing chemicals or other solubilising agents for softening, scale prevention or scale removal, e.g. adding sequestering agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Water Supply & Treatment (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Formation Of Insulating Films (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)

Abstract

当前许多研究的主题，SiC和SiCN，其介电常数均为4.5－5左右，SiOC的介电常数为2.8－3.0左右。随着由器件尺寸减少引起的连接尺寸与连接间距的进一步小型化，迫切需要进一步降低介电常数。此外，因为SiOC与SiCN以及SiOC与SiC的蚀刻选择比小，因此，如果使用SiCN或SiC作为蚀刻阻止膜，则在除去光致蚀刻剂的时候可能会氧化金属互连层的表面，这会引起高接触电阻的问题。本发明涉及由SiOCH、SiCHN和SiCH中的任一种制成的有机膜，它们是使用聚有机硅烷作为原源形成的，所述聚有机硅烷C/Si比至少等于或者大于5，分子量等于或大于100，并且本发明也涉及在其中使用这种有机绝缘膜的半导体器件，更具体而言，涉及具有沟槽型结构的半导体器件。

Description

有机绝缘膜、其制造方法、使用该有机绝缘膜 的半导体器件及其制造方法
发明背景
发明领域
本发明涉及有机绝缘膜及使用该有机绝缘膜的半导体器件，更具体而言，涉及低介电常数的有机绝缘膜及其制造方法以及具有多层互连结构的半导体器件，其中这种低介电常数的有机绝缘膜用作隔层绝缘膜，及该器件的制造方法。
相关技术描述
在IC(集成电路)的制作中，随着操作速度和器件中集成度的提高，正在进行进一步减小器件设计的划线。在器件尺寸中由于这样的减小而造成的连接尺寸和连接间距的最小化往往与之成反比地增加连接电阻和互连间的电容。由于这些互连的电阻和互连间电容的增加提高了RC时间常数，信号速率降低，在实现器件高速操作方面产生了严重的问题。
因此，降低互连电阻及互连间的电容已经成为提高器件操作速率的最关键的问题。为降低互连电阻，技术上由于铜比铝具有更低的电阻率，因而目前被更广泛在用作互连材料，用其制造的产品已变得更为广泛。
另外，由于互连间电容与互连面积及分隔互连的绝缘膜的介电常数成正比，而与互连间的距离成反比，因此，为了在不改变器件设计的条件下降低互连间的电容，例如，对介电常数比传统氧化物膜(SiO2)和氮化物膜(SiN)更低的绝缘膜的使用已进行了深入的研究。
当铜用作互连材料时，由于铜难以用干蚀刻进行精细加工，通常会广泛应用如图1所示的镶嵌互连结构。
在形成镶嵌互连的方法中，首先使用平行板型等离子CVD(化学蒸气沉积)法用SiH4、NH3和N2生长出蚀刻阻止膜SiN绝缘膜003，它对于其后形成的互连槽沟SiO2隔层绝缘膜0002具有优异的蚀刻选择性，这一阻止膜生长在底层SiO2隔层绝缘膜0001上，厚度为50nm-150nm，然后以400nm-1000nm左右的厚度生长出互连槽沟SiO2隔层绝缘膜0002。之后，通过光刻和干蚀刻形成槽沟图案，其后用O2干灰化与湿剥离法除去抗蚀图案。然后使用溅射技术和电镀技术用Cu以及用于阻止铜扩散的阻挡层金属如Ta或TaN充满槽沟图案，而过剩的铜和在互连槽沟SiO2隔层绝缘膜0002上的阻挡金属则通过CMP(化学机械抛光)除去以形成铜互连0007。
若互连绝缘膜在形成镶嵌互连后形成，则由于铜易于与SiO2反应并扩散出去，通常要在SiN膜0012生成后通过平行板型等离子CVD(化学蒸气沉积)法用SiH4、NH3和N2在铜上形成通道插销SiO2隔层绝缘膜0010作为防止扩散绝缘膜(阻挡绝缘膜)，其厚度为50nm-100nm左右。
在这里，SiN不仅防止铜的扩散，还可作为SiO2膜的蚀刻阻止膜，因此Cu表面免于在Cu的槽沟蚀刻时暴露在SiO2蚀刻气氛中，和在Cu的镶嵌互连上形成通道孔时暴露在O2抗灰化气氛中。实际上，需要SiN来阻止扩散并同时起到蚀刻制动层的作用。
近年来，为进一步降低互连间的寄生电容，在使用SiOF，SiOC等的有机绝缘膜方面进行了广泛的研究，它们具有比传统SiO2膜的4.1更低的介电常数，并与介电常数为4.5-5左右的SiC或SiCN有机绝缘膜一同使用，所述SiC或SiCN有机绝缘膜是通过平行板型等离子CVD法使用4MS(四甲基硅烷)或3MS(三甲基硅烷)形成的，它们具有比SiN的7更低的介电常数。
图15(a)至16(c)示出了根据惯用方法以3MS作为源气体生长SiC膜或SiN膜的传统方法。
形成第一Cu互连805后，用前述气体生成第二SiCN膜806。然后，以同样方法使用前述气体形成第二SiOC膜807和第三SiCN膜808，并在其上生成第三SiOC膜809和第二SiO2膜810。
如图15(a)所示，使用其中已形成了用于通道孔抗蚀图案的光致抗蚀剂层作为掩膜，在第二SiO2膜810、第三SiOC膜809，第三SiCN膜808和第二SiOC膜807膜上进行蚀刻，这一蚀刻在第二SiCN膜806之上终止。
但是，有时SiOC和SiCN之间的蚀刻选择性比小，从而使得蚀刻会发展到位于更低层的互连处，如图15(b)所示。在那样的情况下，之后当用O2气进行灰化来剥离光致抗蚀剂时，会在铜互连已进行过蚀刻的区域形成Cu氧化物层831。当使用SiOC和SiC膜时也会发生同样的情况。
然后，如图15(c)所示，在其上涂覆了抗反射涂覆膜后，通过光致抗蚀剂层818形成用于沟槽型互连819的第二抗蚀图案。
如图15(d)所示，使用光致抗蚀剂层818作为掩膜，对第二SiO2膜810和第三SiC膜808上进行蚀刻。其后，通过氧气灰化剥离光致抗蚀剂层818，这会导致前述氧化物层831进一步使氧化，在此之后进行有机剥离。
然后，使用整个表面的深度蚀刻蚀刻掉第二SiCN膜806，如图16(a)所示。之后，如图16(b)所示，在形成第二Ti/TiN膜820后，形成第二Cu膜821。继而除去除沟槽型互连外的其他金属以形成第二铜互连832。在其上，如图16(c)所示形成第四SiCN膜822。
目前，广泛研究的是以4MS(四甲基硅氧烷)和3MS(三甲基硅氧烷)作为原料，使用平行板型等离子CVD法形成的SiC，SiCN膜和SiOC膜。SiC和SiCN的介电常数约为4.5-5，SiOC的介电常数约为2.8-3.0。
随着由器件尺寸降低导致的互连尺寸与互连间距的小型化，迫切需要进一步减小介电常数。
此外，因为SiOC与SiCN以及SiOC与SiC的蚀刻选择比小，因此，如果使用SiCN或SiC作为蚀刻阻止膜，则在除去光致蚀刻剂的时候可能会氧化金属互连层的表面，这会导致产生高接触电阻的问题。
发明概述
本发明涉及可有利地用于半导体器件的具有低介电常数的有机绝缘膜以及在其中使用这种有机绝缘膜的半导体器件。
本发明具有低介电常数的有机绝缘膜是使用聚有机硅烷作为原源形成的，其中聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。这种有机绝缘膜是使用分子量为100或以上的聚有机硅烷作为原源通过等离子体CVD法生长的。
聚有机硅烷优选为一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷。
另外，有机绝缘膜优选包含C＝C键，此外，众所周知，乙烯基的存在可提高其热阻。
在这里，将用作原源的聚有机硅烷优选至少在其部分中包含乙烯基。这种至少在其部分中包含乙烯基的聚有机硅烷优选为一种或一种以上选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷和四乙烯基硅烷的聚有机硅烷。
特别是在SiOH膜的情况下，氧化剂、惰性气体和聚有机硅烷需要作为源气体，其中所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。惰性气体可以是氦、氩和氙中的任意一种，氧化剂可以是选自O2、O3、H2O、CO与CO2中的任意一种。
氧化剂可以是含氮氧化气，但是该气体不适合于目前广泛使用的酚醛树脂基光蚀刻剂。
将作为原源使用的聚有机硅烷可以是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷，但是从提高热阻的角度出发，优选其中存在乙烯基。
在SiCH膜的情况下，源气体是惰性气体和聚有机硅烷，其中惰性气体为氦、氩和氙中任意一种，聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。同样在该情况下，聚有机硅烷可以是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷，特别是如果在其部分中包含乙烯基的话，可能会提高热阻。
SiCHN膜的源气体是含氮气体、惰性气体和聚有机硅烷，其中惰性气体为氦、氩和氙中任意一种，聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。含氮气体的例子包括氨、N2和肼。聚有机硅烷可以是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷，特别是如果在其部分中包含乙烯基的话，可能会提高热阻。
在传统的半导体器件中，通常可以用SiOCH膜取代SiO2膜，用SiCH膜或SiCHN膜取代SiN膜。
对于将本发明的有机绝缘膜用于半导体器件的应用来说，优选使用具有多层结构的半导体集成电路。具有沟槽型互连结构的半导体器件特别适合，这种沟槽型互连结构随着小型化的进展，已经开始发展壮大。
附图简述
图1是所述镶嵌结构的示意性截面图。
图2是表明根据本发明第一实施方案的结构的示意性截面图。
图3是所述本发明简单镶嵌法中第一制造流程的一系列示意性截面图。
图4是所述本发明简单镶嵌法中第二制造流程的一系列示意性截面图。
图5是所述本发明简单镶嵌法中第三制造流程的一系列示意性截面图。
图6是所述本发明简单镶嵌法中第四制造流程的一系列示意性截面图。
图7是表明本发明第二实施方案结构的示意性截面图。
图8是所述本发明双重镶嵌法中第一通道孔的第一制造流程的一系列示意性截面图。
图9是所述本发明双重镶嵌法中第二通道孔的第一制造流程的一系列示意性截面图。
图10是所述本发明双重镶嵌法中第一中间部分的第一制造流程的一系列示意性截面图。
图11是所述本发明双重镶嵌法中第二中间部分的第一制造流程的一系列示意性截面图。
图12是所述本发明双重镶嵌法中第一槽沟的第一制造流程的一系列示意性截面图。
图13是所述本发明双重镶嵌法中第二槽沟的第一制造流程的一系列示意性截面图。
图14是所述本发明双重镶嵌法中第三槽沟的第一制造流程的一系列示意性截面图。
图15是所述通用双重镶嵌法中第一通道孔的第一制造流程的一系列示意性截面图。
图16是所述通用双重镶嵌法中第二通道孔的第一制造流程的一系列示意性截面图。
图17是所述用于本发明的平行板型等离子体CVD体系结构的示意性截面图。
图18是表明用各种气体形成的SiOCH膜的介电常数的图示。
图19是表明用各种气体形成的SiCH膜的介电常数的图示。
图20是描述SiCH膜密度和组成与源气体分子量之间关系的图不。
图21是表明相对于SiCHN膜来说SiOCH膜的蚀刻选择比的图示。
图22是表明本发明与先有技术之间通道孔链得率比较的图示。
图23是表明本发明与先有技术之间互连电阻变化比较的图示。
发明及优选实施方案详述
以下描述为本发明优选实施方案的有机绝缘膜的结构及制备方法。
为了降低有机绝缘膜的介电常数，膜中C/Si组成比必须设定得高于通常的SiC、SiCN或SiOC膜，这样就导致要使用C/Si组成比比4MS或3MS更高的源气体。
另一方面，当膜中的C/Si组成比设定得高时，在膜中有出现C-C键的倾向，并且由于C-C键的键能比Si-O、Si-C或Si-N键的键能小，所以C-C键可能容易断裂，因此，这种类型膜的热阻可能会低。为了增加热阻，使膜包含有键能高于C-C键的C＝C键是有效的。
具有C＝C键的有机绝缘膜可以确定地通过控制用于等离子体CVD的电功率等来形成，但使用其中含有乙烯基键的源气体更为有效。
关于降低SiCH、SiCHN或SiOCH膜介电常数的方法，降低膜密度是有效的。为了降低膜密度，必须使用分子量比4MS(四甲基硅烷)或3MS(三甲基硅烷)大的物质，并且除此之外，还必须用降低的等离子体密度来进行沉积以便可以很好地抑制气相中源气体的分解。
因此，本发明提供比通常的SiCH、SiCHN或SiOCH膜介电常数更低的SiCH、SiCHN和SiOCH膜。
另外，本发明涉及其中使用具有低介电常数SiCH、SiCHN或SiOCH膜的半导体器件，更具体而言，涉及具有沟槽型结构的这类半导体层。
此外，以下参考图17，对本发明中使用的平行板型等离子体CVD装置进行描述。
该装置在真空槽中提供一个上电极1和下电极2，硅基质3固定在下电极上，由高频电源产生的高频电功率施于上电极上。另外，可以用加热器加热下电极。该装置与用于为该装置提供源气体的进气部分5以及排气部分6相连。原源供料部分通过密封阀与质量流量控制器互连到源气体筒上，供料部分的管结构允许加热到300℃。如果使用液体源作为其原源，则可以通过液化溶液进料装置而不是质量流量控制器进行原源供料。
另外，已经证实，除了平行板型等离子体CVD之外，还可以使用ECR(电子回旋共振)激发的等离子体CVD、螺旋波激发的等离子体CVD和感应偶合的等离子体CVD来得到一样优质的膜。
在本发明的第一实施方案中，以下详细描述SiOCH膜。
对于本发明第一实施方案中的SiOCH膜来说，将Si晶片置于平行板型等离子体CVD(以下称作PECVD)装置中并加热到150-400℃，分别以200-2000sccm(标准立方厘米每分钟)、50-1000sccm和50-500sccm的速率将三甲基乙烯基硅烷(TMVS)、O2和HE注入到PECVD中。室内压力设定为133-1330Pa，向其施加200-1000W的RF(无线电频率)功率。
在以上条件下生长的SiOCH膜，其C/Si组成比为0.8-1.3，膜密度为1.1g/cm3-1.2g/cm3。与使用三甲基硅烷(3MS)作为源气体生长的且广泛用作通用隔层绝缘膜的SiOCH膜的各个值(C/Si组成比为0.7，膜密度为1.3g/cm3)相比，对于C/Si组成比来说，这一值是比较高的，而对于膜密度来说则较低。因此，其介电常数比使用三甲基硅烷(3MS)作为源气体生长的SiOC膜的介电常数(2.8-3.0)要低，为2.2-2.7。另外，我们发现，在上述条件下生长的膜的折射指数处于1.3-1.45范围内。
当400W或更高的RF频率进行SiOCH膜的沉积时，C/Si组成比变为不低于0.8但是去高于1.0，在这种情况下，因为在膜中形成了C-C键，因此膜变得热不稳定，并且在400℃下进行30分钟的热处理会导致膜厚降低5％左右。与此相反，当用200-400W范围内的RF频率进行沉积时，会在膜中形成C＝C键，从而使热阻增加，并且在400℃下进行30分钟的热处理时，造成的膜厚降低变为1％或更低。
虽然在第一实施方案中使用三甲基乙烯基硅烷作为源气体，但是也可以使用一种或者两种或多种选自，例如二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的组合。
特别是，优选三甲基乙烯基硅烷，二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷，其中任何一种都包含乙烯基。
如果使用如N2O或NO2气体作为氧化气，则留在SiOCH膜中的极少量的N元素可能会组成胺基。一旦在膜中形成胺基，则在使用酚醛树脂基光蚀刻剂时就会导致曝光不适，因为胺基会与光蚀刻剂，因此不能使用含氮的氧化气。
其次，在本发明的第二实施方案中，以下详细描述SiCH膜。
在该实施方案中，使用平行板型等离子体CVD装置。
使用质量流量控制器调节流速，以300sccm的速率将三甲基乙烯基硅烷注入其中并同时以1000sccm的速率注入HE。沉积膜的时候，将压力设定在133Pa-1330Pa，将高频电功率设定为100-400W，基材温度设定为350℃。
测定在上述条件下制造的膜的介电常数，表明随着沉积压力的变化，介电常数值连续变化，由介电常数为3.3(在133Pa下生长的膜)一直变化到4.2(在1330Pa下生长的膜)。
业已证明，这些膜的介电常数可以比使用3MS或4MS生长的膜的介电常数(其介电常数为4.5)更低。
另外，当在上述条件下生长膜时，膜中的C/Si组成比在0.9-1.4范围内变化，膜密度在0.9-1.4g/cm3范围内变化。这些结果表明可以使所述膜比用3MS生长的SiCH膜(C/Si组成比为0.8，密度为1.5g/cm3)具有更低的密度，这被认为可使介电常数降低。
此外，在上述条件下生长的膜的折射指数在1.70-1.85范围内变化。FT-IR(付立叶变换红外)吸收光谱的测定结果表明存在有Si-C、Si-CH3和Si-H键。另一方面，没有检测到有来自于膜中水分的Si-OH键。
我们发现，膜具有优良的作为抗Cu阻挡层的能力，在使用偏压同时加热到450℃时进行的加速Cu扩散试验中没有观察到Cu的扩散。这表明，这些膜的能力与用3MS生长的通用SiCH膜相当。
虽然，在迄今为止描述的实施例中均使用三甲基乙烯基硅烷作为原源，但证实，除此之外，三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷(其中每一种均为可以用作原源的分子量为100或以上，C/Si比为5或更高的聚有机硅烷)也可以形成类似质量的膜。原源化合物的分子量与使用上述原源之一情况下沉积得到的膜的密度以及C/Si组成比之间的关系参见图20。图20中清楚地表明，使用分子量为100或以上，C/Si比为5或更高的原源能够生长出膜密度不低于1.0g/cm3但不高于1.4g/cm3，C/Si组成比不低于0.9但不高于1.3的膜。
另外，业已证实，除了平行板型等离子体CVD之外，还可以使用ECR(电子回旋共振)激发的等离子体CVD、螺旋波激发的等离子体CVD和感应偶合的等离子体CVD来得到一样优质的膜。
接着，作为第二实施方案的改进实施例，以下描述其中包含乙烯基的SiCH膜。
为了使膜中包含有乙烯基，需要尽可能地防止原源被等离子体分解。为此，要在三甲基乙烯基硅烷的流速高达300sccm或以上与等离子体电功率低达50-100W的条件下进行膜的沉积。
为了检测膜中存在有乙烯基，进行红外吸收光谱测定，在高流速与50-100W的低高频电功率条件下生长的样品膜中清晰地观察到了属于乙烯基的吸收峰。发生这种情况是因为在弱能等离子体中，原源可以带入到膜中而不发生结构上的破裂。
现在，业已表明，含乙烯基的SiCH膜可以使用连有乙烯基的源气体制备，并同时要谨慎注意抑制源气体的分解。另外，带到膜中的乙烯基的量可以通过改变等离子体的电功率进行调节，如果电功率增加到100W或以上，则膜中不再出现乙烯基。
对于结构中含有乙烯基的膜进行热阻试验表明，甚至在把膜于氮气气氛中在450℃下加热1小时之后，膜收缩也不会超过0.1％，且膜特性很难改变。实际上，带入到膜中的乙烯基明显大量提高了热阻。
关于介电常数，正如不含乙烯基的情况一样，我们发现，它们的值随着沉积压力而发生连续变化，从介电常数为3.2(在133Pa下生长的膜)一直变化到4.2(在1330Pa下生长的膜)。换句话说，介电常数很难随着膜中存在乙烯基而发生变化。另外，其中的C/Si组成比在0.9-1.4范围内变化，膜密度与膜的折射指数分别在0.9-1.4g/cm3及1.70-1.85范围内变化。换言之，膜中存在乙烯基很难导致它们发生任何变化。
我们发现，膜具有优良的作为抗Cu阻挡层的能力，在使用偏压同时加热到450℃时进行的加速Cu扩散试验中没有观察到Cu的扩散。这表明，这些膜的能力与用3MS生长的通用SiCH膜相当。
虽然，在迄今为止描述的实施例中均使用三甲基乙烯基硅烷作为原源，但证实，除此之外，三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷(其中每一种均为可以用作原源的分子量为100或以上，C/Si比为5或更高的聚有机硅烷)也可以形成类似质量的膜。
另外，已经证实，除了平行板型等离子体CVD之外，还可以使用ECR(电子回旋共振)激发的等离子体CVD、螺旋波激发的等离子体CVD和感应偶合的等离子体CVD来得到一样优质的膜。
接着，在本发明的第三实施方案中，以下详细描述SiCHN膜。
在该实施方案中，使用质量流量控制器调节流速，以300sccm的速率将三甲基乙烯基硅烷和氨气各自注入其中并同时以1000sccm的速率注入HE。沉积膜的时候，将压力设定在133Pa-1330Pa，将高频电功率设定为100-400W，基材温度设定为350℃。
与供料速率为300sccm氨气一起，氮气也注入到膜中并由此形成SiCHN膜。
介电常数值随着沉积压力而发生连续变化，由介电常数为3.8(在133Pa下生长的膜)一直变化到4.7(在1330Pa下生长的膜)。另外，当膜是在上述条件下生长时，膜中的C/Si组成比在1.0-1.3范围内变化，这一范围内碳含量高于硅含量，而膜密度在1.4-1.6g/cm3范围内变化，这样就使得制备出的膜比用3MS生长的SiCHN膜(密度为1.7g/cm3)具有更低的密度。
此外，其折射指数在1.77-1.90范围内变化。FT-IR(付立叶变换红外)吸收光谱的测定结果表明存在有Si-C、Si-CH3和Si-H键。另一方面，没有检测到有来自于膜中水份的Si-OH键。
我们发现，膜具有优良的作为抗Cu阻挡层的能力，在使用偏压同时加热到450℃时进行的加速Cu扩散试验中没有观察到Cu的扩散。这表明，这些膜的能力与用3MS生长的通用SiCHN膜相当。
虽然，在迄今为止描述的实施例中均使用三甲基乙烯基硅烷作为原源，但证实，除此之外，三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷(其中每一种均为可以用作原源的分子量为100或以上，C/Si比为5或更高的聚有机硅烷)也可以形成类似质量的膜，即使用另一种氮化源，如肼代替氨气也是这样。
另外，业已证实，除了平行板型等离子体CVD之外，还可以使用ECR(电子回旋共振)激发的等离子体CVD、螺旋波激发的等离子体CVD和感应偶合的等离子体CVD来得到一样优质的膜。
接下来，作为第三实施方案的改进实施例，以下描述其中包含乙烯基的SiCHN膜。正如在膜中包含有乙烯基的第二实施方案一样，要在三甲基乙烯基硅烷的流速由300sccm增加到更高的流速，此外等离子体的电功率低达50-100W的条件下进行膜的沉积。
为了检测膜中存在有乙烯基，进行红外吸收光谱测定，在高流速与50-100W的低高频电功率条件下生长的样品膜中清晰地观察到了属于乙烯基的吸收峰。对于SiCHN膜也存在这种情况，这是因为在弱能等离子体中，原源可以带入到膜中而不发生结构上的破裂。
我们也发现，Si-C、Si-CH3和Si-H键全都存在于膜中。另一方面，没有没有检测到有来自于膜中水分的Si-OH键。
与此同时，当电功率增加到100W或以上时，归属于乙烯基的吸收峰消失并且在膜中仅检测到Si-C、Si-CH3和Si-H键。
业已表明，含乙烯基的SiCHN膜可以使用连有乙烯基的源气体制备，并同时要谨慎注意抑制源气体的分解。另外，我们发现，带到膜中的乙烯基的量可以通过改变等离子体的电功率进行调节。
此外，对于结构中含有乙烯基的膜进行热阻试验表明，甚至在把膜于氮气气氛中在450℃下加热1小时之后，膜特性也很难改变。实际上，带入到膜中的乙烯基明显大大提高了热阻。再者，介电常数值随着沉积压力而发生连续变化，从介电常数为3.8(在133Pa下生长的膜)一直变化到4.7(在1330Pa下生长的膜)。
另外，膜中的C/Si组成比在1.0-1.3范围内变化，这一范围中碳含量大于硅含量，而膜密度与膜的折射指数分别在1.4-1.6g/cm3及1.77-1.90范围内变化。换句话说，所有这些均很难阴着膜中存在乙烯基而发生任何改变。简而言之，膜中包含的乙烯基具有提高阻挡膜热阻的作用但不会显著增加介质常数。我们发现，所述膜具有优良的作为抗Cu阻挡层的能力，在使用偏压同时加热到450℃时进行的加速Cu扩散试验中没有观察到Cu的扩散。这表明，这些膜的能力与用3MS生长的通用SiCHN膜相当。
在本实施方案中使用三甲基乙烯基硅烷作为原源，但证实，除此之外，三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷(其中每一种均为可以用作原源的分子量为100或以上，C/Si比为5或更高的聚有机硅烷)也可以形成类似质量的膜。
另外，业已证实，除了平行板型等离子体CVD之外，还可以使用ECR(电子回旋共振)激发的等离子体CVD、螺旋波激发的等离子体CVD和感应偶合的等离子体CVD来得到一样优质的膜。
图18和19示出使用3MS或4MS生长的SiOC膜和SiC膜的介电常数，以及使用TMVS和DMVS(其中，每一种的分子量均为100或以上，共C/Si比均为5或以上)作为原源生长的SiOCH膜和SiCH膜的介电常数。使用3MS与4MS中任一种生长的SiOC膜，其介电常数均为2.9，而使用TMVS和DMVS生长的SiOC膜的介电常数则分别为2.6与2.4。因此，这说明了使用高分子量原源可以形成具有低介电常数的膜。
以下参考附图描述根据本发明优选实施方案的有机绝缘膜用于半导体器件的实施例。
(实施例1)
图2是具有实施例1简单镶嵌结构的半导体器件的示意性部分截面图。
在图2所示的半导体器件中，在覆盖有诸如于Si基质上形成的MOS(金属氧化物半导体)晶体管单元的底层绝缘膜201上，连续设置有以下各层：第一蚀刻阻止膜202、第一SiOCH膜203、第一硬质掩膜204、第一阻挡绝缘膜211、第二SiOCH膜212、第二硬质掩膜213、第二蚀刻阻止膜214、第三SiOCH膜217、第三硬质掩膜218和第二阻挡绝缘膜223。
在各层绝缘膜中，形成第一铜互连210、第二铜互连224和各自联系第一铜互连与第二铜互连的铜塞228。
第一铜互连210在由顺序置于底层绝缘膜201上的第一蚀刻阻止膜202、第一SiOCH膜203和第一硬质掩膜204组成的绝缘膜层中形成。
第二铜互连224在由第二蚀刻阻止膜214、第三SiOCH膜217和第三硬质掩膜218组成的绝缘膜层中形成。
将构成下层互连的第一铜互连与构成上层互连的第二铜互连224联系起来的铜塞228是在由第一阻挡绝缘膜211、第二SiOCH膜212和第二硬质掩膜213组成的层中形成的，它起到了隔离上层互连与下层互连的隔层绝缘膜的作用。
一部分第一铜互连210可以进入到底层绝缘膜201中。
在构成上述结构的隔层绝缘膜当中，第一和第二阻挡绝缘膜以及第一和第二蚀刻阻止膜中的每一个均可以是SiCH膜、SiCHN膜或SiCH膜与SiCHN膜的分层膜。
以下紧接着，参考所述其步骤并示于图3(a)-6(d)中的一系列示意性截面图描述制备上述半导体器件的方法。
首先，如图3(a)所示，在底层绝缘膜301上，顺序生长第一蚀刻阻止膜302、第一SiOCH膜303和第一硬质掩膜304。
第一蚀刻阻止膜302可以是SiCH膜或SiCHN膜，并且通过平行板型等离子体CVD法生长到厚度为30-150nm。第一SiOCH膜303生长到厚度为200-1000nm左右。第一硬质掩膜304是SiO2、SiN和SiON膜中的一种并生长到厚度为50-200nm左右。
在它们上面，在第一硬质掩膜304上形成第一光蚀刻剂层305，并通过光蚀刻法形成槽沟图案306。
随后，如图3(b)所示，使用在其上已经印制了槽沟图案306的第一光蚀刻剂层305作为掩膜，通过干燥蚀刻法蚀刻第一硬质掩膜304和第一SiOCH膜303，之后，剥离光蚀刻剂层305，通过施用于其整个表面上的深度蚀刻除去第一蚀刻阻止膜302，从而形成第一互连互连沟槽型图案307。
在这里，当通过蚀刻除去第一蚀刻阻止膜302时，可能会由于蚀刻而除去一部分底层绝缘膜，但这不会引起任何严重的问题。
可以省略第一蚀刻阻止膜302。在这种情况下，只通过蚀刻除去第一硬质掩膜304和第一SiOCH膜303，此时第一光蚀刻剂层305用作掩膜。
接着，如图3(c)所示，形成第一阻挡金属膜308和第一导电膜309。
第一阻挡金属膜308是由Ta、TaN、TiN等组成的膜，它可以通过CVD法中的溅射法形成。第一导电膜309是Cu膜或Cu合金膜，并且通过溅射法、CVD法或电镀法形成。
此后，如图3(d)所示，通过CMP除去位于硬质掩膜304上的第一阻挡金属膜308和第一导电膜309从而形成第一互连310。
接下来，如图4(a)所示，顺序生长第一阻挡绝缘膜311、第二SiOCH膜312和第二硬质掩膜313。
之后，如图4(b)所示，使用光蚀刻剂层315，以与上述相同的方式通过光蚀刻法在其上形成用于通道孔316的光致抗蚀图案。
随后，通过干燥蚀刻法蚀刻第二硬质掩膜313和第二SiOCH膜312，并剥离 第二光蚀刻剂层 315(图4(c))。
此后，将整个表面进行深度蚀刻以制备第一阻挡绝缘膜311开口并由此形成通道图案。
接下来，如图4(a)所示，形成第二阻挡金属膜326和第二导电膜327。
第二阻挡金属膜326是由Ta、TaN、TiN等组成的膜，它可以通过CVD法中的溅射法形成。第二导电膜327是Cu膜或Cu合金膜，并且通过溅射法、CVD法或电镀法形成。
此后，如图5(a)所示，通过CMP除去位于硬质掩膜313上的阻挡金属膜326和第二导电膜327从而形成第一导电塞328。
之后，如图5(b)所示，在其上形成第二蚀刻膜314。
引外，如图5(c)所示，形成第三SiOCH膜317并在其上形成第三硬质掩膜318。在其上形成抗反射涂层325，并使用第三光蚀刻剂层319在其上进一步形成用于互连槽沟320的第二抗蚀图案。
如图5(d)所示，使用第三光蚀刻剂掩膜319，在第三硬质掩膜318和第三SiOCH膜317上进行制造蚀刻并在剥离第三光蚀刻剂层319之后，使其整个表面进行深度蚀刻以制备呈互连图案形式的第二蚀刻阻止膜314开口。
也可以省略第二蚀刻阻止膜314。在这种情况下，使用第三光蚀刻剂层319作为掩膜，可以简单地进行蚀刻。但是，在这种情况下，因为使用氧气灰化来除去光蚀刻剂可能会导致铜表面发生氧化，因此需要使用有机溶剂。
之后，如图6(a)所示，形成第三阻挡金属膜321，然后形成第三导电膜322。如图6(b)所示，通过CMP除去位于硬质掩膜318上的第三阻挡金属膜321和第三导电膜322并因此形成第二互连324。
如图6(c)所示，形成第二阻挡绝缘膜323。
通过连续重复图4(a)-图6(c)所示的上述步骤，可以形成多层互连。
虽然在该实施例中，上层互连、下层互连以及将上层互连与下层互连联系起来的通道插销都是由Cu膜或Cu合金膜形成的，但并不必须要求使用Cu或Cu合金，并且可以使用银或含银合金。此外，Cu膜或Cu合金膜可以用于形成至少一层而不是所有的上层互连、下层互连以及将上层互连与下层互连联系起来的通道插销。
此外，含Cu合金还可以包含一种或多种选自Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni和Fe的金属。
阻挡层金属可以由一种或多种选自选自Ti、TiN、TiSiN、Ta、TaN和TaSiN的阻挡层金属。
上述内容也同样适用于如下所述的双重镶嵌结构。
(实施例2)
下一步，作为实施例2，将参考图7中所示双重镶嵌结构示意性部分截面图来描述双重镶嵌结构。
在这一半导体器件中，在覆盖有诸如于Si基材上形成的MOS晶体管单元的底层绝缘膜401上，形成第一蚀刻阻止膜402，厚度为30-150nm，在其上形成第一SiOCH膜403，厚度为200-500nm，在其上形成第一硬质掩膜404，厚度为50-200nm，在这一分层绝缘层中，形成第一铜互连410，并形成厚度为30-150nm的第二阻挡绝缘膜411以使其覆盖所述铜互连的顶部。在其上形成厚度为200-500nm的第二SiOCH膜412作为隔层绝缘膜。此外，作为其上层，形成厚度为30-150nm的第二蚀刻阻止膜413、厚度为200-500nm的第三SiOCH膜414、和厚度为50-200nm的第二硬质掩膜417。在这一分层绝缘膜中，形成第二铜互连422，并在其上进一步形成厚度为30-150nm的第二阻挡绝缘膜423。
对于上层来说，重复进行这一步骤并形成呈双重镶嵌结构的多层互连。
在双重镶嵌结构中，可以如简单镶嵌结构中一样省略蚀刻阻止膜。
以下，参考附图描述图7中所述镶嵌结构的制造方法。
图8(a)-9(c)是一系列示意性截面图，这些图所述了符合通道孔第一方法的镶嵌结构的制造方法的步骤。
图10(a)-11(d)是一系列示意性截面图，这些图所述了符合中间部分第一方法的镶嵌结构的制造方法的步骤。
图12(a)-14(a)是一系列示意性截面图，这些图所述了符合槽沟第一方法的镶嵌结构的制造方法的步骤。
参考图8(a)-9(c)描述根据通道孔第一方法的双重镶嵌结构的制造方法。
以与图3(a)-3(d)中所示相同的方式形成第一Cu互连510，然后，如图8(a)所示，形成第二SiCHN膜511，并在其上形成第二SiOCH膜512、第三SiCHN膜513、第三SiOCH膜514和第二SiO2膜515，之后在其上面形成抗反射涂层516。在其上面形成光致抗蚀剂层517，在那里进行曝光和显影形成通道孔518的抗蚀图案。
接着，使用光致抗蚀剂层517作为掩膜，在第二SiO2膜515、第三SiOCH膜514、第三SiCHN膜513和第二SiOCH膜512上进行蚀刻，这种蚀刻由第二SiCHN膜511阻止。之后，剥离光致抗蚀剂层517(图8(b))。
如图8(c)所示，形成一层抗反射涂层膜519，然后在抗反射涂层膜519上形成光致抗蚀剂层520。之后，在那里进行曝光和显影，从而形成用于沟槽型互连521的第二抗蚀图案。
如图8(d)所示，使用光致抗蚀剂层520作为掩膜，在第二SiO2膜515和第三SiOCH膜514上进行蚀刻，这种蚀刻由第三SiCHN膜513阻止。之后，除去光致抗蚀剂层520并进行另一次深度蚀刻以蚀刻第二SiCHN膜511和第三SiCHN膜513。因为此处蚀刻变得稍微过度，因此也可能由于蚀刻而除去一部分第二SiOCH膜512。
如图9(a)所示，接下来生长第二Ta/TaN膜522，在此之后生长第二Cu膜523。如图9(b)所示，通过进行CMP，除与沟槽型互连不同的金属以形成第二Cu互连 524。
随后，如图9(c)所示，生长第四SiCHN膜525。
下面，参考图10(a)-11(d)描述根据中间部分第一方法的双重镶嵌结构的制造方法。
以与图3(a)-3(d)中所示相同的方式形成第一Cu互连610，然后，在其上形成第二SiCH膜611，并进一步在其上面形成第二SiOCH膜612。在它们上面形成第三SiCH膜613(图10(a))。
如图10(b)所示，在第三SiCH膜613上面形成印有用于通道孔615抗蚀图案的光致蚀刻剂层614。
如图10(c)所示，使用光致蚀刻剂层614作为掩膜，蚀刻第三SiCH膜613，并且之后进行灰化和有机剥离。在其上形成第三SiOCH膜616和第三SiO2膜617。
接着，如图10(d)所示，形成光致蚀刻剂层618以便在其中留下用于沟槽型互连619的第二抗蚀图案。
如图11(a)所示，在首先使用光致蚀刻剂层618作为掩膜，然后一个接一个使用第三SiO2膜617、第三SiOCH膜616和第三SiCH膜613作为蚀刻对象，直到达到第二SiOCH膜612。之后，通过进行深度蚀刻而蚀刻第二SiCH膜611。
如图11(b)所示，生长第二Ta/TaN620膜。另外再生长第二Cu膜621。之后，如图11(c)所示，通过CMP除去不同于沟槽型互连的金属形成第二Cu互连623，并且此后，如图11(d)所示，形成第四SiCH膜622。
以下，参考图12(a)-14(d)描述根据槽沟第一方法的双重镶嵌结构的制造方法。
以与图3(a)-3(d)中所示相同的方式在第一层中形成Cu互连71O。
然后，如图12(a)所示，形成第二SiCH膜711，第二SiOCH膜712，第三SiCH膜713，第三SiOCH膜716和第一SiO2膜717。在它们上面，形成抗反射涂层膜725并在其上形成光致抗蚀剂层718以留下用于沟槽型互连719的第二抗蚀图案。如图12(b)所示，使用光致抗蚀剂掩膜蚀刻第一SiO2膜717和第三SiOCH膜716，这一蚀刻由第三SiCH膜713阻止，随后，对光致抗蚀剂进行灰化，之后通过有机剥离将其除去。
如图12(c)所示，对其整个表面进行深度蚀刻以蚀刻第三SiCH膜713。
紧接着，如图12(d)所示，形成光致抗蚀剂层714以在其中留下用于通道孔715的抗蚀图案。
如图13(a)所示，使用光致抗蚀剂层714作为掩膜蚀刻第二SiOCH膜712，并且，在由第二SiCH膜711阻止蚀刻之后，对光致抗蚀剂层714进行灰化并通过有机剥离将其除去。之后，如图13(b)所示，对其整个表面进行深度蚀刻以制备第二SiCH膜711的开口。
如图13(c)所示，生长第二Ta/TaN膜720并在此之后生长第二Cu膜721。随后，如图13(d)所示，在由CMP除去与第二铜互连不同的金属之后，如图14所示在其上生长第四SiCH膜722。
在以上实施例1和2中，SiCH与SiCHN在这里是等同的，相互取代不会导致产生任何严重的问题。
(实施例3)
以下描述实施例3，其中SiCH与SiCHN膜中的一种在半导体器件中用作阻挡绝缘膜。
在图2所示的半导体器件中，SiCH膜用于绝缘膜202、211、214和223。
对于这些SiCH膜来说，在这里使用其中含乙烯基且介电常数为3.8的SiCH膜。在温度高达450℃下对所得分层结构进行的热阻测定表明，甚至当加热到450℃时，它也具有优良的特性，而不会在通道孔中显示出任何劣化暗示。另外，我们发现，与其中使用用3MS生长的、介电常数为4.5的SiCH膜的半导体器件相比，有效的介电常数降低10％。
在图2所示的半导体器件中，第三实施方案的SiCHN膜用于绝缘膜202、211、214和223。
对于这些SiCHN膜来说，在这里使用其中含乙烯基且介电常数为4.2的SiCHN膜。在温度高达450℃下对所得分层结构进行的热阻测定表明，甚至当加热到450℃时，它也具有优良的特性，而不会在通道孔中显示出任何劣化暗示。另外，我们发现，与其中使用用3MS生长的、介电常数为5的SiCH膜的半导体器件相比，有效的介电常数降低10％。
本发明提供一种制备低介电常数高质量SiOCH膜的方法。另外，本发明可以提供一种半导体器件结构，其可降低有效的介电常数，同时通过将上述SiOCH膜作为低介电常数绝缘膜施用于半导体器件的多层互连中而保持互连的可靠性。
本发明可以提供具有低介电常数的高质量SiCH与SiCHN阻挡绝缘膜的分别的制造方法。另外，本发明可以提供一种半导体器件结构，其可降低有效的介电常数，同时通过将上述SiCH与SiCHN膜中的任一种作为低介电常数绝缘膜施用于半导体器件的多层互连中而保持互连的可靠性。
此外，所得到的膜具有优良的膜质量，并且膜中的碳含量高于传统SiC膜与SiCN膜中的碳含量，因此，使用SiCHN膜的本发明可以提供比使用传统的SiC膜与SiCN膜的先有技术更高的蚀刻选择比。
根据先有技术和本发明的SiOCH膜与SiCHN膜各自的蚀刻选择比数据参见图21。对于蚀刻气体，使用CF基气体。用3MS、NH3和HE生长的SiCN膜，膜中的碳含量低，以致于SiOC膜与SiCN膜的蚀刻选择比低到8，这不够高。与此相反，对于用TMVS生长的SiCHN膜，所得SiOCH膜的蚀刻选择比为约15，这一值的大小令人满意。在这种情况下，直径为0.2μm的500,000个通道孔链的得率示于图22。
图22是通过通道孔第一方法形成的双重镶嵌互连中通道孔链得率的图示。当使用用3MS形成的传统的SiCN膜时，通道孔得率大约为80％，与此相反，当使用用TMVS形成的SiCHN膜时，所得得率大约为98％。
虽然这里给出的是通过通道孔第一方法形成的双重镶嵌互连中通道孔得率的数据，但在通过中间部分第一方法形成的双重镶嵌互连中，用TMVS形成的本发明的SiCHN膜会提供更高的得率。
另外，图23通过槽沟第一方法制造的双重镶嵌互连中互连电阻的图示。
在其中使用了用TMCS形成的本发明SiCHN膜的膜结构中，层电阻的变化表明了本发明的另一个效果。层电阻变化的减少也是由于相对于蚀刻阻止膜而言蚀刻选择比提高引起的。如图23所示，对于传统的用3MS生长的SiCHN膜的蚀刻阻止膜，电阻从75Ω变到90Ω，而对于根据本发明用TMVS生长的SiCHN膜的电阻来说，变化差不多是一半。

Claims (88)

1.一种有机绝缘膜，它是通过使用聚有机硅烷作为原源形成的，其中聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
2.根据权利要求1的有机绝缘膜，其中所述聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷。
3.根据权利要求1的有机绝缘膜，其中所述聚有机硅烷至少在其一部分中包含乙烯基。
4.根据权利要求3的有机绝缘膜，其中所述至少在其一部分中包含乙烯基的聚有机硅烷是一种或一种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷和四乙烯基硅烷的聚有机硅烷。
5.根据权利要求1的有机绝缘膜，其中包含C＝C键。
6.根据权利要求5的有机绝缘膜，其中包含乙烯基。
7.根据权利要求1的有机绝缘膜，其中所述有机绝缘膜是选自SiCH膜、SiCHN膜和SiOHN膜中的一种。
8.根据权利要求7的有机绝缘膜，其中所述SiCH膜由Si、C和H元素组成且其C/Si组成比不低于0.9。
9.根据权利要求8的有机绝缘膜，其中所述SiCH膜的密度低于1.4g/cm3。
10.根据权利要求7的有机绝缘膜，其中所述SiCHN膜由Si、C、H和N元素组成且其C/Si组成比不低于1.0。
11.根据权利要求10的有机绝缘膜，其中所述SiCHN膜的密度低于1.6g/cm3。
12.根据权利要求7的有机绝缘膜，其中所述SiOCH膜至少由Si、C、O和H元素组成且其C/Si组成比不低于0.8。
13.根据权利要求12的有机绝缘膜，其中所述SiOCH膜的密度低于1.2g/cm3。
14.一种制备有机绝缘膜的方法，其中该膜是由等离子体CVD(化学蒸气沉积)法生长的，且源气体为氧化剂、惰性气体和聚有机硅烷，其中聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
15.根据权利要求14制备有机绝缘膜的方法，其中所述惰性气体是选自氦、氩和氙中的一种。
16.根据权利要求14制备有机绝缘膜的方法，其中所述氧化剂是选自O2、O3、H2O、CO与CO2中的一种。
17.根据权利要求14制备有机绝缘膜的方法，其中所述聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷。
18.根据权利要求14制备有机绝缘膜的方法，其中所述聚有机硅烷至少在其一部分中包含乙烯基。
19.根据权利要求18制备有机绝缘膜的方法，其中所述至少在其一部分中包含乙烯基的聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷和四乙烯基硅烷的聚有机硅烷。
20.根据权利要求14制备有机绝缘膜的方法，其中所述有机绝缘膜是至少由Si、C、H和O元素组成的SiOCH膜。
21.一种制备有机绝缘膜的方法，其中膜是由等离子体CVD法生长的，且源气体是氦、氩和氙之一的惰性气体和聚有机硅烷，其中聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
22.根据权利要求21制备有机绝缘膜的方法，其中所述聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷。
23.根据权利要求21制备有机绝缘膜的方法，其中所述聚有机硅烷至少在其一部分中包含乙烯基。
24.根据权利要求23制备有机绝缘膜的方法，其中所述至少在其一部分中包含乙烯基的聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷和四乙烯基硅烷的聚有机硅烷。
25.根据权利要求21制备有机绝缘膜的方法，其中所述有机绝缘膜是由Si、C和H元素组成的SiCH膜。
26.一种制备有机绝缘膜的方法，其中膜是由等离子体CVD法生长的，且源气体是含氮气体，氦、氩和氙之一的惰性气体和聚有机硅烷，其中聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
27.一种制备有机绝缘膜的方法，其中所述含氮气体是氨、N2与肼中的一种。
28.根据权利要求26制备有机绝缘膜的方法，其中所述聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷、四乙烯基硅烷、四乙基硅烷和三乙基硅烷的聚有机硅烷。
29.根据权利要求26制备有机绝缘膜的方法，其中所述聚有机硅烷至少在其一部分中包含乙烯基。
30.根据权利要求29制备有机绝缘膜的方法，其中所述至少在其一部分中包含乙烯基的聚有机硅烷是一种或多种选自三甲基乙烯基硅烷、三乙基乙烯基硅烷、二甲基二乙烯基硅烷、二乙基二乙烯基硅烷、甲基三乙烯基硅烷、乙基三乙烯基硅烷和四乙烯基硅烷的聚有机硅烷。
31.根据权利要求26制备有机绝缘膜的方法，其中所述有机绝缘膜是由Si、C、H和N元素组成的SiCHN膜。
32.一种半导体器件，其至少包括一种绝缘膜，该绝缘膜选自隔层绝缘膜、蚀刻阻止膜和针对金属的阻挡绝缘膜；其中，所述隔层绝缘膜、蚀刻阻止膜和针对金属的阻挡绝缘膜是有机绝缘膜，其中所述有机绝缘膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
33.根据权利要求32的半导体器件，其包括沟槽型互连结构。
34.一种具有沟槽型互连结构的半导体器件，其包括在半导体基材上形成的第一绝缘膜，在所述第一绝缘膜中形成的第一沟槽型互连，第二绝缘膜，第三绝缘膜，在所述第三绝缘膜中形成的第二沟槽型互连，在所述第二绝缘膜中形成并连接所述第一沟槽型互连与所述第二沟槽型互连的通道插销；其中，至少所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜各自由权利要求7中所述所述的SiOCH膜制成。
35.根据权利要求34的半导体器件，其中所述第一绝缘膜是由所述SiOCH膜和硬质掩膜制成的分层膜。
36.根据权利要求34的半导体器件，其中所述第一绝缘膜是由蚀刻阻止膜、所述SiOCH膜和硬质掩膜制成的分层膜，且所述蚀刻阻止膜是权利要求7中所述所述的SiCH膜与SiCHN膜中的任一种。
37.根据权利要求34的半导体器件，其中所述第二绝缘膜是由阻挡绝缘膜、权利要求7中所述的SiOCH膜和硬质掩膜制成的分层膜，且所述阻挡绝缘膜是权利要求7中所述的SiCH膜与SiCHN膜中的任一种。
38.根据权利要求34的半导体器件，其中所述第二绝缘膜是由阻挡绝缘膜和所述SiOCH膜制成的分层膜，且所述阻挡绝缘膜是权利要求7中所述的SiCH膜与SiCHN膜中的任一种。
39.根据权利要求34的半导体器件，其中所述第二绝缘膜是由阻挡绝缘膜、所述SiOCH膜和蚀刻阻止膜制成的分层膜，且所述阻挡绝缘膜和所述蚀刻阻止膜的每一个是权利要求7中所述的SiCH膜与SiCHN膜中的任一种。
40.根据权利要求34的半导体器件，其中所述第三绝缘膜是由所述SiOCH膜和硬质掩膜制成的分层膜。
41.根据权利要求34的半导体器件，其中所述第三绝缘膜是由蚀刻阻止膜、所述SiOCH膜和硬质掩膜制成的分层膜，且所述蚀刻阻止膜是权利要求7中所述的SiCH膜与SiCHN膜中的任一种。
42.根据权利要求34的半导体器件，其中所述第二沟槽型互连的顶部覆盖有阻挡绝缘膜，且所述阻挡绝缘膜是权利要求7中所述的SiCH膜与SiCHN膜中的任一种。
43.根据权利要求36、39与41任一的半导体器件，其中所述蚀刻阻止膜是由权利要求7中所述的SiCH膜与SiCHN膜制成的分层膜。
44.根据权利要求37、38、39与42任一的半导体器件，其中所述阻挡绝缘膜是由权利要求7中所述的SiCH膜与SiCHN膜制成的分层膜。
45.根据权利要求34的半导体器件，其中至少所述沟槽型互连与所述通道插销中的一种由含铜金属形成。
46.根据权利要求45的半导体器件，其中所述含铜金属还包含一种或多种选自Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni和Fe的金属。
47.根据权利要求34的半导体器件，其中所述沟槽型互连与所述通道插销各包括一种或朵种选自Ti、TiN、TiSiN、Ta、TaN和TaSiN层的阻挡金属层。
48.一种制造半导体器件的方法，其中所述器件包括至少一种绝缘膜，该绝缘膜选自隔层绝缘膜、蚀刻阻止膜和针对金属的阻挡绝缘膜；其中，所述隔层绝缘膜、蚀刻阻止膜和针对金属的阻挡绝缘膜是有机绝缘膜，其中所述有机绝缘膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100；其中，所述有机绝缘膜是选自SiCH膜、SiCHN膜和SiOCH膜中的一种。
49.根据权利要求48制造半导体器件的方法，其中所述半导体器件包括沟槽型互连结构。
50.一种制备具有沟槽型互连结构的半导体器件的方法，其包括以下步骤：在半导体基材上形成第一绝缘膜；选择性地蚀刻所述第一绝缘膜并由此形成第一互连沟槽型图案；用金属充满所述第一互连沟槽型图案以形成第一沟槽型互连；形成第二绝缘膜；选择性地蚀刻所述第二绝缘膜并由此形成可到达所述第一沟槽型互连顶部表面上的通道孔；用金属充满所述通道孔以形成通道插销；形成第三绝缘膜；选择性地蚀刻所述第三绝缘膜并由此形成第二互连沟槽型图案以便其至少一部分可以到达所述通道插销的顶部表面；用金属充满所述第二互连沟槽型图案以形成第二沟槽型互连；和形成阻挡绝缘膜；其中，选自所述第一、第二和第三绝缘膜的至少一种绝缘膜由SiOCH膜制成；其中，所述SiOCH膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
51.根据权利要求50制造半导体器件的方法，其中所述第一绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
52.根据权利要求50制造半导体器件的方法，其中所述第一绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜是所述SiCH膜与所述SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
53.根据权利要求50制造半导体器件的方法，其中所述第二绝缘膜是由阻挡绝缘膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述阻挡绝缘膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
54.根据权利要求50制造半导体器件的方法，其中所述第三绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
55.根据权利要求50制造半导体器件的方法，其中所述第三绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
56.一种制备具有沟槽型互连结构的半导体器件的方法，其包括以下步骤：在半导体基材上形成第一绝缘膜；选择性地蚀刻所述第一绝缘膜并由此形成第一互连沟槽型图案；用金属充满所述第一互连沟槽型图案以形成第一沟槽型互连；形成第二绝缘膜和第三绝缘膜；选择性地蚀刻所述第二绝缘膜和所述第三绝缘膜并由此形成可到达所述第一绝缘膜顶部表面上的通道孔；选择性地蚀刻所述第三绝缘膜并由此形成可到达所述第二绝缘膜顶部表面上的第二互连沟槽；用金属充满所述通道孔和所述第二湖南连沟槽以形成通道插销和第二沟槽型互连；和形成第四绝缘膜；其中，至少一种选自所述第一、第二和第三绝缘膜的绝缘膜由SiOCH膜制成；其中，所述SiOCH膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
57.一种制备具有沟槽型互连结构的半导体器件的方法，其包括以下步骤：在半导体基材上形成第一绝缘膜；选择性地蚀刻所述第一绝缘膜并由此形成第一互连沟槽型图案；用金属充满所述第一互连沟槽型图案以形成第一沟槽型互连；形成第二绝缘膜和第三绝缘膜；选择性地蚀刻所述第三绝缘膜并由此形成可到达所述第二绝缘膜顶部表面上的第二互连沟槽；选择性地蚀刻所述第二互连沟槽底部的一部分并由此形成可到达所述第一绝缘膜顶部表面上的通道孔；用金属充满所述通道孔和所述第二互连沟槽以形成通道插销和第二沟槽型互连；和形成第四绝缘膜；其中，至少一种选自所述第一、第二和第三绝缘膜的绝缘膜由SiOCH膜制成；其中，所述SiOCH膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
58.根据权利要求56制造半导体器件的方法，其中所述第一绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
59.根据权利要求57制造半导体器件的方法，其中所述第一绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
60.根据权利要求56制造半导体器件的方法，其中所述第一绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
61.根据权利要求57制造半导体器件的方法，其中所述第一绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
62.根据权利要求56制造半导体器件的方法，其中所述第二绝缘膜是由阻挡绝缘膜和所述SiOCH膜制成的分层膜，且所述阻挡绝缘膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
63.根据权利要求57制造半导体器件的方法，其中所述第二绝缘膜是由阻挡绝缘膜和所述SiOCH膜制成的分层膜，且所述阻挡绝缘膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
64.根据权利要求56制造半导体器件的方法，其中所述第二绝缘膜是由阻挡绝缘膜、所述SiOCH膜与蚀刻阻止膜制成的分层膜，且所述阻挡绝缘膜和所述蚀刻阻止膜每一个是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
65.根据权利要求57制造半导体器件的方法，其中所述第二绝缘膜是由阻挡绝缘膜、所述SiOCH膜与蚀刻阻止膜制成的分层膜，且所述阻挡绝缘膜和所述蚀刻阻止膜每一个是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
66.根据权利要求56制造半导体器件的方法，其中所述第三绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
67.根据权利要求57制造半导体器件的方法，其中所述第三绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
68.根据权利要求56制造半导体器件的方法，其中所述第三绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
69.根据权利要求57制造半导体器件的方法，其中所述第三绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
70.一种制备具有沟槽型互连结构的半导体器件的方法，其包括以下步骤：在半导体基材上形成第一绝缘膜；选择性地蚀刻所述第一绝缘膜并由此形成第一互连沟槽型图案；用金属充满所述第一互连沟槽型图案以形成第一沟槽型互连；形成第二绝缘膜；形成蚀刻阻止膜；选择性地在所述蚀刻阻止膜中形成开口；形成第三绝缘膜；选择性地蚀刻所述第三绝缘膜以便形成可到达所述第二绝缘膜顶部表面上的第二互连沟槽并与此同时，形成可通过所述开口到达所述第一互连顶部的通道孔；用金属充满所述通道孔和所述第二互连沟槽以形成通道插销和第二沟槽型互连；和形成第四绝缘膜；其中，至少一种选自所述第一、第二和第三绝缘膜的绝缘膜由SiOCH膜制成，且所述蚀刻阻止膜由SiCH膜与SiCHN膜中的任一种制成；其中，所述SiOCH膜、所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
71.根据权利要求70制造半导体器件的方法，其中所述第一绝缘膜是由所述SiOCH膜与硬质掩膜制成的分层膜。
72.根据权利要求70制造半导体器件的方法，其中所述第一绝缘膜是由蚀刻阻止膜、所述SiOCH膜与硬质掩膜制成的分层膜，且所述蚀刻阻止膜SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
73.根据权利要求70制造半导体器件的方法，其中所述第二绝缘膜是由阻挡绝缘膜和所述SiOCH膜制成的分层膜，且所述阻挡绝缘膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
74.根据权利要求70制造半导体器件的方法，其中所述第三绝缘膜是由所述SiOCH膜和硬质掩膜制成的分层膜。
75.根据权利要求70制造半导体器件的方法，其中所述第三绝缘膜是由蚀刻阻止膜、所述SiOCH膜和硬质掩膜制成的分层膜，且所述蚀刻阻止膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
76.根据权利要求70制造半导体器件的方法，其中所述阻挡绝缘膜是SiCH膜与SiCHN膜中的任一种，其中所述SiCH膜和所述SiCHN膜是使用聚有机硅烷作为原源形成的，所述聚有机硅烷的C/Si比至少等于或者大于5，同时，其分子量等于或大于100。
77.根据权利要求50制造半导体器件的方法，其中至少一种所述沟槽型互连与所述通道插销由含铜金属形成。
78.根据权利要求50制造半导体器件的方法，其中所述含铜金属还包含一种或多种选自Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni和Fe的金属。
79.根据权利要求50制造半导体器件的方法，其中所述沟槽型互连与所述通道插销各包括一种或多种选自Ti、TiN、TiSiN、Ta、TaN和TaSiN层的阻挡金属层。
80.根据权利要求56制造半导体器件的方法，其中至少一种所述沟槽型互连与所述通道插销由含铜金属形成。
81.根据权利要求56制造半导体器件的方法，其中所述含铜金属还包含一种或朵种选自Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni和Fe的金属。
82.根据权利要求57制造半导体器件的方法，其中所述沟槽型互连与所述通道插销各包括一种或多种选自Ti、TiN、TiSiN、Ta、TaN和TaSiN层的阻挡金属层。
83.根据权利要求57制造半导体器件的方法，其中至少一种所述沟槽型互连与所述通道插销由含铜金属形成。
84.根据权利要求57制造半导体器件的方法，其中所述含铜金属还包含一种或多种选自Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni和Fe的金属。
85.根据权利要求57制造半导体器件的方法，其中所述沟槽型互连与所述通道插销各包括一种或多种选自Ti、TiN、TiSiN、Ta、TaN和TaSiN层的阻挡金属层。
86.根据权利要求64制造半导体器件的方法，其中至少一种所述沟槽型互连与所述通道插销由含铜金属形成。
87.根据权利要求64制造半导体器件的方法，其中所述含铜金属还包含一种或多种选自Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni和Fe的金属。
88.根据权利要求64制造半导体器件的方法，其中所述沟槽型互连与所述通道插销各包括一种或多种选自Ti、TiN、TiSiN、Ta、TaN和TaSiN层的阻挡金属层。
CN2004100018552A 2003-01-14 2004-01-14 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 Expired - Fee Related CN1518075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP006285/2003 2003-01-14
JP2003006285A JP3898133B2 (ja) 2003-01-14 2003-01-14 ＳｉＣＨＮ膜の成膜方法。

Publications (2)

Publication Number Publication Date
CN1518075A true CN1518075A (zh) 2004-08-04
CN1518075B CN1518075B (zh) 2010-05-26

Family

ID=32767202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100018552A Expired - Fee Related CN1518075B (zh) 2003-01-14 2004-01-14 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20040152334A1 (zh)
JP (1) JP3898133B2 (zh)
KR (1) KR100649917B1 (zh)
CN (1) CN1518075B (zh)
TW (1) TWI269373B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964442B2 (en) 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
CN101656229B (zh) * 2005-07-06 2012-02-01 瑞萨电子株式会社 半导体器件及其制造方法
CN102365387A (zh) * 2009-03-30 2012-02-29 株式会社材料设计工场 气体屏蔽膜、包含它的电子器件、气体屏蔽袋、以及气体屏蔽膜的制造方法
CN109477214A (zh) * 2016-07-19 2019-03-15 应用材料公司 可流动含硅膜的沉积
CN109817572A (zh) * 2019-01-22 2019-05-28 上海华虹宏力半导体制造有限公司 一种刻蚀方法及大马士革结构的制作方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091133B2 (en) * 2003-01-27 2006-08-15 Asm Japan K.K. Two-step formation of etch stop layer
US7148154B2 (en) * 2003-08-20 2006-12-12 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low film stress
JP4479190B2 (ja) * 2003-08-22 2010-06-09 東ソー株式会社 アルケニル基含有有機シラン化合物を含んでなる絶縁膜用材料、それを用いた絶縁膜および半導体デバイス
WO2006046487A1 (ja) * 2004-10-26 2006-05-04 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
US8084294B2 (en) 2005-02-18 2011-12-27 Nec Corporation Method of fabricating organic silicon film, semiconductor device including the same, and method of fabricating the semiconductor device
JP4489618B2 (ja) 2005-03-14 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US7393460B2 (en) * 2005-03-29 2008-07-01 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP2006294671A (ja) * 2005-04-06 2006-10-26 Mitsui Chemicals Inc 低誘電率炭化珪素膜の製造方法
US7790630B2 (en) * 2005-04-12 2010-09-07 Intel Corporation Silicon-doped carbon dielectrics
JP4167672B2 (ja) * 2005-04-20 2008-10-15 シャープ株式会社 半導体装置の製造方法
JP2007019188A (ja) 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007048811A (ja) * 2005-08-08 2007-02-22 Asm Japan Kk 半導体装置の配線層間絶縁膜及びその製造方法
FR2891554B1 (fr) * 2005-10-03 2008-01-11 Hef Soc Par Actions Simplifiee Revetement anti-corrosion a base de silicium, de carbone, d'hydrogene et d'azote.
JP4837370B2 (ja) 2005-12-05 2011-12-14 東京エレクトロン株式会社 成膜方法
JP4485466B2 (ja) * 2005-12-27 2010-06-23 株式会社神戸製鋼所 半導体装置の配線用金属薄膜及び半導体装置用配線
JP2007208069A (ja) * 2006-02-02 2007-08-16 Elpida Memory Inc 半導体装置及びその製造方法
JP2008074963A (ja) * 2006-09-21 2008-04-03 Fujifilm Corp 組成物、膜、およびその製造方法
DE112007003638T5 (de) * 2007-09-10 2010-08-12 Fujitsu Ltd., Kawasaki Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung
JP2009088269A (ja) 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
JP5424551B2 (ja) * 2007-11-07 2014-02-26 ローム株式会社 半導体装置
JP2010003894A (ja) * 2008-06-20 2010-01-07 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP5554951B2 (ja) 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5332442B2 (ja) * 2008-09-19 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20110136273A (ko) * 2010-06-14 2011-12-21 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101692389B1 (ko) 2010-06-15 2017-01-04 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8610280B2 (en) * 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
TWI576242B (zh) * 2011-12-28 2017-04-01 Kirin Brewery Gas barrier plastic molded body and manufacturing method thereof
TW201403711A (zh) * 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
JP6711673B2 (ja) * 2016-04-06 2020-06-17 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10937892B2 (en) 2018-09-11 2021-03-02 International Business Machines Corporation Nano multilayer carbon-rich low-k spacer
KR20220024786A (ko) * 2019-06-21 2022-03-03 버슘머트리얼즈 유에스, 엘엘씨 규소 함유 막의 증착을 위한 조성물 및 이의 사용 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211239A (en) 1981-06-22 1982-12-25 Nippon Telegr & Teleph Corp <Ntt> Formation of insulating film
EP0295401A3 (de) * 1987-04-30 1990-03-21 Wacker-Chemie Gmbh Verfahren zur Polymerisation von polaren Verbindungen
FR2703040B1 (fr) * 1993-03-23 1995-05-12 Atochem Elf Sa Procédé de préparation de poudre pour céramique en nitrure et/ou carbure métallique et/ou métalloïdique par pyrolyse-flash et la poudre ainsi obtenue.
JPH0782379A (ja) 1993-07-21 1995-03-28 Toray Dow Corning Silicone Co Ltd 有機ケイ素重合体の製造方法
JP2718620B2 (ja) * 1993-09-01 1998-02-25 東芝シリコーン株式会社 ポリオルガノシランの製造方法
JP3538159B2 (ja) 1996-08-29 2004-06-14 松下電器産業株式会社 層間絶縁膜の形成方法
KR100463858B1 (ko) 1996-08-29 2005-02-28 마츠시타 덴끼 산교 가부시키가이샤 층간절연막의형성방법
JP3226479B2 (ja) 1996-08-29 2001-11-05 松下電器産業株式会社 層間絶縁膜の形成方法
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
WO2000018847A1 (en) * 1998-09-25 2000-04-06 Catalysts & Chemicals Industries Co., Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6331479B1 (en) * 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
JP4207335B2 (ja) * 1999-10-26 2009-01-14 ソニー株式会社 記録装置、記録再生システム
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6784485B1 (en) * 2000-02-11 2004-08-31 International Business Machines Corporation Diffusion barrier layer and semiconductor device containing same
US6426249B1 (en) 2000-03-16 2002-07-30 International Business Machines Corporation Buried metal dual damascene plate capacitor
JP2001274153A (ja) 2000-03-24 2001-10-05 Hitachi Kokusai Electric Inc 絶縁膜の製造方法
US6528180B1 (en) 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
AU2001278749A1 (en) 2000-08-18 2002-03-04 Tokyo Electron Limited Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
JP2002083870A (ja) 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2001127159A (ja) 2000-09-22 2001-05-11 Nec Corp 半導体装置の製造方法
JP2002118169A (ja) 2000-10-12 2002-04-19 Nec Corp 半導体装置およびその製造方法
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
KR100422597B1 (ko) * 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
US6797652B1 (en) * 2002-03-15 2004-09-28 Advanced Micro Devices, Inc. Copper damascene with low-k capping layer and improved electromigration reliability
US6764774B2 (en) * 2002-06-19 2004-07-20 International Business Machines Corporation Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same
AU2003303091A1 (en) * 2002-08-20 2004-08-13 The Regents Of The University Of Colorado Polymer derived ceramic materials
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
JP3692109B2 (ja) * 2002-10-24 2005-09-07 株式会社東芝 半導体装置の製造方法
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6939800B1 (en) * 2002-12-16 2005-09-06 Lsi Logic Corporation Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures
US20040124420A1 (en) * 2002-12-31 2004-07-01 Lin Simon S.H. Etch stop layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656229B (zh) * 2005-07-06 2012-02-01 瑞萨电子株式会社 半导体器件及其制造方法
US7964442B2 (en) 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
CN101419915B (zh) * 2007-10-09 2012-12-05 应用材料公司 得到具有优良抗蚀刻性的低k电介质阻挡层的方法
CN102365387A (zh) * 2009-03-30 2012-02-29 株式会社材料设计工场 气体屏蔽膜、包含它的电子器件、气体屏蔽袋、以及气体屏蔽膜的制造方法
CN102365387B (zh) * 2009-03-30 2014-05-07 株式会社材料设计工场 气体屏蔽膜、包含它的电子器件、气体屏蔽袋、以及气体屏蔽膜的制造方法
US8871350B2 (en) 2009-03-30 2014-10-28 Material Design Factory Co., Ltd. Gas barrier film, electronic device including the same, gas barrier bag, and method for producing gas barrier film
CN109477214A (zh) * 2016-07-19 2019-03-15 应用材料公司 可流动含硅膜的沉积
CN109817572A (zh) * 2019-01-22 2019-05-28 上海华虹宏力半导体制造有限公司 一种刻蚀方法及大马士革结构的制作方法

Also Published As

Publication number Publication date
US20070246804A1 (en) 2007-10-25
KR20040065187A (ko) 2004-07-21
JP2004221275A (ja) 2004-08-05
TWI269373B (en) 2006-12-21
US7763979B2 (en) 2010-07-27
KR100649917B1 (ko) 2006-11-27
TW200425287A (en) 2004-11-16
US20040152334A1 (en) 2004-08-05
CN1518075B (zh) 2010-05-26
JP3898133B2 (ja) 2007-03-28

Similar Documents

Publication Publication Date Title
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1826687A (zh) 布线结构及其制造方法
CN1542958A (zh) 半导体器件及其制造方法
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
CN1231970C (zh) 半导体器件
CN1144286C (zh) 半导体器件及制造该半导体器件的方法
CN1832132A (zh) 半导体装置及其制造方法
CN1452244A (zh) 半导体器件
CN1835226A (zh) 半导体器件及其制造方法
CN1536660A (zh) 半导体器件及其制造方法
CN1204143A (zh) 半导体器件及其制造方法
EP1896629B1 (fr) Procede de formation d&#39;un film dielectrique et nouveaux precurseurs pour la mise en oeuvre de ce procede
CN1961418A (zh) 改善低k电介质对导电材料粘附性的方法
CN1210799C (zh) 半导体器件及其制造方法
CN1754251A (zh) 改善层间附着的方法
CN1519926A (zh) 半导体器件及其制造方法
CN101030566A (zh) 半导体结构及其形成方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN101051621A (zh) 半导体装置的制造方法和半导体装置
CN101038873A (zh) 半导体装置的制造方法
JP4938222B2 (ja) 半導体装置
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1467812A (zh) 含绝缘体的半导体装置及其制造方法
CN1650417A (zh) 半导体器件及其制造方法
CN1280890C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: NEC Corp.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130802

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130802

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20170114

CF01 Termination of patent right due to non-payment of annual fee