[go: up one dir, main page]

JP2009088269A - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2009088269A
JP2009088269A JP2007256354A JP2007256354A JP2009088269A JP 2009088269 A JP2009088269 A JP 2009088269A JP 2007256354 A JP2007256354 A JP 2007256354A JP 2007256354 A JP2007256354 A JP 2007256354A JP 2009088269 A JP2009088269 A JP 2009088269A
Authority
JP
Japan
Prior art keywords
insulating film
contact
conductive member
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007256354A
Other languages
English (en)
Inventor
Makoto Wada
真 和田
Kazuyuki Azuma
和幸 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007256354A priority Critical patent/JP2009088269A/ja
Priority to US12/239,236 priority patent/US8058730B2/en
Publication of JP2009088269A publication Critical patent/JP2009088269A/ja
Priority to US13/270,668 priority patent/US20120028460A1/en
Priority to US14/597,826 priority patent/US9269665B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された第１の導電部材と、前記第１の導電部材と同じ層に形成された第１の絶縁膜と、前記第１の導電部材の上面の一部と接して形成された第２の導電部材と、前記第１の絶縁膜上に、前記第１の導電部材の上面の一部に接して形成された、前記第１の絶縁膜と実質的に同一の材料からなる第２の絶縁膜と、前記第２の絶縁膜上に、前記第２の導電部材の側面の一部と接して形成されたエッチングストッパ膜と、を有する。
【選択図】図１

Description

本発明は、半導体装置、およびその製造方法に関する。
半導体装置の配線構造において、配線溝、ビアホール等をエッチングにより形成する際にこれらの深さを揃え、且つ下層の層間絶縁膜へのオーバーエッチングを抑えるためのエッチングストッパ膜が一般に用いられている（例えば、特許文献１参照）。
特開２００６−１９４８０号公報
本発明の目的は、高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供することにある。
本発明の一態様は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された第１の導電部材と、前記第１の導電部材と同じ層に形成された第１の絶縁膜と、前記第１の導電部材の上面の一部と接して形成された第２の導電部材と、前記第１の絶縁膜上に、前記第１の導電部材の上面の一部に接して形成された、前記第１の絶縁膜と実質的に同一の材料からなる第２の絶縁膜と、前記第２の絶縁膜上に、前記第２の導電部材の側面の一部と接して形成されたエッチングストッパ膜と、を有することを特徴とする半導体装置を提供する。
また、本発明の他の態様は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された第１の導電部材と、前記第１の導電部材と同じ層に形成された第１の絶縁膜と、前記第１の導電部材の上面の一部に接して形成された第２の導電部材と、前記第１の絶縁膜上に、前記第１の導電部材の上面の一部に接して形成された、前記第１の絶縁膜よりも低い誘電率を有する材料、または前記第１の絶縁膜が含むＳｉ以外の元素を含む材料のうち、少なくともいずれか一方を含む第２の絶縁膜と、前記第２の絶縁膜上に、前記第２の導電部材の側面の一部と接して形成されたエッチングストッパ膜と、を有することを特徴とする半導体装置を提供する。
また、本発明の他の態様は、半導体素子が設けられた半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜中に第１の導電部材を形成する工程と、前記第１の絶縁膜、および前記第１の導電部材の上面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にエッチングストッパ膜、第３の絶縁膜を順次形成する工程と、前記エッチングストッパ膜が露出するように前記第３の絶縁膜にエッチングを施して溝を形成する工程と、前記溝の下に位置する前記エッチングストッパ膜、および前記第２の絶縁膜を除去して、前記第１の導電部材の上面の少なくとも一部が露出するまで前記溝を深くする工程と、前記溝内に第２の導電部材を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。また、図２は、図１に示した切断線II−IIにおける切断面を図中の矢印の方向に見た断面図である。
半導体装置１は、表面に半導体素子を有する半導体基板と、半導体基板上に積層された多層配線構造を有する。図１は、この多層配線構造の一部を示す断面図である。
半導体装置１は、被接続部２と、被接続部２に電気的に接続されるコンタクト４と、コンタクト４と同じ層に形成されたコンタクト層絶縁膜３と、コンタクト４上に、コンタクト４の上面の一部に接して形成された配線８と、コンタクト層絶縁膜３上にコンタクト４の上面の一部および配線８の側面の一部と接して形成された、コンタクト層絶縁膜３と同一の材料からなる追加絶縁膜５と、追加絶縁膜５上に配線８の側面の一部と接して形成されたエッチングストッパ膜６と、エッチングストッパ膜６上に配線８の側面と接して形成された配線層絶縁膜７と、配線８および配線層絶縁膜７の上面に形成されたキャップ層９と、を有する。なお、コンタクト４、配線８等のレイアウトは図１に示したものに限られない。
被接続部２は、半導体基板、半導体素子等のコンタクト部である。具体的には、例えば、ソース・ドレイン領域や、ゲート電極のコンタクト部である。
配線８は、例えば、Ｃｕ等の導電性材料からなる。なお、配線８は、内部の金属の拡散を防ぐバリアメタルを表面に有する構造であってもよい。バリアメタルは、例えば、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｍｎ等の金属あるいはこれらの金属の化合物からなる。
コンタクト４は、例えば、Ｗ、Ｃｕ、Ａｌ等の導電性材料からなる。なお、コンタクト４は、配線８と同様に、内部の金属の拡散を防ぐバリアメタルを表面に有する構造であってもよい。また、コンタクト４の断面形状は、図２（ａ）に示すように真円に近い形状であってもよく、図２（ｂ）に示すように楕円形状であってもよい。
コンタクト層絶縁膜３は、例えば、ＴＥＯＳ（Tetraethoxysilane）や、ＳｉＯ２、ＳｉＯ２にＣを添加したＳｉＯＣ、ＳｉＯ２にＮを添加したＳｉＯＮ、ＳｉＯ２にＦを添加したＳｉＯＦ、ＳｉＯ２にＢ、Ｐを添加したＢＰＳＧ、等のＳｉ酸化物からなる。また、ＳｉＯＣＨ、ポリメチルシロキサン、ポリアリーレン、ベンゾオキサゾール等の有機絶縁材料を用いてもよい。
配線層絶縁膜７の材料には、コンタクト層絶縁膜３と同様の材料を用いることができる。
エッチングストッパ膜６は、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＯＮ等の絶縁材料からなる。また、エッチングストッパ膜６は、配線層絶縁膜７のエッチング加工時に、エッチングストッパとして働くため、配線層絶縁膜７とのエッチング選択比が高い材料であることが好ましい。
エッチングストッパ膜６とコンタクト層絶縁膜３は、異なる材料から形成されるため、これらの界面には電子の拡散パスとなり得るミスフィットや結晶欠陥・不安定な結合ボンド等が存在する。そのため、エッチングストッパ膜６とコンタクト層絶縁膜３の界面では、リーク電流が発生しやすく、また、高い電圧を印加した際に絶縁破壊が生じやすい。一方、追加絶縁膜５とコンタクト層絶縁膜３は同一の材料からなるため、界面でのミスフィットがなく、結晶欠陥が減少し、不安定であった結合ボンドは同一膜で終端される。さらに界面の密着性も向上するので、これらの問題が生じるおそれが少ない。
図３（ａ）は、本実施の形態に係る半導体装置１の配線８の周辺の部分拡大図である。微細化された配線構造においては、リソグラフィでの合わせ精度等の問題により、配線とコンタクトの形成位置にずれが発生する場合が少なくない。本実施の形態に係る半導体装置１においては、配線８とコンタクト４の形成位置にずれがあり、隣接する配線間の距離よりも、コンタクト４と隣接する配線８の間の距離の方が短くなる。このため、コンタクト４と隣接する配線８の間の距離が隣接する導電部材（配線８とコンタクト４の組）間の最近接距離Ｌとなる。
図３（ｂ）は、追加絶縁膜５を形成せずに、コンタクト層絶縁膜３およびコンタクト４の上面に直接エッチングストッパ膜６を形成した場合の配線構造を示す。この場合、同図に示すように、異なる材料からなるエッチングストッパ膜６とコンタクト層絶縁膜３の界面を通る経路の距離が最近接距離Ｌとなるため、リーク電流経路と成り易く、高い電圧を印加した際には、絶縁破壊が生じやすい。また、コンタクト４の上部の縁は、電界が集中しやすい角部４ａとなっており、この角部４ａにエッチングストッパ膜６とコンタクト層絶縁膜３の界面が直接、接しているため、リーク電流と絶縁破壊が発生しやすくなる。
本実施の形態に係る半導体装置１においては、図３（ａ）に示すように、コンタクト層絶縁膜３およびコンタクト４とエッチングストッパ膜６の間に追加絶縁膜５が存在することにより、最近接距離Ｌは異なる材料からなる界面ではなくなり、ミスフィットや結晶欠陥等が減少し、密着性も向上するので、リーク電流を抑制できて、さらに高い電圧をかけても絶縁破壊が生じ難い。また、コンタクトの角部４ａが異なる材料からなる部材の界面に接しないため、同様に、リーク電流と絶縁破壊の発生を抑えることができる。
なお、リーク電流の発生および絶縁破壊を効果的に抑えるために、追加絶縁膜５は、３ｎｍ以上の厚さを有することが好ましい。３ｎｍ以上の厚さを成膜することでウェハ面内に均一な安定した膜を形成することができるためである。
キャップ膜９は、ＳｉＣ、ＳｉＯＣ、ＳｉＮ等の絶縁材料からなる。
以下に、本実施の形態に係る半導体装置１の製造方法の一例を示す。
（半導体装置の製造方法）
図４Ａ（ａ）〜（ｃ）、図４Ｂ（ｄ）〜（ｆ）、図４Ｃ（ｇ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。
まず、図４Ａ（ａ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法等により、被接続膜２上にコンタクト層絶縁膜３を堆積させた後、例えば、フォトリソグラフィ法とＲＩＥ（Reactive Ion Etching）法により、これをパターニングして、コンタクト４のためのコンタクトホール４ｂを形成する。
次に、図４Ａ（ｂ）に示すように、コンタクトホール４ｂ内にコンタクト材料４ｃを形成する。例えば、Ｗをコンタクト材料４ｃとして用いる場合は、バリアメタルとして、例えばＴｉＮをＣＶＤ法により成膜して、ＷをＡＬＤ（Atomic Layer Deposition）法やプラズマＣＶＤ法により形成する。
次に、図４Ａ（ｃ）に示すように、コンタクト材料４ｃにＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を施し、上部の余分な部分を除去して、コンタクト４を形成する。
次に、図４Ｂ（ｄ）に示すように、ＣＶＤ法等により、コンタクト層絶縁膜３およびコンタクト４上に追加絶縁膜５を形成する。なお、追加絶縁膜５は、コンタクト層絶縁膜３と実質的に同一の材料から形成されるが、形成方法は異なっていてもよい。また、形成方法の違いに伴い、化学組成比にずれが生じてもよく、実質的に同一であるとする。例えば、コンタクト層絶縁膜３および追加絶縁膜５がＳｉＯ２膜である場合は、ＴＥＯＳガスを用いたプラズマＣＶＤ法、ＳｉＨ４ガスを用いたプラズマＣＶＤ法、熱酸化法、ＡＬＤ法等を用いて形成することができ、ＴＥＯＳガスを用いたプラズマＣＶＤ法による場合は、ＳｉＯ２のＯの組成比が２からずれることがある。一例としては、コンタクト層絶縁膜３をＳｉＨ４ガスを用いたプラズマＣＶＤ法により形成し、追加絶縁膜５をＴＥＯＳガスを用いたプラズマＣＶＤ法により形成することができる。
次に、図４Ｂ（ｅ）に示すように、ＣＶＤ法等により、追加絶縁膜５上にエッチングストッパ膜６、配線層絶縁膜７を順次形成する。
次に、図４Ｂ（ｆ）に示すように、例えば、フォトリソグラフィ法とＲＩＥ法により、配線層絶縁膜７をパターニングして、配線８のための配線溝８ａを形成する。このとき、エッチングストッパ膜６により、配線溝８ａの深さが揃えられる。
次に、図４Ｃ（ｇ）に示すように、配線溝８ａ下のエッチングストッパ膜６および追加絶縁膜６を除去して配線溝８ａを深くし、コンタクト４の上面の少なくとも一部を露出させる。なお、このとき、同図に示すように、コンタクト４と配線溝８ａの位置のずれにより、コンタクト層絶縁膜３の一部が除去されて配線溝８ａの一部となってもよい。また、意図的に配線溝８ａを深くすることにより、電界が集中しやすい配線８の下部の縁の角部とコンタクト４の上部の縁の角部４ａの間隔を大きくし、耐電圧特性を向上させることができる。
次に、図４Ｃ（ｈ）に示すように、配線溝８ａ内に配線材料８ｂを形成する。例えば、Ｃｕを配線材料８ｂとして用いる場合は、バリアメタルとして、例えばＴｉやＴａをスパッタ法等で成膜し、次にスパッタ法でＣｕシード膜を形成した後、その上にＣｕ膜をめっきして形成する。
次に、図４Ｃ（ｉ）に示すように、配線材料８ｂにＣＭＰ等の平坦化処理を施し、上部の余分な部分を除去して、配線８を形成する。その後、ＣＶＤ法等により、配線層絶縁膜７および配線８上にキャップ膜９を形成する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、コンタクト層絶縁膜３およびコンタクト４とエッチングストッパ膜６の間に追加絶縁膜５を形成することにより、異なる材料からなる部材の界面を通る経路の距離が最近接距離Ｌとなることを防ぎ、リーク電流および絶縁破壊の発生を抑え、耐リーク特性および耐電圧特性を向上させることができる。
また、異なる材料からなる部材の界面を電界の集中するコンタクト４の角部４ａから離し、同様に、リーク電流および絶縁破壊の発生を抑え、耐リーク特性および耐電圧特性を向上させることができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、追加絶縁膜として、コンタクト層絶縁膜３と異なる材料からなる追加絶縁膜１０が用いられている点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図５は、本発明の第２の実施の形態に係る半導体装置の断面図である。
コンタクト層絶縁膜３は、例えば、ＳｉＯ２や、これにＣを添加したＳｉＯＣ、Ｎを添加したＳｉＯＮ、Ｆを添加したＳｉＯＦ、Ｂ、Ｐを添加したＢＰＳＧ、等のＳｉ酸化物からなる。
追加絶縁膜１０の材料には、エッチングストッパ膜６よりも誘電率の低い材料を用いることができる。追加絶縁膜１０の材料として誘電率の低い材料を用いることにより、追加絶縁膜１０とコンタクト層絶縁膜３の界面における電界集中を緩和することができ、半導体装置１の耐リーク特性および耐電圧特性を向上させることができる。例えばエッチングストッパ膜６にＳｉＮを用いる場合、追加絶縁膜１０にはＳｉＮより誘電率の低いＳｉＯＮやＳｉＯＣ、ＳｉＣＮ、Ｌｏｗ−ｋ膜等を用いる。
また、追加絶縁膜１０の材料として、コンタクト層絶縁膜３との界面における双方に含まれる原子間の結合力が強い材料を用いることもできる。例えば、コンタクト層絶縁膜３としてＳｉＯ２等のＯを含むＳｉ化合物膜を用いる場合、追加絶縁膜１０としてＳｉＯＮ、ＳｉＯＣ等のＯを含むＳｉ化合物膜を用いることができる。これにより、Ｏを介して、ＳｉＯ２膜とＳｉＯＮ膜の間に強い結合が生じて、追加絶縁膜１０とコンタクト層絶縁膜３の界面における双方に含まれる原子間の結合力が強まり、半導体装置１の耐リーク特性および耐電圧特性を向上させることができる。
また、同様に、コンタクト層絶縁膜３として有機絶縁材料等のＣを含むＳｉ化合物膜を用いた場合は、追加絶縁膜１０としてＳｉＣＮ、ＳｉＯＣ等のＣを含むＳｉ化合物膜を用いることができる。
すなわち、界面における双方に含まれる原子間の結合力を高めるためには、コンタクト層絶縁膜３と追加絶縁膜１０の材料に、Ｓｉ以外の共通した元素が含まれていることが好ましい。また、コンタクト層絶縁膜３と追加絶縁膜１０の界面における双方に含まれる原子間の結合力は、エッチングストッパ膜６をコンタクト層絶縁膜３上に直接形成した場合のこれらの界面における双方に含まれる原子間の結合力よりも強いことが好ましい。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、追加絶縁膜５にコンタクト層絶縁膜３と異なる材料を用いた場合においても、第１の実施の形態と同様に、耐リーク特性および耐電圧特性の高い半導体装置１を得ることができる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、コンタクト４のレイアウトにおいて、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図６は、本発明の第３の実施の形態に係る半導体装置の断面図である。また、図７（ａ）、（ｂ）は、図６に示した切断線VII−VIIにおける切断面を図中の矢印の方向に見た断面図である。
コンタクト４の形状は、図７（ａ）に示すような真円に近い形状であっても、図７（ｂ）に示すような楕円形状であってもよいが、複数のコンタクト４は一列に配置されずに、隣接するもの同士が配線８の長さ方向にずれて配置される。このような配置によれば、隣接するコンタクト４同士の距離を離すことができる。また交互にコンタクト４を配置することにより、リソグラフィでの解像度が向上し、より寸法の小さいコンタクト４を形成することが可能となる。
しかし、本実施の形態のように、コンタクト４と隣接する配線８の間の距離が最近接距離Ｌとなる場合には、隣接するコンタクト４同士の距離を離しても、耐リーク特性や耐電圧特性は配線−コンタクト間で決定されるため、コンタクトを話しただけでは、耐リーク特性や耐電圧特性を大きく向上させることは難しい。そのため、コンタクト４がこのようなレイアウトで形成される場合であっても、第１の実施の形態と同様に追加絶縁膜５を用いた配線構造を採用し、耐リーク耐性や耐電圧耐性を向上させることができる。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、配線−コンタクト間での耐リーク特性や耐電圧特性が向上するので、コンタクト４のレイアウトが異なる場合においても、第１の実施の形態と同様の効果を得ることができる。
〔第４の実施の形態〕
本発明の第４の実施の形態は、コンタクト４の配線８に対する幅が第１の実施の形態よりも大きい。なお、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図８は、本発明の第４の実施の形態に係る半導体装置の断面図である。また、図９（ａ）、（ｂ）は、図８に示した切断線IX−IXにおける切断面を図中の矢印の方向に見た断面図である。
コンタクト４の形状は、図９（ａ）に示すような真円に近い形状であっても、図９（ｂ）に示すような楕円形状であってもよいが、配線８に対する幅が第１の実施の形態よりも大きい。このような場合、隣接するコンタクト４同士の距離が、隣接する導電部材間の最近接距離となる。
この様な場合であっても、追加絶縁膜５が形成されない場合には、エッチングストッパ膜６とコンタクト層絶縁膜３の界面を通る経路の距離が隣接する導電部材間の最近接距離となり、リーク電流の発生、および絶縁破壊のおそれが大きくなる。そのため、第１の実施の形態と同様に追加絶縁膜５を用いた配線構造を採用し、耐リーク耐性や耐電圧耐性を向上させることができる。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、追加絶縁膜５を形成することにより、隣接するコンタクト４同士の距離が隣接する導電部材間の最近接距離となる場合においても、第１の実施の形態と同様の効果を得ることができる。
〔第５の実施の形態〕
本発明の第５の実施の形態は、追加絶縁膜５の形成される位置において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図１０は、本発明の第５の実施の形態に係る半導体装置の断面図である。
半導体装置１１は、配線８と、配線８と同じ層に形成された配線層絶縁膜７と、配線８上に形成され、配線８に電気的に接続されるビア１２と、配線層絶縁膜７上に配線８の上面の一部、およびビア１２の側面の一部と接して形成された、配線層絶縁膜７と同一の材料からなる追加絶縁膜５と、追加絶縁膜５上にビア１２の側面の一部と接して形成されたエッチングストッパ膜６と、エッチングストッパ膜６上にビア１２の側面と接して形成されたビア層絶縁膜１３と、を有する。なお、ビア１２、配線８等のレイアウトは図１０に示したものに限られない。
ビア層絶縁膜１３は、例えば、ＳｉＯ２や、これにＣを添加したＳｉＯＣ、Ｎを添加したＳｉＯＮ、Ｆを添加したＳｉＯＦ、Ｂ、Ｐを添加したＢＰＳＧ、等のＳｉ酸化物からなる。
配線層絶縁膜７の材料には、ビア層絶縁膜１３と同様の材料を用いることができる。また、ＳｉＯＣＨ、ポリメチルシロキサン、ポリアリーレン、ベンゾオキサゾール等の有機絶縁材料を用いてもよい。
エッチングストッパ膜６は、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＯＮ等の絶縁材料からなる。また、エッチングストッパ膜６は、ビア層絶縁膜１３のエッチング加工時に、エッチングストッパとして働くため、ビア層絶縁膜１３とのエッチング選択比が高い材料であることが好ましい。
ビア１２は、例えば、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｗ等の金属からなる。なお、ビア１２は、内部の金属の拡散を防ぐバリアメタルを表面に有する構造であってもよい。また、ビア１２の断面形状は、真円に近い形状であってもよく、楕円形状であってもよい。
本実施の形態に係る半導体装置１においては、第１の実施の形態における配線８とコンタクト４と同様に、ビア１２と配線８の形成位置にずれがあり、隣接する配線間の距離よりも、配線８と隣接するビア１２の間の距離の方が短くなる。このため、配線８と隣接するビア１２の間の距離が隣接する導電部材間の最近接距離となる。
本実施の形態に係る半導体装置１においては、配線層絶縁膜７および配線８とエッチングストッパ膜６の間に追加絶縁膜５が存在することにより、異なる材料からなる部材の界面を通る経路の距離が隣接する導電部材間の最近接距離とならないため、リーク電流の発生と高い電圧を印加した際の絶縁破壊の発生を抑えることができる。また、配線８の角部８ｃが異なる材料からなる部材の界面に接しないため、同様に、リーク電流の発生と絶縁破壊の発生を抑えることができる。
なお、リーク電流の発生および絶縁破壊を効果的に抑えるために、追加絶縁膜５は、３ｎｍ以上の厚さを有することが好ましい。３ｎｍ以上の厚さを成膜することでウェハ面内に均一な安定した膜を形成することができるためである。
（第５の実施の形態の効果）
本発明の第５の実施の形態によれば、配線層絶縁膜７および配線８とエッチングストッパ膜６の間に追加絶縁膜５を形成することにより、異なる材料からなる部材の界面を通る経路の距離が隣接する導電部材間の最近接距離となることを防ぎ、リーク電流および絶縁破壊の発生を抑え、耐リーク特性および耐電圧特性を向上させることができる。
また、異なる材料からなる部材の界面を電界の集中する配線８の角部８ｄから離し、同様に、リーク電流および絶縁破壊の発生を抑え、耐リーク特性および耐電圧特性を向上させることができる。
〔第６の実施の形態〕
本発明の第６の実施の形態は、他の回路領域の配線ピッチ等を考慮して追加絶縁膜を適用する点において、第５の実施の形態と異なる。なお、第５の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図１１は、本発明の第６の実施の形態に係る半導体装置の断面図である。半導体装置１４は、上面にビアが接続された配線を有し、配線間の距離が比較的大きい第１の領域２０と、上面にビアが接続されない配線を有し、配線間の距離が比較的小さい第２の領域３０を有する。
第１の領域２０には、配線２１と、配線２１と同じ層に形成された配線層絶縁膜７と、配線２１上に形成され、配線２１に電気的に接続されるビア２２と、配線２１と配線層絶縁膜７の上面、およびビア２２の側面に接して形成された、配線層絶縁膜７と同一の材料からなる追加絶縁膜５と、追加絶縁膜５上にビア２２の側面と接して形成されたエッチングストッパ膜６と、エッチングストッパ膜６上にビア２２の側面と接して形成されたビア層絶縁膜１３と、が含まれる。なお、ビア２２、配線２１等のレイアウトは図１１に示したものに限られない。
第２の領域３０には、第１の領域２０の配線２１と同じ層に形成された配線３１と、素子領域３０と共通に形成された配線層絶縁膜７、追加絶縁膜５、エッチングストッパ膜６、およびビア層絶縁膜１３と、が含まれる。なお、ビア３１等のレイアウトは図１１に示したものに限られない。
第１の領域２０においては、隣接する配線間の距離が比較的大きいため、従来用いられているような追加絶縁膜５が形成されない構造であっても、隣接する配線同士や隣接する配線とビアの間にリーク電流や絶縁破壊が発生するおそれが少ない。しかし、エッチングストッパ膜６は、隣接する配線間の距離が比較的小さい第２の領域３０においても共通に形成されるため、追加絶縁膜５が形成されないと、エッチングストッパ膜６と配線層絶縁膜７の界面を通じて隣接する配線３１間でリーク電流の発生および高電圧印加時の絶縁破壊の発生のおそれがある。
そのため、エッチングストッパ膜６は、第１の領域２０においてビア層絶縁膜１３を加工する際に必要とされる部材であるが、第２の領域３０においてリーク電流または絶縁破壊が生じないように、追加絶縁膜５上に形成される。
（第６の実施の形態の効果）
本発明の第６の実施の形態によれば、第１の領域２０において必要とされるエッチングストッパ膜６を追加絶縁膜５上に形成することにより、第２の領域３０において、異なる材料からなる部材の界面を通る経路の距離が隣接する配線３１間の最近接距離となることを防ぎ、リーク電流および絶縁破壊の発生を抑え、半導体装置１４の耐リーク特性、および耐電圧特性を向上させることができる。
〔第７の実施の形態〕
本発明の第７の実施の形態は、コンタクト４の上部の縁が丸められている点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略する。
以下に、本実施の形態に係る半導体装置１の製造方法の一例を示す。
（半導体装置の構成）
図１２は、本発明の第７の実施の形態に係る半導体装置の断面図である。コンタクト４の上部の縁は角の落ちたラウンド部４ｄとなっている。
（半導体装置の製造方法）
図１３（ａ）〜（ｃ）は、本発明の第７の実施の形態に係る半導体装置の製造方法を示す断面図である。
まず、図４Ａ（ｃ）に示すコンタクト４を形成するまでの工程を、第１の実施の形態と同様に行う。
次に、図１３（ａ）に示すように、コンタクト４の上面に酸化処理を施し、酸化領域１４を形成する。酸化領域１４は、コンタクト４の上面の縁に近い領域ほど深く形成される。
次に、図１３（ｂ）に示すように、コリン水溶液等を用いたウェットエッチングにより、酸化領域１４を除去する。酸化領域１４を除去することにより、コンタクト４の上面の縁は角が落ちて丸みを帯びたラウンド部４ｄとなる。
次に、図１３（ｃ）に示すように、ＣＶＤ法等により、コンタクト層絶縁膜３およびコンタクト４上に追加絶縁膜５を形成する。
その後、図４Ｂ（ｅ）に示したエッチングストッパ膜６、配線層絶縁膜７を形成する工程以降の工程を、第１の実施の形態と同様に行う。
（第７の実施の形態の効果）
本発明の第７の実施の形態によれば、コンタクト４の上部の縁をラウンド部４ｄとすることにより、縁に電界が集中することを防ぎ、半導体装置１の耐電圧特性を向上させることができる。
〔他の実施の形態〕
なお、本発明は上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
本発明の第１の実施の形態に係る半導体装置の断面図。 本発明の第１の実施の形態に係る半導体装置の図１に示した切断線II−IIにおける切断面を図中の矢印の方向に見た断面図。 （ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置、および比較例としての半導体装置の部分拡大図。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図。 （ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図。 （ｇ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図。 本発明の第２の実施の形態に係る半導体装置の断面図。 本発明の第３の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、本発明の第３の実施の形態に係る半導体装置の図６に示した切断線VII−VIIにおける切断面を図中の矢印の方向に見た断面図。 本発明の第４の実施の形態に係る半導体装置の断面図。 本発明の第４の実施の形態に係る半導体装置の図８に示した切断線IX−IXにおける切断面を図中の矢印の方向に見た断面図。 本発明の第５の実施の形態に係る半導体装置の断面図。 本発明の第６の実施の形態に係る半導体装置の断面図。 本発明の第７の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｃ）は、本発明の第７の実施の形態に係る半導体装置の製造方法を示す断面図。
符号の説明
１、１１、１４ 半導体装置。３ コンタクト層絶縁膜。４ コンタクト。５、１０ 追加絶縁膜。６ エッチングストッパ膜。７ 配線層絶縁膜。８、２１、３１ 配線。８ａ 配線溝。１３ ビア層絶縁膜。２２ ビア。２０ 第１の領域。３０ 第２の領域。

Claims (5)

  1. 半導体素子が設けられた半導体基板と、
    前記半導体基板上に形成された第１の導電部材と、
    前記第１の導電部材と同じ層に形成された第１の絶縁膜と、
    前記第１の導電部材の上面の一部と接して形成された第２の導電部材と、
    前記第１の絶縁膜上に、前記第１の導電部材の上面の一部に接して形成された、前記第１の絶縁膜と実質的に同一の材料からなる第２の絶縁膜と、
    前記第２の絶縁膜上に、前記第２の導電部材の側面の一部と接して形成されたエッチングストッパ膜と、
    を有することを特徴とする半導体装置。
  2. 半導体素子が設けられた半導体基板と、
    前記半導体基板上に形成された第１の導電部材と、
    前記第１の導電部材と同じ層に形成された第１の絶縁膜と、
    前記第１の導電部材の上面の一部に接して形成された第２の導電部材と、
    前記第１の絶縁膜上に、前記第１の導電部材の上面の一部に接して形成された、前記第１の絶縁膜よりも低い誘電率を有する材料、または前記第１の絶縁膜が含むＳｉ以外の元素を含む材料のうち、少なくともいずれか一方を含む第２の絶縁膜と、
    前記第２の絶縁膜上に、前記第２の導電部材の側面の一部と接して形成されたエッチングストッパ膜と、
    を有することを特徴とする半導体装置。
  3. 所定の配置間隔で形成された複数の前記第１および第２の導電部材と、
    前記第１の導電部材と同じ層に前記所定の配置間隔よりも小さい配置間隔で形成され、上面が前記第２の絶縁膜に接する複数の第３の導電部材を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１の導電部材と前記第２の導電部材の組み合わせは、半導体基板または半導体素子のコンタクト部とコンタクト、コンタクトまたはビアと配線、配線とビア、のいずれかであることを特徴とする請求項１から３のいずれか１つに記載の半導体装置。
  5. 半導体素子が設けられた半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜中に第１の導電部材を形成する工程と、
    前記第１の絶縁膜、および前記第１の導電部材の上面に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上にエッチングストッパ膜、第３の絶縁膜を順次形成する工程と、
    前記エッチングストッパ膜が露出するように前記第３の絶縁膜にエッチングを施して溝を形成する工程と、
    前記溝の下に位置する前記エッチングストッパ膜、および前記第２の絶縁膜を除去して、前記第１の導電部材の上面の少なくとも一部が露出するまで前記溝を深くする工程と、
    前記溝内に第２の導電部材を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007256354A 2007-09-28 2007-09-28 半導体装置、およびその製造方法 Pending JP2009088269A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007256354A JP2009088269A (ja) 2007-09-28 2007-09-28 半導体装置、およびその製造方法
US12/239,236 US8058730B2 (en) 2007-09-28 2008-09-26 Semiconductor device having a multilayered interconnection structure
US13/270,668 US20120028460A1 (en) 2007-09-28 2011-10-11 Semiconductor device and method of fabricating the same
US14/597,826 US9269665B2 (en) 2007-09-28 2015-01-15 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007256354A JP2009088269A (ja) 2007-09-28 2007-09-28 半導体装置、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009088269A true JP2009088269A (ja) 2009-04-23

Family

ID=40507271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007256354A Pending JP2009088269A (ja) 2007-09-28 2007-09-28 半導体装置、およびその製造方法

Country Status (2)

Country Link
US (3) US8058730B2 (ja)
JP (1) JP2009088269A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10918298B2 (en) * 2009-12-16 2021-02-16 The Board Of Trustees Of The University Of Illinois High-speed, high-resolution electrophysiology in-vivo using conformal electronics
JP2012009490A (ja) 2010-06-22 2012-01-12 Toshiba Corp 半導体装置およびその製造方法
CN104979329B (zh) * 2014-04-10 2018-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
AU2016270807A1 (en) 2015-06-01 2017-12-14 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
MX2017015587A (es) 2015-06-01 2018-08-23 Univ Illinois Metodo alternativo para sensor uv.
US11961893B2 (en) 2021-04-28 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts for semiconductor devices and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014901A (ja) * 2002-06-10 2004-01-15 Fujitsu Ltd 半導体装置とその製造方法
JP2004128050A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置およびその製造方法
JP2005236141A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JPH11186391A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体装置およびその製造方法
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
US6451683B1 (en) * 2000-08-28 2002-09-17 Micron Technology, Inc. Damascene structure and method of making
US6383913B1 (en) * 2001-04-06 2002-05-07 United Microelectronics Corp. Method for improving surface wettability of low k material
US20030183905A1 (en) * 2002-02-14 2003-10-02 Fujitsu Limited Interconnection structure and interconnection structure formation method
TWI300971B (en) * 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4606713B2 (ja) * 2002-10-17 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
US7170173B2 (en) * 2003-04-17 2007-01-30 Infineon Technologies Aktiengesellschaft Magnetically lined conductors
WO2005034234A1 (ja) * 2003-10-02 2005-04-14 Fujitsu Limited 半導体装置及びその製造方法
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
JP2006019480A (ja) 2004-07-01 2006-01-19 Nec Electronics Corp 半導体装置の製造方法
JP4492947B2 (ja) * 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability
US7619310B2 (en) * 2006-11-03 2009-11-17 Infineon Technologies Ag Semiconductor interconnect and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014901A (ja) * 2002-06-10 2004-01-15 Fujitsu Ltd 半導体装置とその製造方法
JP2004128050A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置およびその製造方法
JP2005236141A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20150123286A1 (en) 2015-05-07
US8058730B2 (en) 2011-11-15
US9269665B2 (en) 2016-02-23
US20120028460A1 (en) 2012-02-02
US20090085214A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
TWI569313B (zh) 半導體裝置之製造方法
US8765604B2 (en) Interconnection structure for an integrated circuit
US9269665B2 (en) Semiconductor device and method of fabricating the same
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
KR20100107604A (ko) 배선 구조물 및 이의 형성 방법
JP2013062464A (ja) 半導体装置および半導体装置の製造方法
JP2009135139A (ja) 半導体装置及びその製造方法
JPWO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
JP2015079901A (ja) 半導体装置及び半導体装置の製造方法
US20090206491A1 (en) Semiconductor device
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP2012160595A (ja) 半導体装置及びその製造方法
JP2010080773A (ja) 半導体装置
JP2004247337A (ja) 半導体装置及びその製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP5424551B2 (ja) 半導体装置
JP2009016619A (ja) 半導体装置及びその製造方法
JP2009088404A (ja) 半導体装置、およびその製造方法
US20120264297A1 (en) Method for creating via in ic manufacturing process
JP2010040772A (ja) 半導体装置の製造方法
JP5288734B2 (ja) 半導体装置およびその製造方法
JP2010080606A (ja) 半導体装置の製造方法
JP2007281197A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP2008041783A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713