[go: up one dir, main page]

CN1186810C - 半导体器件的芯片规模表面安装封装及其制造方法 - Google Patents

半导体器件的芯片规模表面安装封装及其制造方法 Download PDF

Info

Publication number
CN1186810C
CN1186810C CNB991261224A CN99126122A CN1186810C CN 1186810 C CN1186810 C CN 1186810C CN B991261224 A CNB991261224 A CN B991261224A CN 99126122 A CN99126122 A CN 99126122A CN 1186810 C CN1186810 C CN 1186810C
Authority
CN
China
Prior art keywords
wafer
conductive substrates
metal
tube core
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991261224A
Other languages
English (en)
Other versions
CN1288256A (zh
Inventor
费利克斯·赞德曼
Y·默罕穆德·卡塞姆
何约瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VISHEY INTERTECHNOLOGY CORP
Vishay Intertechnology Inc
Original Assignee
VISHEY INTERTECHNOLOGY CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VISHEY INTERTECHNOLOGY CORP filed Critical VISHEY INTERTECHNOLOGY CORP
Publication of CN1288256A publication Critical patent/CN1288256A/zh
Application granted granted Critical
Publication of CN1186810C publication Critical patent/CN1186810C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

按晶片规模制造半导体封装，该封装，管芯的两侧接触。晶片的背面侧附着于金属板上。锯切分开管芯的划线，露出金属板，但该切割不透过金属板。在管芯的正面侧上形成可包括多个金属子层的金属层，金属覆盖在金属板的露出部分上，并覆盖管芯侧边缘。金属层分开部分还可覆盖在管芯正面侧上的连接焊盘上。用比第一组锯切所用刀片窄的刀片，与第一组锯切一致地进行第二组锯切。结果，金属层保留在连接管芯的背面侧和正面侧的管芯侧边缘上。

Description

半导体器件的芯片规模表面 安装封装及其制造方法
技术领域
本发明涉及半导体器件封装及其制造方法，特别涉及半导体器件的芯片规模表面安装封装及其制造方法。
背景技术
在已经完成半导体晶片的工艺处理后，必须分离所获得的集成电路(IC)芯片或管芯并按可以与外部电路连接的方式进行封装。已有许多公知的封装技术。大多数封装技术包括在引线框架上安装管芯，通过引线键合或其它方式连接管芯焊盘与引线框架，然后把管芯和引线键合部分密封在塑料外壳中，保留从外壳中突出的引线框架。常常通过注塑进行密封。然后，修整引线框架，去除与它固定在一起的连杆，并按这样的方式弯曲引线，以便封装可以安装在平面上，一般安装在印刷电路板(PCB)上。
一般来说，这是昂贵且费时的方法，并且所获得的半导体封装比管芯本身大很多，用完了PCB上不适当量的难得的“不动产”。此外，易损坏引线键合并导致管芯焊盘与封装引线之间较大的电阻。
当被封装的器件是在管芯的反面上有引出线的“垂直型”器件时，会出现难以对付的问题。例如，功率MOSFET一般在管芯的正面侧上有其源极引出线和栅极引出线，而在管芯的背面侧上有其漏极引出线。同样，垂直二极管在管芯的一个面上有正极引出线，而在管芯的反面上有负极引出线。双极晶体管、结型场效应晶体管(JFET)和各种类型的集成电路(IC)也可以按“垂直”结构制造。
因此，需要比现有方法简单和不昂贵的方法，并且该方法应制造大致与管芯尺寸相同的封装。特别需要这样的方法和封装，该方法和封装可以用于在芯片的正面侧和背面侧两面上都有引出线的半导体管芯。
发明内容
本发明的制造半导体器件封装的方法从半导体晶片开始，该晶片有正面侧和背面侧并包括由划线分开的多个管芯。各管芯包括半导体器件。各管芯的正面侧表面包括钝化层和至少一个与半导体器件的引出线电接触的连接焊盘。各管芯的背面侧也可以与半导体器件的引出线电接触。
该方法包括以下步骤：把导电衬底附着在晶片的背面侧；沿划线切透晶片，形成第一次切割，第一次切割露出导电衬底和管芯的侧边缘，第一次切割的切口有第一宽度W1；形成金属层，该金属层从第一次切割露出的导电衬底部分沿管芯的侧边缘延伸，并至少延伸到钝化层的一部分上；沿与划线对应的线切透导电衬底，形成第二次切割，第二次切割的切口有小于第一宽度W1的第二宽度W2，以便金属层的至少一部分保留在管芯的侧边缘上，并在导电衬底和管芯正面侧上的位置之间形成导电通路的一部分。
该方法还可以包括：形成与至少一个连接焊盘电连接的至少一个附加金属层。形成金属层可包括淀积几个子层。
形成金属层可以包括例如在管芯的正面侧、芯片的侧边缘和导电衬底的露出部分上淀积金属子层；淀积掩模层；构图掩模层；去除掩模层的一部分，形成露出金属子层第一部分的开口，掩模层的保留部分覆盖在金属子层的第二部分上，金属子层的第二部分与导电衬底和管芯侧边缘接触；去除金属子层的第一部分；和去除掩模层的保留部分。
本发明还包括在半导体管芯的第一侧面与半导体管芯第二侧面上的位置之间进行电连接的方法，在管芯是半导体晶片的一部分时实施该方法。该方法包括：把导电衬底附着于晶片的第一侧面上；从晶片的第二侧面切透半导体晶片，露出一部分导电衬底；形成金属层，金属层从管芯的第二侧面上的位置沿管芯的边缘横向延伸到导电衬底的露出部分；和切透导电衬底，同时完好无损地保留金属层与导电衬底之间接触的区域。
按照另一方案，本发明包括半导体器件的封装，该封装包括：包含半导体器件的管芯，管芯的正面侧包括钝化层和连接焊盘，连接焊盘与半导体器件电连接；附着于管芯背面侧上的导电板，导电板延伸过管芯的侧边缘，形成导电板的凸出部分；和从导电板的凸出部分沿管芯的侧边缘延伸并延伸到钝化层上的金属层，金属层与连接焊盘电绝缘。
按照另一方案，本发明还包括半导体构件，该构件包括导电衬底；附着于衬底上的多个半导体管芯，由多个平行的沟槽相互分开的管芯行，在各管芯正面侧上有钝化层；和金属层，金属层嵌入沟槽的底部和壁并延伸到钝化层上。
本发明的半导体封装不需要环氧树脂封壳或键合线；附着于管芯上的衬底用于保护管芯，并用作管芯的散热片；封装小(例如为模压封装尺寸的50％)而薄；特别是如果晶片被研磨得更薄，那么晶片对半导体器件产生很小的导通电阻；由于封装不需要模具或引线框架，所以封装在生产上是经济的；该封装可以用于各种半导体器件中，例如二极管、MOSFET、JFET、双极晶体管和各种类型的集成电路芯片。
附图说明
通过参照以下附图(未按比例示出)，将更好地理解本发明，在附图中，相同的部件有相同的标号。
图1表示半导体晶片的俯视图。
图2A-2B、图3、图4、图5和图6A-6B至图12A-12B表示按照本发明制造半导体封装的方法的步骤。
图13A表示本发明的半导体封装的底视图。
图13B表示半导体封装的剖面图。
图14表示本发明的半导体封装的剖面图，其中使用焊球进行在封装与印刷电路板之间的电连接。
具体实施方式
图1表示包括管芯(dice)100A、100B至100N的半导体晶片100的俯视图。由在Y方向行进的划线108和在X方向行进的划线110组成的划线的垂直网络分开各管芯。与外部电路元件连接的金属焊盘位于各管芯100A-100N的上表面上。例如，由于管芯100A-100N包括垂直功率MOSFET，所以各管芯有源极连接焊盘106S和栅极连接焊盘106G。
晶片100的厚度一般在15-30密耳的范围内。晶片100的材料一般为硅，但也可以是其它半导体材料，例如碳化硅或镓砷化物。
如上所述，在管芯100A-100N可以使用之前，必须按允许其与外部电路连接的方式来封装各管芯。
图2A-2B、图3、图4、图5、图6A-6B至图12A-12B表示本发明的方法，这些图示出作为半导体晶片100一部分的两个管芯100A和100B。尽管为了说明的目的仅示出了两个管芯，但应该指出，晶片100一般包括上百个或上千个管芯。
在所用各附图中，标有“A”的图是晶片的俯视图或底视图；标有“B”的图是剖切“A”图中标有“B-B”部分的放大剖面图。如下所述，在处理过程中，晶片被附着于导电板上，晶片的背面侧面向导电板。尽管在处理中的某些时刻，其结构可以上下倒置，导电板位于晶片之下，但在完成的封装中，晶片一般位于导电板下面。除非文中清楚地指出之外，这里使用的“上”、“下”、“上面”、“下面”和类似术语指按完成形式的其导电板在晶片之上的封装。
本发明还描述了垂直功率MOSFET的封装，一般该封装在其正面侧上有源极引出线和栅极引出线，在其背面侧上有漏极引出线。但是，应该指出，本发明的基本原理可用于制造任何类型的半导体管芯的封装，该半导体管芯在其正面侧和背面侧或仅在其正面侧上有一个或多个引出线。这里使用的管芯或晶片的“正面侧”指管芯或晶片的一个面，在该面上固定电子器件和/或多个连接焊盘；“背面侧”指管芯或晶片的相反面。标有“Z”的箭头方向指晶片的正面侧，并确定晶片颠倒的附图。
参照图2A-2B，由于管芯100A和100B包含功率MOSFET(象征性地示出)，所以各管芯有覆盖在硅或其它半导体材料的上表面上的栅极金属层102G和源极金属层102S。栅极金属层102G和源极金属层102S分别与管芯100A和100B内功率MOSFET的栅极引出线和源极引出线(未示出)电连接。在图2A中，用虚线表示层102G和层102S之间的分离部分。
尽管也使用铜层，但一般来说金属层102G和102S包括铝。在本发明的大多数实施例中，需要改进金属层102G和102S，以便它们可粘接在诸如锡/铅之类的金属焊料上，其理由如下所述。如果在金属上有自然氧化层，那么必须首先去除该自然氧化层。然后，在露出的金属上淀积金属焊料，例如金、镍或银。借助许多已知的方法可以去除氧化层和淀积金属焊料。例如，可以溅射-腐蚀铝层，去除自然铝氧化层，然后把金、银或镍溅射在铝上。另外，也可以把管芯浸渍在液体腐蚀剂中，去除氧化层，然后通过化学镀敷或电解镀敷，淀积金属焊料。化学镀敷包括使用“锌酸盐化(zincating)”方法，置换氧化物，随后镀敷镍以置换锌酸盐。
在一个实施例中，金属层102G和102S包括被1000TiN子层和500Ti子层覆盖的3μm Al子层。
钝化层104覆盖在栅极金属层102G和源极金属层102S的一部分上。钝化层104可以由厚度为1μm的磷硅酸盐玻璃(PSG)组成，或例如聚酰亚胺或例如氮化物组成。钝化层104中的开口限定栅极连接焊盘106G和源极连接焊盘106S。
按Y划线108分割管芯100A和100B，该划线可以宽6密耳。在管芯100A和100B的顶部和底部，垂直于划线108的X划线110可以宽4密耳。
如图3所示，晶片100最初可以从背面侧112研磨至厚度T(例如，约8密耳)。使用从Strausbaugh购置的研磨机可以进行该研磨。在研磨期间，晶片100的正面侧一般被胶带粘贴。研磨降低了从正面侧至晶片背面侧的电阻。
作为研磨的替代物，通过研磨或腐蚀晶片的背面侧，可以使晶片100变薄。
然后，如图4所示，在晶片100的背面侧112上形成金属层114。例如，金属层114可以包括被3000A的镍子层和1μm的银子层覆盖的500A的钛子层。可通过蒸发或溅射淀积钛子层、镍子层和银子层。金属层114用于提供与下述掺银环氧树脂的良好粘接。
接着，如图5所示，利用诸如导电性掺银环氧树脂或金属粘接剂之类的导电性粘接剂层115，将金属板116粘接在金属层114和晶片100的背面上。金属板可以是铜或铝，其厚度可以为例如6密耳。
如图6A-6B所示，使用普通的切割锯沿Y划线108切割晶片100。在这种情况下，切出的切口W1与划线的宽度(6密耳)相同。使切割正好深到足以露出金属板116的表面118和露出管芯100A和100B的侧边缘120。在本实施例中，在该方法的该阶段上，沿X划线110不进行切割。
接着，在晶片100的正面侧上溅射500诺念炎硬a122，该层122覆盖在钝化层104、连接焊盘106G和106S、金属板116的露出表面118、管芯100A和100B的侧边缘120上。然后，在钛子层122的上面溅射1μm铝子层123。子层122和123如图7A-7B所示。
接着，在子层122和123上淀积光刻胶掩模层124。采用普通的光刻方法，构图光刻胶掩模层124，并去除层124的一部分，形成图8A-8B所示的图形。如图所示，保留的光刻胶层124的部分覆盖在连接焊盘106G和106S、金属板116的表面118、管芯100A和100B的侧边缘120、邻近管芯100A和100B的侧边缘120的钝化层104的一部分上。光刻胶层124还保留在钝化层104一部分上的适当位置。
然后，使用湿式化学腐蚀剂，通过光刻胶层124中的开口腐蚀子层122和123。去除光刻胶层124的保留部分。在所获得的结构中，如图9A-9B所示，部分子层122和123保留在连接焊盘106G和106S上。这些部分分别用122G、123G和122S、123S来表示，由122D、123D表示的另一部分子层122和123从金属板116的露出表面118延伸至管芯100A和100B的侧边缘120，并延伸至部分钝化层104。金属层122、123的一些部分122G、123G、22S、123S和122D、123D彼此电绝缘。
然后，最好通过化学镀敷，在溅射的铝子层123的留下部分上淀积例如厚度10μm的镍子层126。接着，把厚度可以是0.1μm的金子层127化学地镀敷在镍子层126上。所获得的结构如图10A-10B所示。子层126、127被分割成部分126S、127S；部分126G、127G和部分126D、127D，部分126S、127S覆盖在部分122S、123S上并与源极焊盘106S电连接；部分126G、127G覆盖在部分122G、123G上并与栅极焊盘106G电连接；部分126D、127D覆盖在部分122D、123D上，并与器件的漏极引出线电连接。部分126S、127S；部分126G、127G和部分126D、127D彼此电绝缘。作为替代物，子层126也可以是通过电镀淀积的铜。
如图10A-10B所示，子层122、123、126和127一起形成金属层129。正如本领域技术人员所知的那样，在其它实施例中，金属层129可以包括少于或多于四的子层。此外，金属层129可以包括少于或多于两个的溅射层和少于或多于两个的镀敷层。子层也可以用其它方法进行淀积，例如蒸发、化学镀敷或电解镀敷、模板印刷或丝网印刷。其中子层122、123、126和127有时被统称为金属层129。
在方法的该阶段，存在包括下列部分的半导体结构，即用金属板116表示的导电衬底；粘接于衬底上的多个半导体管芯100A-100N。管芯的行由平行的沟槽彼此分开，沟槽通过延伸过晶片100的切口来表示，各管芯的正面侧包括钝化层104；而金属层129嵌入沟槽的底部和壁，并延伸到钝化层上。
然后，焊膏层130可选择地用模板或丝网印刷在金属层129的水平表面的至少一部分上。焊膏被回流，以产生如图11A-11B所示的栅极焊台(solder post)128G、源极焊台128S和漏极焊台128D。焊台128G、128S和128D彼此电绝缘。
如图12A-12B所示，通过在Y方向上锯透金属板116来分开管芯100A和100B。可这样选择锯切刀片，以使切割的切口W2小于为分开管芯100A和100B而在先进行切割的切口W1。由于W1为6密耳，所以W2例如可以为2密耳。结果，延伸在管芯100A和100B侧边缘上的金属层129的一部分保留不动，形成金属板116和漏极焊台128D之间的电连接部分。
然后，使用切割锯，沿X划线110切割晶片100和金属板116，使管芯100A和100B在Y方向上与相邻的管芯分离。或者，通过光刻构图和腐蚀，可以使管芯100A和100B在Y方向上与相邻的管芯分离。
图13A表示获得的半导体器件封装140的底视图，而图13B表示封装140的剖面图。封装140包括管芯100A，与图12B相比，该管芯被倒置。管芯100A的正面侧包括与管芯100A和钝化层104内的半导体器件(例如，MOSFET)电接触的连接焊盘106S。封装140还包括导电板116，管芯100A的背面侧被粘接在导电板116上。导电板116有大于管芯100A宽度X1的宽度X2，从而导电板116延伸过管芯100A的侧边缘120，形成导电板116的凸出部分142。金属层144的凸缘部分与导电板116的凸出部分142接触，而金属层144从凸出部分142沿管芯100A的侧边缘120延伸，并达到钝化层104上。金属层144与MOSFET的漏极引出线电接触，但与源极连接焊盘102S和栅极连接焊盘102G电绝缘。第二金属层146与源极连接焊盘102S电接触，但与栅极连接焊盘102G和MOSFET的漏极引出线电绝缘，第三金属层148与栅极连接焊盘102G电接触，但与源极连接焊盘102S和MOSFET的漏极引出线电绝缘。
封装140可以容易地安装在例如使用焊台128S和128D的PCB上。在图13B中未示出焊台128G，但它也应该连接在PCB上，以便MOSFET的源极、栅极和漏极引出线可以与外部电路连接。漏极引出线在管芯100A的背面侧上并通过导电板116进行电连接。如图所示，封装140不包括引线键合，可以使用整个晶片成批处理来制造该封装140。
图14表示与封装140类似的封装150的剖面图，只是封装150使用焊球152S、152D和152G(图14中未示出)代替了焊台128S、128D和128G。通过淀积和回流焊膏或通过其它方法，例如丝网印刷或焊料喷射(例如使用从Pac Tech GmbH，Am Schlangenhorst 15-17，14641 Nauen，Germany购置的设备)，或利用可从Shibuya Kogyo Co.，Ltd.，Mameda-Honmachi，Kanazawa 920-8681，Japan购置的晶片级焊球安装机，可以按普通方式形成焊球。导电性聚合物凸点是另一种可供选择的替代物，使用例如热固性聚合物、B态粘接剂或热塑性聚合物。
尽管已经说明了本发明的特定实施例，但所述实施例用以展示本发明而非限定性的。例如，在其正面侧上管芯可以有许多连接焊盘。本领域的技术人员显然可知，在本发明的宽广范围内可以有许多变形实施例。

Claims (35)

1.一种制造半导体器件封装的方法，包括：
配置半导体晶片，该半导体晶片包括由划线分开的多个管芯，各管芯包括半导体器件，各管芯正面侧的表面包括钝化层和至少一个连接焊盘；
把导电衬底粘附于晶片的背面侧；
沿划线切透晶片，进行第一次切割，第一次切割露出衬底和管芯的侧边缘，第一次切割的切口有第一宽度W1；
形成金属层，该金属层从因第一次切割而露出的导电衬底的部分沿管芯的侧边缘延伸，并至少延伸到钝化层的一部分上；
沿与划线对应的线切透导电衬底，进行第二次切割，第二次切割的切口有小于第一宽度W1的第二宽度W2，以致金属层的至少一部分保留在管芯的侧边缘上，并在导电衬底和管芯正面侧上的位置之间形成导电性通路的一部分。
2.如权利要求1的方法，还包括在将导电衬底附着于晶片背面侧之前使半导体晶片变薄。
3.如权利要求2的方法，其中，使半导体晶片变薄包括研磨晶片的背面侧。
4.如权利要求2的方法，其中，使半导体晶片变薄包括抛光晶片的背面侧。
5.如权利要求2的方法，其中，使半导体晶片变薄包括腐蚀晶片的背面侧。
6.如权利要求1的方法，其中，把导电衬底附着在晶片背面侧上包括使用导电性粘合剂。
7.如权利要求1的方法，其中，导电衬底由从铜和铝构成的组中选择的材料构成。
8.如权利要求1的方法，其中，沿划线切透晶片包括锯切。
9.如权利要求1的方法，其中，沿划线切透晶片包括光刻构图和腐蚀。
10.如权利要求1的方法，其中，形成金属层包括溅射第一金属子层和在第一金属子层上溅射第二金属子层。
11.如权利要求10的方法，其中，第一金属子层包括钛，第二金属子层包括铝。
12.如权利要求11的方法，其中，形成第一金属层包括在第二金属子层上镀敷第三金属子层。
13.如权利要求12的方法，其中，第三金属子层包括镍。
14.如权利要求13的方法，其中，形成第一金属层包括在第三金属子层上镀敷第四金属子层。
15.如权利要求14的方法，其中，第四金属子层包括金。
16.如权利要求1的方法，其中，形成金属层包括：
在管芯的正面侧上、管芯的侧边缘上和导电衬底的露出部分上淀积金属子层；
淀积掩模层；
构图掩模层；
去除一部分掩模层，形成露出金属子层的第一部分的开口，掩模层的保留部分覆盖在金属子层的第二部分上，金属子层的第二部分与导电衬底和管芯侧边缘接触；
去除金属子层的第一部分；和
去除掩模层的保留部分。
17.如权利要求16的方法，其中，淀积金属子层包括溅射。
18.如权利要求16的方法，其中，形成金属层包括在金属子层上镀敷第二金属子层。
19.如权利要求1的方法，还包括在金属层的至少一部分上形成至少一个焊台。
20.如权利要求1的方法，还包括在金属层的至少一部分上形成至少一个焊球。
21.如权利要求20的方法，其中，形成至少一个焊球包括丝网印刷。
22.如权利要求20的方法，其中，形成至少一个焊球包括焊料喷射。
23.如权利要求1的方法，还包括在金属层的至少一部分上形成至少一个导电性聚合物球。
24.如权利要求1的方法，其中，沿划线切透导电衬底包括锯切。
25.如权利要求1的方法，还包括在垂直于第一次和第二次切割的方向上切透晶片和导电衬底，分割开管芯。
26.如权利要求25的方法，其中，切透晶片和导电衬底包括光刻构图和腐蚀。
27.如权利要求1的方法，其中，半导体器件为MOSFET，管芯的正面侧包括源极连接焊盘和栅极连接焊盘，在管芯的背面侧导电衬底与漏极引出线接触，金属层的漏极部分与导电衬底接触，其中金属层还包括与源极连接焊盘接触的源极部分和与栅极连接焊盘接触的栅极部分，金属层的源极、栅极和漏极部分相互电绝缘。
28.如权利要求1的方法，其中，半导体器件包括MOSFET。
29.如权利要求1的方法，其中，半导体器件包括二极管。
30.如权利要求1的方法，其中，半导体器件包括JFET。
31.如权利要求1的方法，其中，半导体器件包括双极晶体管。
32.如权利要求1的方法，其中，半导体器件包括IC。
33.一种在半导体管芯的第一侧面与半导体管芯第二侧面上的位置之间进行电连接的方法，在管芯是半导体晶片的一部分时实施该方法，该方法包括：
把导电衬底粘接在晶片的第一侧面上；
从晶片的第二侧面切透半导体晶片，露出导电衬底的一部分；
形成金属层，从管芯的第二侧面上的位置沿管芯的边缘横向延伸至导电衬底的露出部分；和
切透导电衬底，同时完整无缺地保留金属层与导电衬底之间的接触区域其中，通过切透晶片形成的第一切口宽于通过切透导电衬底形成的第二切口。
34.如权利要求33的方法，其中，切透晶片包括锯切。
35.如权利要求33的方法，其中，切透导电衬底包括锯切。
CNB991261224A 1999-09-13 1999-12-13 半导体器件的芯片规模表面安装封装及其制造方法 Expired - Fee Related CN1186810C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39509799A 1999-09-13 1999-09-13
US09/395,097 1999-09-13

Publications (2)

Publication Number Publication Date
CN1288256A CN1288256A (zh) 2001-03-21
CN1186810C true CN1186810C (zh) 2005-01-26

Family

ID=23561676

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991261224A Expired - Fee Related CN1186810C (zh) 1999-09-13 1999-12-13 半导体器件的芯片规模表面安装封装及其制造方法

Country Status (8)

Country Link
US (2) US6562647B2 (zh)
EP (1) EP1085570A3 (zh)
JP (1) JP3333765B2 (zh)
KR (2) KR100462980B1 (zh)
CN (1) CN1186810C (zh)
HK (1) HK1034805A1 (zh)
SG (1) SG97858A1 (zh)
TW (1) TW499746B (zh)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211877B1 (en) * 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6404660B1 (en) * 1999-12-23 2002-06-11 Rambus, Inc. Semiconductor package with a controlled impedance bus and method of forming same
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US6889304B2 (en) * 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
KR100407472B1 (ko) * 2001-06-29 2003-11-28 삼성전자주식회사 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6812548B2 (en) 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
SG107595A1 (en) 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227050B (en) 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US20040161871A1 (en) * 2002-11-27 2004-08-19 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit substrate and electronic equipment
US6831355B2 (en) * 2002-12-04 2004-12-14 Minilogic Device Corporation Ltd. Flip-chip sub-assembly, methods of making same and device including same
AU2003291199A1 (en) * 2002-12-09 2004-06-30 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US20050062138A1 (en) * 2003-09-22 2005-03-24 Williams Kirt Reed Semiconductor structure with electrically isolated sidewall electrodes and method for fabricating the structure
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP4536366B2 (ja) * 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
EP1704592A1 (en) * 2004-01-13 2006-09-27 Infineon Technologies AG Chip-sized filp-chip semiconductor package and method for making the same
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
US20050269695A1 (en) * 2004-06-07 2005-12-08 Brogle James J Surface-mount chip-scale package
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7170187B2 (en) * 2004-08-31 2007-01-30 International Business Machines Corporation Low stress conductive polymer bump
JP4153932B2 (ja) * 2004-09-24 2008-09-24 株式会社東芝 半導体装置および半導体装置の製造方法
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7224042B1 (en) * 2005-06-29 2007-05-29 Actel Corporation Integrated circuit wafer with inter-die metal interconnect lines traversing scribe-line boundaries
US8471381B2 (en) * 2005-07-01 2013-06-25 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
US8592286B2 (en) * 2005-10-05 2013-11-26 Stats Chippac Ltd. Ultra-thin wafer system and method of manufacture thereof
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7939368B2 (en) * 2006-03-07 2011-05-10 Stats Chippac Ltd. Wafer level chip scale package system with a thermal dissipation structure
US8420505B2 (en) * 2006-03-25 2013-04-16 International Rectifier Corporation Process for manufacture of thin wafer
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7285477B1 (en) 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080166837A1 (en) * 2007-01-10 2008-07-10 Tao Feng Power MOSFET wafer level chip-scale package
JP4600688B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
US7888236B2 (en) * 2007-05-14 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
US8101500B2 (en) 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8053280B2 (en) * 2007-11-02 2011-11-08 Infineon Technologies Ag Method of producing multiple semiconductor devices
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
KR100954921B1 (ko) * 2007-12-26 2010-04-27 주식회사 동부하이텍 수직형 반도체 소자의 백메탈층 필링 테스트 방법
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
KR101198758B1 (ko) * 2009-11-25 2012-11-12 엘지이노텍 주식회사 수직구조 반도체 발광소자 및 그 제조방법
US8362606B2 (en) 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
CN102184903B (zh) * 2011-03-09 2013-06-19 格科微电子（上海）有限公司 一种封装的半导体芯片及其通孔的制造方法
DE102011018295B4 (de) * 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
FR2976403B1 (fr) * 2011-06-09 2013-11-22 St Microelectronics Rousset Procede de fabrication d'un circuit integre depourvu de plage de contact de masse
CN102842556B (zh) * 2011-06-21 2015-04-22 万国半导体(开曼)股份有限公司 双面外露的半导体器件及其制作方法
TWI505413B (zh) 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
CN103579010B (zh) * 2012-08-08 2016-12-21 深南电路有限公司 一种侧壁金属化封装产品的制作方法
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
JP6264211B2 (ja) * 2014-07-10 2018-01-24 住友電気工業株式会社 半導体装置の製造方法および半導体装置
TWI584431B (zh) * 2015-01-21 2017-05-21 尼克森微電子股份有限公司 超薄半導體元件封裝結構的製造方法
US9484227B1 (en) 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
CN105826288B (zh) * 2016-03-22 2019-08-13 上海朕芯微电子科技有限公司 功率器件的csp封装结构及其制造方法
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
JP7171216B2 (ja) * 2018-04-10 2022-11-15 東洋鋼鈑株式会社 圧延接合体及び圧延接合体の製造方法
US10665523B2 (en) * 2018-07-17 2020-05-26 Advance Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor package, and method for forming the same
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
FR3104316B1 (fr) * 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
FR3104315B1 (fr) 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
FR3104317A1 (fr) 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249299A (en) 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
JPH0215652A (ja) 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5270261A (en) 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
JPH06209058A (ja) 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JP2809115B2 (ja) 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
US5753529A (en) 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
US5767578A (en) 1994-10-12 1998-06-16 Siliconix Incorporated Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
JPH10135386A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd 半導体ベアチップの製造方法
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6342283B1 (en) * 1999-03-30 2002-01-29 Usf Filtration & Separations, Inc. Melt-blown tubular core elements and filter cartridges including the same

Also Published As

Publication number Publication date
US20010016369A1 (en) 2001-08-23
JP3333765B2 (ja) 2002-10-15
US6562647B2 (en) 2003-05-13
SG97858A1 (en) 2003-08-20
EP1085570A2 (en) 2001-03-21
HK1034805A1 (en) 2001-11-02
CN1288256A (zh) 2001-03-21
JP2001085368A (ja) 2001-03-30
KR100462980B1 (ko) 2004-12-23
KR100462981B1 (ko) 2004-12-23
KR20010029427A (ko) 2001-04-06
EP1085570A3 (en) 2003-04-23
KR20030081216A (ko) 2003-10-17
TW499746B (en) 2002-08-21
US6876061B2 (en) 2005-04-05
US20020185710A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
CN1186810C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
CN1320617C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
CN1177358C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US10756006B2 (en) Leadless semiconductor packages, leadframes therefor, and methods of making
US7589396B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US7595222B2 (en) Semiconductor device and manufacturing method thereof
US7479413B2 (en) Method for fabricating semiconductor package with circuit side polymer layer
JP3459234B2 (ja) 半導体装置およびその製造方法
CN1692495A (zh) 半导体集成装置及其制造方法
JP2001319995A (ja) 半導体装置の製造方法
JP3744772B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050126

Termination date: 20151213

EXPY Termination of patent right or utility model