[go: up one dir, main page]

TWI505413B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI505413B
TWI505413B TW100125751A TW100125751A TWI505413B TW I505413 B TWI505413 B TW I505413B TW 100125751 A TW100125751 A TW 100125751A TW 100125751 A TW100125751 A TW 100125751A TW I505413 B TWI505413 B TW I505413B
Authority
TW
Taiwan
Prior art keywords
layer
chip package
semiconductor wafer
width
protective layer
Prior art date
Application number
TW100125751A
Other languages
English (en)
Other versions
TW201306188A (zh
Inventor
Tsang Yu Liu
Yi Ming Chang
Tzu Min Chen
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Priority to TW100125751A priority Critical patent/TWI505413B/zh
Priority to CN201110268077.3A priority patent/CN102891117B/zh
Priority to US13/554,499 priority patent/US9142486B2/en
Publication of TW201306188A publication Critical patent/TW201306188A/zh
Application granted granted Critical
Publication of TWI505413B publication Critical patent/TWI505413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

晶片封裝體及其製造方法
本發明係有關於一種晶片封裝體，且特別是有關於一種改善晶片封裝體各膜層界面間之應力關係之晶片封裝體及其製造方法。
目前業界針對晶片的封裝已發展出一種晶圓級封裝技術，半導體晶圓通常與玻璃基板接合在一起，並在半導體晶圓與玻璃基板之間設置間隔層。於晶圓級封裝體完成之後，在各晶片之間進行切割步驟，以形成晶片封裝體。
在習知的晶片封裝體中，半導體基底、保護層、間隔層與玻璃基板之間為連續的界面，由於各層的材料不同，膨脹係數也不同，因此當習知的晶片封裝體受到高溫影響之下，各膜層之間例如保護層、半導體基底、間隔層與玻璃基板之間的界面處會產生脫層的現象，使得水氣及空氣進入晶片封裝體，導致習知的晶片封裝體發生電性不良。
因此，業界亟需一種晶片封裝體，其可以克服上述問題，避免晶片封裝體產生脫層現象。
本發明實施例係提供一種晶片封裝體，一種晶片封裝體，包括：一半導體基底，具有包括一元件區及一周 邊接墊區圍繞此元件區，且此周邊接墊區上具有一導電墊以及一導通孔暴露出此導電墊；一保護層，覆蓋此半導體基底之下表面及此導通孔；一封裝層，設於此半導體基底之上表面上；以及一間隔層，設於此封裝層及此半導體基底之間，其中此晶片封裝體具有一由此半導體基底、此保護層、此封裝層及此間隔層所構成之側表面，且此側表面具有至少一凹陷部。
本發明實施例亦提供一種晶片封裝體之製造方法，包括：提供一半導體晶圓，其包括：複數個元件區及複數個周邊接墊區圍繞此些元件區，其中每一周邊接墊區上具有一導電墊及一導通孔暴露出此導電墊，且任兩相鄰此周邊接墊區之間包括一切割道；一封裝層，藉由一間隔層與此半導體晶圓之上表面接合；一保護層，覆蓋此半導體晶圓之下表面及此導通孔；沿著此切割道至少移除一部份之此封裝層，使此封裝層具有一第一寬度之凹陷；以及沿著此切割道以一第二寬度分割此半導體晶圓，形成複數個晶片封裝體，其中此第一寬度不同於此第二寬度。
本發明實施例更提供另一種晶片封裝體之製造方法，包括：提供一半導體晶圓，其包括：複數個元件區及複數個周邊接墊區圍繞此些元件區，其中每一周邊接墊區上具有一導電墊及一導通孔暴露出此導電墊，且任兩相鄰此周邊接墊區之間包括一切割道；一封裝層，藉由一間隔層與此半導體晶圓之上表面接合；一保護層，覆蓋此半導體晶圓之下表面及此導通孔；去除部分位於 此切割道之此保護層，以形成一具有第一寬度之凹陷，以及沿著此切割道分割此半導體晶圓，形成複數個晶片封裝體。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下以實施例並配合圖式詳細說明本發明，在圖式或說明書描述中，相似或相同之部分係使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，以簡化或是方便標示。再者，圖式中各元件之部分將以描述說明之，值得注意的是，圖中未繪出或描述之元件，為所屬技術領域中具有通常知識者所知的形式。另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
本發明係以一製作影像感測元件封裝體(image sensor package)的實施例作為說明。然而，可以了解的是，在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量 變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
本發明實施例提供一種晶片封裝體及其製造方法，在上述元件的晶圓級封裝體完成之後，以切割製程分割各元件，形成晶片封裝體。在本發明實施例之晶片封裝體具有一由半導體基底、保護層、封裝層及間隔層所構成之側表面，該側表面具有至少一凹陷部，使得此側表面為不連續的界面，避免晶片封裝體在切割時產生脫層(delamiantion)現象。
接著，請參閱第1A至第1I圖，其係顯示依據本發明之一實施例，形成晶片封裝體之製造方法之剖面示意 圖。如第1A圖所示，首先提供一包含複數個晶片之半導體晶圓100，一般為矽晶圓，具有一上表面101及一下表面102。此外，半導體晶圓100亦定義有多個有元件區100A，任兩相鄰元件區100A之間為周邊接墊區100B，周邊接墊區100B圍繞元件區100A。元件區100A中具有半導體元件，例如影像感測器元件或是微機電結構。
半導體晶圓100之尚具有複數個導電墊(conductive pad)104及密封環(seal ring)106，位於周邊接墊區100B上。導電墊104與密封環106係由複數層的金屬層以及複數層的導孔(via)組成，密封環106圍繞該些導電墊104，並包圍元件區100A，任兩相鄰密封環106之間定義有一切割道(scribe line)SL。半導體晶圓100之上表面上101設有層間介電層(ILD)103，且其圍繞導電墊104與密封環106。
接著，參閱第1B圖，在半導體晶圓100之上表面上全面性形成間隔層材料108，間隔層材料可為感光絕緣材料，例如環氧樹脂(epoxy)、阻銲材料(solder mask)等，可由塗佈方式形成。如第1B圖所示，提供具有光罩圖案250之光罩260，設置於間隔層材料108上方，形成對應的間隔層圖案。接著對間隔層材料108進行曝光及顯影製程230，定義間隔層(spacing layer)110圖案。如第1C圖所示，間隔層110形成於周邊接墊區100B上，圍繞元件區100A，若以上視角度觀之，任兩相鄰元件區係由間隔層110所分離。
接著，如第1D圖所示，提供封裝層114與半導體晶 圓100接合，封裝層114例如為玻璃基板或是另一空白矽晶圓。在一實施例中，可藉由間隔層110分開封裝層114與半導體晶圓100，同時形成由間隔層110所圍繞的空腔116(cavity)。在此實施例中，間隔層110係先形成於半導體晶圓100上，然後再藉由黏著層112與封裝層114接合。在另一實施例中，亦可將間隔層110先形成於封裝層114上，然後再藉由黏著層(未繪出)與半導體晶圓100接合，此時，黏著層係介於間隔層110與半導體晶圓100之間。在另一實施例中，間隔層110可先形成於封裝層114上，並直接與半導體晶圓100接合(未繪出)，不需依靠黏著層接合。在另一實施例中，間隔層110亦可先形成於半導體晶圓100上，並直接與封裝層114接合(未繪出)，不需依靠黏著層接合。
上述黏著層可利用網版印刷(screen printing)的方式塗佈於間隔層110上，黏著層的圖案大抵上與間隔層110的圖案相同。
接著，請參閱第1E圖，於半導體晶圓100之下表面102形成導通孔(through hole)118，暴露出導電墊104。導通孔118可用微影、蝕刻或雷射鑽孔方式形成。然後，如第1F圖所示，在半導體晶圓100的下表面及導通孔118之側壁上形成絕緣層120。絕緣層120可以為非光阻的絕緣材料，例如氧化矽、氮化矽或氮氧化矽，可利用熱氧化法、化學氣相沈積法(CVD)或物理氣相沈積法(PVD)，順應性地形成絕緣材料於半導體晶圓的下表面及導通孔118之側壁及底部上，接著，以微影及蝕刻方式除去導通 孔118底部的絕緣材料，形成如第1F圖所示的絕緣層120。
接著，在絕緣層120上形成導線層(conductive trace layer)122，且延伸至導通孔118的底部，以與導電墊104電性連接。可藉由例如是濺鍍(sputtering)、蒸鍍(evaporating)或電鍍(electroplating)的方式，沈積例如是銅、鋁或鎳(nickel；Ni)的導電材料層(未繪出)於絕緣層120上以及導通孔118內，然後再藉由微影及蝕刻方式圖案化導電材料層，以形成上述導線層122。
接著，請參閱第1G圖，沿著切割道SL至少移除一部份之封裝層114，使封裝層114具有一第一寬度w1之凹陷，其可包括由切割刀切割、雷射、濕式蝕刻、乾式蝕刻等方式作移除。在一實施例中，不僅可移除部分的封裝層114，更可進一步移除一部分的間隔層110(未繪出)。在較佳實施例中，寬度w1不大於間隔層110之寬度。
如第1H圖所示，在絕緣層120以及導線層122上塗佈一保護層124，覆蓋導線層122，保護層124包括感光絕緣材料，例如阻銲材料(solder mask)等。接著，以曝光及顯影製程圖案化保護層124，形成開口126，以暴露部份的導線層122。然後，在保護層124的開口126內塗佈焊料，並進行回焊(reflow)步驟，以形成導電凸塊128，導電凸塊128可以是銲球(solder ball)或銲墊(solder paste)。
最後，自半導體晶圓100的下表面102沿著切割道 SL內的線130以一第二寬度w2分割半導體晶圓100，例如使用具有第二寬度w2之切割刀對半導體晶圓100作分割，如此即可形成複數個晶片封裝體。值得注意的是，雖然在第1H圖中顯示為寬度w1大於寬度w2，隨半導體結構及製程設計的需求，亦可使寬度w1小於寬度w2(未繪出)。例如可先對封裝層114進行蝕刻，使封裝層114具有寬度w1之凹陷，接著，再以具有寬度w2之切割刀分割半導體晶圓100，寬度w2可大於或小於寬度w1。或者，可以各自具有不同寬度w1、w2之切割刀先後切割封裝層114及半導體晶圓100。在另一實施例中，亦可隨製程需要以相反順序作分割，例如，先由半導體晶圓背側(遠離封裝層114側)100作分割，隨後再以例如蝕刻、雷射、切割等方式由半導體前側(例如由封裝層114)作分割，以形成複數個晶片封裝體。
請參閱第1I圖，其係顯示本發明一實施例之晶片封裝體之剖面示意圖。半導體基底100例如由包含晶片117的半導體晶圓分割而來，半導體基底100可分為元件區100A及周邊接墊區100B，圍繞元件區100A的區域為周邊接墊區100B。
在半導體基底100的周邊接墊區100B上具有複數個導電墊104以及密封環106，導電墊104例如為接合墊(bonding pad)，可透過金屬連線(未繪出)連接至晶片117內部，密封環106位於最外側，可以防止半導體晶圓於切割製程中產生的裂縫延伸至晶片117內，密封環106並未與晶片內部產生電性連接。
依據上述之實施例，經由半導體晶圓100所形成之晶片封裝體中，具有一由保護層124、半導體基底100、間隔層110及封裝層114所構成之一側表面，此側表面在位於封裝層114之處具有凹陷部132，以上視圖觀之，凹陷部係圍繞著封裝層。在另一實施例中，此凹陷部132更包含延伸至間隔層110(未繪出)。或者，在一其他實施例中，此凹陷部132之寬度小於該封裝層114厚度且深度(depth)超過該周邊接墊區100B(未繪出)。
接著，提供本發明之另一實施例。首先，重複第1A至1F圖之步驟，形成如第1F圖之半導體晶圓結構，其包括複數個元件區100A及複數個圍繞元件區100A之周邊接墊區100B，導電墊104及密封環106上位於周邊接墊區100B上，並設置於覆蓋在半導體晶圓100上表面101上之層間介電層103中，導電墊104由導通孔118所暴露，且任兩相鄰該周邊接墊區100B之間包括一切割道SL。絕緣層120形成於半導體晶圓100之下表面102上及導通孔118之側壁上，導線層122位於絕緣層120上且延伸至導通孔118底部與導電墊104電性連接。
接著，參閱第2A圖，在絕緣層120以及導線層122上塗佈一例如是阻焊膜(solder mask)的保護層124，覆蓋導線層122。接著，以曝光及顯影製程圖案化保護層124，暴露部份的導線層122開口126，並同時沿著切割道SL 在 保護層124形成具有寬度w3之凹陷部234。然後，在保護層124的開口126內塗佈焊料，並進行回焊(reflow)步驟，以形成導電凸塊128，導電凸塊128可以是銲球 (solder ball)或銲墊(solder paste)。
參閱第2B圖，自半導體晶圓200的下表面102沿著切割道SL內的線130以一寬度w2分割半導體晶圓200，例如使用具有寬度w2之切割刀對半導體晶圓200作分割，如此即可形成複數個晶片封裝體。如此，經由半導體晶圓200分割所得到之晶片封裝體200中，具有一由保護層124、半導體基底200、間隔層110及封裝層114所構成之一側表面，此側表面在位於保護層124之處具有凹陷部234。
或者，依據本發明之另一實施例，亦可先形成如第1G圖之半導體晶圓300，封裝層114具有寬度w1之凹陷部332。接著，如第3A圖所示，以曝光及顯影步驟圖案化保護層124，同時沿著切割道SL在保護層124形成凹陷部334及暴露部份的導線層122開口126，凹陷部334具有寬度w3。值得注意的是，雖然第3A圖顯示寬度w1大於w3，然而隨半導體結構及製程設計的需求，亦可使寬度w1小於或等於寬度w3。然後，在保護層124的開口126內塗佈焊料，並進行回焊(reflow)步驟，以形成導電凸塊128。
參閱第3B圖，自半導體晶圓300的下表面102沿著切割道SL內的線分割半導體晶圓100。如此，經由半導體晶圓300分割所形成之晶片封裝體中，具有一由保護層124、半導體基底300、間隔層110及封裝層114所構成之一側表面，此側表面在位於封裝層114處及在保護層124處各自具有凹陷部332及334，位於封裝層114之 凹陷部332可與位於保護層124之凹陷部334可隨寬度w1及w3之相互關係具有相同或不同之凹陷深度。例如，第3B圖顯示為寬度w1與寬度w3相同時所形成之晶片封裝體。
或者，依據本發明又一實施例，參閱第4A圖，可在形成如第1A圖之結構後，提供具有光罩圖案450之光罩460，設置於間隔層材料408上方，形成對應的間隔層圖案。接著，對間隔層材料408進行曝光及顯影製程430，定義間隔層(spacing layer)410圖案。如第4B圖所示，間隔層410形成於周邊接墊區100B上，圍繞元件區100A，以上視角度觀之，任兩相鄰元件區係由間隔層410互相分離，形成不連續的間隔層圖案，並且密封環106位於間隔層410的範圍內。值得注意的是，此實施例可與本發明任一前述實施例結合。因此，由此實施例所形成之晶片封裝體中，具有一由保護層124、半導體基底400、間隔層410及封裝層114所構成之一側表面，此側表面除了具有因移除部分的封裝層或保護層所形成之凹陷部，亦具有位於該間隔層之另一凹陷部。例如，將此實施例結合至第1A至1I圖所述之實施例中，可形成如第4C圖所示之晶片封裝體，其具有由保護層124、半導體基底400、間隔層410及封裝層114所構成之一側表面，且該側表面在位於封裝層114及位於間隔層410之處各自具有凹陷部432、436，且具有不同之凹陷深度。
在其他實施例中，可以例如蝕刻方式移除部分的半導體基底，以使所形成之晶片封裝體在位於半導體基底 之處也具有凹陷部。
在本發明實施例中，在進行半導體晶圓的分割之前，可由半導體晶圓前側作部分移除，例如移除部分之封裝層，或可由半導體晶圓背側作部分移除，例如移除部分保護層，且其先後順序可作替換。因此，晶片封裝體之側表面所具有的凹陷部可任意形成在保護層、半導體基底、間隔層或封裝層之間，或同時形成兩個以上的凹陷部，且其可具有相同或不同凹陷深度。
在一實施例中，上述晶片封裝體可應用於影像感測元件，例如互補式金氧半導體元件(CMOS)或電荷耦合元件(charge-couple device；CCD)，此外如微機電元件等亦不在此限。
上述導電墊及密封環較佳可以由銅(copper；Cu)、鋁(aluminum；Al)或其它合適的金屬材料所製成。在封裝層與半導體基底之間可設置間隔層，使半導體基底與封裝層之間形成空腔，空腔被間隔層所圍繞。此外，在半導體基底的元件區上還可以形成微透鏡陣列(micro lens array)，以利於影像感測元件接收光線。
在一實施例中，封裝層可以是透明基底，例如玻璃、石英(quartz)、蛋白石(opal)、塑膠或其它任何可供光線進出的透明基板。值得一提的是，也可以選擇性地形成濾光片(filter)及/或抗反射層(anti-reflective layer)於封裝層上。在非感光元件晶片的實施例中，封裝層則可以是半導體材料層，例如矽覆蓋層。
在另一實施例中，半導體基底與封裝層之間也可以 完全填滿間隔層，而不形成空腔。
依據本發明之實施例，可在晶片封裝體之側表面形成至少一凹陷部，此至少一凹陷部可任意形成在各膜層之界面間，藉此可降低晶片封裝體各膜層之間因為熱膨脹係數不同所產生的應力，同時亦可使應力由晶片封裝體之側表面兩側消散，避免晶片封裝體產生脫層現象。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400‧‧‧半導體晶圓
100A‧‧‧元件區
100B‧‧‧周邊接墊區
101‧‧‧半導體晶圓上表面
102‧‧‧半導體晶圓下表面
103‧‧‧層間介電層
104‧‧‧導電墊
106‧‧‧密封環
108、408‧‧‧間隔層材料
110、410‧‧‧間隔層
112‧‧‧黏著層
114‧‧‧封裝層
116‧‧‧空腔
117‧‧‧晶片
118‧‧‧導通孔
120‧‧‧絕緣層
122‧‧‧導線層
124‧‧‧保護層
126‧‧‧開口
128‧‧‧導電凸塊
130‧‧‧切割線
230、430‧‧‧圖案化製程
132、234、332、334、432、436‧‧‧凹陷部
第1A~1I圖係顯示本發明一實施例，形成晶片封裝體之一系列剖面圖。
第2A~2B圖係顯示本發明另一實施例，形成晶片封裝體之一系列剖面圖。
第3A~3B圖係顯示本發明又一實施例，形成晶片封裝體之一系列剖面圖。
第4A~4C圖係顯示本發明又另一實施例，形成晶片封裝體之一系列剖面圖。
100‧‧‧半導體晶圓
100A‧‧‧元件區
100B‧‧‧周邊接墊區
101‧‧‧半導體晶圓上表面
102‧‧‧半導體晶圓下表面
103‧‧‧層間介電層
104‧‧‧導電墊
106‧‧‧密封環
110‧‧‧間隔層
112‧‧‧黏著層
114‧‧‧封裝層
116‧‧‧空腔
117‧‧‧晶片
118‧‧‧導通孔
120‧‧‧絕緣層
122‧‧‧導線層
124‧‧‧保護層
128‧‧‧導電凸塊
132‧‧‧凹陷部

Claims (21)

  1. 一種晶片封裝體，包括：一半導體基底，具有包括一元件區及一周邊接墊區圍繞該元件區，且該周邊接墊區上具有一導電墊以及一導通孔暴露出該導電墊；一保護層，覆蓋該半導體基底之下表面及該導通孔；一封裝層，設於該半導體基底之上表面上；以及一間隔層，設於該封裝層及該半導體基底之間；其中該晶片封裝體具有一由該半導體基底、該保護層、該封裝層及該間隔層所構成之側表面，且該側表面包括一位於該封裝層的凹陷部，且該封裝層具有一足部位於該凹陷部下方，其中該足部的一側壁與該半導體基底的一側壁齊平。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中位於該封裝層之凹陷部之凹陷深度不超過該周邊接墊區。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一位於該保護層之凹陷部。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中更包括一個以上擇自位於該間隔層或該保護層之凹陷部。
  5. 如申請專利範圍第4項所述之晶片封裝體，其中位於該封裝層的該凹陷部與該一個以上之凹陷部具有不同之凹陷深度。
  6. 如申請專利範圍第4項所述之晶片封裝體，其中位於該封裝層的該凹陷部與該一個以上之凹陷部具有相同之凹陷深度。
  7. 如申請專利範圍第1項所述之晶片封裝體，更包括：一絕緣層，設於該導通孔之側壁及該半導體基底之下表面上；一導線層，設於該絕緣層及該保護層之間，且延伸至該導通孔之底部，與該些導電墊電性連接；及一導電凸塊，設於該保護層中，與該導線層電性連接，且具有至少一部份暴露於保護層外。
  8. 如申請專利範圍第1項所述之晶片封裝體，更包括一空腔形成於該封裝層與該半導體基底之該元件區之間，且該空腔被該間隔層所圍繞。
  9. 一種晶片封裝體之製造方法，包括：提供一半導體晶圓，其包括：複數個元件區及複數個周邊接墊區圍繞該些元件區，其中每一周邊接墊區上具有一導電墊及一導通孔暴露出該導電墊，且任兩相鄰該周邊接墊區之間包括一切割道；一封裝層，藉由一間隔層與該半導體晶圓之上表面接合；一保護層，覆蓋該半導體晶圓之下表面及該導通孔；沿著該切割道至少移除一部份之該封裝層，使該封裝層具有一第一寬度之凹陷；以及沿著該切割道以一第二寬度分割該半導體晶圓，形成複數個晶片封裝體，其中該第一寬度大於該第二寬度，以使該封裝層具有一凹陷部與一足部位於該凹陷部 下方，其中該足部的一側壁與該半導體晶圓的一側壁齊平。
  10. 如申請專利範圍第9項所述之晶片封裝體之製造方法，其中沿著該切割道至少移除一部份之該封裝層包括以切割刀、雷射、濕式蝕刻或乾式蝕刻移除。
  11. 如申請專利範圍第9項所述之晶片封裝體之製造方法，其中該半導體晶圓更包括：一絕緣層於該導通孔之側壁及該半導體晶圓之下表面上；及一導線層於該絕緣層及該保護層之間，其延伸至該導通孔之底部，與該導電墊電性連接。
  12. 如申請專利範圍第11項所述之晶片封裝體之製造方法，更包括在該保護層中形成一開口，暴露出部分的導線層，及在該開口中形成一導電凸塊，與該導線層電性連接。
  13. 一種晶片封裝體之製造方法，包括：提供一半導體晶圓，其包括：複數個元件區及複數個周邊接墊區圍繞該些元件區，其中每一周邊接墊區上具有一導電墊及一導通孔暴露出該導電墊，且任兩相鄰該周邊接墊區之間包括一切割道；一封裝層，藉由一間隔層與該半導體晶圓之上表面接合；以及一保護層，覆蓋該半導體晶圓之下表面及該導通孔； 至少移除一部份該之封裝層，使該封裝層具有一第三寬度之凹陷；去除部分位於該切割道之該保護層，以形成一具有第一寬度之凹陷，以及沿著該切割道以第二寬度分割該半導體晶圓，形成複數個晶片封裝體。
  14. 如申請專利範圍第13項所述之晶片封裝體之製造方法，其中該保護層包括感光絕緣材料。
  15. 如申請專利範圍第13項所述之晶片封裝體之製造方法，其中在由保護層中形成該具有第一寬度之凹陷之步驟包括曝光及顯影製程。
  16. 如申請專利範圍第13項所述之晶片封裝體之製造方法，其中至少移除一部份之該封裝層包括以切割刀、雷射、濕式蝕刻或乾式蝕刻移除。
  17. 如申請專利範圍第13項所述之晶片封裝體之製造方法，其中該第一寬度不同於該第三寬度。
  18. 如申請專利範圍第13項所述之晶片封裝體之製造方法，其中該第一寬度等於該第三寬度。
  19. 如申請專利範圍第14項所述之晶片封裝體之製造方法，該半導體晶圓更包括：一絕緣層，設於該導通孔之側壁及該半導體晶圓之下表面上；及一導線層，設於該絕緣層及該保護層之間，且延伸至該導通孔之底部，與該導電墊電性連接。
  20. 如申請專利範圍第19項所述之晶片封裝體之製 造方法，更包括在該保護層中形成一開口，暴露出部分的導線層，及在該開口中形成一導電凸塊，其與該導線層電性連接。
  21. 如申請專利範圍第20項所述之晶片封裝體之製造方法，其中該具有第一寬度之凹陷係與該開口同時形成。
TW100125751A 2011-07-20 2011-07-20 晶片封裝體及其製造方法 TWI505413B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100125751A TWI505413B (zh) 2011-07-20 2011-07-20 晶片封裝體及其製造方法
CN201110268077.3A CN102891117B (zh) 2011-07-20 2011-09-06 晶片封装体及其制造方法
US13/554,499 US9142486B2 (en) 2011-07-20 2012-07-20 Chip package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100125751A TWI505413B (zh) 2011-07-20 2011-07-20 晶片封裝體及其製造方法

Publications (2)

Publication Number Publication Date
TW201306188A TW201306188A (zh) 2013-02-01
TWI505413B true TWI505413B (zh) 2015-10-21

Family

ID=47534580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125751A TWI505413B (zh) 2011-07-20 2011-07-20 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9142486B2 (zh)
CN (1) CN102891117B (zh)
TW (1) TWI505413B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US8569856B2 (en) 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
US10490497B2 (en) * 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
JP2016111285A (ja) * 2014-12-10 2016-06-20 株式会社東芝 半導体装置
TWI589016B (zh) * 2015-01-28 2017-06-21 精材科技股份有限公司 感光模組及其製造方法
CN106158887B (zh) * 2015-04-01 2019-05-07 力成科技股份有限公司 封装结构及其制造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN108831863B (zh) * 2018-05-31 2021-02-12 华进半导体封装先导技术研发中心有限公司 芯片封装方法
US10770427B1 (en) * 2019-06-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499746B (en) * 1999-09-13 2002-08-21 Vishay Intertechnology Inc Chip scale surface mount package for semiconductor device and process of fabricating the same
TW201125097A (en) * 2010-01-13 2011-07-16 Xintec Inc Chip package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3426278C2 (de) * 1984-07-17 1987-02-26 Schroff Gmbh, 7541 Straubenhardt Leiterplatte
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US20040166603A1 (en) * 2003-02-25 2004-08-26 Carley L. Richard Micromachined assembly with a multi-layer cap defining a cavity
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
US7468544B2 (en) * 2006-12-07 2008-12-23 Advanced Chip Engineering Technology Inc. Structure and process for WL-CSP with metal cover
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
JP2010177568A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499746B (en) * 1999-09-13 2002-08-21 Vishay Intertechnology Inc Chip scale surface mount package for semiconductor device and process of fabricating the same
TW201125097A (en) * 2010-01-13 2011-07-16 Xintec Inc Chip package

Also Published As

Publication number Publication date
US9142486B2 (en) 2015-09-22
CN102891117B (zh) 2016-06-08
TW201306188A (zh) 2013-02-01
CN102891117A (zh) 2013-01-23
US20130020700A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
TWI505413B (zh) 晶片封裝體及其製造方法
TWI525758B (zh) 晶片封裝體及其製造方法
TWI546910B (zh) 晶片封裝體及其製造方法
TWI464842B (zh) 電子元件封裝體及其製造方法
TWI629759B (zh) 晶片封裝體及其製造方法
TWI441289B (zh) 晶片封裝體
CN102194777B (zh) 晶片封装体及其形成方法
TWI525774B (zh) 晶片封裝體
TWI502705B (zh) 晶片封裝體及其製造方法
TWI473223B (zh) 晶片封裝體及其製造方法
US8581386B2 (en) Chip package
US20100171189A1 (en) Electronic device package and fabrication method thereof
TWI493634B (zh) 晶片封裝體及其形成方法
CN103107157B (zh) 晶片封装体及其形成方法
TWI430415B (zh) 晶片封裝體及其製造方法
TW201535551A (zh) 晶片封裝體及其製造方法
CN106252308A (zh) 晶片封装体与其制备方法
CN102891133B (zh) 晶片封装体及其形成方法