[go: up one dir, main page]

TWI546910B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI546910B
TWI546910B TW100106370A TW100106370A TWI546910B TW I546910 B TWI546910 B TW I546910B TW 100106370 A TW100106370 A TW 100106370A TW 100106370 A TW100106370 A TW 100106370A TW I546910 B TWI546910 B TW I546910B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
chip package
disposed
spacer layer
Prior art date
Application number
TW100106370A
Other languages
English (en)
Other versions
TW201131710A (en
Inventor
黃玉龍
劉滄宇
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201131710A publication Critical patent/TW201131710A/zh
Application granted granted Critical
Publication of TWI546910B publication Critical patent/TWI546910B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/80—Encapsulations or containers for integrated devices, or assemblies of multiple devices, having photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

晶片封裝體及其製造方法
本發明係有關於一種晶片封裝技術，特別有關於一種晶片封裝體及其製造方法。
目前業界針對晶片的封裝已發展出一種晶圓級封裝技術，半導體晶圓通常與玻璃基板接合在一起，並在半導體晶圓與玻璃基板之間設置間隔層。於晶圓級封裝體完成之後，在各晶片之間進行切割步驟，以形成晶片封裝體。
由於半導體基底、間隔層與玻璃基板的膨脹係數不同，若間隔層無法與半導體基底/玻璃基板緊密結合，將影響到封裝體的可靠度，甚至導致半導體基底、間隔層與玻璃基板之間會產生脫層的現象，使得水氣及空氣進入晶片封裝體，導致習知的晶片封裝體發生電性不良。
因此，業界亟需一種晶片封裝體，其可以克服上述問題，以增加晶片封裝體的可靠度。
本發明之實施例係提供一種晶片封裝體，包括：一半導體基底，具有一元件區；一封裝層，設置於該半導體基底之上；一間隔層，設置於該半導體基底與該封裝層之間，且圍繞該元件區；以及一輔助圖案，包含設置於該間隔層的中空圖案、或設置於該間隔層與該元件區之間的實體圖案、或前述之組合。
本發明之實施例更提供一種晶片封裝體的製造方法，包括：提供一封裝層；形成一間隔材料塗膜於該封裝層上；圖案化該間隔材料塗膜，以形成一間隔層及一輔助圖案；提供一半導體晶圓，包含複數個元件區，任兩個相鄰的該元件區之間包括一切割道；將該封裝層接合至該半導體晶圓，其中該間隔層圍繞該半導體晶圓之該元件區，且該輔助圖案包含：設置於該間隔層之中空圖案、該切割道之中空圖案、該間隔層與該元件區之間的實體圖案、或前述之組合；以及，沿著該切割道分割該半導體晶圓，形成複數個晶片封裝體。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下以實施例並配合圖式詳細說明本發明，在圖式或說明書描述中，相似或相同之部分係使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，以簡化或是方便標示。再者，圖式中各元件之部分將以描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
本發明係以一製作影像感測元件封裝體(image sensor package)的實施例作為說明。然而，可以了解的是，在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
本發明之實施例主要係藉由輔助圖案之設置來降低間隔層與封裝層/半導體晶圓間的應力，及/或增加對空腔(cavity)的支撐力。以下將配合第1~14圖對本發明之較佳實施例作詳細說明。
請參閱第1圖，其顯示本發明一實施例之晶片封裝體的剖面示意圖。半導體基底100例如由包含晶片的半導體晶圓分割而來，半導體基底100可分為元件區100A和圍繞元件區100A的周邊接墊區100B。元件區100A中具有半導體元件，例如影像感測器元件或是微機電結構。在本實施例中，元件區100A上形成有微透鏡陣列(micro lens array)117，以利於影像感測元件接收光線，此時元件區100A亦可視為影像感測區。
在半導體基底100的周邊接墊區100B上具有複數個導電墊104以及密封環106，導電墊104例如為接合墊(bonding pad)，可透過金屬連線(未繪出)連接至晶片內部，密封環106位於最外側，可以防止半導體晶圓於切割製程中產生的裂縫延伸至晶片內，密封環106並未與晶片內部產生電性連接。
半導體基底100的背面102具有一導通孔118暴露出導電墊104。一絕緣層120設置於半導體基底的正面101上，且延伸至導通孔118之側壁上。一導線層122設置於絕緣層120上，且延伸至導通孔118的底部與導電墊104電性連接。一保護層124覆蓋導線層122與絕緣層120，保護層124具有一開口126暴露出部分的導線層122。一導電凸塊128設置於保護層124的開口126中與導線層122電性連接。
半導體基底100的正面101與一封裝層114接合，且兩者之間設置有一間隔層110。間隔層110圍繞元件區100A以在半導體基底100與封裝層114之間定義一空腔(cavity) 116。封裝層114可以是透明基底，例如玻璃、石英(quartz)、蛋白石(opal)、塑膠或其它任何可供光線進出的透明基板。也可以選擇性地形成濾光片(filter)及/或抗反射層(anti-reflective layer)於封裝層114上。在非感光元件晶片的實施例中，封裝層114則可以是半導體材料層，例如矽覆蓋層。
在此實施例中，間隔層110係先形成於封裝層114上，然後再藉由黏著層112與半導體基底100接合，因此黏著層112係介於間隔層110與半導體基底100之間。在另一實施例中，亦可將間隔層110先形成於半導體基底100上，然後再藉由黏著層與封裝層114接合，此時，黏著層係介於間隔層110與封裝層114之間。在又一實施例中，亦可完全不使用黏著層，而直接以間隔層110接合半導體晶圓100與封裝層114。
本發明係在封裝層114與半導體基底100之間設計額外的輔助圖案來改善晶片封裝體的可靠度。在一實施例中，輔助圖案為設置於間隔層110中的中空圖案111A，其上視圖如第2圖所示。藉由中空圖案111A的設置可幫助減緩間隔層與基底/封裝層之間的應力，改善晶片封裝體之可靠度。此外，在接合製程中須對封裝體施加壓力，若施壓不足，間隔層與基底/封裝層的界面可能會有孔洞(void)產生，造成封裝體可靠度不佳。而藉由中空圖案的設置減少了間隔層的面積，因此在固定作用力下可得到較大的壓力，使得間隔層材料可以跟基底/封裝層緊密結合，以提高晶片封裝製程的良率，並提升封裝體可靠度。應注意的是，雖然第2圖中所繪示的中空圖案111A為圓形開口，但本發明並非以此為限，反之，本發明所使用之中空圖案可亦為其他形狀，例如半圓形、橢圓形、三角形、正方形、長條形、多邊形、或前述數種形狀之組合。此外，上述之中空圖案亦可以不對稱方式分佈於間隔層中。在一使用黏著層的實施例，可具有至少一部份的黏著層112填入中空圖案111A中。
第3~6圖進一步顯示本發明其他各種實施例之晶片封裝體的上視圖。本發明之輔助圖案亦可是一設置於間隔層100與元件區100A之間的實體圖案。在本發明中所稱之”間隔層”係指圍繞元件區之最外圍的單一連續結構，而”實體圖案”係指間隔層與元件區之間之實心(solid)或非實心圖案(non-solid)。在第3圖中，實體圖案111B是由複數個分離的柱狀結構所構成。在第4圖中，實體圖案111C為一圍繞元件區100A之連續圖案。在第5圖中，輔助圖案同時包含柱狀結構所構成實體圖案111B與圍繞元件區100A的連續圖案111C。在第6圖中，輔助圖案111D為一具有中空結構1111之連續圖案。上述實體圖案與間隔層可為相同材料。
藉由上述各種實體圖案的設置可提供封裝層額外的支撐力，進而達成大尺寸(>7x7mm)晶片之晶圓級封裝。此外，在半導體晶圓薄化時，實體圖案亦可提供額外的支撐力，藉此可減少半導體基板的厚度。再者，元件區旁的實體圖案亦可作為遮光層，降低元件區中影像感測元件的雜訊。
應注意的是，雖然第3圖中所繪示的實體圖案111B為圓形的柱狀結構，但本發明並非以此為限，反之，本發明所使用之實體圖案可亦為其他形狀，例如半圓形、橢圓形、三角形、正方形、長條形、多邊形、或前述數種形狀之組合。此外，元件區可能並非位於空腔的正中央(如第3所示)，而上述之實體圖案亦可以不對稱方式分佈於元件區的周圍。例如，在第3圖中，實體圖案111B在較寬的區域(元件區110A右側)具有較大的圖案密度，而在較窄的區域(元件區110A左側)具有較小的圖案密度。
第7圖顯示本發明晶片封裝體的另一實施例，其輔助圖案同時包含設置於間隔層110的中空圖案111A與設置於間隔層110與元件區100A之間的實體圖案111B。
根據本發明又一實施例，輔助圖案亦可設置於切割道中，但此時輔助圖案經過切割後並未顯示於分離後的晶片封裝體中，因此該實施例將合併於以下的製造方法中進行說明。
請參見第8圖，依照本發明實施例之製造方法，首先提供一封裝層114，並在封裝層114上形成一間隔材料塗膜108。封裝層114例如為玻璃基板或是另一空白矽晶圓。間隔材料塗膜108可為感光絕緣材料，例如環氧樹脂(epoxy)、阻銲材料(solder mask)等，可由各種塗佈方式形成。
請參見第9圖，將間隔材料塗膜108圖案化以形成一間隔層110及一輔助圖案。此圖案化步驟可包括曝光及顯影製程。雖然此處的輔助圖案是以第2圖的中空圖案111A為例進行說明，但熟習此技術人士當可理解其他類型的輔助圖案亦可以同樣的方式形成。
之後，如第10圖所示，將上述具有輔助圖案與間隔層的封裝層114與一半導體晶圓100接合，並藉由間隔層110分隔封裝層114與半導體晶圓100，同時形成由間隔層110所圍繞的間隙116(cavity)。如前文所述，在此實施例中，間隔層110係先形成於封裝層114上，然後再藉由黏著層112與半導體基底100接合。在其他實施例中，亦可將間隔層110先形成於半導體基底100上，然後再藉由黏著層與封裝層114接合，或完全不使用黏著層。上述黏著層可利用網版印刷(screen printing)的方式塗佈於間隔層110上，黏著層的圖案大抵上與間隔層110的圖案相同。
半導體晶圓100包含複數個晶片，一般為矽晶圓，具有一正面101及一背面102。半導體晶圓100定義有一元件區100A以及一周邊接墊區100B圍繞元件區100A。元件區100A中具有半導體元件，例如影像感測器元件或是微機電結構。在本實施例中，元件區100A上形成有微透鏡陣列(micro lens array)117，以利於影像感測元件接收光線，此時元件區100A亦可視為影像感測區。
半導體晶圓100上更具有複數個導電墊(conductive pad)104及密封環(seal ring)106，位於周邊接墊區100B上。導電墊104與密封環106係由複數層的金屬層以及複數層的導孔(via)組成，形成於金屬層間介電層(IMD)103中。密封環106圍繞該些導電墊104，並包圍元件區100A，任兩相鄰密封環106之間定義一切割道(scribe line) SL。
接著，請參閱第11圖，於半導體晶圓100之背面102形成導通孔(through hole)118，暴露出導電墊104。在形成導通孔之前亦可先用研磨、蝕刻等方式將晶圓背面薄化(thinning)。導通孔118可用微影、蝕刻或雷射鑽孔方式形成。然後在半導體晶圓100的背面及導通孔118之側壁上形成絕緣層120。絕緣層120可以為非光阻的絕緣材料，例如氧化矽、氮化矽或氮氧化矽，可利用熱氧化法、化學氣相沈積法(CVD)或物理氣相沈積法(PVD)，順應性地形成絕緣材料於半導體晶圓的背面及導通孔118之側壁及底部上，接著，以微影及蝕刻方式除去導通孔118底部的絕緣材料，形成如圖中所示的絕緣層120。
接著，在絕緣層120上形成導線層(conductive trace layer)122，且延伸至導通孔118的底部，以與導電墊104電性連接。可藉由例如是濺鍍(sputtering)、蒸鍍(evaporating)或電鍍(electroplating)的方式，沈積例如是銅、鋁或鎳(nickel;Ni)的導電材料層於絕緣層120上以及導通孔118內，然後再藉由微影及蝕刻方式圖案化導電材料層，以形成上述導線層122。
如第12圖所示，在絕緣層120以及導線層122上塗佈一例如是阻焊膜(solder mask)的保護層124，覆蓋導線層122，接著，圖案化保護層124，形成開口126，以暴露部份的導線層122。然後，在保護層124的開口126內塗佈焊料，並進行回焊(reflow)步驟，以形成導電凸塊128，導電凸塊128可以是銲球(solder ball)或銲墊(solder paste)。
然後，以切割刀(未繪出)沿著切割道SL將半導體晶圓100分割，即可形成複數個如第1圖所示之晶片封裝體。
第13圖顯示本發明將輔助圖案設置於切割道的實施例。依照本發明，在第9圖的圖案化製程中，亦可將中空圖案111E形成在對應於切割道SL的位置，所得之封裝層與半導體晶圓100接合後，即可得到如圖中所示的結構。第14圖顯示該實施例的上視圖，其中中空圖案111E具有數個圓形開口，但亦可為其他形狀例如長條形開口。位於切割道SL的中空圖案111E可降低接合製程中達成緊密壓合所需的作用力，並可提供空間讓多餘的間隔材料流入(如果有的話)，並於切割製程中完全去除。
此外，在其他多個實施例中，實體圖案還可有多種變化結構。第15圖至第18圖繪示本發明多個實施例之具有不同實體圖案的晶片封裝體的示意圖。在第15圖中，一實體圖案111F包括一條狀圖案，該條狀圖案橫跨一由間隔層110所圍繞出的區域100C。元件區100A位於實體圖案111F的一側。在第16圖中，一實體圖案111G包括二個橫跨區域100C的條狀圖案B，且二個條狀圖案B可彼此平行或是不平行。在本實施例中，元件區100A位於二個條狀圖案B之間。在其他實施例中，元件區可位於二個條狀圖案B的同一側。在第17圖中，一實體圖案111H包括三個條狀圖案B1、B2、B3，其中條狀圖案B1橫跨區域100C，條狀圖案B2、B3的一端連接條狀圖案B1，且條狀圖案B2、B3的另一端連接間隔層110。條狀圖案B2、B3位於條狀圖案B1的相對兩側。在第18圖中，一實體圖案111I包括多個柱狀結構P，柱狀結構P沿著一條線(例如第18圖所繪示的虛線)排列，該條線橫跨一由間隔層110所圍繞出的區域100C。
由以上說明可知，本發明之實施例藉由輔助圖案之設計至少可達成以下優點：
1.藉由中空圖案的設置可幫助減緩間隔層與基底/封裝層之間的應力，改善晶片封裝體之可靠度。
2.藉由實體圖案的設置可提供額外的支撐力，進而達成大尺寸晶片之晶圓級封裝並降低晶圓厚度。
3.元件區與間隔層之間的實體圖案可作為遮光層，降低影像感測元件的雜訊。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體基底
100A‧‧‧元件區
100B‧‧‧周邊接墊區
100C‧‧‧區域
SL‧‧‧切割道
101‧‧‧正面
102‧‧‧背面
103‧‧‧金屬層間介電層
104‧‧‧導電墊
106‧‧‧密封環
108‧‧‧間隔材料塗膜
110‧‧‧間隔層
111A、111E‧‧‧中空圖案
111B、111C、111D、111F、111G、111H、111I‧‧‧實 體圖案
1111‧‧‧中空結構
112‧‧‧黏著層
114‧‧‧封裝層
116‧‧‧空腔
117‧‧‧微透鏡陣列
118‧‧‧導通孔
120‧‧‧絕緣層
122‧‧‧導線層
124‧‧‧保護層
126‧‧‧保護層開口
128‧‧‧導電凸塊
SL‧‧‧切割道
B、B1、B2、B3‧‧‧條狀圖案
P‧‧‧柱狀結構
第1~7圖顯示本發明數種實施例之晶片封裝體。
第8~12圖為一系列剖面圖，用以說明本發明實施例的製作晶片封裝體的流程。
第13~14圖顯示本發明另一實施例之晶片封裝體。
第15~18圖顯示本發明多個實施例之具有不同實體圖案的晶片封裝體的示意圖。
100．．．半導體基底
100A．．．元件區
100B．．．周邊接墊區
101．．．正面
102．．．背面
103．．．金屬層間介電層
104．．．導電墊
106．．．密封環
110．．．間隔層
111A．．．中空圖案
112．．．黏著層
114．．．封裝層
116．．．空腔
117．．．微透鏡陣列
118．．．導通孔
120．．．絕緣層
122．．．導線層
124．．．保護層
126．．．保護層開口
128．．．導電凸塊

Claims (20)

  1. 一種晶片封裝體，包括：一半導體基底，具有一元件區；一封裝層，設置於該半導體基底之上；一間隔層，設置於該半導體基底與該封裝層之間，且圍繞該元件區；以及一輔助圖案，包含設置於該間隔層的中空圖案、或設置於該間隔層與該元件區之間的實體圖案、或前述之組合。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該中空圖案包含圓形、半圓形、橢圓形、三角形、正方形、長條形、多邊形、或前述之組合。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該實體圖案包含圓形、半圓形、橢圓形、三角形、正方形、長條形、多邊形、或前述之組合。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該實體圖案包含複數個分離的柱狀結構、一圍繞該元件區之連續圖案、或是一具有中空結構之連續圖案。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該實體圖案在該元件區周圍具有不對稱之圖案密度。
  6. 如申請專利範圍第1項所述之晶片封裝體，更包括一黏著層設置於該間隔層與該半導體基底之間，或設置於該間隔層與該封裝層之間，且該黏著層至少一部分填入該中空圖案。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層與該輔助圖案為相同材料。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該半導體基底更包括：一周邊接墊區圍繞該元件區；以及複數個導電墊，設置於該周邊接墊區上。
  9. 如申請專利範圍第8項所述之晶片封裝體，更包括：一導通孔，設置於該半導體基底的一表面上，暴露出該導電墊；一絕緣層，設置於該半導體基底的該表面上，且延伸至該導通孔之側壁上；一導線層，設置於該絕緣層上，且延伸至該導通孔的底部與該導電墊電性連接；一保護層，覆蓋該導線層與該絕緣層，具有一開口露出該導線層；以及一導電凸塊，設置於該保護層的該開口中，與該導線層電性連接。
  10. 如申請專利範圍第1項所述之晶片封裝體，其中該實體圖案包括至少一條狀圖案，該條狀圖案橫跨一由該間隔層所圍繞出的區域。
  11. 如申請專利範圍第1項所述之晶片封裝體，其中該實體圖案包括多個柱狀結構，該些柱狀結構沿著一條橫跨一由該間隔層所圍繞出的區域的線而排列。
  12. 一種晶片封裝體的製造方法，包括：提供一封裝層；形成一間隔材料塗膜於該封裝層上；圖案化該間隔材料塗膜，以形成一間隔層及一輔助圖案；提供一半導體晶圓，包含複數個元件區，任兩個相鄰的該元件區之間包括一切割道；將該封裝層接合至該半導體晶圓，其中該間隔層圍繞該半導體晶圓之該元件區，且該輔助圖案包含：設置於該間隔層之中空圖案、該切割道之中空圖案、該間隔層與該元件區之間的實體圖案、或前述之組合；以及沿著該切割道分割該半導體晶圓，形成複數個晶片封裝體。
  13. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該中空圖案包含圓形、三角形、正方形、橢圓形、長條形、多邊形、或前述之組合，該實體圖案包含圓形、三角形、正方形、橢圓形、長條形、多邊形、或前述之組合。
  14. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該實體圖案包含複數個分離的柱狀結構、一圍繞該元件區之連續圖案、或一具有中空結構之連續圖案。
  15. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該實體圖案在該元件區周圍具有不對稱之圖案密度。
  16. 如申請專利範圍第12項所述之晶片封裝體的製造方法，更包括一黏著層設置於該間隔層與該半導體基底之間，或設置於該間隔層與該封裝層之間，且該黏著層至少部分填入該中空圖案。
  17. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該半導體基底更包括：一周邊接墊區圍繞該元件區；以及複數個導電墊，設置於該周邊接墊區上。
  18. 如申請專利範圍第12項所述之晶片封裝體的製造方法，更包括：一導通孔，設置於該半導體基底的一表面上，暴露出該導電墊；一絕緣層，設置於該半導體基底的該表面上，且延伸至該導通孔之側壁上；一導線層，設置於該絕緣層上，且延伸至該導通孔的底部與該導電墊電性連接；一保護層，覆蓋該導線層與該絕緣層，具有一開口露出該導線層；以及一導電凸塊，設置於該保護層的該開口中與該導線層電性連接。
  19. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該實體圖案包括至少一條狀圖案，該條狀圖案橫跨一由該間隔層所圍繞出的區域。
  20. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該實體圖案包括多個柱狀結構，該些柱狀結構沿著一條橫跨一由該間隔層所圍繞出的區域的線而排列。
TW100106370A 2010-02-26 2011-02-25 晶片封裝體及其製造方法 TWI546910B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US30885510P 2010-02-26 2010-02-26

Publications (2)

Publication Number Publication Date
TW201131710A TW201131710A (en) 2011-09-16
TWI546910B true TWI546910B (zh) 2016-08-21

Family

ID=44504850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106370A TWI546910B (zh) 2010-02-26 2011-02-25 晶片封裝體及其製造方法

Country Status (5)

Country Link
US (2) US8890268B2 (zh)
JP (2) JP2013520808A (zh)
CN (1) CN102782862B (zh)
TW (1) TWI546910B (zh)
WO (1) WO2011103813A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
JP5450295B2 (ja) * 2010-07-05 2014-03-26 オリンパス株式会社 撮像装置および撮像装置の製造方法
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8748926B2 (en) * 2011-12-19 2014-06-10 Xintec Inc. Chip package with multiple spacers and method for forming the same
US20130221469A1 (en) * 2012-02-29 2013-08-29 Dongbu Hitek Co., Ltd. Semiconductor package and method of fabricating the same
TW201340699A (zh) * 2012-03-22 2013-10-01 Global Microptics Co Ltd 光學鏡頭模組及其製程
JP5988020B2 (ja) * 2012-03-26 2016-09-07 日本電気株式会社 固体撮像素子及びその製造方法
US9153707B2 (en) * 2012-06-11 2015-10-06 Xintec Inc. Chip package and method for forming the same
TWI523208B (zh) * 2013-01-10 2016-02-21 精材科技股份有限公司 影像感測晶片封裝體及其製作方法
TWI484607B (zh) * 2013-01-11 2015-05-11 Xintec Inc 封裝結構及其製作方法
CN103943602B (zh) * 2013-01-21 2017-09-12 超威半导体(上海)有限公司 芯片叠层结构及其制造方法
JP6194624B2 (ja) * 2013-04-25 2017-09-13 ミツミ電機株式会社 物理量検出素子及び物理量検出装置
TWI662670B (zh) * 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
US9379072B2 (en) * 2013-11-27 2016-06-28 Xintec Inc. Chip package and method for forming the same
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
TWI593069B (zh) 2014-10-07 2017-07-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI603447B (zh) * 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
KR20160090972A (ko) * 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
CN105870138A (zh) * 2015-02-05 2016-08-17 精材科技股份有限公司 晶片封装体及其制造方法
US9543347B2 (en) * 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9704827B2 (en) 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
CN105185751B (zh) * 2015-08-18 2018-08-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
US10418296B2 (en) 2015-08-18 2019-09-17 China Wafer Level Csp Co., Ltd. Semiconductor chip package structure and packaging method therefor
WO2017036381A1 (zh) * 2015-09-02 2017-03-09 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105244339B (zh) * 2015-10-10 2018-02-16 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
CN105226036B (zh) * 2015-10-10 2018-09-28 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
US20190067352A1 (en) * 2015-10-29 2019-02-28 China Wafer Level Csp Co., Ltd. Photosensitive chip packaging structure and packaging method thereof
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
US10629468B2 (en) * 2016-02-11 2020-04-21 Skyworks Solutions, Inc. Device packaging using a recyclable carrier substrate
CN105977269B (zh) * 2016-05-06 2018-11-20 宁波芯健半导体有限公司 低成本高性能影像芯片的封装结构及其封装方法
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
US11368137B2 (en) 2018-12-28 2022-06-21 Skyworks Solutions, Inc. Acoustic wave device with transverse mode suppression
US12136910B2 (en) 2019-06-07 2024-11-05 Skyworks Solutions, Inc. Acoustic wave resonator with patterned conductive layer for transverse mode suppression
US11606078B2 (en) 2019-07-18 2023-03-14 Skyworks Solutions, Inc. Acoustic wave resonator with rotated and tilted interdigital transducer electrode
US11581870B2 (en) 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS
US11936367B2 (en) 2019-10-31 2024-03-19 Skyworks Solutions, Inc. Acoustic wave device with velocity reduction cover
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ
KR20220001292A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
WO2022061721A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 芯片及其制作方法、电子设备
CN113035966B (zh) * 2021-03-11 2023-08-01 业成科技（成都）有限公司 光感应结构及其制备方法、太阳能电池与电子设备
US20240204030A1 (en) * 2021-05-13 2024-06-20 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
TWI837882B (zh) * 2022-01-14 2024-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI850094B (zh) * 2023-09-01 2024-07-21 世界先進積體電路股份有限公司 微機電封裝及其製造方法
CN118660473A (zh) * 2024-08-21 2024-09-17 江苏汇显显示技术有限公司 太阳能电池组件及其制备方法和太阳能电池

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110886B2 (ja) * 1992-08-19 2000-11-20 オリンパス光学工業株式会社 固体撮像装置
JP3880278B2 (ja) 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
US6784409B2 (en) * 2000-03-28 2004-08-31 Canon Kabushiki Kaisha Electronic device with encapsulant of photo-set resin and production process of same
EP1495491B1 (de) * 2002-04-15 2020-12-16 Schott AG Verfahren zum verbinden von substraten und verbundelement
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP3830495B2 (ja) * 2004-05-10 2006-10-04 シャープ株式会社 半導体装置、半導体装置の製造方法及び光学装置用モジュール
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
JP2006228837A (ja) 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
TWI261931B (en) * 2005-03-18 2006-09-11 Advanced Semiconductor Eng Package of image sensor device and formation thereof
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
KR100794660B1 (ko) * 2006-07-14 2008-01-14 삼성전자주식회사 이미지 센서 패키지 및 그 제조 방법
US20080083980A1 (en) * 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP4378394B2 (ja) * 2007-05-31 2009-12-02 シャープ株式会社 半導体装置およびそれを備えた光学装置用モジュール
JP5123575B2 (ja) 2007-06-14 2013-01-23 株式会社フジクラ 配線基板及びその製造方法
US7595220B2 (en) 2007-06-29 2009-09-29 Visera Technologies Company Limited Image sensor package and fabrication method thereof
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
US20090026562A1 (en) * 2007-07-26 2009-01-29 Visera Technologies Company Limited Package structure for optoelectronic device
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
US7829966B2 (en) * 2007-11-23 2010-11-09 Visera Technologies Company Limited Electronic assembly for image sensor device
JP4942671B2 (ja) 2008-01-24 2012-05-30 株式会社フジクラ 半導体装置およびその製造方法
TWI464835B (zh) 2008-04-04 2014-12-11 Fujikura Ltd 半導體封裝體及其製造方法
JP5078725B2 (ja) * 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US7598580B1 (en) * 2008-05-15 2009-10-06 Kingpak Technology Inc. Image sensor module package structure with supporting element
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TWI502705B (zh) * 2009-08-19 2015-10-01 Xintec Inc 晶片封裝體及其製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
US8564123B2 (en) * 2010-01-21 2013-10-22 Ching-Yu Ni Chip package and fabrication method thereof
JP2012059881A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 撮像素子、撮像モジュール及び撮像素子の製造方法
US8071429B1 (en) * 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP

Also Published As

Publication number Publication date
WO2011103813A1 (en) 2011-09-01
US8890268B2 (en) 2014-11-18
US20140065769A1 (en) 2014-03-06
US20110210413A1 (en) 2011-09-01
JP2015133520A (ja) 2015-07-23
CN102782862B (zh) 2015-08-26
JP6110889B2 (ja) 2017-04-05
CN102782862A (zh) 2012-11-14
TW201131710A (en) 2011-09-16
US8741683B2 (en) 2014-06-03
JP2013520808A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
TWI546910B (zh) 晶片封裝體及其製造方法
TWI525758B (zh) 晶片封裝體及其製造方法
TWI441289B (zh) 晶片封裝體
TWI464842B (zh) 電子元件封裝體及其製造方法
TWI505413B (zh) 晶片封裝體及其製造方法
US8581386B2 (en) Chip package
TWI629759B (zh) 晶片封裝體及其製造方法
TWI505428B (zh) 晶片封裝體及其形成方法
TWI525774B (zh) 晶片封裝體
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
CN103107157B (zh) 晶片封装体及其形成方法
CN102891133B (zh) 晶片封装体及其形成方法