[go: up one dir, main page]

KR20160090972A - 이미지 센서 패키지 및 제조 방법 - Google Patents

이미지 센서 패키지 및 제조 방법 Download PDF

Info

Publication number
KR20160090972A
KR20160090972A KR1020150010835A KR20150010835A KR20160090972A KR 20160090972 A KR20160090972 A KR 20160090972A KR 1020150010835 A KR1020150010835 A KR 1020150010835A KR 20150010835 A KR20150010835 A KR 20150010835A KR 20160090972 A KR20160090972 A KR 20160090972A
Authority
KR
South Korea
Prior art keywords
dielectric layer
image sensor
die
terrace
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020150010835A
Other languages
English (en)
Inventor
이승현
김나연
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150010835A priority Critical patent/KR20160090972A/ko
Priority to US14/788,666 priority patent/US9640580B2/en
Priority to CN201510504884.9A priority patent/CN105826334B/zh
Publication of KR20160090972A publication Critical patent/KR20160090972A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H01L27/14636—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H01L27/14683—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

액티브면(active side)와 후면(back side)을 포함하고, 액티브면은 본딩 패드(bonding pad)를 포함하는 다이(die)와, 다이의 두께를 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via)와, 관통 비아부와 다이 부분 사이에 위치하고 다이의 후면을 덮도록 연장된 제1유전층, 제1유전층 상에서 관통 비아부에 전기적으로 연결되고 다이의 상기 후면 상으로 연장된 재배선부(portion of redistribution layer), 및 재배선부를 덮고 다이의 외측 측면을 덮도록 연장된 제2유전층을 포함하는 이미지 센서 패키지를 제시한다.

Description

이미지 센서 패키지 및 제조 방법{IMAGE SENSOR PACKAGE AND FABRICATION METHOD THEREOF}
본 출원은 반도체 소자 패키지 기술에 관한 것으로, 특히 이미지 센서 패키지 및 제조 방법에 관한 것이다.
모바일 폰(mobile phone)이나 자동화 기기 또는 컴퓨터(computer) 기기, 디지털 카메라, 디지털 캠코더 등에서 영상 처리를 위해 이미지 센서 소자(image sensor device)들이 폭넓게 사용되고 있다. 빛에 의해 발생되는 전자를 전기 신호로 출력하는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 채용이 늘어나고 있는 추세이다. 생산 효율(production yield)의 개선을 위해서, 웨이퍼 레벨 패키지(Wafer Level Package) 기술을 적용하여 이미지 센서 패키지를 구현하는 기술이 폭넓게 시도되고 있다. 연결 배선 구조 디자인(design)에 있어 관통실리콘비아(TSV: Through Silicon Via) 개념을 적용하려는 다양한 시도들이 제기되고 있다.
본 출원은 관통실리콘비아(TSV) 구조를 응용한 이미지 센서 패키지를 제시하고자 한다.
또한, 본 출원은 관통실리콘비아(TSV) 구조를 응용한 이미지 센서 패키지 제조 방법을 제시하고자 한다.
본 출원의 일 관점은, 다이 바디(die body) 부분 및 상대적으로 얇은 두께를 가지는 가장자리 테라스(terrace) 부분을 포함하고, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 이미지 센서 소자 영역(image sensor device region)과 본딩 패드(bonding pad)를 포함하는 이미지 센서 다이(die); 상기 테라스 부분을 관통하여 상기 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via); 상기 관통 비아부와 상기 테라스 부분 사이에 위치하고 상기 테라스 부분 및 상기 바디 부분의 상기 후면을 덮도록 연장된 제1유전층; 상기 제1유전층 상에서 상기 관통 비아부에 전기적으로 연결되고 상기 바디 부분의 후면 상으로 연장된 재배선부(portion of redistribution layer); 및 상기 재배선부를 덮고 상기 테라스 부분의 측면을 덮도록 연장된 제2유전층;을 포함하는 이미지 센서 패키지를 제시한다.
본 출원의 일 관점은, 다이 바디(die body) 부분 및 가장자리 부분을 포함하고, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 이미지 센서 소자 영역(image sensor device region)과 본딩 패드(bonding pad)를 포함하는 이미지 센서 다이(die); 상기 가장자리 부분을 관통하여 상기 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via); 상기 관통 비아부와 상기 가장자리 부분 사이에 위치하고 상기 가장자리 부분 및 상기 바디 부분의 상기 후면을 덮도록 연장된 제1유전층; 상기 제1유전층 상에서 상기 관통 비아부에 전기적으로 연결되고 상기 바디 부분의 후면 상으로 연장된 재배선부(portion of redistribution layer); 및 상기 재배선부를 덮고 상기 가장자리 부분의 외측 측면을 덮도록 연장된 제2유전층;을 포함하는 이미지 센서 패키지를 제시한다.
본 출원의 일 관점은, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 본딩 패드(bonding pad)를 포함하는 다이(die); 상기 다이의 두께를 관통하여 상기 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via); 상기 관통 비아부와 상기 다이 부분 사이에 위치하고 상기 다이의 상기 후면을 덮도록 연장된 제1유전층; 상기 제1유전층 상에서 상기 관통 비아부에 전기적으로 연결되고 상기 다이의 상기 후면 상으로 연장된 재배선부(portion of redistribution layer); 및 상기 재배선부를 덮고 상기 다이의 외측 측면을 덮도록 연장된 제2유전층;을 포함하는 이미지 센서 패키지를 제시한다.
본 출원의 일 관점은, 다이 바디(die body) 부분 및 가장자리 부분을 포함하는 이미지 센서 다이(image sensor die)들을 포함하고, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 이미지 센서 소자 영역(image sensor device region)과 본딩 패드(bonding pad)를 포함하는 웨이퍼(wafer)를 제공하는 단계; 상기 후면으로부터 상기 가장자리 부분을 일부 두께 제거하여 상대적으로 얇은 두께의 테라스 부분을 형성하는 단계; 상기 테라스 부분을 관통하여 상기 본딩 패드의 일부 부분을 여는 관통홀 구조를 형성하는 단계; 상기 테라스 부분의 외측 측면이 노출되도록 상기 테라스 부분의 일부 부분을 제거하는 단계; 상기 다이 바디 부분 및 상기 테라스 부분 상에 제1유전층을 형성하는 단계; 상기 제1유전층의 일부를 제거하여 상기 본딩 패드의 일부 부분을 노출시키는 단계; 상기 제1유전층 상에 상기 본딩 패드의 노출된 일부 부분에 연결되는 관통 비아 및 재배선부를 제공하는 도전층을 형성하는 단계; 및 상기 도전층을 덮고 상기 테라스 부분의 외측 측면을 덮도록 연장된 제2유전층을 형성하는 단계;를 포함하는 이미지 센서 패키지 제조 방법을 제시한다.
본 출원의 실시예들에 따르면, 관통실리콘비아(TSV) 구조가 적용된 이미지 센서 패키지를 제시할 수 있다.
도 1은 일 예에 따른 이미지 센서 패키지를 보여주는 단면도이다.
도 2은 일 예에 따른 이미지 센서 패키지의 가장자리 부분의 구조를 보여주는 단면도이다.
도 3은 일 예에 따른 이미지 센서 패키지의 이미지 센서 다이의 가장자리 부분의 구조를 보여주는 사시도이다.
도 4 및 도 5는 일 예에 따른 이미지 센서 패키지를 보여주는 단면도들이다.
도 6 및 도 7은 일 예에 따른 이미지 센서 패키지를 보여주는 단면도들이다.
도 8 및 도 9는 일 예에 따른 이미지 센서 패키지를 보여주는 단면도들이다.
도 10은 일 예에 따른 이미지 센서 패키지를 보여주는 단면도이다.
도 11 내지 도 26은 일 예에 따른 이미지 센서 패키지 제조 방법을 보여주는 도면들이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. "직접적으로 연결"되거나 "직접적으로 접속"되는 경우는 중간에 다른 구성 요소들이 존재하지 않은 것으로 해석될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다.
도 1은 일 예에 따른 이미지 센서 패키지를 보여준다. 도 2는 도 1의 이미지 센서 패키지의 가장자리 부분의 구조를 확대하여 보여준다. 도 3은 도 1의 이미지 센서 다이의 가장자리 부분의 형상 구조를 보여주는 사시도이다.
도 1을 참조하면, 이미지 센서 패키지(10)는 이미지 센서 다이(image sensor die: 100)를 포함하여 이루어질 수 있다. 이미지 센서 다이(100)는 광학적 이미지를 전기적 신호로 전환시키는 소자가 집적된 반도체 기판 부분 또는 반도체 칩(chip)을 의미할 수 있다. 이미지 센서 다이(100)는 CMOS 이미지 센서 회로가 집적된 반도체 칩일 수 있다. 이미지 센서 패키지(10)는 이미지 센서 다이(100)의 크기가 실질적으로 패키지의 크기가 동일하거나 유사한 형태의 패키지, 예컨대, 칩 스케일 패키지(Chip Scale Package) 형태로 구현될 수 있다.
이미지 센서 다이(100)는 액티브면(active side: 101)을 가지고, 액티브면(101)에 반대되는 위치에 위치하는 후면(back side: 103)를 가지며, 액티브면(101)과 후면(103)을 실질적으로 이어주어 측면 외측 방향으로 향하는 표면 부분일 수 있는 외측 측면(lateral side: 131)을 가질 수 있다. 이미지 센서 다이(100)의 액티브면(101) 상에 이미지 센서 소자 영역(image sensor device region: 190)이 구비될 수 있다. 이미지 센서 소자 영역(190)이 위치하는 액티브면(101) 부분은 이미지 센서 다이(100)의 가운데 부분에 위치할 수 있다. 본딩 패드(bonding pad: 210)가 이미지 센서 다이(100)의 가장자리 부분의 액티브면(101) 부분 상에 위치할 수 있다.
이미지 센서 소자 영역(190)은 광학적 이미지가 수광되어 전기적 신호로 전환하는 소자들, 예컨대, CMOS 이미지 소자들(이에 국한되지는 않는다)이 집적된 이미지 센싱 영역(image sensing region)일 수 있다. 이미지 센서 소자 영역(190)이 집적된 액티브면(101)의 일부 영역 외측에는 이미지 센서 소자들의 구동을 위한 주변회로들(도시되지 않음)이 집적된 영역들이 배치될 수 있다. 이미지 센서 소자 영역(190)이 집적된 액티브면(101)의 일부 영역 외측 영역에는 이미지 센서 소자들 또는 주변회로들과의 전기적인 연결을 위한 내측 연결 배선 구조(도시되지 않음)가 예컨대 다층 금속 배선 구조 형태로 구비될 수 있다. 내측 연결 배선 구조를 외부 기기 또는 외부 회로와 연결시키기 위한 연결 배선 구조(interconnection structure)의 일부로 구비되는 내측 접속 부재로서 본딩 패드(210)가 이미지 센서 소자 영역(190) 외곽에 위치할 수 있다.
도 1을 도 2 및 도 3과 함께 참조하면, 이미지 센서 다이(100)는 다이 바디(die body) 부분(110) 및 다이 바디 부분(110)에 대해 가장자리 부분에 위치하는 부분으로 테라스(terrace) 부분(130)을 포함하여 이루어질 수 있다. 다이 바디 부분(110)에 위치하는 액티브면(101) 부분에 이미지 센서 소자 영역(190) 부분이 위치하고, 액티브면(101)의 테라스 부분(130)에 위치하는 다른 일부 부분에 본딩 패드(210)가 위치할 수 있다.
이미지 센서 다이(100)는 다이 바디 부분(110)의 두께(도 3의 T1)에 비해 상대적으로 얇은 두께(도 3의 T2)를 가지는 가장자리 테라스 부분(130)을 포함하여 이루어질 수 있다. 테라스 부분(130)은 다이 바디 부분(110)에 대해 계단진 형상을 가져, 테라스 부분(130)의 후면(103T)의 높이는 다이 바디 부분(110)의 후면(103B)의 높이에 비해 낮은 표면 높이를 가질 수 있다. 테라스 부분(130)과 다이 바디 부분(110)의 사이에는 경사진 측면 부분(도 3의 111)이 위치할 수 있다.
도 1에 제시된 바와 같이, 이미지 센서 다이(100)의 액티브면(101) 상에 광학적 덮개(optical lid)부(500)가 위치하여 액티브면(101)을 실질적으로 덮을 수 있다. 광학적 덮개부(500)는 광학 유리(optical grade glass)나 쿼츠(quartz)같은 실질적으로 투명한 재질로 구비될 수 있다. 광학적 덮개부(500)와 이미지 센서 다이(100)의 액티브면(101) 사이에 댐 형상의 지지부(dam like support structure: 400)가 위치할 수 있다.
도 1 및 도 2에 제시된 바와 같이, 댐 형상의 지지부(400)는 일면이 이미지 센서 다이(100)의 가장자리 부분, 예컨대 테라스 부분(130)에 위치하는 액티브면(101) 일부 부분을 덮고 테라스 부분(130)의 외측 바깥으로 일부 부분이 연장된 형태로 도입될 수 있다. 도 2에 제시된 바와 같이, 댐 형상의 지지부(400)는 테라스 부분(130)의 외측 바깥으로 더 연장되어, 테라스 부분(130)의 외측 측면(131)의 밑단 부분이 댐 형상의 지지부(400)의 상면 일부 부분에 직접적으로 접촉하고, 외측 측면(131) 외측으로 댐 형상의 지지부(400)의 상면 일부 부분이 노출되도록 도입될 수 있다. 댐 형상의 지지부(400)는 이미지 센서 다이(100)의 액티브면(101)의 가운데 부분과 광학적 덮개부(500) 사이에 캐비티(cavity: 501) 공간을 제공하도록 이미지 센서 다이(100)의 가장자리 부분에 본딩 패드(210)를 덮도록 위치할 수 있다.
댐 형상의 지지부(400)는 에폭시 레진(epoxy resins), 폴리이미드(polyimide), 포토레지스트(photoresist) 또는 솔더레지스트(solder resist)를 포함하여 이루어질 수 있다. 댐 형상의 지지부(400)는 이미지 센서 다이(100)의 사이에 접착재(adhesive: 도시되지 않음)를 더 포함하여 이미지 센서 다이(100)와 접착될 수 있다. 댐 형상의 지지부(400)는 광학적 덮개부(500)의 사이에 또 다른 접착재(도시되지 않음)를 구비하여 덮개부(500)와 접착될 수 있다. 이에 따라, 이미지 센서 다이(100)의 액티브면(101)은 실질적으로 광학적 덮개부(500)와 지지부(400)에 의해서 가려져 외부 환경에 대해 차폐될 수 있다.
댐 형상의 지지부(400)에 의해 제공되는 중앙의 캐비티(501)에 액티브면(101) 부분에 위치하는 이미지 센서 소자 영역(190)이 노출되도록 위치할 수 있다. 이미지 센서 소자 영역(190)에 구비된 이미지 센서 소자들에는 광학적 덮개부(500)를 투과하여 입사되는 영상 이미지의 광이 입사되고, 이미지 센서 소자들은 입사되는 광을 수광하여 이미지에 대한 전기적 신호를 생성시킬 수 있다. 이미지 센서 소자 영역(190) 상에는 컬러필터어레이(color filter array: 300)가 더 위치할 수 있다. 컬러필터어레이(300) 상에는 도시되지는 않았으나 마이크로렌즈어레이(micro lens array)와 같은 광학 부재들이 더 구비될 수도 있다.
이미지 센서 패키지(10)는 예컨대 TSV와 같은 관통 비아 구조체를 구비할 수 있다. 도 1 및 도 2에 제시된 바와 같이, 관통 비아 구조체는 이미지 센서 다이(100)의 테라스 부분(130)을 실질적으로 관통하는 도전성 관통 비아부(through via: 707)를 구비하여 이루어질 수 있다. 도전성 관통 비아부(707)는 이미지 센서 다이(100)의 테라스 부분(130)을 실질적으로 관통하여 이미지 센서 다이(100)의 액티브면(101)에 위치하는 본딩 패드(210)에 전기적으로 연결되도록 구비된다.
이미지 센서 패키지(10)의 후면(103)을 실질적으로 덮는 제1유전층(600)이 구비될 수 있다. 제1유전층(600)은 이미지 센서 다이(100)의 테라스 부분(130)과 관통 비아부(707)를 전기적으로 격리 또는 절연시키는 층으로 도입될 수 있다. 제1유전층(600)은 이미지 센서 다이(100)의 다이 바디부(110)에 위치하는 후면(103) 및 테라스 부분(130)에 위치하는 후면(103)을 덮도록 연장되어 이미지 센서 다이(100)를 실질적으로 봉지하는 인캡슐레이션(encapsulation)층 또는 패시베이션(passivation)층이나 또는 인캡슐레이션층의 일부로 도입될 수 있다. 제1유전층(600)은 실리콘 산화물이나 실리콘 질화물과 같이 실리콘(Si)을 포함하는 절연 물질을 포함하는 층으로 구비될 수 있으나 이에 제한되지는 않는다. 제1유전층(600)은 유기 폴리머 물질을 포함하는 층으로 구비될 수 있으나 이에 제한되지는 않는다.
도 2를 참조하면, 관통 비아부(707)는 제1유전층(600)에 의해서 다이 바디(110) 부분 및 다이 테라스 부분(130)과 전기적으로 절연될 수 있다. 관통 비아부(707)가 다이 테라스 부분(130)의 두께를 관통한 구조를 제공하기 위해서, 도 3 및 도 2에 제시된 바와 같이 테라스 부분(130)의 일부를 실질적으로 완전히 관통하는 제1비아홀(via hole: 117)의 구조가 관통 비아 구조체를 이루기 위해서 구비될 수 있다. 제1비아홀(117)은 본딩 패드(210)의 후면 일부 부분을 노출하는 관통홀 형상으로 구비될 수 있다. 이미지 센서 다이(100)가 바디 부분(110)에 비해 얇은 두께의 테라스 부분(130)을 구비하므로, 제1비아홀(117)이 실질적으로 관통하는 두께는 바디 부분(110)에 비해 작을 수 있다. 제1비아홀(117)의 내부 벽면 및 제1비아홀(117)에 의해 노출되는 본딩 패드(210)의 후면 일부 부분을 덮도록 제1유전층(600)이 연장될 수 있다. 제1유전층(600)은 이미지 센서 다이(100)의 바디 부분(110)에 위치하는 후면(103)을 덮고, 이어지는 측면(111)을 덮도록 연장되고, 이어서 다이 테라스 부분(130)에 위치하는 후면(103) 또한 덮도록 연장될 수 있다. 제1유전층(600)은 테라스 부분(130)을 관통하는 제1비아홀(도 2의 117)의 내부 벽면을 덮도록 연장되어, 관통 비아부(707)와 이미지 센서 다이(100)의 테라스 부분(130)을 전기적으로 격리시킬 수 있다.
도 2를 참조하면, 관통 비아부(707)는 제1유전층(600)을 실질적으로 관통하도록 연장되는 구조를 제공할 수 있다. 관통 비아 구조체를 이루기 위해, 제2비아홀(607)이 제1비아홀(도 2의 117) 바닥면을 덮는 제1유전층(600)을 실질적으로 완전히 관통하는 형상으로 구비될 수 있다. 제2비아홀(607)의 벽면을 따라 관통 비아부(707)가 연장되어 본딩 패드(210)에 연결되는 관통 비아 구조체가 이루어질 수 있다.
관통 비아부(707)는 본딩 패드(210)의 일부를 관통하도록 더 연장될 수 있다. 관통 비아부(707)는 본딩 패드(210)의 두께를 실질적으로 관통하여 본딩 패드(210)를 덮고 있는 지지부(400)에 일부 단부 부분이 접촉되거나 매몰되도록 연장될 수 있다. 이에 따라, 관통 비아부(707)와 본딩 패드(210)는 측면으로 연결되고, 이러한 연결 부분의 단면 형상은 "T" 자 형상으로 이루어질 수 있다. 관통 비아부(707)의 하부 단부의 일부가 이와 같이 지지부(400) 내로 연장되거나 본딩 패드(210)를 관통하도록 하기 위해서, 관통 비아부(707)가 채워지는 제2비아홀(607)은 제1유전층(600)의 두께를 관통하도록 구비되면서, 또한, 제1유전층(600) 하측에 위치하는 본딩 패드(210)의 두께를 제2비아홀(607)이 실질적으로 관통하도록 구비될 수 있다. 또한, 제2비아홀(607)은 본딩 패드(210)를 관통하도록 연장될 때, 바닥에 노출되는 지지부(400) 내로 연장되도록 구비될 수 있다. 이에 따라, 제2비아홀(607)을 채우는 관통 비아부(707)는 본딩 패드(210)를 관통하고 하부의 지지부(400)에 일부가 파묻힌 형상 구조를 제공할 수 있다. 이와 같은 관통 비아 구조체(708: 707, 607, 117)는 본딩 패드(210)와 관통 비아부(707) 간의 연결 구조를 보다 견고하게 할 수 있어, 연결 신뢰성을 향상시킬 수 있다.
도 1 및 도 2를 참조하면, 이미지 센서 패키지(10)는 제1유전층(600) 상에서 관통 비아부(707)에 전기적으로 연결되고, 이미지 센서 다이(100)의 바디 부분(110)에 위치하는 이미지 센서 다이(100)의 후면(103) 상으로 연장된 재배선부(redistribution layer: 700)을 포함하여 이루어질 수 있다. 재배선부(700)는 외부 접속을 위해 솔더 패드부(solder pad: 705)를 더 포함할 수 있다. 재배선부(700)는 솔더 패드부(705)에 부착되는 외부 접속재로서의 솔더볼(solder ball: 750)과 관통 비아부(707)을 전기적으로 연결하는 도전성 배선 구조로 도입될 수 있다. 재배선부(700)는 관통 비아부(707)와 동일한 몸체를 이루는 도전층으로 이루어질 수 있다. 재배선부(700)는 관통 비아부(707)로부터 연장되어 이미지 센서 다이(100)의 테라스 부분(130)을 덮게 연장되고, 바디 부분(110)의 경사 측면(111)을 덮고 바디 부분(110)의 후면(103)을 덮도록 연장될 수 있다.
재배선부(700)는 연결 배선을 위한 회로 트레이스 패턴(circuit trace pattern) 형태를 가질 수 있다. 재배선부(700)는 구리(Cu)나 알루미늄(Al)을 포함하는 회로 트레이스 패턴을 포함할 수 있다. 솔더 패드부(705)는 솔더링(soldering)이 가능한 금속 물질(soldering metal materials)을 포함할 수 있다. 예컨대, 솔더 패드부(705) 구리, 알루미늄(Al), 니켈(Ni), 금(Au) 또는 이들의 복합층을 포함하는 층으로 구비될 수 있다. 솔더 패드부(705) 부분에서 니켈층은 솔더링을 위한 웨팅층(wetting layer)로 작용할 수 있고, 금층은 산화 배리어층(oxidation barrier layer)으로 작용할 수 있다.
도 1 및 도 2를 참조하면, 이미지 센서 패키지(10)는 이미지 센서 다이(100)의 다이 바디 부분(100) 및 테라스 부분(130)의 후면(103)을 덮고 테라스 부분(130)의 외측 측면(131) 부분 상을 덮어 차폐하도록 연장된 제2유전층(800)을 더 포함하여 구성될 수 있다. 제2유전층(800)은 솔더 패드부(705)를 노출하는 오프닝부(opening portion: 805)를 제외한 재배선부(700) 부분을 덮는 솔더 마스크(solder mask) 형태로 도입될 수 있다. 제2유전층(800)은 솔더 레지스트(solder resist)를 포함하는 유기 폴리머 물질을 포함하여 구성될 수 있다. 제2유전층(800)은 이미지 센서 다이(100)의 후면(103)을 덮어 제1유전층(600)과 함께 보호하는 층으로 도입될 수 있다.
이미지 센서 패키지(10)는, 도 2에 제시된 바와 같이, 이미지 센서 다이(100)의 테라스 부분(130)의 외측 측면(131)을 덮고, 외측 측면(131) 바깥으로 노출되는 지지부(400)의 표면 부분(406)을 덮도록, 제1유전층(600) 및 제2유전층(800)이 함께 연장된 구조를 포함할 수 있다. 테라스 부분(130)의 외측 부분에서 지지부(400)의 표면 부분(406)과 제1유전층(600)의 표면 부분(604)가 직접적으로 접촉하여 계면을 이루는 구조가 이루어질 수 있다. 테라스 부분(130)의 외측 측면(131)이 제1유전층(600) 및 제2유전층(800)의 이중층 구조에 의해서 외부와 차단된 구조가 이루어질 수 있다. 이와 같이, 이미지 센서 다이(100)의 테라스 부분(130)이 제1유전층(600) 및 제2유전층(800)의 이중층 구조에 의해 외부 환경으로부터 차단되므로, 외부 환경에 의한 영향에 의해서 테라스 부분(130)을 이루는 실리콘(Si) 부분에 크랙(crack)과 같은 불량이 유발되는 것이 유효하게 방지될 수 있다.
온도 변화와 같은 외부 환경의 변화에서 테라스 부분(130)의 열팽창 계수와 이에 접촉되고 있는 제1유전층(600) 및 제2유전층(800) 또는 지지부(400)를 이루는 물질의 열팽창 계수가 서로 차이가 날 수 있다. 즉, 열팽창에서 상호 일치되지 않아 이들의 계면 부분에서 스트레스가 유발될 수도 있다. 그럼에도 불구하고, 이미지 센서 다이(100)의 가장자리 부분인 테라스 부분(130)이 제1유전층(600) 및 제2유전층(800)의 이중층 구조와 지지부(400)에 의해서 실질적으로 완전히 실링(sealing)되어 있으므로, 열팽창 계수 차이에 의한 스트레스는 제1유전층(600) 및 제2유전층(800)의 이중층 구조와 지지부(400)에 의해 흡수 완화 또는 보상될 수 있어, 크랙이 유발되는 것이 유효하게 방지될 수 있다. 이에 비교되는 테라스 부분의 일부가 외부로 노출되는 경우, 테라스 부분이 실링되어 있지 않아 노출된 테라스 부분에는 스트레스가 완화되거나 보상되지 않고 집중되어 이 부분으로 크랙이 유발 및 전파될 수 있다.
도 4는 다른 실시예에 따른 이미지 센서 패키지를 보여주는 단면도이고, 도 5는 도 4의 이미지 센서 패키지의 가장자리 부분의 구조를 보여주는 단면도이다.
도 4 및 도 5를 참조하면, 이미지 센서 패키지(40)는 이미지 센서 다이(4100)를 포함하여 구성될 수 있다. 이미지 센서 다이(4100)는 다이 바디 부분(4110) 및 상대적으로 얇은 두께를 가지는 가장자리 테라스 부분(4130)을 포함하여 이루어질 수 있다. 이미지 센서 다이(4100)는 액티브면(4101)과 후면(4103)을 포함하고, 액티브면(4101)은 이미지 센서 소자 영역(4190)과 본딩 패드(4210)를 포함할 수 있다. 이미지 센서 패키지(40)는 이미지 센서 다이(4100)의 액티브면(4101) 상에 광학적 덮개부(4500)를 포함하고, 광학적 덮개부(4500)와 이미지 센서 다이(4100)의 액티브면(4101) 사이에 댐 형상의 지지부(4400)를 포함할 수 있다. 댐 형상의 지지부(4400)는 이미지 센서 다이(4100)의 액티브면(4101)의 가운데 부분과 광학적 덮개부(4500) 사이에 캐비티(4501) 공간을 제공하도록 이미지 센서 다이(4100)의 가장자리 부분에 본딩 패드(4210)를 덮도록 위치할 수 있다.
이미지 센서 패키지(40)는 관통 비아부(4707), 제1비아홀(4117) 구조 및 제2비아홀(4607) 구조를 포함하는 관통 비아 구조체(4708)를 포함할 수 있다. 관통 비아부(4707)는 본딩 패드(4210)에 전기적으로 연결되고, 또한, 재배선부(4700)에 의해 전기적으로 연장될 수 있다.
이미지 센서 패키지(40)는 이미지 센서 다이(4100)의 다이 바디 부분(4110)의 후면(4130B) 및 테라스 부분(4130)의 후면(4103T)을 덮고 테라스 부분(4130)의 외측 측면(4131) 부분 상을 덮어 차폐하도록 연장된 제1유전층(4600) 및 제2유전층(4800)의 이중층 구조를 포함하여 이루어질 수 있다. 제1유전층(4600) 및 제2유전층(4800)의 구조는 실질적으로 이미지 센서 다이(4100)의 후면(4103) 및 측면(4131)을 모두 실링하도록 도입될 수 있다.
도 4 및 도 5에 제시된 바와 같이, 이미지 센서 다이(4100)의 테라스 부분(4130)의 외측 측면(4131)을 덮고, 외측 측면(4131) 바깥으로 노출되는 지지부(4400)의 표면 부분을 덮도록, 제1유전층(4600) 및 제2유전층(4800)이 함께 연장된 구조를 포함할 수 있다. 이때, 지지부(4400)의 표면 부분에는 제1유전층(4600) 및 제2유전층(4800)의 일부 부분이 수용되는 오목한 수용홈부(4405)가 구비될 수 있다. 수용홈부(4405) 내에 수용되는 제1유전층(4600)의 일부 부분은, 지지부(4400) 표면(4403)과 이미지 센서 다이(4100)의 테라스 부분(4130)의 표면(4101A)과의 계면 부분을 덮어 차단하는 구조를 제공할 수 있다.
테라스 부분(4130)의 외측 측면(4131)이 제1유전층(4600) 및 제2유전층(4800)의 이중층 구조에 의해서 외부와 차단된 구조는, 외부 환경에 의한 영향에 의해서 테라스 부분(4130)을 이루는 실리콘(Si) 부분에 크랙(crack)과 같은 불량이 유발되는 것이 유효하게 방지될 수 있다. 지지부(4400) 표면(4403)과 이미지 센서 다이(4100)의 테라스 부분(4130)의 표면(4101A)과의 계면 부분이 제1유전층(4600) 및 제2유전층(4800)에 의해 외부로부터 차단되므로, 스트레스가 전파되거나 확장되는 것을 방지하고 스트레스를 완화 및 보상하는 작용을 보다 제고시킬 수 있다. 이에 따라, 열팽창 계수 차이에 의한 스트레스에 의해서 크랙이 유발되는 현상이 유효하게 억제될 수 있다.
일 실시예에서 지지부(4400) 표면에 형성된 수용홈부(4405) 내로 제1유전층(4600) 및 제2유전층(4800)들 중 어느 하나의 층만이 수용되도록 연장될 수도 있다. 예컨대, 제1유전층(4600)의 일부 부분만이 수용홈부(4405)를 채우도록 연장되거나, 또는 제2유전층(4800)이 직접적으로 수용홈부(4405) 내로 연장되어 지지부(4400) 표면 부분에 직접적으로 접촉하도록 연장될 수도 있다. 수용홈부(4405) 내에 제1유전층(4600)의 일부 부분이나 제2유전층(4800)의 일부 부분만이 위치하더라도, 이들에 의해서 테라스 부분(4130)과 지지부(4400)의 계면 부분(4101A, 4403)은 차단될 수 있어, 크랙 발생을 유효하게 억제하는 효과를 여전히 구현할 수 있다. 제2유전층(4800)은 솔더패드부(4705)를 여는 오프닝부(4805)를 가지는 솔더 마스크 형태로 도입될 수 있다.
이미지 센서 패키지(40)는 제1유전층(4600) 상에서 관통 비아부(4707)에 전기적으로 연결되고, 이미지 센서 다이(4100)의 바디 부분(4110)에 위치하는 이미지 센서 다이(4100)의 후면(4103) 부분 상으로 연장된 재배선부(4700)을 포함하여 이루어질 수 있다. 재배선부(4700)는 솔더패드부(4705)를 포함할 수 있다. 재배선부(4700)는 솔더패드부(4705)에 부착되는 외부 접속재로서의 솔더볼(4750)과 관통 비아부(4707)을 전기적으로 연결하는 도전성 배선 구조로 도입될 수 있다.
도 6은 다른 실시예에 따른 이미지 센서 패키지를 보여주는 단면도이고, 도 7은 도 6의 이미지 센서 패키지의 가장자리 부분의 구조를 보여주는 단면도이다. 도 6 및 도 7을 참조하면, 이미지 센서 패키지(60)는 다이 바디 부분(6110) 및 상대적으로 얇은 두께를 가지는 가장자리 테라스 부분(6130), 테라스 부분(6130)에 비해 더 얇은 두께를 가지는 외측 테일부(tail portion: 6135)을 포함하는 이미지 센서 다이(6100)을 포함하여 이루어질 수 있다.
이미지 센서 다이(6100)는 액티브면(6101)과 후면(6103)을 포함하고, 액티브면(6101)은 이미지 센서 소자 영역(6190)과 본딩 패드(6210)를 포함할 수 있다. 이미지 센서 패키지(60)는 이미지 센서 다이(6100)의 액티브면(6101) 상에 광학적 덮개부(6500)를 포함하고, 광학적 덮개부(6500)와 이미지 센서 다이(6100)의 액티브면(6101) 사이에 댐 형상의 지지부(6400)를 포함할 수 있다. 댐 형상의 지지부(6400)는 이미지 센서 다이(6100)의 액티브면(6101)의 가운데 부분과 광학적 덮개부(6500) 사이에 캐비티(6501) 공간을 제공하도록 이미지 센서 다이(6100)의 가장자리 부분에 본딩 패드(6210)를 덮도록 위치할 수 있다.
이미지 센서 패키지(60)는 관통 비아부(6707), 제1비아홀(6117) 구조 및 제2비아홀(6607) 구조를 포함하는 관통 비아 구조체(6708)를 포함할 수 있다. 관통 비아부(6707)는 본딩 패드(6210)에 전기적으로 연결되고, 또한, 재배선부(6700)에 의해 전기적으로 연장될 수 있다.
테라스 부분(6130)의 외측으로 연장되는 외측 테일부(6135)에 대응하여 반대측의 제1비아홀(6117) 내에도 외측 테일부와 같은 형상의 내측 테일부(6136)가 유도될 수도 있다. 이러한 테일부(6135. 6136)에 의해서 테라스 부분(6130)은 다단 계단 형상을 가질 수 있다.
외측 테일부(6135)는 테라스 부분(6130)의 외측으로 연장되는 일부 부분으로 이루어질 수 있으며, 외측 테일부(6135)의 측면(6131)의 경사에 의해 그 상에 형성되는 제1유전층(6600)이나 제2유전층(6800)의 단차를 완화시키는 역할을 할 수 있다. 이미지 센서 패키지(60)는, 도 6 및 도 7에 제시된 바와 같이, 이미지 센서 다이(6100)의 테라스 부분(6130)의 외측 측면(6131)을 덮고, 외측 측면(6131) 바깥으로 돌출되어 댐 형상의 지지부(6400)의 일면에 접촉하도록 연장되는 외측 테일부(6135)를 덮도록 제1유전층(6600) 및 제2유전층(6800)이 함께 연장된 구조를 포함할 수 있다. 이미지 센서 패키지(60)는 이미지 센서 다이(6100)의 다이 바디 부분(6110)의 후면(6130B) 및 테라스 부분(6130)의 후면(6103T)을 덮고 테라스 부분(6130)의 외측 측면(6131) 부분 상을 덮어 차폐하도록 연장된 제1유전층(6600) 및 제2유전층(6800)의 이중층 구조를 포함하여 이루어질 수 있다. 테라스 부분(6130)의 외측 테일부(6135)의 외측 부분에서 지지부(6400)의 표면 부분(6406)과 제1유전층(6600)의 표면 부분(6604)이 직접적으로 접촉하여 계면을 이루는 구조가 이루어질 수 있다. 테라스 부분(6130)의 외측 측면(6131) 및 외측 테일부(6135)가 제1유전층(6600) 및 제2유전층(6800)의 이중층 구조에 의해서 외부와 차단된 구조가 이루어질 수 있다. 이와 같이, 이미지 센서 다이(6100)의 테라스 부분(6130) 및 외측 테일부(6135)가 제1유전층(6600) 및 제2유전층(6800)의 이중층 구조에 의해 외부 환경으로부터 차단되므로, 외부 환경에 의한 영향에 의해서 테라스 부분(6130) 및 테일부(6135)를 이루는 실리콘(Si) 부분에 크랙(crack)과 같은 불량이 유발되는 것이 유효하게 방지될 수 있다.
일 실시예에서 이미지 센서 다이(6100)의 테라스 부분(6130)의 측면(6131) 및 외측 테일부(6135)는 제1유전층(6600) 및 제2유전층(6800)들 중 어느 하나의 층만으로 덮여 보호될 수 있다. 예컨대, 제1유전층(6600)의 일부 부분만이 테라스 부분(6130)의 측면(6131) 및 테일부(6135)를 덮도록 연장되어 지지부(6400)의 표면(6406)과 접촉하도록 연장되고, 제2유전층(6800)은 제1유전층(6600) 상으로 연장되지 않을 수도 있다. 이와 반대로, 제2유전층(6800)이 직접적으로 지지부(6400) 표면(6406) 부분에 직접적으로 접촉하도록 연장될 수도 있다. 이때, 제2유전층(6800)이 직접적으로 테라스 부분(6130)의 측면(6131) 및 테일부(6135)를 덮도록 연장되고, 제1유전층(6600)은 제2유전층(6800)과 테라스 부분(6130)의 측면(6131) 및 테일부(6135)와의 사이 계면으로 연장되지 않을 수도 있다. 크랙 발생을 유효하게 억제하는 효과를 여전히 구현할 수 있다. 제2유전층(6800)은 솔더패드부(6705)를 여는 오프닝부(6805)를 가지는 솔더 마스크 형태로 도입될 수 있다.
이미지 센서 패키지(60)는 제1유전층(6600) 상에서 관통 비아부(6707)에 전기적으로 연결되고, 이미지 센서 다이(6100)의 바디 부분(6110)에 위치하는 이미지 센서 다이(6100)의 후면(6103) 부분 상으로 연장된 재배선부(6700)을 포함하여 이루어질 수 있다. 재배선부(6700)는 솔더패드부(6705)를 포함할 수 있다. 재배선부(6700)는 솔더패드부(6705)에 부착되는 외부 접속재로서의 솔더볼(6750)과 관통 비아부(6707)을 전기적으로 연결하는 도전성 배선 구조로 도입될 수 있다.
도 8은 다른 실시예에 따른 이미지 센서 패키지를 보여주는 단면도이고, 도 9는 도 8의 이미지 센서 패키지의 가장자리 부분의 구조를 보여주는 단면도이다. 도 8 및 도 9를 참조하면, 이미지 센서 패키지(80)는 다이 바디 부분(8110) 및 상대적으로 얇은 두께를 가지는 가장자리 테라스 부분(8130)을 포함하는 이미지 센서 다이(8100)을 포함하여 이루어질 수 있다. 이미지 센서 다이(8100)는 액티브면(8101)과 후면(8103)을 포함하고, 액티브면(8101)은 이미지 센서 소자 영역(8190)과 본딩 패드(8210)를 포함할 수 있다. 이미지 센서 패키지(80)는 이미지 센서 다이(8100)의 액티브면(8101) 상에 광학적 덮개부(8500)를 포함하고, 광학적 덮개부(8500)와 이미지 센서 다이(8100)의 액티브면(8101) 사이에 댐 형상의 지지부(8400)를 포함할 수 있다. 댐 형상의 지지부(8400)는 이미지 센서 다이(8100)의 액티브면(8101)의 가운데 부분과 광학적 덮개부(8500) 사이에 캐비티(8501) 공간을 제공하도록 이미지 센서 다이(8100)의 가장자리 부분에 본딩 패드(8210)를 덮도록 위치할 수 있다.
이미지 센서 패키지(80)는 관통 비아부(8707), 제1비아홀(8117) 구조 및 제2비아홀(8607) 구조를 포함하는 관통 비아 구조체(8708)를 포함할 수 있다. 관통 비아부(8707)는 본딩 패드(8210)에 전기적으로 연결되고, 또한, 재배선부(8700)에 의해 전기적으로 연장될 수 있다. 이미지 센서 패키지(80)는 제1유전층(8600) 상에서 관통 비아부(8707)에 전기적으로 연결되고, 이미지 센서 다이(8100)의 바디 부분(8110)에 위치하는 이미지 센서 다이(8100)의 후면(8103) 부분 상으로 연장된 재배선부(8700)을 포함하여 이루어질 수 있다. 재배선부(8700)는 솔더패드부(8705)를 포함할 수 있다. 재배선부(8700)는 솔더패드부(8705)에 부착되는 외부 접속재로서의 솔더볼(8750)과 관통 비아부(8707)을 전기적으로 연결하는 도전성 배선 구조로 도입될 수 있다. 제2유전층(8800)은 솔더패드부(8705)를 여는 오프닝부(8805)를 가지는 솔더 마스크 형태로 도입될 수 있다.
제1비아홀(8117) 내측 측면 및 테라스 부분(8130)을 덮어 관통 비아부(8707) 및 재배선부(8700)와 테라스 부분(8130)이 전기적으로 격리되도록 연장된 제1유전층(8600)을 포함하여 이미지 센서 패키지(80)가 구성될 수 있다. 제1유전층(8600)은 테라스 부분(8130)의 외측 측면(8131)을 노출하도록 그 연장이 중단될 수 있다. 제1유전층(8600)에 의해 노출된 테라스 부분(8130)의 외측 측면(8131)은 제2유전층(8800)에 의해 덮이도록 제2유전층(8800)이 연장되고, 제2유전층(8800)의 테라스 부분(8130)의 외측으로 돌출되도록 연장된 지지부(8400)의 표면(8408) 부분에 접촉하는 표면(8804) 부분이 유도되도록 연장될 수 있다.
이미지 센서 패키지(80)는 제2유전층(8800)의 표면(8804)과 지지부(8400)의 표면(8408)이 직접적으로 계면을 이루며, 테라스 부분(8130)을 실링하는 구조를 포함하여 이루어질 수 있다. 이미지 센서 다이(8100)의 테라스 부분(8130) 및 그 측면(8131)이 제2유전층(8800)에 의해 외부 환경으로부터 차단되므로, 외부 환경에 의한 영향에 의해서 테라스 부분(8130)을 이루는 실리콘(Si) 부분에 크랙(crack)과 같은 불량이 유발되는 것이 유효하게 방지될 수 있다.
도 10은 다른 실시예에 따른 이미지 센서 패키지를 보여주는 단면도이다.
도 10을 참조하면, 이미지 센서 패키지(20)는 이미지 센서 다이(1100)를 포함하여 이루어질 수 있다. 이미지 센서 다이(1100)는 광학적 이미지를 전기적 신호로 전환시키는 소자가 집적된 반도체 기판 부분 또는 CMOS 이미지 센서 회로가 집적된 반도체 칩(chip)을 의미할 수 있다. 이미지 센서 패키지(20)는 이미지 센서 다이(1100)의 크기가 실질적으로 패키지의 크기가 동일하거나 유사한 형태의 패키지, 예컨대, 칩 스케일 패키지(CSP) 형태로 구현될 수 있다.
이미지 센서 다이(1100)는 액티브면(1101)을 가지고, 액티브면(1101)에 반대되는 위치에 위치하는 후면(1103)를 가지며, 액티브면(1101)과 후면(1103)을 실질적으로 이어주어 측면 외측 방향으로 향하는 표면 부분일 수 있는 외측 측면(1131)을 가질 수 있다. 이미지 센서 다이(1100)의 액티브면(1101) 상에 이미지 센서 소자 영역(1190)이 구비될 수 있다. 이미지 센서 소자 영역(1190)이 위치하는 액티브면(1101) 부분은 이미지 센서 다이(1100)의 가운데 부분에 위치할 수 있다. 액티브면(1101)은 이미지 센서 소자 영역(1190)이 위치하는 부분 외측의 액티브면(1101)의 다른 일부인 가장자리 부분에 내부 접속부로서 본딩 패드(1210)를 구비할 수 있다. 본딩 패드(1210)는 이미지 센서 다이(1100)의 가장자리 부분에 위치할 수 있다.
이미지 센서 소자 영역(1190)은 광학적 이미지가 수광되어 전기적 신호로 전환하는 소자들, 예컨대, CMOS 이미지 소자들(이에 국한되지는 않는다)이 집적된 이미지 센싱 영역일 수 있다. 이미지 센서 소자 영역(1190)이 집적된 액티브면(1101)의 일부 영역 외측에는 이미지 센서 소자들의 구동을 위한 주변회로들(도시되지 않음)이 집적된 영역들이 배치될 수 있다. 이미지 센서 소자 영역(1190)이 집적된 액티브면(1101)의 일부 영역 외측 영역에는 이미지 센서 소자들 또는 주변회로들과의 전기적인 연결을 위한 내측 연결 배선 구조(도시되지 않음)가 예컨대 다층 금속 배선 구조 형태로 구비될 수 있다. 내측 연결 배선 구조를 외부 기기 또는 외부 회로와 연결시키기 위한 연결 배선 구조(interconnection structure)의 일부로 구비되는 내측 접속부로서 본딩 패드(1210)가 이미지 센서 소자 영역(1190) 외곽에 위치할 수 있다.
이미지 센서 다이(1100)는 다이 바디 부분(1110) 및 다이 바디 부분(1110)에 대해 가장자리 부분에 위치하는 부분으로 가장자리 부분(1130)을 포함하여 이루어질 수 있다. 다이 바디 부분(1110)에 위치하는 액티브면(1101) 부분에 이미지 센서 소자 영역(1190) 부분이 위치하고, 액티브면(1101)의 가장자리 부분(1130)에 위치하는 다른 일부 부분에 본딩 패드(1210)가 위치할 수 있다. 이미지 센서 다이(1100)는 다이 바디 부분(1110)의 두께와 가장자리 부분(1130)을 두께가 실질적으로 동일하게 이루어질 수 있다.
도 10에 제시된 바와 같이, 이미지 센서 다이(1100)의 액티브면(1101) 상에 광학적 덮개부(1500)가 위치하여 액티브면(1101)을 실질적으로 덮을 수 있다. 광학적 덮개부(1500)는 광학 유리나 쿼츠(quartz) 재질과 같은 투명한 재질의 광학 부재로 구비될 수 있다. 광학적 덮개부(1500)와 이미지 센서 다이(1100)의 액티브면(1101) 사이에 댐 형상의 지지부(1400)가 위치할 수 있다.
댐 형상의 지지부(1400)는 일면이 이미지 센서 다이(1100)의 가장자리 부분 (1130)에 위치하는 액티브면(1101) 일부 부분을 덮고 가장자리 부분(1130)의 외측 바깥으로 일부 부분이 연장된 형태로 도입될 수 있다. 지지부(1400)는 가장자리 부분(1130)의 외측 바깥으로 더 연장되어, 가장자리 부분(1130)의 외측 측면(1131)의 밑단 부분이 지지부(1400)의 상면 일부 부분에 직접적으로 접촉하고, 외측 측면(1131) 외측으로 지지부(1400)의 상면 일부 부분이 노출되도록 도입될 수 있다. 댐 형상의 지지부(1400)는 이미지 센서 다이(1100)의 액티브면(1101)의 가운데 부분과 광학적 덮개부(1500) 사이에 캐비티(1501) 공간을 제공하도록 이미지 센서 다이(1100)의 가장자리 부분에 본딩 패드(1210)를 덮도록 위치할 수 있다.
댐 형상의 지지부(1400)는 에폭시 레진(epoxy resins), 폴리이미드(polyimide), 포토레지스트(photoresist) 또는 솔더레지스트(solder resist)를 포함하여 이루어질 수 있다. 댐 형상의 지지부(1400)는 이미지 센서 다이(1100)의 사이에 접착재(adhesive: 도시되지 않음)를 포함하여 이미지 센서 다이(1100)와 접착될 수 있다. 댐 형상의 지지부(1400)는 광학적 덮개부(1500)의 사이에 또 다른 접착재(도시되지 않음)를 구비하여 덮개부(1500)와 접착될 수 있다. 이에 따라, 이미지 센서 다이(1100)의 액티브면(1101)은 실질적으로 광학적 덮개부(1500)와 지지부(1400)에 의해서 가려져 외부 환경에 대해 차폐될 수 있다.
댐 형상의 지지부(1400)에 의해 제공되는 중앙의 캐비티(1501)에 액티브면(1101) 부분에 위치하는 이미지 센서 소자 영역(1190)이 노출되도록 위치할 수 있다. 이미지 센서 소자 영역(1190)에 구비된 이미지 센서 소자들에는 광학적 덮개부(1500)를 투과하여 입사되는 영상 이미지의 광이 입사되고, 이미지 센서 소자들은 입사되는 광을 수광하여 이미지에 대한 전기적 신호를 생성시킬 수 있다. 이미지 센서 소자 영역(1190) 상에는 컬러필터어레이(1300)가 더 위치할 수 있다. 컬러필터어레이(1300) 상에는 도시되지는 않았으나 마이크로렌즈어레이(micro lens array)와 같은 광학 부재들이 더 구비될 수도 있다.
이미지 센서 패키지(20)는 예컨대 TSV와 같은 관통 비아 구조체를 구비할 수 있다. 관통 비아 구조체는 이미지 센서 다이(1100)의 가장자리 부분(1130)을 실질적으로 관통하는 도전성 관통 비아부(1707)를 구비하여 이루어질 수 있다. 도전성 관통 비아부(1707)는 이미지 센서 다이(1100)의 가장자리 부분(1130)의 두께를 실질적으로 관통하여 이미지 센서 다이(1100)의 액티브면(1101)에 위치하는 본딩 패드(1210)에 전기적으로 연결되도록 구비된다.
이미지 센서 패키지(20)의 후면(1103)을 실질적으로 덮는 제1유전층(1600)이 구비될 수 있다. 제1유전층(1600)은 관통 비아부(1707)의 측면 부분과 이미지 센서 다이(1100)의 가장자리 부분(1130)의 사이 계면 부분에 위치하도록 연장될 수 있다. 제1유전층(1600)은 이미지 센서 다이(1100)의 가장자리 부분(1130)과 관통 비아부(1707)를 전기적으로 격리 또는 절연시키는 층으로 도입될 수 있다. 제1유전층(1600)은 이미지 센서 다이(1100)의 다이 바디 부분(1110) 및 가장자리 부분(1130)에 위치하는 후면(103)을 덮도록 연장되어 이미지 센서 다이(1100)를 실질적으로 봉지하는 인캡슐레이션층 또는 패시베이션층이나 또는 인캡슐레이션층의 일부로 도입될 수 있다. 제1유전층(1600)은 실리콘 산화물이나 실리콘 질화물과 같이 실리콘(Si)을 포함하는 절연 물질을 포함하는 층으로 구비될 수 있으나 이에 제한되지는 않는다. 제1유전층(1600)은 유기 폴리머 물질을 포함하는 층으로 구비될 수 있으나 이에 제한되지는 않는다.
관통 비아부(1707)는 제1유전층(1600)에 의해서 다이 바디 부분(1110) 및 다이 가장자리 부분(1130)과 전기적으로 절연될 수 있다. 관통 비아부(1707)가 다이 가장자리 부분(1130)의 두께를 관통한 구조를 제공하기 위해서, 가장자리 부분(1130)의 일부 부분의 두께를 실질적으로 완전히 관통하는 제1비아홀(1117)의 구조가 관통 비아 구조체를 이루기 위해서 구비될 수 있다. 제1비아홀(1117)은 본딩 패드(1210)의 후면 일부 부분을 노출하는 관통홀 형상으로 구비될 수 있다.
제1비아홀(1117)의 내측 표면 및 제1비아홀(1117)에 의해 노출되는 하부의 본딩 패드(1210)의 표면 부분을 덮도록 제1유전층(1600)이 연장될 수 있다. 제1유전층(1600)은 이미지 센서 다이(1100)의 바디 부분(1110)에 위치하는 후면(1103) 부분을 덮고, 이어지는 제1비아홀(1117)의 측면을 덮도록 연장되고, 이어서 다이 가장자리 부분(1130)에 위치하는 후면(1103) 또한 덮도록 연장될 수 있다. 제1유전층(1600)은 가장자리 부분(1130)을 관통하는 제1비아홀(1117)의 내부 측벽을 덮도록 연장되어, 관통 비아부(1707)와 다이 테라스 부분(1130)을 전기적으로 격리시킬 수 있다.
관통 비아부(1707)는 제1유전층(1600)을 실질적을 관통하도록 연장되는 구조를 제공할 수 있다. 관통 비아 구조체를 이루기 위해, 관통 비아부(1707)가 본딩 패드(1210)에 연결되는 관통 비아 구조체가 이루어질 수 있다. 관통 비아부(1707)는 본딩 패드(1210)의 일부를 관통하도록 더 연장될 수 있다. 관통 비아부(1707)는 본딩 패드(1210)의 두께를 실질적으로 관통하여 본딩 패드(1210)를 덮고 있는 지지부(1400)에 일부 단부 부분이 접촉되거나 매몰되도록 연장될 수 있다. 이에 따라, 관통 비아부(1707)와 본딩 패드(1210)는 측면으로 연결되고, 이러한 연결 부분의 단면 형상은 "T" 자 형상으로 이루어질 수 있다. 관통 비아부(1707)의 하부 단부의 일부가 이와 같이 지지부(1400) 내로 연장되거나 본딩 패드(1210)를 관통하도록 하기 위해서, 관통 비아부(1707)가 채워지는 제2비아홀은 제1유전층(1600)의 두께를 관통하도록 구비되면서, 또한, 제1유전층(1600) 하측에 위치하는 본딩 패드(1210)의 두께를 또한 실질적으로 관통하도록 구비될 수 있다. 관통 비아부(1707)는 본딩 패드(1210)를 관통하고 하부의 지지부(1400)에 일부가 파묻힌 형상 구조를 제공할 수 있다. 이와 같은 관통 비아 구조체(1708: 1707, 1117)는 본딩 패드(1210)와 관통 비아부(1707) 간의 연결 구조를 보다 견고하게 할 수 있어, 연결 신뢰성의 개선을 구현할 수 있다.
이미지 센서 패키지(20)는 제1유전층(600) 상에서 관통 비아부(1707)에 전기적으로 연결되고, 이미지 센서 다이(1100)의 바디 부분(1110)에 위치하는 이미지 센서 다이(1100)의 후면(1103) 부분 상으로 연장된 재배선부(1700)을 포함하여 이루어질 수 있다. 재배선부(1700)는 외부 접속을 위해 솔더 패드부(1705)를 포함할 수 있다. 재배선부(1700)는 솔더 패드부(1705)에 부착되는 외부 접속재로서의 솔더볼(1750)과 관통 비아부(1707)을 전기적으로 연결하는 도전성 배선 구조로 도입될 수 있다. 재배선부(1700)는 관통 비아부(1707)와 동일한 몸체를 이루는 도전층으로 이루어질 수 있다. 재배선부(1700)는 관통 비아부(1707)로부터 연장되어 이미지 센서 다이(1100)의 가장자리 부분(1130) 상을 덮게 연장될 수 있다.
재배선부(1700)는 연결 배선을 위한 회로 트레이스 패턴(circuit trace pattern) 형태를 가질 수 있다. 재배선부(1700)는 구리(Cu)나 알루미늄(Al)을 포함하는 회로 트레이스 패턴을 포함할 수 있다. 솔더 패드부(1705)는 솔더링(soldering)이 가능한 금속 물질(soldering metal materials)을 더 포함할 수 있다. 예컨대, 솔더 패드부(1705)는 구리(Cu), 알루미늄(Al), 니켈(Ni), 금(Au) 또는 이들의 복합층을 포함하는 층으로 구비될 수 있다. 솔더 패드부(1705) 부분에서 니켈층은 솔더링을 위한 웨팅층(wetting layer)로 작용할 수 있고, 금층은 산화 배리어층(oxidation barrier layer)으로 작용할 수 있다.
이미지 센서 패키지(20)는 이미지 센서 다이(1100)의 다이 바디 부분(1100) 및 가장자리 부분(1130)의 후면(1103)을 덮고 가장자리 부분(1130)의 외측 측면(1131) 부분 상을 덮어 차폐하도록 연장된 제2유전층(1800)을 더 포함할 수 있다. 제2유전층(1800)은 솔더 패드부(1705)를 노출하는 오프닝부(1805)를 가지는 솔더 마스크 형태로 도입될 수 있다. 제2유전층(1800)은 솔더 레지스트를 포함하는 유기 폴리머 물질을 포함하여 이루어질 수 있다. 제2유전층(1800)은 이미지 센서 다이(1100)의 후면(1103) 부분을 덮어 제1유전층(1600)과 함께 보호하는 층으로 도입될 수 있다.
이미지 센서 패키지(20)는 이미지 센서 다이(1100)의 가장자리 부분(1130)의 외측 측면(1131)을 덮고, 외측 측면(1131) 바깥으로 노출되는 지지부(1400)의 표면 부분을 덮도록, 제1유전층(1600) 및 제2유전층(1800)이 함께 연장된 구조를 포함할 수 있다. 가장자리 부분(1130)의 외측 부분에서 지지부(1400)의 표면 부분과 제1유전층(1600)의 표면 부분이 직접적으로 접촉하여 계면을 이루는 구조가 이루어질 수 있다. 가장자리 부분(1130)의 외측 측면(1131)이 제1유전층(1600) 및 제2유전층(1800)의 이중층 구조에 의해서 외부와 차단된 구조가 이루어질 수 있다. 이와 같이, 이미지 센서 다이(1100)의 가장자리 부분(1130)이 제1유전층(1600) 및 제2유전층(1800)의 이중층 구조에 의해 외부 환경으로부터 차단되므로, 외부 환경에 의한 영향에 의해서 가장자리 부분(1130)을 이루는 실리콘(Si) 부분에 크랙(crack)과 같은 불량이 유발되는 것이 유효하게 방지될 수 있다.
온도 변화와 같은 외부 환경의 변화에서 가장자리 부분(1130)의 열팽창 계수와 이에 접촉되고 있는 지지부(1400)를 이루는 물질의 열팽창 계수가 서로 차이가 날 수 있다. 즉, 열팽창에서 상호 일치되지 않아 이들의 계면 부분에서 스트레스가 유발될 수도 있다. 그럼에도 불구하고, 이미지 센서 다이(1100)의 가장자리 부분 (1130)이 제1유전층(1600) 및 제2유전층(1800)의 이중층 구조와 지지부(1400)에 의해서 실질적으로 완전히 실링(sealing)되어 있으므로, 열팽창 계수 차이에 의한 스트레스는 제1유전층(1600) 및 제2유전층(1800)의 이중층 구조와 지지부(1400)에 의해 흡수되거나 완화 또는 보상될 수 있어, 크랙이 유발되는 것이 유효하게 방지될 수 있다. 이에 비교되는 가장자리 부분의 일부가 외부로 노출되는 경우, 가장자리 부분이 실링되어 있지 않아 노출된 가장자리 부분에는 스트레스가 완화되거나 보상되지 않고 심화되어 이 부분으로 크랙이 유발 및 전파될 수 있다.
제1유전층(1600)은 가장자리 부분(1130)의 외측 측면(1131)을 노출하도록 그 연장이 중단될 수 있다. 제1유전층(1600)에 의해 노출된 가장자리 부분(1130)의 외측 측면(1131)은 제2유전층(1800)에 의해 덮이도록 제2유전층(1800)이 연장되고, 제2유전층(1800)의 가장자리 부분(1130)의 외측으로 돌출되도록 연장된 지지부(1400)의 표면 부분에 접촉하는 제2유전층(1800)의 표면 부분이 유도되도록 연장될 수 있다. 이미지 센서 패키지(20)는 제2유전층(1800)의 표면과 지지부(1400)의 표면이 직접적으로 계면을 이루며, 가장자리 부분(1130)을 실링하는 구조를 포함하여 이루어질 수 있다. 이미지 센서 다이(1100)의 가장자리 부분(1130) 및 그 측면(1131)이 제2유전층(1800) 에 의해 외부 환경으로부터 차단되므로, 외부 환경에 의한 영향에 의해서 가장자리 부분(1130)을 이루는 실리콘(Si) 부분에 크랙(crack)과 같은 불량이 유발되는 것이 유효하게 방지될 수 있다.
도 1 내지 도 10에서 이미지 센서 패키지(10, 20, 40, 60, 80)를 예시하여 본 출원을 실시예들을 설명하고 있지만, 반도체 기판이나 다이의 측면을 유전층이 덮어 반도체 기판이나 다이의 측면의 노출을 막는 구조를 유지하는 한 다른 반도체 패키지 형태에도 적용될 수 있다. 유전층이 반도체 기판이나 다이의 측면을 덮어 차폐하도록 연장된 구조를 가짐으로써, 반도체 기판이나 다이의 측면을 이루는 실리콘 부분이 외부 환경에 노출되는 것을 유효하게 방지할 수 있다.
도 11 내지 26은 일 예에 따른 이미지 센서 패키지 제조 방법을 보여주는 도면들이다.
도 11 및 도 12는 광학적 덮개부(2500) 상에 지지부(2400)를 형성하는 단계를 보여준다.
도 11 및 도 12를 참조하면, 광학적 덮개부(2500)로 사용될 광학 유리 부재 상에 캐비티(2501)들을 가운데 부분에 제공하는 격자 형태의 격벽으로 지지부(2400)를 형성한다. 광학적 덮개부(2500)는 제1다이 및 제2다이들을 포함하는 다수의 이미지 센서 다이들이 집적된 웨이퍼(wafer)가 그 상에 부착될 수 있는 크기로 도입될 수 있다. 지지부(2400)는 다수의 다이들이 캐비티(2501)들 각각에 배치될 수 있는 패턴 형상을 가지도록 형성될 수 잇다. 지지부(2400)는 에폭시 레진(epoxy resins), 폴리이미드(polyimide), 포토레지스트(photoresist) 또는 솔더레지스트(solder resist)를 포함하여 이루어질 수 있다. 예컨대, 솔더레지스트를 도포한 후 노광 및 현상 과정을 수행하여 캐비티(2501)에 위치하는 부분을 선택적으로 제공하는 격자 또는 격벽 형상의 지지부(2400)를 형성한다.
도 13은 웨이퍼(2100)를 광학적 덮개부(2500)에 부착시키는 단계를 보여준다.
도 13을 참조하면, 다수의 이미지 센서 다이들이 집적된 웨이퍼(2100)를 광학적 덮개부(2500) 상에 제공한다. 이미지 센서 다이들 개개는 도 1 등에서 제시한 바와 같이 다이 바디 부분 및 가장자리 부분을 포함할 수 있다. 다수의 이미지 센서 다이들이 집적된 웨이퍼(2100)를 제공하여, 웨이퍼 레벨 패키지 기술을 이용하여 이미지 센서 패키지를 구현한다.
광학적 덮개부(2500)와 웨이퍼(2100)를 지지부(2400)와 접착재(도시되지 않음) 등을 이용하여 부착한다. 댐 형상의 지지부(2400)는 일면이 이미지 센서 다이들 사이의 가장자리 부분에 위치할 수 있다. 웨이퍼(2100)의 초기 후면(2109)을 백그라인딩(back grinding) 등으로 일부 두께를 제거하여, 웨이퍼(2100)의 두께를 줄여주는 과정(thinning process)를 진행한다. 웨이퍼(2100)는 액티브면(2101)과 후면(2103)을 포함하고, 액티브면(2101)은 이미지 센서 소자 영역(2190)과 본딩 패드(2210)를 포함하여 구비될 수 있다. 액티브면(2101) 상에 컬러필터어레이(2300)와 같은 광학 부재들이 더 구비될 수 있다.
도 14는 이미지 센서 다이의 가장자리 부분(2191)을 노출하는 제1마스크(2910)을 형성하는 단계를 보여준다.
도 14를 참조하면, 서로 인접하여 이어진 이미지 센서 다이들의 가장자리 부분(2911)을 노출하는 제1마스크(2910)를 웨이퍼(2100)의 후면(2103) 상에 형성한다. 제1마스크(2910)는 포토레지스트의 도포 및 리소그래피(lithography) 과정으로 형성될 수 있다. 노출되는 가장자리 부분(2911)은 도 1의 테라스 부분(도 1의 130)이 형성될 위치에 위치하는 부분일 수 있다. 노출되는 가장자리 부분(2911)은 제1다이와 제2다이 사이의 스크라이브 레인(scribe lane) 영역에 중첩되는 영역일 수 있다.
도 15는 가장자리 부분(2911)에 트렌치(trench: 2192)를 형성하는 단계를 보여준다.
도 15를 참조하면, 제1마스크(2910)에 의해 노출된 가장자리 부분(2911)을 식각하여 일부 두께를 제거한다. 이에 따라, 측면(2111)을 가지는 트렌치(2192)가 제1다이 및 제2다이에 걸쳐 형성될 수 있다. 가장자리 부분(2911)을 일부 두께 제거하는 과정은 건식 식각 과정으로 수행될 수 있으며, 웨이피(2100)의 두께의 40% 내지 70% 정도의 두께 부분을 제거할 수 있다.
도 16은 테라스 부분(2132)의 일부를 노출하는 제2마스크(2920)를 형성하는 단계를 보여준다.
도 16을 참조하면, 제1마스크(도 15의 2910)을 제거한 후, 트렌치(도 15의 2192)의 형성에 의해서 두께가 줄어들어 얇아진 두께를 가지는 제1형상의 테라스 부분(2132)가 설정될 수 있다. 테라스 부분(2132)은 제1다이 및 제2다이에 걸쳐진 영역으로 설정될 수 있다. 테라스 부분(2132)의 일부 영역인 제1비아홀 영역(2193)을 노출하는 제2마스크(2920)를 형성한다. 제2마스크(2920)은 측면(2111)에 인접하는 영역(2113)을 일정 간격 확보하는 위치에 제1비아홀 영역(2193)을 노출하도록 형성될 수 있다.
도 17은 제1비아홀(2117)을 형성하는 단계를 보여준다.
도 17를 참조하면, 제2마스크(2920)에 노출된 제1비아홀 영역(2193)을 선택적으로 제거하여 관통홀 구조의 제1비아홀(2117)을 형성한다. 제1비아홀(2117)은 건식 식각으로 제1비아홀 영역(2193)을 식각 제거하여 하부의 본딩 패드(2210)의 표면을 노출하도록 하는 과정으로 형성될 수 있다. 이에 따라, 제1비아홀(2117)이 두께를 관통하게 구비된 제2형상의 테라스 부분(2130)이 형성될 수 있다.
도 18 및 도 19는 테라스 부분(2130)의 일부를 제거하는 단계를 보여준다.
도 18 및 도 19를 참조하면, 테라스 부분(2130)의 가운데 일부 부분을 선택적으로 제거하는 하프컷 트렌치(half cut trench: 2133)을 형성한다. 제1다이와 제2다이의 경계 부분에 위치하는 테라스 부분(2130)의 일부 부분을 선택적으로 제거하여, 테라스 부분(2130)의 외측 측면(2131)을 노출하는 하프컷 트렌치(2133)를 형성한다. 하프컷 트렌치(2133)는 바닥 부분에 하부의 지지부(2400)의 표면을 노출하도록 형성되어 실질적으로 제1다이와 제2다이를 분리하는 형태로 형성될 수 있다. 하프컷 트렌치(2133)를 형성하는 과정은 선택적 건식 식각과 같은 식각 과정을 도입하거나, 또는 블레이드(blade: 도시되지 않음)를 이용하여 지지부(2400)까지 테라스 부분(2130)을 소잉(sawing)하는 과정으로 수행될 수도 있다. 하프컷 트렌치(2133)에 의해 다이 별로 분리된 테라스 부분(2130) 및 테라스 부분(2130)의 두께를 관통하는 제1비아홀(2117)의 관통홀 구조가 이루어질 수 있다.
도 20은 웨이퍼(2100) 상에 제1유전층(2600)을 형성하는 단계를 보여준다.
도 20을 참조하면, 웨이퍼(2100)의 후면(2103)을 덮는 제1유전층(2600)을 형성한다. 제1유전층(2600)은 테라스 부분(2130) 및 제1비아홀(도 19의 2177)의 내측벽면, 노출된 본딩 패드(2210) 부분을 덮도록 형성될 수 있다. 제1유전층(2600)은 테라스 부분(2130)의 외측 측면(2131)을 덮도록 연장되고, 하프컷 트렌치(도 19의 2133)의 바닥 부분에 노출된 지지부(2400)의 표면 부분을 덮도록 연장될 수 있다.
도 21은 본딩 패드(2210)을 노출하는 제2비아홀(2607)을 형성하는 단계를 보여준다.
도 21을 참조하면, 제1유전층(2600)의 일부 부분을 선택적으로 제거하여 본딩 패드(2210)의 일부 부분을 노출하는 제2비아홀(2607)을 형성한다. 건식 식각과 같은 식각 과정이나 레이저 드릴링(laser drilling)과 같은 홀 형성 과정을 수행하여 제2비아홀(2607)이 제1유전층(2600)을 관통하도록 형성할 수 있다. 제2비아홀(2607)에 노출되는 본딩 패드(2210)의 일부 부분을 선택적으로 더 제거하여, 제2비아홀(2607)이 본딩 패드(2210)의 일부 부분을 자르고 지나가도록 형성할 수 있다. 제2비아홀(2607)의 바닥 부분에 노출되는 지지부(2400)의 표면 일부를 제거하여 지지부(2400) 표면에 오목한 홈 형상을 더 형성할 수도 있다.
도 22는 본딩 패드(2210)에 전기적으로 연결되는 제1도전층(2701)을 형성하는 단계를 보여준다.
도 22를 참조하면, 제2비아홀(2607)에 노출되는 본딩 패드(2210)에 전기적으로 연결되는 제1도전층(270)을 형성한다. 예컨대, 알루미늄(Al)을 스퍼터링(sputtering)하여 알루미늄층을 형성할 수 있다. 이와 같이 금속층을 증착하여 제1도전층(2701)으로 이용할 수 있다. 제1도전층(2701)은 재배선부 및 관통 비아를 이루기 위한 과정의 일부로 형성될 수 있다. 제1도전층(2701)은 재배선부 및 관통 비아를 도금 과정으로 형성할 경우에 채용되는 시드층(seed layer)로 증착될 수 있다.
도 23은 제1도전층(2701) 상에 도금 마스크(2709)를 형성하는 단계를 보여준다.
도 23을 참조하면, 관통 비아 및 재배선부를 도금 과정으로 형성하기 위해서, 예컨대 시드층으로 형성된 제1도전층(2701) 상에 도금 마스크(2709)를 형성한다. 도금 마스크(2709)는 도금될 제1도전층(2701) 부분을 노출하는 패턴으로 형성될 수 있다.
도 24는 재배선부(2700) 및 관통 비아(2707)를 형성하는 단계를 보여준다.
도 24를 참조하면, 도금 마스크(도 23의 2709)에 의해 노출된 제1도전층(도20의 2701)에 도금 과정으로 도금층을 형성하고, 도금 마스크(2709) 및 도금 마스크(2709) 하부의 제1도전층(2701) 부분을 선택적으로 제거하여, 제1도전층 및 도금층을 포함하는 제2도전층 패턴(2700, 2707, 2705)을 형성한다. 제2도전층 패턴(2700, 2707, 2705)의 일부는 관통 비아(2707)로서 본딩 패드(2210)에 전기적으로 연결되도록 설정될 수 있다. 관통 비아(2707)에 연결되는 제2도전층 패턴의 일부 부분은 재배선부(2700)로 설정될 수 있다. 재배선부(2700)에 연결되고, 이후 솔더볼과 같은 외부 접속 부재가 부착될 부분은 솔더 패드(2705)와 같은 접촉부로 설정될 수 있다. 제2도전층 패턴(2700, 2707, 2705)을 형성하는 과정을 도금 과정을 예시하여 설명하지만 이에 한정되지 않고 금속층 형성 및 패터닝 구현하는 다른 과정으로도 적용할 수 있다.
도 25는 재배선부(2700) 및 관통 비아(2707)를 덮는 제2유전층(2800)을 형성하는 단계를 보여준다.
도 25를 참조하면, 재배선부(2700) 및 관통 비아(2707)를 덮는 제2유전층(2800)을 제1유전층(2600) 상에 형성한다. 제2유전층(2800)은 테라스 부분(2130)의 외측 측면(2131)을 덮도록 연장될 수 있다. 제2유전층(2800)은 솔더 패드(2705) 부분을 노출하는 오프닝부(2805)를 구비할 수 있다.
도 26은 이미지 센서 다이들 각각으로 분리 과정을 보여준다.
도 26을 참조하면, 오프닝부(2805)에 의해 노출되는 솔더 패드(2705)에 접촉하여 연결되는 솔더볼(2750)과 같은 외부 접속재를 형성한다. 이후에, 제1다이 및 제2다이의 경계 부분을 소잉(sawing) 등으로 제거하여 각각의 이미지 센서 다이들로 분리한다. 테라스 부분(2130)과 이웃하는 다른 상기 테라스 부분(2130) 사이에 위치하는 제2유전층(2800) 부분 및 하부의 제1유전층(2600) 부분, 지지부(2400) 부분, 하부의 광학적 덮개부(2500) 부분을 선택적으로 제거하여 이미지 센서 다이들을 상호 분리시켜 이미지 센서 패키지를 형성한다.
도 11 내지 도 26은 테라스 부분(2130)을 형성하는 과정을 예시하여 본 출원의 이미지 센서 패키지를 제조하는 과정을 설명하고 있지만, 본 출원은 유전층(2600, 2800)들 중 적어도 어느 하나 또는 이들 모두가 이미지 센서 다이의 외측 측면(2133)을 덮도록 연장되는 구조를 제시하는 한 다양한 변형이 가능할 것이다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 이미지 센서 다이,
131: 외측 측면,
600, 800: 유전층.

Claims (48)

  1. 다이 바디(die body) 부분 및 상대적으로 얇은 두께를 가지는 가장자리 테라스(terrace) 부분을 포함하고, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 이미지 센서 소자 영역(image sensor device region)과 본딩 패드(bonding pad)를 포함하는 이미지 센서 다이(die);
    상기 테라스 부분을 관통하여 상기 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via);
    상기 관통 비아부와 상기 테라스 부분 사이에 위치하고 상기 테라스 부분 및 상기 바디 부분의 상기 후면을 덮도록 연장된 제1유전층;
    상기 제1유전층 상에서 상기 관통 비아부에 전기적으로 연결되고 상기 바디 부분의 후면 상으로 연장된 재배선부(portion of redistribution layer); 및
    상기 재배선부를 덮고 상기 테라스 부분의 측면을 덮도록 연장된 제2유전층;을 포함하는 이미지 센서 패키지.
  2. 제1항에 있어서,
    상기 이미지 센서 다이의 상기 액티브면 상을 덮는 광학적 덮개(optical lid)부를 더 포함하는 이미지 센서 패키지.
  3. 제2항에 있어서,
    상기 광학적 덮개부와 상기 이미지 센서 다이의 상기 액티브면 사이에 위치하는 댐(dam) 형상의 지지부를 더 포함하는 이미지 센서 패키지.
  4. 제3항에 있어서,
    상기 지지부는
    일면이 상기 테라스 부분의 상기 액티브면 부분을 덮고 상기 제2유전층과 접촉하여 계면을 이루도록 상기 테라스 부분의 상기 액티브면 부분 외측으로 연장된 이미지 센서 패키지.
  5. 제4항에 있어서,
    상기 제1유전층은
    상기 제2유전층과 상기 지지부의 상기 일면 사이로 연장되어
    상기 테라스 부분의 측면을 덮는 상기 제1유전층 부분에 중첩되어 상기 테라스 부분의 측면을 추가로 더 차단하는 이미지 센서 패키지.
  6. 제4항에 있어서,
    상기 지지부는 상기 일면에 상기 제2유전층의 일부가 수용되는 수용홈부를 더 포함하고,
    상기 제2유전층은 상기 수용홈부를 채우도록 연장되어 상기 테라스 부분의 상기 액티브면과 상기 지지부의 계면 부분을 상기 제2유전층 부분이 차단하는 이미지 센서 패키지.
  7. 제4항에 있어서,
    상기 테라스 부분은
    상기 지지부의 상기 일면에 접촉하도록 외측으로 연장되며 보다 얇은 두께를 가지는 테일부(tail portion)을 가지는 이미지 센서 패키지.
  8. 제7항에 있어서,
    상기 테라스 부분은
    상기 다단 계단(step) 형상을 가지는 이미지 센서 패키지.
  9. 제3항에 있어서,
    상기 지지부는
    상기 본딩 패드를 덮게 연장되는 이미지 센서 패키지.
  10. 제9항에 있어서,
    상기 관통 비아부는
    상기 본딩 패드의 중간 부분을 자르고 지나가 상기 지지부에 접촉되도록 연장되어 상기 본딩 패드와 측면으로 연결되는 이미지 센서 패키지.
  11. 제3항에 있어서,
    상기 지지부는
    상기 광학적 덮개와 상기 액티브면 사이에 캐비티(cavity)를 제공하는 이미지 센서 패키지.
  12. 제11항에 있어서,
    상기 캐비티 내에 상기 이미지 센서 소자 영역 상에 컬러필터어레이(color filter array)를 더 포함하는 이미지 센서 패키지.
  13. 제3항에 있어서,
    상기 지지부는
    에폭시 레진(epoxy resins), 폴리이미드(polyimide), 포토레지스트(photoresist) 또는 솔더레지스트(solder resist)를 포함하는 이미지 센서 패키지.
  14. 제1항에 있어서,
    상기 제1유전층은
    실리콘(Si)을 함유하는 절연 물질의 층을 포함하는 이미지 센서 패키지.
  15. 제1항에 있어서,
    상기 제2유전층은
    상기 재배선부의 일부 부분을 솔더 패드로 여는 오프닝부(opening portion)을 가지지는 솔더 마스크(solder mask)를 포함하고,
    상기 오프닝부에 의해 노출된 상기 솔더 패드에 접속재로 부착되는 솔더 볼(solder ball)을 더 포함하는 이미지 센서 패키지.
  16. 다이 바디(die body) 부분 및 가장자리 부분을 포함하고, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 이미지 센서 소자 영역(image sensor device region)과 본딩 패드(bonding pad)를 포함하는 이미지 센서 다이(die);
    상기 가장자리 부분을 관통하여 상기 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via);
    상기 관통 비아부와 상기 가장자리 부분 사이에 위치하고 상기 가장자리 부분 및 상기 바디 부분의 상기 후면을 덮도록 연장된 제1유전층;
    상기 제1유전층 상에서 상기 관통 비아부에 전기적으로 연결되고 상기 바디 부분의 후면 상으로 연장된 재배선부(portion of redistribution layer); 및
    상기 재배선부를 덮고 상기 가장자리 부분의 외측 측면을 덮도록 연장된 제2유전층;을 포함하는 이미지 센서 패키지.
  17. 제16항에 있어서,
    상기 이미지 센서 다이의 상기 액티브면 상을 덮는 광학적 덮개(optical lid)부를 더 포함하는 이미지 센서 패키지.
  18. 제17항에 있어서,
    상기 광학적 덮개부와 상기 이미지 센서 다이의 상기 액티브면 사이에 위치하는 댐(dam) 형상의 지지부를 더 포함하는 이미지 센서 패키지.
  19. 제18항에 있어서,
    상기 지지부는
    일면이 상기 가장자리 부분의 상기 액티브면 부분을 덮고 상기 제2유전층과 접촉하여 계면을 이루도록 상기 가장자리 부분의 상기 액티브면 부분 외측으로 연장된 이미지 센서 패키지.
  20. 제19항에 있어서,
    상기 제1유전층은
    상기 제2유전층과 상기 지지부의 상기 일면 사이로 연장되어
    상기 가장자리 부분의 측면을 덮는 상기 제1유전층 부분에 중첩되어 상기 가장자리 부분의 측면을 추가로 더 차단하는 이미지 센서 패키지.
  21. 제18항에 있어서,
    상기 지지부는
    상기 본딩 패드를 덮게 연장되는 이미지 센서 패키지.
  22. 제21항에 있어서,
    상기 관통 비아부는
    상기 본딩 패드의 중간 부분을 자르고 지나가 상기 지지부에 접촉되도록 연장되어 상기 본딩 패드와 측면으로 연결되는 이미지 센서 패키지.
  23. 제18항에 있어서,
    상기 지지부는
    상기 광학적 덮개와 상기 액티브면 사이에 캐비티(cavity)를 제공하는 이미지 센서 패키지.
  24. 제23항에 있어서,
    상기 캐비티 내에 상기 이미지 센서 소자 영역 상에 컬러필터어레이(color filter array)를 더 포함하는 이미지 센서 패키지.
  25. 제18항에 있어서,
    상기 지지부는
    에폭시 레진(epoxy resins), 폴리이미드(polyimide), 포토레지스트(photoresist) 또는 솔더레지스트(solder resist)를 포함하는 이미지 센서 패키지.
  26. 제16항에 있어서,
    상기 제1유전층은
    실리콘(Si)을 함유하는 절연 물질의 층을 포함하는 이미지 센서 패키지.
  27. 제16항에 있어서,
    상기 제2유전층은
    상기 재배선부의 일부 부분을 솔더 패드로 여는 오프닝부(opening portion)을 가지지는 솔더 마스크(solder mask)를 포함하고,
    상기 오프닝부에 의해 노출된 상기 솔더 패드에 접속재로 부착되는 솔더 볼(solder ball)을 더 포함하는 이미지 센서 패키지.
  28. 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 본딩 패드(bonding pad)를 포함하는 다이(die);
    상기 다이의 두께를 관통하여 상기 본딩 패드에 전기적으로 연결되는 관통 비아부(portion of through via);
    상기 관통 비아부와 상기 다이 부분 사이에 위치하고 상기 다이의 상기 후면을 덮도록 연장된 제1유전층;
    상기 제1유전층 상에서 상기 관통 비아부에 전기적으로 연결되고 상기 다이의 상기 후면 상으로 연장된 재배선부(portion of redistribution layer); 및
    상기 재배선부를 덮고 상기 다이의 외측 측면을 덮도록 연장된 제2유전층;을 포함하는 이미지 센서 패키지.
  29. 제28항에 있어서,
    상기 다이의 액티브면은 이미지 센서 소자 영역(image sensor device region)을 포함하고,
    상기 액티브면 상을 덮는 광학적 덮개(optical lid)부를 더 포함하는 이미지 센서 패키지.
  30. 제29항에 있어서,
    상기 광학적 덮개부와 상기 이미지 센서 다이의 상기 액티브면 사이에 위치하는 댐(dam) 형상의 지지부를 더 포함하는 이미지 센서 패키지.
  31. 제30항에 있어서,
    상기 지지부는
    일면이 상기 다이의 상기 액티브면 부분을 덮고 상기 제2유전층과 접촉하여 계면을 이루도록 상기 액티브면 부분 외측으로 연장된 이미지 센서 패키지.
  32. 제31항에 있어서,
    상기 제1유전층은
    상기 제2유전층과 상기 지지부의 상기 일면 사이로 연장되어
    상기 이미지 센서 다이의 측면을 덮는 상기 제1유전층 부분에 중첩되어 상기 측면을 추가로 더 차단하는 이미지 센서 패키지.
  33. 제31항에 있어서,
    상기 지지부는 상기 일면에 상기 제2유전층의 일부가 수용되는 수용홈부를 더 포함하고,
    상기 제2유전층은 상기 수용홈부를 채우도록 연장되어 상기 다이의 상기 액티브면과 상기 지지부의 계면 부분을 상기 제2유전층 부분이 차단하는 이미지 센서 패키지.
  34. 제30항에 있어서,
    상기 지지부는
    상기 본딩 패드를 덮게 연장되는 이미지 센서 패키지.
  35. 제34항에 있어서,
    상기 관통 비아부는
    상기 본딩 패드의 중간 부분을 자르고 지나가 상기 지지부에 접촉되도록 연장되어 상기 본딩 패드와 측면으로 연결되는 이미지 센서 패키지.
  36. 제30항에 있어서,
    상기 지지부는
    상기 광학적 덮개와 상기 액티브면 사이에 캐비티(cavity)를 제공하는 이미지 센서 패키지.
  37. 제36항에 있어서,
    상기 캐비티 내에 상기 이미지 센서 소자 영역 상에 컬러필터어레이(color filter array)를 더 포함하는 이미지 센서 패키지.
  38. 제30항에 있어서,
    상기 지지부는
    에폭시 레진(epoxy resins), 폴리이미드(polyimide), 포토레지스트(photoresist) 또는 솔더레지스트(solder resist)를 포함하는 이미지 센서 패키지.
  39. 제28항에 있어서,
    상기 제1유전층은
    실리콘(Si)을 함유하는 절연 물질의 층을 포함하는 이미지 센서 패키지.
  40. 제28항에 있어서,
    상기 제2유전층은
    상기 재배선부의 일부 부분을 솔더 패드로 여는 오프닝부(opening portion)을 가지지는 솔더 마스크(solder mask)를 포함하고,
    상기 오프닝부에 의해 노출된 상기 솔더 패드에 접속재로 부착되는 솔더 볼(solder ball)을 더 포함하는 이미지 센서 패키지.
  41. 다이 바디(die body) 부분 및 가장자리 부분을 포함하는 이미지 센서 다이(image sensor die)들을 포함하고, 액티브면(active side)와 후면(back side)을 포함하고, 상기 액티브면은 이미지 센서 소자 영역(image sensor device region)과 본딩 패드(bonding pad)를 포함하는 웨이퍼(wafer)를 제공하는 단계;
    상기 후면으로부터 상기 가장자리 부분을 일부 두께 제거하여 상대적으로 얇은 두께의 테라스 부분을 형성하는 단계;
    상기 테라스 부분을 관통하여 상기 본딩 패드의 일부 부분을 여는 관통홀 구조를 형성하는 단계;
    상기 테라스 부분의 외측 측면이 노출되도록 상기 테라스 부분의 일부 부분을 제거하는 단계;
    상기 다이 바디 부분 및 상기 테라스 부분 상에 제1유전층을 형성하는 단계;
    상기 제1유전층의 일부를 제거하여 상기 본딩 패드의 일부 부분을 노출시키는 단계;
    상기 제1유전층 상에 상기 본딩 패드의 노출된 일부 부분에 연결되는 관통 비아 및 재배선부를 제공하는 도전층을 형성하는 단계; 및
    상기 도전층을 덮고 상기 테라스 부분의 외측 측면을 덮도록 연장된 제2유전층을 형성하는 단계;를 포함하는 이미지 센서 패키지 제조 방법.
  42. 제41항에 있어서,
    상기 웨이퍼의 상기 액티브면 상을 덮는 광학적 덮개를 제공하는 단계를 더 포함하는 이미지 센서 패키지 제조 방법.
  43. 제42항에 있어서,
    상기 광학적 덮개부를
    상기 광학적 덮개부와 상기 웨이퍼의 상기 액티브면 사이에 상기 가장자리 부분에 중첩되어 위치하도록 도입되는 댐(dam) 형상의 지지부에 의해 상기 웨이퍼에 부착하는 단계를 더 포함하는 이미지 센서 패키지 제조 방법.
  44. 제43항에 있어서,
    상기 테라스 부분의 일부 부분을 제거하는 단계는
    상기 테라스 부분의 가운데 부분을 제거하여 하부의 상기 지지부의 표면을 노출시키는 단계를 포함하는 이미지 센서 패키지 제조 방법.
  45. 제44항에 있어서,
    상기 테라스 부분의 상기 제거되는 일부 부분은
    상기 이미지 센서 다이들 사이 부분에 위치하는 이미지 센서 패키지 제조 방법.
  46. 제44항에 있어서,
    상기 제2유전층은
    상기 지지부의 상기 노출되는 표면 부분을 덮도록 연장되는 이미지 센서 패키지 제조 방법.
  47. 제46항에 있어서,
    상기 제1유전층은
    상기 지지부의 상기 노출되는 표면 부분과 상기 제2유전층 사이로 연장되어 상기 테라스 부분의 상기 노출되는 외측 측면을 상기 제2유전층과 함께 이중층 구조로 덮어 차단하는 이미지 센서 패키지 제조 방법.
  48. 제46항에 있어서,
    상기 테라스 부분과 이웃하는 다른 상기 테라스 부분 사이에 위치하는 상기 제2유전층 부분 및 하부의 상기 지지부 부분, 하부의 상기 광학적 덮개부 부분을 선택적으로 제거하여
    상기 이미지 센서 다이들을 상호 분리시키는 단계를 더 포함하는 이미지 센서 패키지 제조 방법.
KR1020150010835A 2015-01-22 2015-01-22 이미지 센서 패키지 및 제조 방법 Withdrawn KR20160090972A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150010835A KR20160090972A (ko) 2015-01-22 2015-01-22 이미지 센서 패키지 및 제조 방법
US14/788,666 US9640580B2 (en) 2015-01-22 2015-06-30 Image sensor packages and methods of fabricating the same
CN201510504884.9A CN105826334B (zh) 2015-01-22 2015-08-17 图像传感器封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010835A KR20160090972A (ko) 2015-01-22 2015-01-22 이미지 센서 패키지 및 제조 방법

Publications (1)

Publication Number Publication Date
KR20160090972A true KR20160090972A (ko) 2016-08-02

Family

ID=56433843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010835A Withdrawn KR20160090972A (ko) 2015-01-22 2015-01-22 이미지 센서 패키지 및 제조 방법

Country Status (3)

Country Link
US (1) US9640580B2 (ko)
KR (1) KR20160090972A (ko)
CN (1) CN105826334B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
WO2019090935A1 (zh) * 2017-11-09 2019-05-16 深圳市汇顶科技股份有限公司 光学模组及其加工方法、及终端设备
KR102497570B1 (ko) 2018-01-18 2023-02-10 삼성전자주식회사 반도체 장치
KR102534733B1 (ko) 2018-07-31 2023-05-19 삼성전자 주식회사 재배선 구조물을 가지는 팬 아웃 반도체 패키지
CN112574668A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 用于牺牲膜的组合物
US11798857B2 (en) * 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
CN101681848B (zh) * 2008-05-21 2011-11-02 精材科技股份有限公司 电子元件封装体
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
TWI546910B (zh) * 2010-02-26 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US8536672B2 (en) 2010-03-19 2013-09-17 Xintec, Inc. Image sensor package and fabrication method thereof
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8872196B2 (en) * 2011-12-19 2014-10-28 Xintec Inc. Chip package
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same

Also Published As

Publication number Publication date
US9640580B2 (en) 2017-05-02
CN105826334A (zh) 2016-08-03
CN105826334B (zh) 2020-11-17
US20160218136A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
TWI629759B (zh) 晶片封裝體及其製造方法
US8536672B2 (en) Image sensor package and fabrication method thereof
CN102157462B (zh) 晶片封装体及其制造方法
US8741683B2 (en) Chip package and fabrication method thereof
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
KR100576775B1 (ko) 반도체패키지 및 그 제조방법
US8399963B2 (en) Chip package and fabrication method thereof
US7394152B2 (en) Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
KR20160090972A (ko) 이미지 센서 패키지 및 제조 방법
TWI511253B (zh) 晶片封裝體
US10109663B2 (en) Chip package and method for forming the same
US9177919B2 (en) Chip package and method for forming the same
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
TWI624039B (zh) 晶片封裝體及其製造方法
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
US20170117242A1 (en) Chip package and method for forming the same
TW201301494A (zh) 晶片封裝體及其形成方法
KR102110283B1 (ko) 보호형 칩 스케일 패키지(csp) 패드 구조체
JP2020077855A (ja) チップパッケージおよびその製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
CN110797358B (zh) 晶片封装体及其制造方法
US8786093B2 (en) Chip package and method for forming the same
US20110204487A1 (en) Semiconductor device and electronic apparatus
CN220569663U (zh) 芯片封装结构
KR101963182B1 (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150122

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid