[go: up one dir, main page]

CN102782862B - 芯片封装体及其制造方法 - Google Patents

芯片封装体及其制造方法 Download PDF

Info

Publication number
CN102782862B
CN102782862B CN201180009571.6A CN201180009571A CN102782862B CN 102782862 B CN102782862 B CN 102782862B CN 201180009571 A CN201180009571 A CN 201180009571A CN 102782862 B CN102782862 B CN 102782862B
Authority
CN
China
Prior art keywords
pattern
area
layer
chip package
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180009571.6A
Other languages
English (en)
Other versions
CN102782862A (zh
Inventor
黄玉龙
刘沧宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102782862A publication Critical patent/CN102782862A/zh
Application granted granted Critical
Publication of CN102782862B publication Critical patent/CN102782862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/80—Encapsulations or containers for integrated devices, or assemblies of multiple devices, having photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供一种芯片封装体，其包括：半导体基底，具有装置区；封装层，设置于半导体基底上；间隔层，设置于半导体基底与封装层之间，且围绕装置区；以及辅助图案，具有形成于间隔层的中空图案、位于间隔层与装置区之间的实体图案、或前述的组合。

Description

芯片封装体及其制造方法
本申请的要求美国临时案第61/308855号（申请日为2010年2月26号）的权益，其全部内容通过引用并于本申请中。
技术领域
本发明涉及一种芯片封装技术，特别涉及芯片封装体及其制造方法。
背景技术
目前业界针对芯片的封装已发展出种晶片级封装技术，半导体晶片通常与玻璃基板接合在起，并在半导体晶片与玻璃基板之间设置间隔层。在晶片级封装体完成之后，在各芯片之间进行切片步骤，以形成分离的芯片封装体。
半导体基底、间隔层与玻璃基板之间的热膨胀系数的失配导致芯片封装体的可靠性问题或甚至芯片封装体的分层，因为度间隔层无法与半导体基底/玻璃基板紧密结合。结果，水气及空气进入芯片封装体，不利地影响芯片封装体的电性能。
因此，期望提供一种芯片封装体，其可以克服上述问题，以增加芯片封装体的可靠性。
发明内容
本发明的实施例提供一种芯片封装体，包括：半导体基底，具有装置区；封装层，设置于该半导体基底上；间隔层，设置于该半导体基底与该封装层之间，且围绕该装置区；以及辅助图案，包括形成于该间隔层的中空图案、位于该间隔层与该装置区之间的实体图案、或前述的组合。
本发明的实施例还提供一种芯片封装体的制造方法，包括：提供封装层；形成间隔材料涂层于该封装层上；图案化该间隔材料涂层，以形成间隔层及辅助图案；提供半导体晶片，包括多个装置区以及任两个相邻的该装置区之间的切割道；将该封装层接合至该半导体晶片，其中该间隔层围绕该半导体晶片的该装置区，且该辅助图案包括：设置于该间隔层中的中空图案、该切割道上的中空图案、该间隔层与该装置区之间的实体图案、或前述的组合；以及，沿着该切割道分割该半导体晶片，形成多个芯片封装体。
在下面的多个实施例中并配合附图，给出了详细说明。
附图说明
通过阅读之后的详细描述以及实施例并搭配参考附图可完全了解本发明，其中：
图1~7显示本发明的各种实施例的芯片封装体；
图8~12为一系列剖面图，用以说明本发明实施例的制作芯片封装体的步骤；
图13~14显示本发明的另一实施例的芯片封装体；以及
图15至图18绘示本发明多个实施例的具有不同实体图案的芯片封装体的示意图。
具体实施方式
以下配合附图详细说明本发明。在附图或说明书描述中，相似或相同的部分使用相同的参考标号。且在附图中，实施例的形状或是厚度可被夸大，以简化或是方便标示。再者，附图中各元件将被描述。值得注意的是，图中未绘示或描述的元件，为本领域技术人员所知的任何常规元件。另外，所披露的实施例仅为特定的示例，用以实施本发明，其并非用以限定本发明的范围。
本发明的实施例中，制作图像感测元件封装体被用作示例。也就是说，可以了解的是，在本发明的芯片封装体的实施例中，其可应用于各种具有主动元件或被动装置的电子元件或数字电路或模拟电路，例如光电装置(optoelectronic devices)、微机电系统(Micro Electro Mechanical System;MEMS)、微流体系统(micro fluidic systems)、以及探测热、光线或压强物理传感器。特别可将晶片级封装(WSP)工艺应用于图像传感器装置、发光二极管(LEDs)、太阳能电池、射频电路、加速计、陀螺仪、微制动器、表面声波装置、压力传感器或喷墨打印头。
其中上述晶片级封装工艺主要指在晶片阶段完成封装步骤后，再切割具有多个芯片的晶片以获得独立的封装体，然而，在特定实施例中，可以将已分离的独立芯片重新分布在承载晶片上，再进行封装工艺，其亦可称之为晶片级封装工艺。另外，上述晶片级封装工艺亦可适用于通过堆迭具有集成电路的多片晶片，以形成多层集成电路装置的芯片封装体。
本发明的实施例中，使用辅助图案来降低间隔层与半导体基底/玻璃基板间的应力，和/或增加对空腔(cavity)的支撑力。以下将配合图1~14对本发明的优选实施例作详细说明。
请参阅图1，其显示本发明实施例的芯片封装体的剖面示意图。半导体基底100例如由切割包括多个芯片的半导体晶片而形成，半导体基底100可分为装置区100A和围绕装置区100A的周边接合垫区100B。装置区100A中具有半导体装置，例如图像传感器装置或是微机电结构。在本实施例中，装置区100A上形成有微透镜阵列117，以将光引导到图像感测装置上。在该情形，装置区100A亦可视为图像感测区。
在半导体基底100的周边接合垫区100B上设置有多个导电垫104以及密封环106，导电垫104例如为接合垫(bonding pad)，可通过金属线(未绘出)连接至芯片内部，密封环106位于芯片的最外边缘，可以防止半导体晶片于切片工艺中产生的裂缝延伸至芯片内，密封环106并与芯片内部产生电性绝缘。
半导体基底100的背面102具有通孔118，暴露出导电垫104。绝缘层120设置于半导体基底的背面101上，且延伸至通孔118的侧壁。导线层122设置于绝缘层120上，且延伸至通孔118的底部，与导电垫104电性连接。钝化层124覆盖导线层122与绝缘层120，钝化层124具有开口126，暴露出部分的导线层122。导电凸块128设置于钝化层124的开口126中，与导线层122电性连接。
半导体基底100的正面101与封装层114接合，且两者之间设置有间隔层110。间隔层110围绕装置区100A以在半导体基底100与封装层114之间定义空腔(cavity)116。封装层114可以是透明基底，例如玻璃、石英、蛋白石(opal)、塑料或其它任何可供光线通过的透明基板。也可以选择性地形成滤光片(filter)及/或抗反射层(anti-reflective layer)于封装层114上。在非感光装置芯片的实施例中，封装层114则可以是半导体材料层，例如硅覆盖层。
在此实施例中，间隔层110先形成于封装层114上，然后再通过粘接层112与半导体基底100接合，使得粘接层112介于间隔层110与半导体基底100之间。在另一实施例中，亦可将间隔层110先形成于半导体基底100上，然后再通过粘接层与封装层114接合，使得粘接层介于间隔层110与封装层114之间。在又一实施例中，亦可完全不使用粘接层，而直接将间隔层110接合到半导体晶片100与封装层114。
本发明中，在封装层114与半导体基底100之间设计附加的辅助图案来改善芯片封装体的可靠性。在一个实施例中，辅助图案为形成于间隔层110中的中空图案111A，其俯视图如图2所示。中空图案111A可帮助释放间隔层与基底/封装层之间的应力，改善芯片封装体的可靠性。此外，在接合工艺中须对封装体施加压缩力，若施加的压缩力不足，间隔层与基底/封装层的界面可能会有孔洞(void)产生，造成封装体可靠性不佳。而中空图案可减少了间隔层的表面积，因此在固定的压缩力下可增加对于间隔层的压强，使得间隔层材料可以跟基底/封装层紧密结合，以提高芯片封装工艺的良率，并提升封装体可靠性。应注意的是，虽然图2中所绘示的中空图案111A为圆形开口，但本发明并非以此为限，本发明中，所使用的中空图案可亦为其他形状，例如半圆形、椭圆形、三角形、正方形、矩形、多边形、或前述数种形状的组合。此外，上述的中空图案亦可以不对称方式分布于间隔层中。在使用粘接层的实施例，可具有至少部份的粘接层112填入中空图案111A中。
图3~6还显示本发明其他各种实施例的芯片封装体的俯视图。本发明的辅助图案亦可是设置于间隔层100与装置区100A之间的实体图案。在本发明中所称的“间隔层”指围绕装置区的最外围的单体连续结构，而“实体图案”指间隔层与装置区之间的实心(solid)或非实心图案(non-solid)。在图3中，实体图案111B由多个分离的柱形成。在图4中，实体图案111C为围绕装置区100A的连续图案。在图5中，辅助图案包括柱形成的实体图案111B与围绕装置区100A的连续图案111C两者。在图6中，辅助图案111D为具有中空结构1111的连续图案。上述实体图案与间隔层可由相同材料形成。
通过上述各种实体图案可为封装层提供附加的支撑力，进而实现大尺寸(>7x7mm)芯片的晶片级封装。此外，在半导体晶片薄化时，实体图案亦可提供附加的支撑力，由此可减少半导体基板的厚度。再者，装置区旁的实体图案亦可作为遮光层，降低装置区中图像感测装置的噪声。
应注意的是，虽然图3中所绘示的实体图案111B为圆形的柱，但本发明并非以此为限。本发明所使用的实体图案可亦为其他形状，例如半圆形、椭圆形、三角形、正方形、矩形、多边形、或前述数种形状的组合。此外，装置区可能并非位于空腔的正中央(如图3所示)，而上述的实体图案亦可以相对于装置区以不对称方式分布。例如，在图3中，实体图案111B在较宽的区域(装置区100A右侧)具有较大的图案密度，而在较窄的区域(装置区100A左侧)具有较小的图案密度。
图7显示本发明芯片封装体的另一实施例，该芯片封装体的辅助图案包括形成于间隔层110的中空图案111A与间隔层110与装置区100A之间的实体图案111B两者。
根据本发明的又一实施例，辅助图案亦可设置于切割道中。在该情形，辅助图案经过切割后并未显示于分离后的芯片封装体中，因此该实施例将在以下的制造方法中进行说明。
请参见图8，依照本发明实施例的制造方法，首先提供封装层114，并在封装层114上形成间隔材料涂层108。封装层114例如为玻璃基板或是另一空白硅晶片。间隔材料涂层108可为感光绝缘材料，例如环氧树脂、阻焊材料等，可由各种涂布方式形成。
请参见图9，将间隔材料涂层108图案化以形成间隔层110及辅助图案。此图案化步骤可包括曝光及显影工艺。虽然此处的辅助图案是以图2的中空图案111A为例进行说明，但本领域技术人员当可理解其他类型的辅助图案亦可以同样的方式形成。
之后，如图10所示，将上述具有辅助图案与间隔层的封装层114与半导体晶片100接合，并通过间隔层110分隔封装层114与半导体晶片100，同时形成由间隔层110所围绕的间隙116(cavity)。如前文所述，在此实施例中，间隔层110先形成于封装层114上，然后再通过粘接层112与半导体基底100接合。在其他实施例中，亦可将间隔层110先形成于半导体基底100上，然后再通过粘接层与封装层114接合，或完全不使用粘接层。上述粘接层可利用丝网印刷(screen printing)的方式涂布于间隔层110上，粘接层的图案基本上与间隔层110的图案相同。
半导体晶片100包括多个芯片，一般为硅晶片，其具有正面101及背面102。半导体晶片100定义为装置区100A以及围绕装置区100A的周边接合垫区100B。装置区100A具有半导体装置，例如图像传感器装置或是微机电结构。在本实施例中，装置区100A上形成有微透镜阵列117，以将光引导到图像感测装置上，此时装置区100A亦可视为图像感测区。
半导体晶片100还具有多个导电垫104及密封环106，位于周边接合垫区100B上。导电垫104与密封环106由金属层和通路孔形成，电路孔形成于金属层间介电层（IMD）102中。密封环106围绕所述多个导电垫104，和装置区100A，任两相邻密封环106之间定义切割道SL。
接着，请参阅图11，在半导体晶片100的背面102形成通孔118，暴露出导电垫104。在形成通孔之前亦可先用抛光、蚀刻等方式将晶片背面薄化。通孔118可用光刻、蚀刻或激光钻孔方式形成。然后在半导体晶片100的背面及通孔118的侧壁上形成绝缘层120。绝缘层120可以为非感光的绝缘材料，例如氧化硅、氮化硅或氮氧化硅。可利用热氧化法、化学气相沉积法或物理气相沉积法，顺应性地形成绝缘材料于半导体晶片的背面及通孔118的侧壁及底部上，接着，以光刻及蚀刻方式除去通孔118底部的绝缘材料，形成如图11中所示的绝缘层120。
接着，在绝缘层120上形成导线层122，且导线层122延伸至通孔118的底部，以与导电垫104电性连接。可通过例如是溅镀、蒸镀或电镀的方式，沉积例如是铜、铝或镍的导电材料层于绝缘层120上以及通孔118中，然后再通过光刻及蚀刻方式图案化导电材料层，以形成上述导线层122。
如图12所示，在绝缘层120以及导线层122上涂布例如是阻焊膜（soldermask）的钝化层124，覆盖导线层122，接着，图案化钝化层124，形成开口126，以暴露部分的导线层122。然后，在钝化层124的开口126中涂布焊料，并在该焊料上进行回流工艺，以形成导电凸块128，导电凸块128可以是焊球或焊膏。
然后，以切刀(未绘出)沿着切割道SL将半导体晶片100分割，即可形成多个如图1所示的芯片封装体。
图13显示根据本发明的实施例的设置于切割道上的辅助图案。依照本发明，在图9的图案化工艺中，亦可将中空图案111E形成在对应于切割道SL的位置，所得的封装层与半导体晶片100接合后，即可得到如图中所示的结构。图14显示该实施例的俯视图，其中中空图案111E具有多个圆形开口，但亦可为其他形状例如矩形开口。位于切割道SL的中空图案111E可降低接合工艺中实现气密封装所需的力，并可提供空间容纳多余的间隔材料(如果需要的话)，并在切割工艺中完全去除。
此外，在本发明的实施例的实体图案还可有多种变化。图15至图18显示本发明多个实施例的具有不同实体图案的芯片封装体的示意图。在图15中，实体图案111F包括条状图案，该条状图案横跨由间隔层110所围绕出的区域100C。装置区100A位于实体图案111F的一侧。在图16中，实体图案111G包括两个横跨区域100C的条状图案B，且两个条状图案B可彼此平行或是不平行。在本实施例中，装置区100A位于两个条状图案B之间。在其他实施例中，装置区可位于两个条状图案B的同侧。在图17中，实体图案111H包括三个条状图案B1、B2、B3，其中条状图案B1横跨区域100C，条状图案B2、B3的一端连接条状图案B1，且条状图案B2、B3的另一端连接间隔层110。条状图案B2、B3位于条状图案B1的相对两侧。在图18中，实体图案111I包括多个柱P，柱P沿着一条线（例如图18所绘示的虚线）排列，该条线横跨由间隔层110所围绕出的区域100C。
由以上说明可知，本发明的实施例通过使用辅助图案至少可实现以下优点：
1.中空图案可帮助释放间隔层与基底/封装层之间的应力，改善芯片封装体的可靠性。
2.实体图案可提供附加的支撑力，进而实现大尺寸芯片的晶片级封装并降低晶片厚度。
3.装置区与间隔层之间的实体图案可作为遮光层，降低图像感测装置的噪声。
虽然本发明通过示例和优选实施例被描述，然本发明并不限于所披露的实施例。相反，旨在覆盖（对于本领域的技术人员明显的）各种修改或相似的布置。因此，所附权利要求的范围应根据最广泛的解释一包括所有这样的修改和相似布置。

Claims (29)

1.一种芯片封装体，包括：
半导体基底，具有元件区；
封装层，设置于该半导体基底的上；
间隔层，设置于该半导体基底与该封装层之间，且围绕该元件区；以及
辅助图案，包含设置于该间隔层的中空图案、设置于该间隔层与该元件区之间的实体图案或前述的组合，
其中该间隔层与该元件区之间夹有一区域，该区域包括一宽区与一窄区，该间隔层与该元件区的在该宽区的间距大于该间隔层与该元件区的在该窄区的间距，且当该辅助图案至少包括该实体图案时，其中
该实体图案位于该宽区中的图案面积不同于位于该窄区中的图案面积；或者
该实体图案包括多个分离的柱状结构，且位于该宽区中的柱状结构的数量不同于位于该窄区中的柱状结构的数量。
2.如权利要求1所述的芯片封装体，其中该实体图案位于该宽区中的图案面积大于位于该窄区中的图案面积。
3.如权利要求1所述的芯片封装体，其中位于该宽区中的柱状结构的数量大于位于该窄区中的柱状结构的数量。
4.如权利要求1所述的芯片封装体，其中该宽区与该窄区系位于该元件区的相对两侧。
5.如权利要求1所述的芯片封装体，其中该中空图案包含圆形、半圆形、椭圆形、多边形、或前述的组合。
6.如权利要求1所述的芯片封装体，其中该实体图案包含圆形、半圆形、椭圆形、多边形、或前述的组合。
7.如权利要求1所述的芯片封装体，其中当该实体图案位于该宽区中的图案面积不同于位于该窄区中的图案面积时，该实体图案包含多个分离的柱状结构、围绕该元件区的连续图案、或是具有中空结构的连续图案。
8.如权利要求1所述的芯片封装体，还包括粘着层，设置于该间隔层与该半导体基底之间，或设置于该间隔层与该封装层之间，且该粘着层至少一部分填入该中空图案。
9.如权利要求1所述的芯片封装体，其中该间隔层的材料包括感光绝缘材料。
10.如权利要求1所述的芯片封装体，其中该间隔层与该辅助图案为相同材料。
11.如权利要求1所述的芯片封装体，其中该半导体基底还包括：
周边接垫区，围绕该元件区；以及
多个导电垫，设置于该周边接垫区上。
12.如权利要求11所述的芯片封装体，还包括：
导通孔，设置于该半导体基底的一表面上，暴露出该导电垫；
绝缘层，设置于该半导体基底的该表面上，且延伸至该导通孔的侧壁上；
导线层，设置于该绝缘层上，且延伸至该导通孔的底部与该导电垫电性连接；
保护层，覆盖该导线层与该绝缘层，具有露出该导线层的开口；以及
导电凸块，设置于该保护层的该开口中，与该导线层电性连接。
13.如权利要求1所述的芯片封装体，其中该实体图案包括至少一条状图案，该条状图案横跨由该间隔层所围绕出的区域。
14.如权利要求1所述的芯片封装体，其中该实体图案包括所述多个柱状结构，该些柱状结构沿着一条横跨由该间隔层所围绕出的区域的线而排列。
15.一种芯片封装体的制造方法，包括：
提供封装层；
形成间隔材料涂膜于该封装层上；
图案化该间隔材料涂膜，以形成间隔层及辅助图案；
提供半导体晶片，包含多个元件区，任两个相邻的该元件区之间包括一切割道；
将该封装层接合至该半导体晶片，其中该间隔层围绕该半导体晶片的该元件区，且该辅助图案包含：设置于该间隔层的中空图案、该切割道的中空图案、该间隔层与该元件区之间的实体图案或前述的组合；以及
沿着该切割道分割该半导体晶片，形成多个芯片封装体，
其中该间隔层与该元件区之间夹有一区域，该区域包括一宽区与一窄区，该间隔层与该元件区的在该宽区的间距大于该间隔层与该元件区的在该窄区的间距，且当该辅助图案至少包括该实体图案时，其中
该实体图案位于该宽区中的图案面积不同于位于该窄区中的图案面积；或者
该实体图案包括多个分离的柱状结构，且位于该宽区中的柱状结构的数量不同于位于该窄区中的柱状结构的数量。
16.如权利要求15所述的芯片封装体的制造方法，其中该实体图案位于该宽区中的图案面积大于位于该窄区中的图案面积。
17.如权利要求15所述的芯片封装体的制造方法，其中位于该宽区中的柱状结构的数量大于位于该窄区中的柱状结构的数量。
18.如权利要求15所述的芯片封装体的制造方法，其中该宽区与该窄区位于该元件区的相对两侧。
19.如权利要求15所述的芯片封装体的制造方法，其中该中空图案包含圆形、椭圆形、多边形、或前述的组合，该实体图案包含圆形、椭圆形、多边形、或前述的组合。
20.如权利要求15所述的芯片封装体的制造方法，其中当该实体图案位于该宽区中的图案面积不同于位于该窄区中的图案面积时，该实体图案包含多个分离的柱状结构。
21.如权利要求15所述的芯片封装体的制造方法，其中该实体图案包含围绕该元件区的连续图案。
22.如权利要求15所述的芯片封装体的制造方法，其中该实体图案包含具有中空结构的连续图案。
23.如权利要求15所述的芯片封装体的制造方法，还包括：
形成一粘着层于该间隔层与该半导体基底之间，或形成于该间隔层与该封装层之间，且该粘着层至少部分填入该中空图案。
24.如权利要求13所述的芯片封装体的制造方法，其中该间隔层的材料包括感光绝缘材料。
25.如权利要求15所述的芯片封装体的制造方法，其中该间隔层与该辅助图案为相同材料。
26.如权利要求15所述的芯片封装体的制造方法，其中该半导体基底还包括：
周边接垫区，围绕该元件区；以及
多个导电垫，设置于该周边接垫区上。
27.如权利要求26所述的芯片封装体的制造方法，还包括：
导通孔，设置于该半导体基底的一表面上，暴露出该导电垫；
绝缘层，设置于该半导体基底的该表面上，且延伸至该导通孔的侧壁上；
导线层，设置于该绝缘层上，且延伸至该导通孔的底部与该导电垫电性连接；
保护层，覆盖该导线层与该绝缘层，具有露出该导线层的开口；以及
导电凸块，设置于该保护层的该开口中与该导线层电性连接。
28.如权利要求15所述的芯片封装体的制造方法，其中该实体图案包括至少一条状图案，该条状图案横跨由该间隔层所围绕出的区域。
29.如权利要求15所述的芯片封装体的制造方法，其中该实体图案包括所述多个柱状结构，该些柱状结构沿着一条横跨由该间隔层所围绕出的区域的线而排列。
CN201180009571.6A 2010-02-26 2011-02-25 芯片封装体及其制造方法 Active CN102782862B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US30885510P 2010-02-26 2010-02-26
US61/308,855 2010-02-26
PCT/CN2011/071306 WO2011103813A1 (en) 2010-02-26 2011-02-25 Chip package and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN102782862A CN102782862A (zh) 2012-11-14
CN102782862B true CN102782862B (zh) 2015-08-26

Family

ID=44504850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180009571.6A Active CN102782862B (zh) 2010-02-26 2011-02-25 芯片封装体及其制造方法

Country Status (5)

Country Link
US (2) US8890268B2 (zh)
JP (2) JP2013520808A (zh)
CN (1) CN102782862B (zh)
TW (1) TWI546910B (zh)
WO (1) WO2011103813A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
JP5450295B2 (ja) * 2010-07-05 2014-03-26 オリンパス株式会社 撮像装置および撮像装置の製造方法
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
CN103165545B (zh) * 2011-12-19 2016-05-18 精材科技股份有限公司 晶片封装体及其形成方法
US20130221469A1 (en) * 2012-02-29 2013-08-29 Dongbu Hitek Co., Ltd. Semiconductor package and method of fabricating the same
TW201340699A (zh) * 2012-03-22 2013-10-01 Global Microptics Co Ltd 光學鏡頭模組及其製程
JP5988020B2 (ja) * 2012-03-26 2016-09-07 日本電気株式会社 固体撮像素子及びその製造方法
TWI569400B (zh) * 2012-06-11 2017-02-01 精材科技股份有限公司 晶片封裝體及其形成方法
TWI536547B (zh) * 2013-01-10 2016-06-01 精材科技股份有限公司 影像感測晶片封裝體之製作方法
CN103928410B (zh) * 2013-01-11 2017-01-04 精材科技股份有限公司 封装结构及其制作方法
CN103943602B (zh) * 2013-01-21 2017-09-12 超威半导体(上海)有限公司 芯片叠层结构及其制造方法
JP6194624B2 (ja) * 2013-04-25 2017-09-13 ミツミ電機株式会社 物理量検出素子及び物理量検出装置
TWI662670B (zh) * 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
US9379072B2 (en) * 2013-11-27 2016-06-28 Xintec Inc. Chip package and method for forming the same
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
TWI593069B (zh) 2014-10-07 2017-07-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI603447B (zh) * 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
KR20160090972A (ko) * 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
CN105870138A (zh) * 2015-02-05 2016-08-17 精材科技股份有限公司 晶片封装体及其制造方法
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9704827B2 (en) 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
WO2017028778A1 (zh) 2015-08-18 2017-02-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
CN105185751B (zh) * 2015-08-18 2018-08-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
WO2017036381A1 (zh) * 2015-09-02 2017-03-09 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105226036B (zh) * 2015-10-10 2018-09-28 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
CN105244339B (zh) * 2015-10-10 2018-02-16 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
WO2017071649A1 (zh) * 2015-10-29 2017-05-04 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
TW201735286A (zh) * 2016-02-11 2017-10-01 天工方案公司 使用可回收載體基板之裝置封裝
CN105977269B (zh) * 2016-05-06 2018-11-20 宁波芯健半导体有限公司 低成本高性能影像芯片的封装结构及其封装方法
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
US11368137B2 (en) 2018-12-28 2022-06-21 Skyworks Solutions, Inc. Acoustic wave device with transverse mode suppression
US12136910B2 (en) 2019-06-07 2024-11-05 Skyworks Solutions, Inc. Acoustic wave resonator with patterned conductive layer for transverse mode suppression
US11606078B2 (en) 2019-07-18 2023-03-14 Skyworks Solutions, Inc. Acoustic wave resonator with rotated and tilted interdigital transducer electrode
US11581870B2 (en) 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS
US11936367B2 (en) 2019-10-31 2024-03-19 Skyworks Solutions, Inc. Acoustic wave device with velocity reduction cover
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ
KR102794926B1 (ko) 2020-06-29 2025-04-14 삼성전자주식회사 반도체 패키지
EP4210096A4 (en) * 2020-09-25 2023-11-08 Huawei Technologies Co., Ltd. CHIP AND MANUFACTURING METHOD THEREFOR, AND ELECTRONIC EQUIPMENT
CN113035966B (zh) * 2021-03-11 2023-08-01 业成科技（成都）有限公司 光感应结构及其制备方法、太阳能电池与电子设备
US20240204030A1 (en) * 2021-05-13 2024-06-20 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
TWI837882B (zh) * 2022-01-14 2024-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI850094B (zh) * 2023-09-01 2024-07-21 世界先進積體電路股份有限公司 微機電封裝及其製造方法
CN118660473A (zh) * 2024-08-21 2024-09-17 江苏汇显显示技术有限公司 太阳能电池组件及其制备方法和太阳能电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312203A (zh) * 2007-05-24 2008-11-26 育霈科技股份有限公司 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
CN101335280A (zh) * 2007-06-29 2008-12-31 采钰科技股份有限公司 影像感测元件封装体及其制作方法
CN101414613A (zh) * 2007-10-19 2009-04-22 采钰科技股份有限公司 晶片级封装物及制作晶片级封装物的掩模

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110886B2 (ja) * 1992-08-19 2000-11-20 オリンパス光学工業株式会社 固体撮像装置
JP3880278B2 (ja) 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
US6784409B2 (en) * 2000-03-28 2004-08-31 Canon Kabushiki Kaisha Electronic device with encapsulant of photo-set resin and production process of same
CA2485022A1 (en) * 2002-04-15 2003-10-23 Schott Ag Method for connecting substrates and composite element
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP3830495B2 (ja) * 2004-05-10 2006-10-04 シャープ株式会社 半導体装置、半導体装置の製造方法及び光学装置用モジュール
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
JP2006228837A (ja) 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
TWI261931B (en) * 2005-03-18 2006-09-11 Advanced Semiconductor Eng Package of image sensor device and formation thereof
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
KR100794660B1 (ko) * 2006-07-14 2008-01-14 삼성전자주식회사 이미지 센서 패키지 및 그 제조 방법
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP4378394B2 (ja) * 2007-05-31 2009-12-02 シャープ株式会社 半導体装置およびそれを備えた光学装置用モジュール
JP5123575B2 (ja) 2007-06-14 2013-01-23 株式会社フジクラ 配線基板及びその製造方法
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
US20090026562A1 (en) * 2007-07-26 2009-01-29 Visera Technologies Company Limited Package structure for optoelectronic device
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US7829966B2 (en) * 2007-11-23 2010-11-09 Visera Technologies Company Limited Electronic assembly for image sensor device
JP4942671B2 (ja) 2008-01-24 2012-05-30 株式会社フジクラ 半導体装置およびその製造方法
TWI464835B (zh) 2008-04-04 2014-12-11 Fujikura Ltd 半導體封裝體及其製造方法
JP5078725B2 (ja) * 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US7598580B1 (en) * 2008-05-15 2009-10-06 Kingpak Technology Inc. Image sensor module package structure with supporting element
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TWI579995B (zh) * 2009-08-19 2017-04-21 Xintex Inc 晶片封裝體及其製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
JP2012059881A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 撮像素子、撮像モジュール及び撮像素子の製造方法
US8071429B1 (en) * 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312203A (zh) * 2007-05-24 2008-11-26 育霈科技股份有限公司 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
CN101335280A (zh) * 2007-06-29 2008-12-31 采钰科技股份有限公司 影像感测元件封装体及其制作方法
CN101414613A (zh) * 2007-10-19 2009-04-22 采钰科技股份有限公司 晶片级封装物及制作晶片级封装物的掩模

Also Published As

Publication number Publication date
WO2011103813A1 (en) 2011-09-01
TW201131710A (en) 2011-09-16
US8890268B2 (en) 2014-11-18
CN102782862A (zh) 2012-11-14
TWI546910B (zh) 2016-08-21
US20140065769A1 (en) 2014-03-06
US20110210413A1 (en) 2011-09-01
JP2015133520A (ja) 2015-07-23
JP6110889B2 (ja) 2017-04-05
US8741683B2 (en) 2014-06-03
JP2013520808A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
CN102782862B (zh) 芯片封装体及其制造方法
CN102651350B (zh) 晶片封装体
CN102157462B (zh) 晶片封装体及其制造方法
US8581386B2 (en) Chip package
CN103295985B (zh) 晶片封装体及其形成方法
US8294275B2 (en) Chip package and method for forming the same
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
CN102891117B (zh) 晶片封装体及其制造方法
TWI529887B (zh) 晶片封裝體及其形成方法
CN103107157B (zh) 晶片封装体及其形成方法
US9024437B2 (en) Chip package and method for forming the same
CN106252308A (zh) 晶片封装体与其制备方法
CN102891120B (zh) 晶片封装体及其形成方法
CN101355043A (zh) 电子元件封装体及其制作方法
CN102891133B (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant