[go: up one dir, main page]

KR100954921B1 - 수직형 반도체 소자의 백메탈층 필링 테스트 방법 - Google Patents

수직형 반도체 소자의 백메탈층 필링 테스트 방법 Download PDF

Info

Publication number
KR100954921B1
KR100954921B1 KR1020070137238A KR20070137238A KR100954921B1 KR 100954921 B1 KR100954921 B1 KR 100954921B1 KR 1020070137238 A KR1020070137238 A KR 1020070137238A KR 20070137238 A KR20070137238 A KR 20070137238A KR 100954921 B1 KR100954921 B1 KR 100954921B1
Authority
KR
South Korea
Prior art keywords
metal layer
back metal
vertical semiconductor
semiconductor device
tape
Prior art date
Application number
KR1020070137238A
Other languages
English (en)
Other versions
KR20090069539A (ko
Inventor
김광수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137238A priority Critical patent/KR100954921B1/ko
Publication of KR20090069539A publication Critical patent/KR20090069539A/ko
Application granted granted Critical
Publication of KR100954921B1 publication Critical patent/KR100954921B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/08—Investigating strength properties of solid materials by application of mechanical stress by applying steady tensile or compressive forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/0058—Kind of property studied
    • G01N2203/0091—Peeling or tearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법은 백메탈층을 제외한 수직형 반도체 소자를 웨이퍼 샘플로 구현하는 단계; 연마 장치를 이용하여 상기 웨이퍼 샘플의 기판 후면을 연마하는 단계; 상기 백메탈층의 증착 마스크로 이용되고, 칩소자 형태의 패턴이 형성된 메쉬 패턴을 상기 웨이퍼 샘플의 기판 후면에 위치시키는 단계; 금속을 증착하여 백메탈층을 형성하는 단계; 상기 연마 장치의 테이프 라미네이션 장비를 이용하여 상기 백메탈층에 필링 검사용 테이프를 붙이는 단계; 및 상기 연마 장치의 테이프 제거 장비를 이용하여 상기 검사용 테이프를 제거하는 단계를 포함한다.
실시예에 의하면, 고가의 백메탈층 필링 테스트 장비를 필요로 하지 않으므로, 저렴한 비용으로 수직형 반도체 소자의 백메탈층 필링 테스트를 수행할 수 있다. 또한, 웨이퍼를 칩단위로 분리하지 않은 채 직접 백메탈층의 필링 테스트를 수행할 수 있으므로 샘플용 웨이퍼의 파기율을 감소시킬 수 있고, 검사 공정을 단축시킬 수 있으며, 따라서 수직형 반도체 소자의 생산 수율을 향상시킬 수 있다.
수직형 반도체 소자, 백메탈층, 드레인 전극, 필링 테스트, 라미네이션

Description

수직형 반도체 소자의 백메탈층 필링 테스트 방법{Peeling test method for back metal layer of semiconductor device of vertical type}
실시예는 수직형 반도체 소자의 백메탈층 필링 테스트 방법에 관하여 개시한다.
수직형 반도체 소자는 기판의 상측에 두개의 소스 전극이 위치되고, 상기 소스 전극 사이의 기판 내부에 게이트 폴리가 위치된다.
그리고, 기판 하측에 드레인 전극으로 기능되는 백메탈(back metal)이 증착된다. 상기 백메탈층이 증착된 후 기판과의 고착 상태를 확인하기 위하여 웨이퍼를 칩사이즈로 자르고, 백메탈층에 필링(peeling) 검사용 테이프를 붙였다 제거한다.
상기 검사용 테이프의 점착성에 의한 상기 백메탈층의 손상 유무를 확인함으로써 백메탈층과 기판의 고착 상태를 검사할 수 있다.
이와 같은 종래의 백메탈 필링 테스트 방법에 의하면, 테스트용 웨이퍼의 분리 공정을 진행하여야 하며, 고가의 필링 테스트 장비를 통하여 검사용 테이프의 접착 및 제거 공정을 처리해야 한다.
따라서, 공정 효율이 저하되고, 샘플용 웨이퍼의 파손을 감수해야 하며, 검 사 비용이 많이 소요되는 문제점이 있다.
실시예는 고가의 백메탈층 필링 테스트 장비를 이용할 필요가 없고, 웨이퍼를 칩단위로 분리하지 않은 채 직접 백메탈층의 필링 테스트를 수행할 수 있는 수직형 반도체 소자의 백메탈층 필링 테스트 방법을 제공한다.
실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법은 백메탈층을 제외한 수직형 반도체 소자를 웨이퍼 샘플로 구현하는 단계; 연마 장치를 이용하여 상기 웨이퍼 샘플의 기판 후면을 연마하는 단계; 상기 백메탈층의 증착 마스크로 이용되고, 칩소자 형태의 패턴이 형성된 메쉬 패턴을 상기 웨이퍼 샘플의 기판 후면에 위치시키는 단계; 금속을 증착하여 백메탈층을 형성하는 단계; 상기 연마 장치의 테이프 라미네이션 장비를 이용하여 상기 백메탈층에 필링 검사용 테이프를 붙이는 단계; 및 상기 연마 장치의 테이프 제거 장비를 이용하여 상기 검사용 테이프를 제거하는 단계를 포함한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 고가의 백메탈층 필링 테스트 장비를 필요로 하지 않으므로, 저렴한 비용으로 수직형 반도체 소자의 백메탈층 필링 테스트를 수행할 수 있고 검사 공정을 간소화할 수 있는 효과가 있다.
둘째, 웨이퍼를 칩단위로 분리하지 않은 채 직접 백메탈층의 필링 테스트를 수행할 수 있으므로 샘플용 웨이퍼의 파기율을 감소시킬 수 있고, 검사 공정을 단축시킬 수 있으며, 따라서 수직형 반도체 소자의 생산 수율을 향상시킬 수 있다.
첨부된 도면을 참조하여 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법에 관하여 상세히 설명한다.
도 1은 실시예에 따른 백메탈층 필링 테스트 방법이 적용되는 수직형 반도체 소자(100)의 구조를 개략적으로 도시한 측단면도이다.
도 1에 의하면, 상기 수직형 반도체 소자(100)는 기판(105)의 상측으로 형성된 N형 에피층(110), 상기 N형 에피층(110)에 형성된 게이트 폴리(135), 상기 게이트 폴리(135)와 상기 기판의 계면 그리고 상기 기판 위에 형성된 절연층(140), 상기 게이트 폴리(135) 양측으로 형성된 P＋층(120), 상기 P＋층(120) 상에 형성된 다수의 N＋층(130), 상기 N＋층(130) 및 상기 P＋층(120)과 전기적으로 연결된 소스 전극(170), 상기 절연층(140) 위에 형성된 TEOS(Tetraethyl orthosilicate; Si(C2H5O4))층(150), 상기 TEOS층(150) 위에 형성된 BPSG(Borophosphosilicate Glass)층(160), 상기 기판(105)의 저면에 형성된 드레인 전극(180)을 포함하여 구성된다.
상기 게이트 폴리(135)와 N＋층(120)이 접하는 영역(A)에 MOS 채널이 형성되고, 채널 전류는 상기 게이트 폴리(135)에 의하여 가이드된 후 아래측의 상기 드레인 전극(180)으로 흐르게 된다.
도 2는 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스 트 방법을 도시한 흐름도이다.
처음으로, 상기 드레인 전극(180)을 제외한 나머지 구성부가 형성된 상태의 상기 수직형 반도체 소자(100)를 제작한다(S100).
상기 수직형 반도체 소자(100)는 드레인 전극(180)으로 기능되는 백메탈 필링 테스트용 웨이퍼 샘플이다.
도 3은 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스트 방법 중 기판(105)의 연마 공정 및 식각 공정이 처리되는 형태를 예시한 도면이다.
전술한 대로, 드레인 전류는 상기 게이트 폴리(135)로부터 기판 후면, 즉 이후 형성될 드레인 전극(180) 측으로 흐르므로 기판(105)의 두께를 조정하여 저항 수치를 감소시킬 필요가 있다.
도 3에 도시된 수직형 반도체 소자(100)는 아직 드레인 전극(180)이 형성되지 않은 상태로서, 기판(105) 후면을 가공하고 드레인 전극(180)으로 기능될 백메탈을 증착하기 위하여 뒤집어 놓은 상태이다.
도 3의 (a) 도면처럼, 드레인 전극(180)을 제외한 수직형 반도체 소자(100)의 전체 두께(d1)는 약 760μm이고, (b) 도면처럼, CMP(Chemical Mechanical Polishing)와 같은 연마 공정을 통하여 상기 기판(105) 후면을 깍아낸 뒤에는 수직형 반도체 소자(100)의 두께(d2)가 약 200μm로 감소된다.
즉, 연마 공정을 통하여 약 500μm 내지 550μm 두께의 기판 후면을 연마함으로써 드레인 전류에 미치는 기판(105)의 저항 성분을 감소시킬 수 있다(S105).
이후, 연마 공정 시 발생된 그라인드 자국을 제거하기 위하여 상기 기판(105)의 후면을 식각한다(S110).
도 3의 (c) 도면과 같이, 식각 공정이 처리된 후, 상기 수직형 반도체 소자(100)의 두께는 약 190μm로 감소되며, 상기 기판(105) 후면이 매끄럽게 가공됨으로써 백메탈층이 정상적으로 형성될 수 있는 상태가 된다.
이후, 식각 공정에서 발생된 상기 기판(105) 후면의 산화막을 제거하기 위하여 HF 세척(clean) 공정을 진행하고, 메쉬 패턴을 이용하여 도 3의 (d) 도면과 같이, 웨이퍼 샘플 후면에 백메탈층(180)을 증착한다(S115).
이하, 상기 백메탈층(180)의 증착 과정에 대하여 상세히 설명한다.
도 4는 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스트 방법 중 웨이퍼 샘플이 증착 장비 상에서 처리되는 과정을 촬영한 사진이고, 도 5는 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스트 방법 중 메쉬 패턴(B)의 형태를 예시한 도면이며, 도 6은 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180)이 형성된 후의 형태를 촬영한 사진이다.
도 4의 (a) 도면에 도시된 것처럼, 여러장의 웨이퍼를 동시에 가공할 수 있는 배치 타입의 증착장비(Batch type Evaporator)에 가이드링이 설치(install)된다.
이어서, (b) 도면에 도시된 것처럼, 백메탈층(180)의 증착 마스크로 사용될 메쉬 패턴을 상기 가이드링 위에 위치시킨다.
도 5는 도 4의 (b)도면에 도시된 메쉬 패턴의 일부(B)를 확대한 도면으로서, 다양한 크기의 패턴(B1, B2, B3)을 포함한다.
가령, 제1 패턴(B1)은 약 1cm×1cm, 제2 패턴(B2)은 약 0.5cm×0.5cm, 제3 패턴(B3)은 약 0.2cm×0.2cm의 크기로 형성될 수 있다.
이어서, 도 4의 (c) 도면에 도시된 것처럼, 메쉬 패턴 위에 상기 웨이퍼 샘플을 장착하는데, 이때 웨이퍼 샘플은 상기 기판(105) 후면이 아래측을 향하도록 장착된다.
이후, (d) 도면에 도시된 것처럼, 백플레이트(back plate)를 위치시키고, (e) 도면과 같이, 상기 백플레이트를 고정시킨다.
다음, 제1 금속, 제2 금속, 제3 금속을 차례대로 증착하여 백메탈층(180)을 형성한다.
예를 들어, 상기 제1 금속은 Ti로서 약 1000Å으로 증착되고, 상기 제2 금속은 Ni로서 약 2000Å으로 증착될 수 있다. 또한, 상기 제3 금속은 Ag로서 약 10000Å으로 형성될 수 있다.
상기 제1 금속은 기판(105), 가령 실리콘 기판과 상기 제2 금속 및 제3 금속 사이의 계면 저항을 낮추는 역할을 수행한다.
상기 제2 금속은 상기 제1 금속 및 상기 제3 금속의 접착력을 높여주며, 제3 금속은 실질적인 전극 기능을 수행한다.
상기 백메탈층(180)은 도 3의 (d) 도면, 도 6과 같이 메쉬 패턴에 대응하여 다양한 크기(B1, B2, B3)로 형성될 수 있으며, 이는 칩의 형태를 구현한 것이다.
따라서, 실시예에 의하면, 백메탈층(180)의 필링 테스트를 수행하기 위하여 웨이퍼 샘플을 칩단위로 분리할 필요가 없으며 웨이퍼 샘플 상에서 직접 테스트를 수행할 수 있게 된다.
도 7은 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스트 방법에 사용되는 테이프 라미네이션 장비를 예시한 도면이고, 도 8은 실시예에 따른 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스트 방법에 사용되는 테이프 제거 장비를 예시한 도면이다.
상기 웨이퍼 샘플의 후면을 연마할 때(S105) 사용되는 연마장치는 도 7에 예시된 테이프 라미네이션(lamination) 장비와 도 8에 예시된 테이프 제거(remove) 장비를 포함한다.
상기 웨이퍼 샘플의 후면을 연마하기에 앞서, 기판의 상측 구조물, 즉 웨이퍼 앞면을 보호하기 위하여 테이프 라미네이션 장비를 이용하여 웨이퍼 앞면에 보호 테이프가 붙여진다.
이후, 연마 공정이 진행되고, 연마 공정이 종료되면 상기 보호 테이프는 상기 테이프 제거 장비에 의하여 제거된다.
실시예에 위하면, 별도의 필링 테스트 장비를 이용하지 않고, 상기 선행 공정에 사용된 연마장치를 상기 백메탈층(180)의 필링 테스트에 재이용하는데, 이는 백메탈층(180)이 상기 메쉬 패턴을 이용하여 칩소자로 분리된 형태로 형성되기 때문에 가능하다.
따라서, 저렴한 비용으로 수직형 반도체 소자(100)의 백메탈층(180) 필링 테스트를 수행할 수 있고 검사 공정을 간소화할 수 있게 된다.
상기 메쉬 패턴을 웨이퍼 샘플로부터 제거한 뒤, 상기 테이프 라미네이션 장비를 이용하여 웨이퍼 샘플의 후면에 형성된 백메탈층(180)에 필링 검사용 테이프를 붙이고(S120), 이어서 상기 테이프 제거 장비를 이용하여 상기 검사용 테이프를 제거한다(S125).
최종적으로, 상기 검사용 테이프에 의하여 백메탈층(180)에 가해진 손상 정도를 확인하여 백메탈층(180)과 기판의 고착도를 검사한다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 백메탈층 필링 테스트 방법이 적용되는 수직형 반도체 소자의 구조를 개략적으로 도시한 측단면도.
도 2는 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법을 도시한 흐름도.
도 3은 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법 중 기판의 연마 공정 및 식각 공정이 처리되는 형태를 예시한 도면.
도 4는 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법 중 웨이퍼 샘플이 증착 장비 상에서 처리되는 과정을 촬영한 사진.
도 5는 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법 중 메쉬 패턴의 형태를 예시한 도면.
도 6은 실시예에 따른 수직형 반도체 소자의 백메탈층이 형성된 후의 형태를 촬영한 사진.
도 7은 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법에 사용되는 테이프 라미네이션 장비를 예시한 도면.
도 8은 실시예에 따른 수직형 반도체 소자의 백메탈층 필링 테스트 방법에 사용되는 테이프 제거 장비를 예시한 도면.

Claims (8)

  1. 반도체 영역의 전극으로 이용되는 백메탈층을 제외한 수직형 반도체 소자를 웨이퍼 샘플로 구현하는 단계;
    연마 장치의 테이프 라미네이션 장비를 이용하여 상기 웨이퍼 샘플의 앞면에 보호용 테이프가 붙여지는 단계;
    상기 연마 장치를 이용하여 상기 웨이퍼 샘플의 기판 후면을 연마하는 단계;
    상기 연마 장치의 테이프 제거 장비를 이용하여 상기 보호용 테이프가 제거되는 단계;
    칩소자 형태의 패턴이 형성된 메쉬 패턴을 상기 웨이퍼 샘플의 기판 후면에 위치시키는 단계;
    상기 메쉬 패턴을 증착 마스크로 이용하여 금속을 증착함으로써 칩단위별로 분리된 격자 구조의 백메탈층을 상기 웨이퍼 샘플의 기판 후면에 형성하는 단계;
    상기 테이프 라미네이션 장비를 이용하여 상기 백메탈층에 필링 검사용 테이프를 붙이는 단계; 및
    상기 테이프 제거 장비를 이용하여 상기 검사용 테이프를 제거하는 단계를 포함하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 기판 후면을 연마하는 단계는
    상기 기판 후면이 500μm 내지 550μm 두께로 연마되는 것을 특징으로 하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
  4. 제1항에 있어서, 상기 기판 후면을 연마하는 단계는
    상기 기판 후면의 연마 표면을 식각하는 단계를 포함하는 것을 특징으로 하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
  5. 제1항에 있어서, 상기 칩소자 형태의 패턴은
    격자 구조를 포함하며, 다양한 크기로 형성되는 것을 특징으로 하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
  6. 제1항에 있어서, 상기 백메탈층을 형성하는 단계는
    제1 금속을 900Å 내지 1100Å의 두께로 증착하는 단계;
    제2 금속을 1900Å 내지 2100Å의 두께로 상기 제1 금속 위에 증착하는 단계;
    제3 금속을 9000Å 내지 11000Å의 두께로 상기 제2 금속 위에 증착하는 단계를 포함하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
  7. 제6항에 있어서,
    상기 제1 금속은 Ti를 포함하고,
    상기 제2 금속은 Ni를 포함하며,
    상기 제3 금속은 Ag를 포함하는 것을 특징으로 하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
  8. 제1항에 있어서, 상기 백메탈층은
    배치 타입의 증착장비(Batch type Evaporator)에 의하여 형성되는 것을 특징으로 하는 수직형 반도체 소자의 백메탈층 필링 테스트 방법.
KR1020070137238A 2007-12-26 2007-12-26 수직형 반도체 소자의 백메탈층 필링 테스트 방법 KR100954921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137238A KR100954921B1 (ko) 2007-12-26 2007-12-26 수직형 반도체 소자의 백메탈층 필링 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137238A KR100954921B1 (ko) 2007-12-26 2007-12-26 수직형 반도체 소자의 백메탈층 필링 테스트 방법

Publications (2)

Publication Number Publication Date
KR20090069539A KR20090069539A (ko) 2009-07-01
KR100954921B1 true KR100954921B1 (ko) 2010-04-27

Family

ID=41321172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137238A KR100954921B1 (ko) 2007-12-26 2007-12-26 수직형 반도체 소자의 백메탈층 필링 테스트 방법

Country Status (1)

Country Link
KR (1) KR100954921B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187330B (zh) * 2011-12-29 2015-12-09 无锡华润华晶微电子有限公司 晶圆制造过程中Hfe测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106390A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体基板
KR20010029427A (ko) * 1999-09-13 2001-04-06 비쉐이 인터테크날러지 인코퍼레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP2003282661A (ja) 2002-03-22 2003-10-03 Nec Kansai Ltd 薄膜剥離検査装置
JP2003282662A (ja) 2002-03-26 2003-10-03 Nec Kansai Ltd 薄膜剥離検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106390A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体基板
KR20010029427A (ko) * 1999-09-13 2001-04-06 비쉐이 인터테크날러지 인코퍼레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP2003282661A (ja) 2002-03-22 2003-10-03 Nec Kansai Ltd 薄膜剥離検査装置
JP2003282662A (ja) 2002-03-26 2003-10-03 Nec Kansai Ltd 薄膜剥離検査装置

Also Published As

Publication number Publication date
KR20090069539A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
US10770350B2 (en) Method of separating a back layer on a singulated semiconductor wafer attached to carrier substrate
KR102320674B1 (ko) 처리된 적층 다이들
US7482251B1 (en) Etch before grind for semiconductor die singulation
US9099547B2 (en) Testing process for semiconductor devices
US8664089B1 (en) Semiconductor die singulation method
US9847219B2 (en) Semiconductor die singulation method
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
KR20130033261A (ko) Ⅲ－ⅴ족 제조 공정에서 실리콘 웨이퍼 후면에 보호막을 형성하는 방법
US11823965B2 (en) Substrate processing carrier
KR100954921B1 (ko) 수직형 반도체 소자의 백메탈층 필링 테스트 방법
CN113649709A (zh) 晶圆切割方法
KR20110077485A (ko) 웨이퍼 가공 방법
CN111261580B (zh) 晶片的加工方法
CN111799210A (zh) 基板处理载体
CN112397380A (zh) 功率半导体器件及其制作工艺
TWI838840B (zh) 晶圓後段製程的處理方法及晶圓級半導體結構
US8592297B2 (en) Wafer and method of processing wafer
KR101090773B1 (ko) 엘이디 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071226

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100419

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100419

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee