CN104425590A - 一种mos晶体管及其制造方法 - Google Patents
一种mos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104425590A CN104425590A CN201310365604.1A CN201310365604A CN104425590A CN 104425590 A CN104425590 A CN 104425590A CN 201310365604 A CN201310365604 A CN 201310365604A CN 104425590 A CN104425590 A CN 104425590A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- gate
- well region
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229940090044 injection Drugs 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 10
- 239000000969 carrier Substances 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 33
- 230000008569 process Effects 0.000 description 25
- 238000002955 isolation Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 As and P Chemical class 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
- H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MOS晶体管及其制造方法。所述MOS晶体管的栅极嵌于所述半导体衬底的阱区内，MOS晶体管的源漏极分别位于MOS晶体管的相对两端。上述结构在向MOS晶体管施加源漏电压后，源漏极之间载流子围绕MOS晶体管栅极迁移，与现有位于阱区上方的栅极结构的MOS晶体管相比，在MOS晶体管在半导体衬底上占用相同面积的条件下，上述技术方案可有效提高MOS晶体管的电流密度，并有效避免短沟道效应，从而提高MOS晶体管的性能。
Description
技术领域
本发明涉及半导体制备领域，尤其是涉及一种MOS晶体管及其制造方法。
背景技术
随着集成电路（简称IC）技术不断发展，“摩尔定律”得到不断应验，集成电路的集成度越来越高，器件的尺寸也随之不断减小，为此对于器件的稳定性提出了新的挑战。
然而，MOS晶体管器件的尺寸缩小后，MOS晶体管栅极在半导体衬底上所占面积减小，进而可能降低MOS晶体管的电流，并最终影响MOS晶体管器件的工作性能。
而且，参考图1所示，MOS晶体管器件的尺寸缩小后，MOS晶体管的源极（S）和漏极（D）之间的沟道的宽度L会相应较小，源漏PN结分享沟道耗尽区（Well）电荷与沟道总电荷的比例随之增大，造成各类短沟道效应（ShortChannel Effict，简称SCE），并由此导致栅控制能力下降。
具体地，所述短沟道效应包括：在向MOS晶体管施加电压后，MOS晶体管的源极（S）与漏极（D）耗尽区分别沿着A向和B向不断扩展，而当沟道宽度L减小后，很可能导致源漏极的耗尽区向出现部分重叠而导致的源漏击穿现象（Punch Through），以及阈值电压偏移现象和漏极感应势垒降低（Drain induction barrier lower，简称DIBL）等不良现象。
因此，随着MOS晶体管尺寸减小，如何在不增加MOS晶体管的所占面面积条件下，增加MOS晶体管的电流，以及避免短沟道效应造成的MOS晶体管的性能缺陷以提高集成电路的性能，是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种MOS晶体管及其制造方法，其可有效增加MOS晶体管的电流和电流密度，又可避免短沟道效应等缺陷，从而提升MOS晶体管的性能。
为解决上述问题，本发明提供一种MOS晶体管，包括：在半导体衬底内的阱区；
在半导体衬底内的阱区；
嵌于阱区内的栅极；
位于所述阱区内，且位于所述栅极两侧的源极和漏极。
可选地，所述栅极在所述阱区内的深度大于所述源极和漏极的深度。
可选地，所述栅极的深度为所述源极和漏极深度的1～5倍。
可选地，在俯视面，所述源极和漏极位于所述栅极中段部位的两侧。
可选地，还包括设置于所述阱区内，且位于所述栅极两侧的轻掺杂区，所述轻掺杂区的深度小于源极和漏极。
可选地，所述轻掺杂区内注入的离子与所述源极和漏极为相同类型。
可选地，所述栅极的材料为多晶硅。
可选地，所述栅极和半导体衬底之间还包括栅介质层。
本发明还提供了一种MOS晶体管制造方法，包括：
提供半导体衬底；
向所述半导体衬底内注入离子，形成阱区；
在所述阱区内形成栅极开口，向所述栅极开口内填充满半导体材料，形成栅极；
在所述阱区内，分别向所述栅极两侧注入离子，形成源极和漏极。
可选地，在所述栅极开口内填充半导体材料前，还包括：
在所述栅极开口的侧壁和底部形成栅介质层。
可选地，形成所述栅介质层的方法为热氧化工艺。
与现有技术相比，本发明的技术方案具有以下优点：
所述MOS晶体管的栅极嵌于所述半导体衬底的阱区内，MOS晶体管的源漏极分别位于MOS晶体管的相对两端。上述结构在向MOS晶体管施加源漏电压后，围绕所述MOS晶体管，在所述MOS晶体管栅极的侧壁以及底面同时出现载流子迁移，与现有位于阱区上方的栅极的MOS晶体管，源漏极之间的载流子仅经过栅极底面出现载流子迁移相比，在MOS晶体管在半导体衬底上占用相同面积的条件下，本发明提供的技术方案可有效提高MOS晶体管的电流和电流密度，从而提高MOS晶体管的性能。
附图说明
图1是现有的MOS晶体管的结构示意图；
图2～9是本发明的一个实施例提供的MOS晶体管制造流程示意图；
图10是本发明的另一个实施例提供的MOS晶体管的结构示意图；
图11和12是本发明的一个实施例提供的MOS晶体管的工作原理图。
具体实施方式
正如背景技术所述，随着集成电路集成度不断提高，集成电路中的器件尺寸也相应减小，但MOS晶体管尺寸较小后，MOS晶体管在半导体衬底上所占面积相应减小，进而可能造成MOS晶体管电流降低，并影响MOS晶体管的性能。此外，MOS晶体管的尺寸减小后，MOS晶体管的源极和漏极间的沟道宽度随之减小，从而MOS晶体管会出现例如源漏击穿现象、阈值电压偏移和漏极感应势垒降低（Drain induction barrier lower，简称DIBL）等一系列短沟道效应，从而降低MOS晶体管性能稳定性，严重的短沟道效应甚至会造成MOS晶体管失效。
为此，本发明提供了一种MOS晶体管及其制造方法。本发明提供的MOS晶体管的栅极嵌于半导体衬底的阱区内部，而MOS晶体管的源极和漏极，位于所述栅极宽度方向的两侧，因而在向所述MOS晶体管施加电压后，电流环绕栅极流动，与现有的MOS晶体管相比，本发明提供的MOS晶体管在不增加MOS晶体管所占面积条件下，可有效提高MOS晶体管的电流和电流密度，此外上述结构还可有效降低各类短沟道效应出现的几率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明MOS晶体管的制备方法，具体包括：
参考图2所示，提供半导体衬底100，在所述半导体衬底100内形成浅沟槽隔离区200。
所述半导体衬底100可为硅衬底，也可以是锗、锗硅、砷化镓衬底，常见的半导体衬底均可作为本实施例中的半导体衬底。
本实施例中，所述半导体衬底选优硅衬底。
本实施例中，所述浅沟槽隔离区200具体形成过程可包括：先在所述衬底100上形成一层氧化物层110；在所述氧化物层110上方沉积一层硬掩膜层120。所述硬掩膜层120可选为氮化硅层。
在所述掩膜层120上方覆盖一层光刻胶（图中未显示），在经光刻工艺后，以光刻胶层为掩膜，图案化所述硬掩膜层120，并以所述硬掩膜层120为掩膜采用，采用含有Cl2、HBR、CF4等气体作为干法刻蚀剂刻蚀所述半导体衬底100，以形成开口。
之后可采用诸如CVD（化学气相沉积法）向所述开口内填充氧化物，从而在所述半导体衬底100内形成浅沟槽隔离区200。
参考图3所示，图3为图2中的半导体器件的俯视图。所述浅沟槽隔离区200呈环形。在MOS晶体管制备过程中，后续形成的MOS晶体管的栅极、源极和漏极均在所述浅沟槽隔离区200所围成的范围内。在IC制备过程中，在一片半导体衬底100上，可同时形成多个MOS晶体管，所述浅沟槽隔离区200用于隔绝相邻两个MOS晶体管源的有源区。
参考图4和图5所示，图5为图4中的半导体器件的俯视图。在去除所述硬掩膜层120后，向所述半导体衬底100内掺杂离子，从而形成阱区300。若所述MOS晶体管为nMOS晶体管，所述离子可为注入B等P型离子，如所述MOS晶体管为pMOS晶体管，所述离子可选为As、P等n型离子。
本实施例中，所述阱区300形成的具体过程可包括：可在所述氧化物层110上方形成一光刻胶层（图中未显示），之后经光刻工艺图案化所述光刻胶层后，以所述光刻胶层为掩膜向所述氧化物层110和半导体衬底100内注入离子，从而在所述半导体衬底100内形成所述阱区300。
值得注意的是，在形成所述浅沟槽隔离区200后，既可去除所述氧化物层110，也可保留所述氧化物层110。
本实施例中，在保留所述氧化物层110的条件下进行离子注入工艺。在所述阱区300形成过程中，所述氧化物层110可有效防止注入过程中造成半导体衬底损伤，而且所述氧化物层110还可作为屏蔽层，可有效控制注入过程中杂质的注入深度，提高形成的阱区300性能。但去除所述氧化物层110并不妨碍上述阱区300的形成。
本实施例中，所述阱区300的深度h1大于所述浅沟槽隔离区200的深度h2。
值得注意的是，本实施例采用先形成所述浅沟槽隔离区200，后形成所述阱区300的工艺流程，除本实施例外的其他实施例中，同样可以先形成所述阱区300后形成所述浅沟槽隔离区200，其并不会影响最终获取的MOS晶体管的性能。
参考图6所示，在所述阱区300内开设栅极开口（图中未标注），并在所述栅极开口的侧壁和底部覆盖一层栅氧化层410，之后在所栅极开口内填充半导体材料，形成栅极400。
本实施例中，所述栅极的具体形成工艺包括：
可在所述氧化物层110上方形成硬掩膜层（图中未显示），在所述硬掩膜层上形成光刻胶层，并在光刻工艺后，以图案化后的光刻胶层为掩膜图案化所述硬掩膜层，以所述硬掩膜层为掩膜采用干法刻蚀工艺刻蚀所述氧化物层110和半导体衬底100，形成所述栅极开口；
之后，在所述栅极开口的内壁（包括底部和侧壁）形成一层栅氧化层410。
本实施例中，所述栅极氧化层410材质为氧化硅，其形成工艺为热氧化工艺。所述热氧化工艺包括，在950℃～1050℃条件下，通入反应腔内通入O2，从而在所述栅极开口的内壁以及底部形成一层氧化硅层。
值得注意的是，除本实施例外的其他实施例中，所述栅氧化层可采用CVD工艺形成的一层氧化硅层，也可是采用CVD工艺形成的诸如三氧化二铝（AL2O3）、钛酸钡锶（BST）、锆钛酸铅（PZT）、ZrSiO2、HfSiO2、HfSiON、TaO2和HfO2等高K介电层。所述栅氧化层的材质和形成工艺并不影响本发明的保护范围。
所述栅氧化层410形成后，在所述栅极开口内，所述栅氧化层410上填充半导体材料，以形成栅极400。
本实施例中，所述半导体材料可选为多晶硅，所述多晶硅形成工艺可采用CVD工艺。进一步地，所述多晶硅可为掺杂的多晶硅，其形成工艺包括：以含P等离子的硅烷原料，采用CVD工艺在所述栅极开口内填充满掺杂有P等原子的多晶硅材料。
继续参考图6所示，本实施例中，所述栅极400的深度h3小于所述浅沟槽隔离区200的深度h2。但除本实施例的其他实施例中，所述栅极400的深度h3同样可以大于所述浅沟槽隔离区200的深度h2，其并不影响形成的MOS晶体管的性能。但所述栅极400的深度h3必须得小于所述阱区300深度h1，即所述栅极400必须位于所述阱区300内。
图7为图6中的半导体器件的俯视图，如图7所示，所述栅极400位于所述阱区300的中间位置。
参考图8所示，在形成所述栅极400后，在所述阱区300内，向所述栅极400的两侧注入离子，以形成源极420和漏极430。当所述MOS晶体管为pMOS晶体管是，注入的离子可为B等P型离子；当所述MOS晶体管为nMOS晶体管时，注入的离子可为As、P等n型离子，其根据实际要求确定。
本实施例中，所述源极420和漏极430的深度h8小于所述栅极400在阱区300内的深度h3，且所述源极420和漏极430的深度h8小于所述浅沟槽隔离区200的深度h2。
所述源漏极形成的具体过程可包括：先在所述半导体衬底100上方覆盖光刻胶层（图中未显示），并经曝光显影等工艺后，暴露所述栅极400两侧的区域，并以所述光刻胶层为掩膜向所述半导体衬底100内注入对应的离子，并经退火等工艺后激活源漏极中的离子，形成所述源极420和漏极430。
本实施例中，所述栅极400的深度h3与源极420和漏极430的深度h8比值为：1＜h3:h8≤5，如h8为所述h3优选为 具体数值根据形成的MOS晶体管所要加载的工作电压决定，其中MOS晶体管所加载的工作电压越大，h3:h8的值越大。
本实施例中，所述源极420和漏极430中的离子浓度为1013～1017/cm3。
结合参考图9所示，图9为图8中的半导体器件的俯视图。所述源极420和漏极430位于所述栅极400中段部分的两侧。所述栅极400与源漏极相对应的侧边长度为h6，所述源极420和漏极430的长度为h7，其中，h6≥h7。
本实施例中，h6＞h7，在所述栅极400和所述源极420以及漏极430的对应的两侧面上，所述栅极400延伸至所述源极420和漏极430外侧，所述源极420和漏极430的侧边完全贴合所述栅极400上。
在其他实施例中，当h6=h7，所述栅极400和源极420相对应的侧边，以及栅极400和漏极430相对应的侧边完全贴合。
值得注意的是，在本实例中，所述源漏极紧靠所述栅极400。参考图10所示，在本发明的另一实施例中，在形成所述源极420和漏极430形成之前，可现在所述栅极400的两侧注入部分离子，以形成两个轻掺杂区，第一轻掺杂区440和第二轻掺杂区450。其中，所述两个轻掺杂区440和450中所注入的离子类型与后续所要形成的源极420和漏极430中所注入的离子类型相同，若MOS晶体管为pMOS晶体管是，两个轻掺杂区440和450中所注入的离子为B等P型离子；若所述MOS晶体管为nMOS晶体管时，两个轻掺杂区440和450中所注入的离子为As、P等n型离子。
之后，在所述第一轻掺杂区440与所述栅极400相对的另一侧形成所述源极420，而在所述第二轻掺杂区430的与所述栅极400相对的另一侧形成漏极430。第一轻掺杂区440内的离子浓度小于源极420内的离子浓度，第一轻掺杂区440的深度小于源极420深度；第二轻掺杂区450内的离子浓度小于漏极430内的离子浓度，第二轻掺杂区450的深度小于漏极430深度。
该实施例中，所述第一轻掺杂区440的宽度为h5，所述第二轻掺杂区450的宽度为h4，所述h4和h5的具体数值根据MOS晶体管使用中所加载的工作电压值作具体设定。一般地，工作电压值越大，所述h4和h5数值越大。
本发明还提供了一种MOS晶体管，其具体结构结合参考图11和12所示，其中图12是图11中所示的半导体器件的俯视图。
所述MOS晶体管包括：
在半导体衬底100内的阱区300；若所述MOS晶体管为pMOS晶体管，则所述阱区300掺杂有As、P等N型离子，若所述MOS晶体管为nMOS晶体管，所述阱区300掺杂有B等P型离子。
嵌于半导体衬底100内的栅极400，其中所述栅极400位于所述阱区300内的深度h3小于阱区300的深度h1，即所述栅极400嵌于所述阱区300内。
本实施例中，所述栅极400可选为本征多晶硅，或掺杂的多晶硅。
在所述栅极400和半导体衬底100之间设有栅氧化层410，所述栅氧化层410包裹所述栅极400的侧壁和底部。所述栅氧化层410可选为氧化硅或是诸如三氧化二铝（AL2O3）、钛酸钡锶（BST）、锆钛酸铅（PZT）、ZrSiO2、HfSiO2、HfSiON、TaO2和HfO2等高K介电层。
本实施例中，所述栅氧化层410为氧化硅。
位于所述阱区300内，位于所述栅极400两侧设有源极420和漏极430。其中，所述源极420和漏极430的深度h8小于所述栅极400嵌于所述阱区300内的深度h3；
结合参考图12所示，所述源极420和漏极430位于所述栅极400中间段的两侧。具体的，所述栅极400与源漏极相对应的侧边长度为h6，所述源极420和漏极430的长度为h7，其中，h6≥h7。
本实施例中，h6＞h7，在所述栅极400和所述源极420以及漏极430的对应的两侧面上，所述栅极400延伸至所述源极420和漏极430外侧，所述源极420和漏极430的侧边完全贴合所述栅极400上。
在其他实施例中，当h6=h7，所述栅极400和源极420相对应的侧边，以及栅极400和漏极430相对应的侧边完全贴合。
且所述源极420和漏极430与栅极400相对应的侧边完全贴合所述栅极400上。
值得注意的是，在本实施中所述源漏极紧靠所述栅极400。参考图10所示，在本发明另一实施例提供的MOS晶体管中，所述源极420与所述栅极400之间设有第一轻掺杂区440，而所述漏极430和所述栅极400之间设有第二轻掺杂区450。所述第一轻掺杂区440与所述栅极400之间的距离h4，以及所述第二轻掺杂区450与所述栅极400之间的距离h5的具体数值根据MOS晶体管所加载的工作电压值作具体设定。一般地，工作电压值越大，所述h4和h5数值越大。
所述第一轻掺杂区440内的离子浓度小于源极420内的离子浓度，第一轻掺杂区440的深度小于源极420深度；第二轻掺杂区450内的离子浓度小于漏极430内的离子浓度，第二轻掺杂区450的深度小于漏极430深度。
继续参考图11所示，在所述源极420和漏极430的与所述栅极400相对的两侧设置有浅沟槽隔离区200。本实施例中，平行于所述半导体衬底100表面，所述浅沟槽隔离区200环绕所述MOS晶体管的栅极400、源极420和漏极430设置。
本实施例中，所述浅沟槽隔离区200的深度h2小于所述阱区300深度h1，所述浅沟槽隔离区200的深度h2大于所述源极420和漏极430深度，而所述浅沟槽隔离区200的深度h2与所述栅极400深度h3并无直接关系。
结合参考图11和图12所示，在MOS晶体管使用过程中，向所述MOS晶体管施加源漏电压后，载流子沿着f、a和c向（或g、b和d向）绕着所述栅极400的侧壁以及底部流动，而现有的MOS晶体管的栅极位于衬底上方，载流子仅在栅极的底部流动。相比于现有的MOS晶体管，本实施例提供的MOS晶体管在占据半导体衬底100相同面积条件下，大大增大了源极420和漏极430之间的载流子流动的面积，进而增加了MOS晶体管的电流和电流密度；而且，所述源极420以及漏极430与阱区的耗尽方向沿a、b、c、d、f和g的方向，与通道方向I(从源极到漏极的方向)垂直，从而可有效降低如源漏穿通等短沟道效应的发生概率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种MOS晶体管，其特征在于，包括：
在半导体衬底内的阱区；
嵌于阱区内的栅极；
位于所述阱区内，且位于所述栅极两侧的源极和漏极。
2.如权利要求1所述的MOS晶体管，其特征在于，所述栅极在所述阱区内的深度大于所述源极和漏极的深度。
3.如权利要求2所述的MOS晶体管，其特征在于，所述栅极的深度为所述源极和漏极深度的1～5倍。
4.如权利要求1所述的MOS晶体管，其特征在于，在俯视面，所述源极和漏极位于所述栅极中段部位的两侧。
5.如权利要求1所述的MOS晶体管，其特征在于，还包括设置于所述阱区内，且位于所述栅极两侧的轻掺杂区，所述轻掺杂区的深度小于源极和漏极。
6.如权利要求5所述的MOS晶体管，其特征在于，所述轻掺杂区内注入的离子与所述源极和漏极为相同类型。
7.如权利要求1所述的MOS晶体管，其特征在于，所述栅极的材料为多晶硅。
8.如权利要求7所述的MOS晶体管，其特征在于，所述栅极和半导体衬底之间还包括栅介质层。
9.一种MOS晶体管制造方法，其特征在于，包括：
提供半导体衬底；
向所述半导体衬底内注入离子，形成阱区；
在所述阱区内形成栅极开口，向所述栅极开口内填充满半导体材料，形成栅极；
在所述阱区内，分别向所述栅极两侧注入离子，形成源极和漏极。
10.如权利要求9所述的MOS晶体管制造方法，其特征在于，在所述栅极开口内填充半导体材料前，还包括：
在所述栅极开口的侧壁和底部形成栅介质层。
11.如权利要求10所述的MOS晶体管制造方法，其特征在于，形成所述栅介质层的方法为热氧化工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365604.1A CN104425590A (zh) | 2013-08-20 | 2013-08-20 | 一种mos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365604.1A CN104425590A (zh) | 2013-08-20 | 2013-08-20 | 一种mos晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104425590A true CN104425590A (zh) | 2015-03-18 |
Family
ID=52974080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365604.1A Pending CN104425590A (zh) | 2013-08-20 | 2013-08-20 | 一种mos晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425590A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230082824A1 (en) * | 2021-09-14 | 2023-03-16 | Sandisk Technologies Llc | Field effect transistors with gate fins and method of making the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371024A (en) * | 1988-09-30 | 1994-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and process for manufacturing the same |
| JP2007158321A (ja) * | 2005-11-14 | 2007-06-21 | Denso Corp | 半導体装置 |
| CN101383289A (zh) * | 2007-09-07 | 2009-03-11 | 东部高科股份有限公司 | Dmos晶体管及其制造方法 |
| CN102969355A (zh) * | 2012-11-07 | 2013-03-13 | 电子科技大学 | 一种soi基pmosfet功率器件 |
| US20130105888A1 (en) * | 2011-08-11 | 2013-05-02 | Volterra Semiconductor Corporation | Transistor with Buried P+ and Source Contact |
-
2013
- 2013-08-20 CN CN201310365604.1A patent/CN104425590A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371024A (en) * | 1988-09-30 | 1994-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and process for manufacturing the same |
| JP2007158321A (ja) * | 2005-11-14 | 2007-06-21 | Denso Corp | 半導体装置 |
| CN101383289A (zh) * | 2007-09-07 | 2009-03-11 | 东部高科股份有限公司 | Dmos晶体管及其制造方法 |
| US20130105888A1 (en) * | 2011-08-11 | 2013-05-02 | Volterra Semiconductor Corporation | Transistor with Buried P+ and Source Contact |
| CN102969355A (zh) * | 2012-11-07 | 2013-03-13 | 电子科技大学 | 一种soi基pmosfet功率器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230082824A1 (en) * | 2021-09-14 | 2023-03-16 | Sandisk Technologies Llc | Field effect transistors with gate fins and method of making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103985636B (zh) | 调整多阈值电压的FinFET/三栅极沟道掺杂 | |
| TWI545761B (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| US10971590B2 (en) | Transistor layout to reduce kink effect | |
| US10269822B2 (en) | Method to fabricate uniform tunneling dielectric of embedded flash memory cell | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| CN110783409B (zh) | 具有低闪烁噪声的半导体装置和其形成方法 | |
| CN104124275B (zh) | 回形多叉指场效应晶体管及其制备方法 | |
| CN110265359A (zh) | 半导体器件及其制造方法 | |
| CN110400845A (zh) | 半导体器件及其制造方法 | |
| CN104752205A (zh) | 半导体器件及其形成方法 | |
| TWI703675B (zh) | 半導體元件及其製造方法 | |
| US20090114957A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN109427681B (zh) | 半导体结构及其形成方法 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 | |
| CN104425590A (zh) | 一种mos晶体管及其制造方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| CN107039452B (zh) | 制造嵌入式闪存单元的均匀的隧道电介质的方法 | |
| CN107799421B (zh) | 半导体器件的形成方法 | |
| CN103531627B (zh) | 半导体器件及其制造方法 | |
| CN103972278A (zh) | 半导体器件及其制造方法 | |
| CN208655650U (zh) | 半导体器件 | |
| CN103811348B (zh) | Mos器件及其形成方法 | |
| KR100906051B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150318 |
|
| RJ01 | Rejection of invention patent application after publication |