[go: up one dir, main page]

CN108281485B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108281485B
CN108281485B CN201710011110.1A CN201710011110A CN108281485B CN 108281485 B CN108281485 B CN 108281485B CN 201710011110 A CN201710011110 A CN 201710011110A CN 108281485 B CN108281485 B CN 108281485B
Authority
CN
China
Prior art keywords
ions
source
region
substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710011110.1A
Other languages
English (en)
Other versions
CN108281485A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710011110.1A priority Critical patent/CN108281485B/zh
Priority to US15/862,569 priority patent/US10186598B2/en
Publication of CN108281485A publication Critical patent/CN108281485A/zh
Priority to US16/218,748 priority patent/US10418461B2/en
Application granted granted Critical
Publication of CN108281485B publication Critical patent/CN108281485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在衬底上形成伪栅极结构；分别在伪栅极结构两侧的衬底中形成源区和漏区，源区和漏区中具有源漏掺杂离子；在源区和漏区上形成介质层，介质层覆盖所述伪栅极结构侧壁；去除伪栅极结构，在介质层中形成开口；对开口底部的衬底进行第一离子注入或第二离子注入，或者对开口底部的衬底进行第一离子注入和第二离子注入；第一离子注入的方向朝向源区，在开口底部的衬底中注入第一阻挡离子，形成第一阻挡层；第二离子注入的方向朝向所述漏区，在开口底部的衬底中注入第二阻挡离子，形成第二阻挡层。所述方法能够降低所形成半导体结构的短沟道效应。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着器件面积的不断缩小，问题也随之产生。随着晶体管尺寸的急剧减小，伪栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
为了降低半导体器件的短沟道效应，超浅结技术被开发出来。然而超浅结技术容易使晶体管产生漏极结电容和结泄漏。尤其是，对于NMOS的源漏极(source、drain，S/D)注入，需要精确控制注入的条件，这对现有技术也是一项巨大的挑战。
现有技术的半导体结构存在短沟道效应较大的问题。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够降低晶体管的短沟道效应。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成伪栅极结构；分别在所述伪栅极结构两侧的衬底中形成源区和漏区，所述源区和漏区中具有源漏掺杂离子；在所述源区和漏区上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成开口；对所述开口底部的衬底进行第一离子注入或第二离子注入，或者对所述开口底部的衬底进行第一离子注入和第二离子注入；所述第一离子注入的方向朝向所述源区，在所述开口底部的衬底中注入第一阻挡离子，形成第一阻挡层；所述第二离子注入的方向朝向所述漏区，在所述开口底部的衬底中注入第二阻挡离子，形成第二阻挡层；第一离子注入和第二离子注入之后，在所述开口中形成栅极结构。
可选的，所述第一阻挡离子和第二阻挡离子包括：电性离子，所述电性离子与所述源漏掺杂离子的导电类型相反。
可选的，所述电性离子为磷离子、砷离子、硼离子或BF2-离子。
可选的，仅对所述开口底部的衬底进行第一离子注入。
可选的，所述第一阻挡离子和所述第二阻挡离子包括：氮离子、碳离子或硅离子。
可选的，所述第一离子注入的工艺参数包括：注入角度为15度～45度；注入剂量为1E12sccm～1E13sccm；注入能量为1.0KeV～2.5KeV。
可选的，所述源区和漏区的材料为含有源漏掺杂离子的硅锗；所述源漏掺杂离子为硼离子或BF2-离子；或者所述源区和所述漏区的材料为含有源漏掺杂离子的硅碳；所述源漏掺杂离子为磷离子或砷离子。
可选的，所述源区和漏区的厚度为20nm～70nm。
可选的，所述第一阻挡层的深度等于所述源区和漏区的厚度；所述第二阻挡层的深度等于所述源区和漏区的厚度。
可选的，所述第一阻挡层的厚度为2nm～6nm。
可选的，形成所述源区和漏区之前，还包括：在所述伪栅极结构两侧的衬底中形成晕区，所述晕区与栅极结构之间的间距小于所述源区与栅极结构之间的间距，所述晕区中具有晕区离子，所述晕区离子的导电类型与所述源漏掺杂离子的导电类型相反。
相应的，本发明还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构；分别位于所述栅极结构两侧衬底中的源区和漏区，所述源区和漏区中具有源漏掺杂离子；位于所述栅极结构下方衬底中的第一阻挡层、第二阻挡层中的一种或两种组合，所述第一阻挡层邻近所述源区，所述第一阻挡层中具有第一阻挡离子，所述第二阻挡层邻近所述漏区，所述第二阻挡层中具有第二阻挡离子；位于所述源区和漏区上的介质层，所述介质层覆盖所述栅极结构侧壁。
可选的，所述第一阻挡层的深度为30nm～70nm；所述第一阻挡层的厚度为2nm～6nm。
可选的，所述第一阻挡层和第二阻挡层的深度与所述源区的厚度相同。
可选的，所述第一阻挡层中第一阻挡离子的浓度为1E12atoms/cm2～1E13atoms/cm2。
可选的，所述第一阻挡离子和第二阻挡离子包括电性离子，所述电性离子的导电类型与所述源漏掺杂离子的导电类型相反。
可选的，所述电性离子为磷离子、砷离子、硼离子或BF2-离子。
可选的，所述第一阻挡离子和第二阻挡离子包括氮离子、碳离子或硅离子。
可选的，所述源区和漏区的材料为硅锗或硅碳。
可选的，还包括位于所述栅极结构侧壁表面的外侧墙；位于所述外侧墙下方衬底中的晕区，所述晕区中具有晕区离子，所述晕区离子与所述源漏掺杂离子的导电类型相反。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，对所述开口底部的衬底进行第一离子注入或第二离子注入，或者对所述开口底部的衬底进行第一离子注入和第二离子注入。当进行所述第一离子注入，在所述开口底部的衬底中形成第一阻挡层时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区中的源漏掺杂离子向栅极结构下方衬底的扩散，降低短沟道效应；当进行所述第二离子注入，在所述开口底部的衬底中形成第二阻挡层时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应。
进一步，所述第一阻挡离子和第二阻挡离子与所述源漏掺杂离子的导电类型相反，则所述源漏掺杂离子向栅极结构下方衬底中扩散的过程中，所述第一阻挡离子和第二阻挡离子能够与所述源漏掺杂离子复合，从而阻挡源漏掺杂离子向所述栅极结构下方衬底中扩散，进而能够降低短沟道效应。
进一步，进行第一离子注入，形成第一阻挡层。由于所述源区一般用于接地，电位较低，源区与第一阻挡层之间的电场较弱，因此所述第一阻挡层不容易增加源区的漏电流。
本发明技术方案提供的半导体结构中，所述开口底部的衬底中具有第一阻挡层和第二阻挡层中的一种或两种组合。当第一阻挡层中具有第一阻挡离子时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区中的源漏掺杂离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡源区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应；当第二阻挡层中具有第二阻挡离子时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区中的源漏掺杂离子向栅极结构下方衬底扩散的通道，因此，所述第二阻挡层能够阻挡漏区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应。
附图说明
图1至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构存在诸多问题，例如：短沟道效应较大。
结合一种半导体结构的形成方法，分析所形成的晶体管短沟道效应较大的原因：
一种半导体结构的形成方法包括：提供衬底；在所述衬底表面形成栅极结构；以所述栅极结构为掩膜对衬底进行离子注入形成晕区，所述晕区中具有晕区离子；形成晕区之后，形成覆盖所述栅极结构侧壁的外侧墙；形成外侧墙之后，在所述栅极结构两侧的衬底中形成源漏掺杂区，所述源漏掺杂区中具有源漏掺杂离子。
所述半导体结构的形成方法中，通过对栅极结构两侧的衬底进行离子注入，在栅极结构两侧衬底中形成晕区。所述晕区中的阻挡离子与所述源漏掺杂区中源漏源漏掺杂离子的导电类型相反，当源漏掺杂离子向晶体管沟道扩散时，容易与所述晕区离子复合，因此，所述晕区能够阻挡源漏掺杂离子向晶体管沟道扩散，从而能够降低所形成半导体结构的短沟道效应。
然而，由于所述晕区靠近晶体管沟道，如果所述晕区的阻挡离子浓度较高或者所述晕区的厚度较大，容易使晶体管沟道掺杂的晕区离子浓度较高，从而使晶体管的阈值电压升高，因此，所述晕区的厚度较小，且所述晕区中阻挡离子的浓度较低。
由于所述晕区的厚度较小，且所述晕区中阻挡离子的浓度较低，所述晕区对源漏掺杂离子扩散的阻挡作用较小，因此所述晕区对短沟道效应的抑制作用很有限。综上，所述半导体结构仍然存在漏电流较大的问题。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成伪栅极结构；分别在所述伪栅极结构两侧的衬底中形成源区和漏区，所述源区和漏区中具有源漏掺杂离子；在所述源区和漏区上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成开口；对所述开口底部的衬底进行第一离子注入或第二离子注入，或者对所述开口底部的衬底进行第一离子注入和第二离子注入；所述第一离子注入的方向朝向所述源区，在所述开口底部的衬底中注入第一阻挡离子，形成第一阻挡层；所述第二离子注入的方向朝向所述漏区，在所述开口底部的衬底中注入第二阻挡离子，形成第二阻挡层；第一离子注入和第二离子注入之后，在所述开口中形成栅极结构。
其中，对所述开口底部的衬底进行第一离子注入或第二离子注入，或者对所述开口底部的衬底进行第一离子注入和第二离子注入。当进行所述第一离子注入，在所述开口底部的衬底中形成第一阻挡层时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区中的源漏掺杂离子向栅极结构下方衬底的扩散，降低短沟道效应；当进行所述第二离子注入，在所述开口底部的衬底中形成第二阻挡层时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应。
进一步，所述第一阻挡离子和第二阻挡离子与所述源漏掺杂离子的导电类型相反，则所述源漏掺杂离子向栅极结构下方衬底中扩散的过程中，所述第一阻挡离子和第二阻挡离子能够与所述源漏掺杂离子复合，从而阻挡源漏掺杂离子向所述栅极结构下方衬底中扩散，进而能够降低短沟道效应。
进一步，进行第一离子注入，形成第一阻挡层。由于所述源区一般用于接地，电位较低，源区与第一阻挡层之间的电场较弱，因此所述第一阻挡层不容易增加源区的漏电流。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图1，提供衬底。
本实施例中，所述衬底为形成半导体结构提供工艺平台。
本实施例中，所述衬底用于形成NMOS晶体管。在其他实施例中，所述衬底还可以用于形成PMOS晶体管。
本实施例中，所述衬底包括基底100和位于所述基底100上的鳍部101，在其他实施例中，所述衬底还可以为平面衬底，具体的，所述平面衬底可以为锗衬底、硅衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
请参考图2，在所述衬底上形成伪栅极结构110。
所述伪栅极结构110下方衬底用于形成晶体管沟道。
本实施例中，所述伪栅极结构110横跨所述鳍部101，所述伪栅极结构110位于所述鳍部101部分侧壁和顶部表面。
本实施例中，所述伪栅极结构110包括：横跨所述鳍部101的伪栅介质层，所述伪栅介质层位于所述鳍部101部分侧壁和顶部表面；位于所述伪栅介质层上的伪栅极。
需要说明的是，本实施例中，形成所述伪栅极结构110的步骤之前，所述半导体结构的形成方法还包括对所述鳍部101进行离子注入，在所述鳍部101中注入阱离子，形成阱区。
本实施例中，所形成的半导体结构为N型晶体管，所述阱离子为P型离子，例如，硼离子或BF2-。在其他实施例中，所形成的半导体结构为P型晶体管，所述阱离子为N型离子，例如，磷离子或砷离子。
本实施例中，形成所述栅极结构110之后，所述形成方法还包括：在所述伪栅极和伪栅介质层侧壁表面形成内侧墙114。
所述内侧墙114后续用作晕区离子注入的掩膜，从而防止后续形成的晕区距离沟道过近。
请参考图3，在所述伪栅极结构110两侧的衬底中形成晕区111。
所述晕区111用于后续阻挡源漏掺杂离子向伪栅极结构110下方衬底扩散。
本实施例中，形成所述晕区111的步骤包括：以所述伪栅极结构110和内侧墙114为掩膜对所述衬底进行晕区离子注入，在所述伪栅极结构110两侧的衬底中注入晕区离子。
本实施例中，所述晕区111位于所述伪栅极结构110两侧的鳍部101中。
本实施例中，所述晕区离子为P型离子，例如硼离子或BF2-离子。在其他实施例中，所形成的半导体结构为PMOS晶体管，所述晕区离子还可以为N型离子，例如，磷离子或砷离子。
需要说明的是，形成所述晕区111之后，所述形成方法还包括：通过轻掺杂注入在所述伪栅极结构110两侧的衬底中注入轻掺杂离子，形成轻掺杂区(图中未示出)。
所述轻掺杂区用于降低后续形成的源区与衬底之间的电阻，以及降低漏区与衬底之间的电阻。
所述轻掺杂离子的导电类型与所述晕区离子的导电类型不同。具体的，本实施例中，所形成的半导体结构为NMOS晶体管，则所述轻掺杂离子为N型离子，例如磷离子或砷离子。在其他实施例中，所述晕区离子为N型离子，则所述轻掺杂离子为P型离子。
请参考图5，形成所述晕区111之后，在所述内侧墙114侧壁表面形成外侧墙113。
所述外侧墙113用于形成后续形成源区和漏区的掩膜，避免源区或漏区之间的距离过小，从而降低短沟道效应；此外，所述外侧墙113还可以用于在后续第一离子注入时产生投影效应，能够防止第一离子注入形成的第一阻挡层距离沟道过近，从而能够减低第一阻挡层对所形成晶体管阈值电压的影响。
本实施例中，形成所述外侧墙113的步骤包括：在所述伪栅极结构110顶部、内侧墙114侧壁表面以及所述晕区111上形成侧墙材料层；对所述侧墙材料层进行回刻蚀，去除所述栅极结构112顶部上以及所述晕区111上的侧墙材料层，形成所述外侧墙113。
本实施例中，所述外侧墙113的材料为氮化硅。在其他实施例中，所述外侧墙的材料还可以为氧化硅或氮氧化硅。
本实施例中，形成所述侧墙材料层的工艺包括化学气相沉积工艺。
本实施例中，对所述侧墙材料层进行回刻蚀的工艺包括各向异性干法刻蚀。各向异性干法刻蚀在纵向的刻蚀速率大于横向的刻蚀速率，从而不容易去除覆盖所述伪栅极结构110侧壁的侧墙材料层。
在其他实施例中，还可以不形成所述晕区。
后续分别在所述伪栅极结构110两侧的衬底中形成源区和漏区，所述源区和漏区中具有掺杂离子。本实施例中，形成所述源区和漏区的步骤如图6和图7所示。
请参考图6，分别在所述伪栅极结构110两侧的衬底中形成第一凹槽102和第二凹槽103。
所述第一凹槽102后续用于容纳源区，所述第二凹槽103后续用于容纳漏区。
本实施例中，形成第一凹槽102和第二凹槽103的工艺包括干法、湿法刻蚀的共同作用。在其他实施例中，还可以通过干法或湿法刻蚀形成所述第一凹槽和第二凹槽。
本实施例中，所述第一凹槽102和第二凹槽103分别位于所述伪栅极结构110两侧的鳍部101中。
本实施例中，所述第一凹槽102和第二凹槽103的深度为30nm～70nm。
本实施例中，形成所述第一凹槽102和第二凹槽103的步骤包括：以所述伪栅极结构110、内侧墙114和外侧墙113为掩膜对所述鳍部101进行刻蚀。
请参考图7，在所述第一凹槽102(如图6所示)中形成源区131，在所述第二凹槽103中形成漏区132。
本实施例中，形成所述源区131和漏区132的步骤包括：通过外延生长工艺在所述第一凹槽102和第二凹槽103中形成应力层。并在所述外延生长的过程中对所述应力层进行原位掺杂，在所述应力层中掺入源漏掺杂离子，形成源区131和漏区132。在其他实施例中，还可以对所述应力层进行离子注入，形成所述源区和漏区。
本实施例中，所述应力层用于形成NMOS晶体管，则所述应力层的材料为碳硅。碳硅的晶格常数小于鳍部101的晶格常数，因此，能够为伪栅极结构110下方衬底提供拉应力，从而能够增加沟道中载流子的迁移速率，进而改善半导体结构性能。
在其他实施例中，所述应力层用于形成PMOS晶体管，则所述源区和漏区的材料为硅锗。
具体的，本实施例中，所述源区131和漏区132的材料为含有源漏掺杂离子的碳硅。在其他实施例中，所述源区和漏区的材料还可以为含有源漏掺杂离子的硅锗。
本实施例中，所述源区131和漏区132用于形成NMOS晶体管，则所述源漏掺杂离子为N型离子，例如，磷离子或砷离子。在其他实施例中，所述源区和漏源用于形成PMOS晶体管，则所述源漏掺杂离子为P型离子，例如，硼离子或BF2-离子。
本实施例中，所述源区131的厚度为所述源区131在垂直于所述基底100表面方向上的尺寸。所述漏区的厚度为所述漏区132在垂直于所述基底100表面方向上的尺寸。
具体的，所述源区131的厚度为30nm～70nm。所述漏区132的厚度为30nm～70nm。
请参考图8，在所述源区131和漏区132上形成介质层104，所述介质层104覆盖所述伪栅极结构110侧壁。
所述介质层104用于后续第一离子注入过程中保护所述源区131和漏区132，避免在所述源区131和漏区132中注入第一阻挡离子。
本实施例中，形成所述介质层104的步骤包括：在所述源区131和漏区132上形成初始介质层，所述初始介质层覆盖所述伪栅极结构110侧壁和顶部表面；对所述初始介质层进行平坦化处理，去除所述伪栅极结构110顶部上的初始介质层，形成介质层104。
本实施例中，形成所述初始介质层的工艺包括：化学气相沉积工艺。
本实施例中，对所述初始介质层进行平坦化处理的工艺包括：化学机械研磨工艺或化学气相沉积工艺。
本实施例中，所述介质层104的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。
请参考图9，去除所述伪栅极结构110(如图8所示)，在所述介质层104中形成开口112。
所述开口112后续用于容纳栅极结构。
本实施例中，去除所述伪栅极结构110的工艺包括干法刻蚀工艺。在其他实施例中，去除所述伪栅极结构的工艺还可以包括湿法刻蚀。
请参考图10，对所述开口112底部的衬底进行第一离子注入或第二离子注入，或者对所述开口112底部的衬底进行第一离子注入和第二离子注入；所述第一离子注入的方向朝向所述源区131，在所述开口112底部的衬底中注入第一阻挡离子，形成第一阻挡层121；所述第二离子注入的方向朝向所述漏区132，在所述开口112底部的衬底中注入第二阻挡离子，形成第二阻挡层。
当进行所述第一离子注入，在所述开口112底部的衬底中形成第一阻挡层121时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区131中的源漏掺杂离子向所述开口112底部的衬底中扩散，因此，所述第一阻挡层121能够阻挡源区131中的源漏掺杂离子向所述开口112底部衬底中扩散，进而降低短沟道效应；
当进行所述第二离子注入，在所述开口112底部的衬底中形成第二阻挡层时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区132中的源漏掺杂离子向所述开口112底部的衬底中扩散，因此，所述第二阻挡层能够阻挡漏区132中的源漏掺杂离子向所述开口112底部衬底扩散，降低短沟道效应。
本实施例中，仅对所述开口112底部的衬底进行第一离子注入，不进行所述第二离子注入。即仅形成所述第一阻挡层121，不形成第二阻挡层。
本实施例中，所述第一阻挡离子包括非电性离子和电性离子。所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区131中的源漏掺杂离子向所述开口112底部衬底扩散的通道，因此，所述第一阻挡层121能够阻挡源区131中的源漏掺杂离子向所述开口112底部衬底扩散，降低短沟道效应。
此外，本实施例中，所述电性离子的导电类型与所述源漏掺杂离子的导电类型相反，则所述源漏掺杂离子向所述开口112底部衬底中扩散的过程中，所述第一阻挡离子和第二阻挡离子能够与所述源漏掺杂离子复合，从而阻挡杂离子向所述开口112底部衬底中扩散，进而进一步能够降低短沟道效应。
在其他实施例中，所述第一阻挡离子还可以不包括所述非电性离子或仅包括非电性离子。
本实施例中，所述非电性离子包括碳离子、氮离子或硅离子。
所述电性离子与所述源漏掺杂离子的导电类型相反。本实施例中，所述源漏掺杂离子为N型离子，则所述电性离子为P型离子，例如硼离子或BF2-离子。在其他实施例中，所述源漏掺杂离子为P型离子，则所述电性离子为N型离子。
本实施例中，仅进行所述第一离子注入，由于所述源区131一般用于接地，电位较低，源区131与第一阻挡层121之间的电场较弱，因此进行所述第一离子注入不容易增加源区131的漏电流。
本实施例中，所述第一离子注入的工艺参数包括：注入角度为15度～45度.；注入剂量为1E12sccm～1E13sccm；注入能量为1.0KeV～2.5KeV。
所述第一离子注入的注入角度为所述第一离子注入的方向与所述基底100表面法线之间的锐角夹角，且所述第一离子注入的方向朝向所述源区131。在其他实施例中，还可以包括第二离子注入。
所述第一阻挡层121在垂直于所述基底100表面方向上的尺寸为所述第一阻挡层121的深度h。所述第一阻挡层121的深度h可以大于、小于或等于所述源区131的厚度。
如果所述第一阻挡层121的深度h过小，不利于对所述源漏掺杂离子的阻挡作用；如果所述第一阻挡层121的深度h过大，容易产生能量和材料的浪费。具体的，所述第一阻挡层121的深度h大于所述晕区111的厚度。本实施例中，本实施例中，所述第一阻挡层121的深度等于所述源区131的厚度，具体的，所述第一阻挡层121的深度h为30nm～70nm。
由于所述第一阻挡层121的深度较大，能够阻挡所述源漏掺杂离子通过所述晕区111下方基底扩散进入晶体管沟道，从而能够有效降低短沟道效应。
本实施例中，在所述第一离子注入过程中，由于所述外侧墙113、内侧墙114与所述介质层104的投影效应，不容易在邻近所述漏区132的鳍部101中注入第一阻挡离子，从而能够减小漏区132的漏电流。
所述第一阻挡层121的厚度d为第一阻挡层121在垂直于所述开口112延伸方向，且平行于所述基底表面的方向上的尺寸。如果所述第一阻挡层121的厚度d过大，容易影响所形成晶体管的阈值电压，因此所述第一阻挡层121的厚度d不宜过大；如果所述第一阻挡层121的厚度d过小，对所述源漏掺杂离子的阻挡作用过小，不容易降低短沟道效应。本实施例中，所述第一阻挡层121的厚度d为2nm～6nm。
在其他实施例中，还包括第二离子注入，形成第二阻挡层，所述第二阻挡层的尺寸与所述第一阻挡层尺寸相同。第二离子注入的工艺参数与所述第一离子注入的工艺参数相同。
请参考图11，第一离子注入和第二离子注入之后，在所述开口112(如图10所示)中形成栅极结构140。
本实施例中，所述栅极结构140包括：位于所述开口112底部表面的栅介质层和位于所述栅介质层表面的栅极。
具体的，所述栅介质层的材料为高k介质材料，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
本实施例中，所述栅极的材料为金属，例如：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
图12示出本实施例所形成的半导体结构与不具有第一阻挡层和第二阻挡层的半导体结构之间的源漏电流Ids与栅极电压Vg之间的关系图。
请参考图12，横坐标表示栅极电压Vg；纵坐标表示源漏电流Ids；曲线a表示本实施例所形成的半导体结构的源漏电流Ids与栅极电压Vg之间的关系曲线；曲线b表示不具有第一阻挡层和第二阻挡层的半导体结构的源漏电流Ids与栅极电压Vg之间的关系曲线。
由图12可以得出，当栅极电压Vg较小时，本实施例所形成的半导体结构的源漏电流Ids小于不具有第一阻挡层和第二阻挡层的半导体结构的源漏电流Ids。从而可得，当半导体结构处于关闭状态时，本实施例所形成的半导体结构的源漏电流Ids较小，即本实施例形成的半导体结构的漏电流较小。因此，本发明的半导体结构的形成方法能够减小漏电流，降低短沟道效应。
综上，本发明实施例提供的半导体结构的形成方法中，对所述开口底部的衬底进行第一离子注入或第二离子注入，或者对所述开口底部的衬底进行第一离子注入和第二离子注入。
当进行所述第一离子注入，在所述开口底部的衬底中形成第一阻挡层时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区中的源漏掺杂离子向栅极结构下方衬底的扩散，降低短沟道效应；
当进行所述第二离子注入，在所述开口底部的衬底中形成第二阻挡层时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应。
进一步，所述第一阻挡离子和第二阻挡离子与所述源漏掺杂离子的导电类型相反，则所述源漏掺杂离子向栅极结构下方衬底中扩散的过程中，所述第一阻挡离子和第二阻挡离子能够与所述源漏掺杂离子复合，从而阻挡源漏掺杂离子向所述栅极结构下方衬底中扩散，进而能够降低短沟道效应。
进一步，进行第一离子注入，形成第一阻挡层。由于所述源区一般用于接地，电位较低，源区与第一阻挡层之间的电场较弱，因此所述第一阻挡层不容易增加源区的漏电流。
继续参考图11，本发明还提供了一种半导体结构的实施例，所述半导体结构包括：衬底；位于所述衬底上的栅极结构140；分别位于所述栅极结构140两侧衬底中的源区131和漏区132，所述源区131和漏区132中具有源漏掺杂离子；位于所述栅极结构140下方衬底中的第一阻挡层121、第二阻挡层中的一种或两种组合，所述第一阻挡层121邻近所述源区131，所述第一阻挡层121中具有第一阻挡离子，所述第二阻挡层邻近所述漏区132，所述第二阻挡层中具有第二阻挡离子；位于所述源区131和漏区132上的介质层104，所述介质层104覆盖所述栅极结构140侧壁。
本实施例中，所述衬底为形成半导体结构提供工艺平台。
本实施例中，所述衬底用于形成NMOS晶体管。在其他实施例中，所述衬底还可以用于形成PMOS晶体管。
本实施例中，所述衬底包括基底100和位于所述基底100上的鳍部101，在其他实施例中，所述衬底还可以为平面衬底，具体的，所述平面衬底可以为锗衬底、硅衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
本实施例中，所述半导体结构还包括：位于所述衬底中的阱区，所述阱区中具有阱离子。
本实施例中，所形成的半导体结构为NMOS晶体管，所述阱离子为P型离子，例如，硼离子或BF2-。在其他实施例中，所形成的半导体结构为P型晶体管，所述阱离子为N型离子，例如，磷离子或砷离子。
本实施例中，所述栅极结构140包括：位于所述开口112底部表面的栅介质层和位于所述栅介质层表面的栅极。
具体的，所述栅介质层的材料为高k介质材料，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
本实施例中，所述栅极的材料为金属，例如：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
本实施例中，所述半导体结构还包括：位于所述栅极结构140两侧衬底中的晕区111，所述晕区111中具有晕区离子，所述晕区离子与所述源漏掺杂离子的导电类型相反。在其他实施例中，所述半导体结构还可以不包括所述晕区。
所述晕区111用于阻挡源漏掺杂离子向伪栅极结构110下方衬底扩散。
本实施例中，所述半导体结构还包括：位于所述伪栅极和伪栅介质层侧壁表面的内侧墙114，所述内侧墙114用作防止所述晕区111距离沟道过近。
所述晕区111位于所述内侧墙114两侧的衬底中。
本实施例中，所述晕区111位于所述伪栅极结构110两侧的鳍部101中。
本实施例中，所述晕区111离子为P型离子，例如硼离子或BF2-离子。在其他实施例中，所形成的半导体结构为PMOS晶体管，所述晕区离子还可以为N型离子，例如，磷离子或砷离子。
本实施例中，所述半导体结构还包括位于所述内侧壁114侧壁表面的外侧墙113。
所述外侧墙113用于防止第一阻挡层121距离沟道过近，从而能够减低第一阻挡层121对所形成晶体管阈值电压的影响。
本实施例中，所述外侧墙113的材料为氮化硅。在其他实施例中，所述外侧墙的材料还可以为氧化硅或氮氧化硅。
具体的，本实施例中，所述源区131和漏区132的材料为含有源漏掺杂离子的碳硅。碳硅的晶格常数小于鳍部101的晶格常数，因此，能够为伪栅极结构110下方衬底提供拉应力，从而能够增加沟道中载流子的迁移速率，进而改善半导体结构性能。在其他实施例中，所述源区和漏区的材料还可以为含有源漏掺杂离子的硅锗。
本实施例中，所述源区131和漏区132用于形成NMOS晶体管，则所述源漏掺杂离子为N型离子，例如，磷离子或砷离子。在其他实施例中，所述源区和漏源用于形成PMOS晶体管，则所述源漏掺杂离子为P型离子，例如，硼离子或BF2-离子。
本实施例中，所述源区131的厚度为所述源区131在垂直于所述基底100表面方向上的尺寸。所述漏区132的厚度为所述漏区132在垂直于所述基底100表面方向上的尺寸。
具体的，所述源区131的厚度为30nm～70nm。所述漏区132的厚度为30nm～70nm。
当所述开口112底部的衬底中具有第一阻挡层121时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区131中的源漏掺杂离子向所述栅极结构140下方衬底扩散的通道，因此，所述第一阻挡层121能够阻挡源区131中的源漏掺杂离子向所述栅极结构140下方衬底中扩散，进而降低短沟道效应；
当所述开口112底部的衬底中具有第二阻挡层时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区132中的源漏掺杂离子向栅极结构110下方衬底扩散的通道，因此，所述第二阻挡层能够阻挡漏区132中的源漏掺杂离子向所述栅极结构140下方衬底扩散，降低短沟道效应。
本实施例中，所述开口112底部的衬底中仅具有第一阻挡层131，不具有第二阻挡层。
本实施例中，所述第一阻挡离子包括非电性离子和电性离子。所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区131中的源漏掺杂离子向所述开口112底部衬底扩散的通道，因此，所述第一阻挡层121能够阻挡源区131中的源漏掺杂离子向所述开口112底部衬底扩散，降低短沟道效应。
此外，本实施例中，所述电性离子的导电类型与所述源漏掺杂离子的导电类型相反，则所述源漏掺杂离子向所述开口112底部衬底中扩散的过程中，所述第一阻挡离子和第二阻挡离子能够与所述源漏掺杂离子复合，从而阻挡杂离子向所述开口112底部衬底中扩散，进而进一步能够降低短沟道效应。
在其他实施例中，所述第一阻挡离子还可以不包括所述非电性离子或仅包括非电性离子。
本实施例中，所述非电性离子包括碳离子、氮离子或硅离子。
所述电性离子与所述源漏掺杂离子的导电类型相反。本实施例中，所述源漏掺杂离子为N型离子，则所述电性离子为P型离子，例如硼离子或BF2-离子。在其他实施例中，所述源漏掺杂离子为P型离子，则所述电性离子为N型离子。
本实施例中，由于所述源区131一般用于接地，电位较低，源区131与第一阻挡层121之间的电场较弱，因此进行所述第一离子注入不容易增加源区131的漏电流。
所述第一阻挡层121在垂直于所述基底100表面方向上的尺寸为所述第一阻挡层121的深度h。所述第一阻挡层121的深度h可以大于、小于或等于所述源区131的厚度。
如果所述第一阻挡层121的深度h过小，不利于对所述源漏掺杂离子的阻挡作用；如果所述第一阻挡层121的深度h过大，容易产生能量和材料的浪费。具体的，所述第一阻挡层121的深度h大于所述晕区111的厚度。本实施例中，具体的，所述第一阻挡层121的深度h为30nm～70nm。
由于所述第一阻挡层121的深度较大，能够阻挡所述源漏掺杂离子通过所述晕区111下方基底扩散进入晶体管沟道，从而能够有效降低短沟道效应。
所述第一阻挡层121的厚度d为第一阻挡层121在垂直于所述开口112延伸方向、且平行于所述基底表面方向上的尺寸。如果所述第一阻挡层121的厚度d过大，容易影响所形成晶体管的阈值电压，因此所述第一阻挡层121的厚度d不宜过大；如果所述第一阻挡层121的厚度d过小，对所述源漏掺杂离子的阻挡作用过小，不容易降低短沟道效应。本实施例中，所述第一阻挡层121的厚度d为2nm～6nm。
本实施例中，所述第一阻挡层121中第一阻挡离子的浓度为1E12atoms/cm2～1E13atoms/cm2。
本实施例中，所述介质层104的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。
综上，本发明实施例提供的半导体结构中，所述开口底部的衬底中具有第一阻挡层和第二阻挡层中的一种或两种组合。
当第一阻挡层中具有第一阻挡离子时，所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源区中的源漏掺杂离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡源区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应；
当第二阻挡层中具有第二阻挡离子时，所述第二阻挡离子能够进入所述衬底原子的间隙中，从而减少漏区中的源漏掺杂离子向栅极结构下方衬底扩散的通道，因此，所述第二阻挡层能够阻挡漏区中的源漏掺杂离子向栅极结构下方衬底扩散，降低短沟道效应。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成伪栅极结构；
分别在所述伪栅极结构两侧的衬底中形成源区和漏区，所述源区和漏区中具有源漏掺杂离子；
在所述源区和漏区上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；
去除所述伪栅极结构，在所述介质层中形成开口；
对所述开口底部的衬底进行第一离子注入或第二离子注入，或者对所述开口底部的衬底进行第一离子注入和第二离子注入；
所述第一离子注入的方向朝向所述源区，在所述开口底部的衬底中注入第一阻挡离子，形成第一阻挡层；
所述第二离子注入的方向朝向所述漏区，在所述开口底部的衬底中注入第二阻挡离子，形成第二阻挡层；
第一离子注入和第二离子注入之后，在所述开口中形成栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡离子和第二阻挡离子包括：电性离子，所述电性离子与所述源漏掺杂离子的导电类型相反。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述电性离子为磷离子、砷离子、硼离子或BF2-离子。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，仅对所述开口底部的衬底进行第一离子注入。
5.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一阻挡离子和所述第二阻挡离子包括：氮离子、碳离子或硅离子。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子注入的工艺参数包括：注入角度为15度～45度；注入剂量为1E12sccm～1E13sccm；注入能量为1.0KeV～2.5KeV。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源区和漏区的材料为含有源漏掺杂离子的硅锗；所述源漏掺杂离子为硼离子或BF2-离子；或者所述源区和所述漏区的材料为含有源漏掺杂离子的硅碳；所述源漏掺杂离子为磷离子或砷离子。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源区和漏区的厚度为20nm～70nm。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的深度等于所述源区和漏区的厚度；所述第二阻挡层的深度等于所述源区和漏区的厚度。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的厚度为2nm～6nm。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源区和漏区之前，还包括：在所述伪栅极结构两侧的衬底中形成晕区，所述晕区与栅极结构之间的间距小于所述源区与栅极结构之间的间距，所述晕区中具有晕区离子，所述晕区离子的导电类型与所述源漏掺杂离子的导电类型相反。
12.一种半导体结构，其特征在于，所述半导体结构通过权利要求1～11中任一项所述的形成方法形成，包括：
衬底；
位于所述衬底上的栅极结构；
分别位于所述栅极结构两侧衬底中的源区和漏区，所述源区和漏区中具有源漏掺杂离子；
位于所述栅极结构下方衬底中的第一阻挡层、第二阻挡层中的一种或两种组合，所述第一阻挡层邻近所述源区，所述第一阻挡层中具有第一阻挡离子，所述第二阻挡层邻近所述漏区，所述第二阻挡层中具有第二阻挡离子；第一阻挡层和第二阻挡层为与源/漏区隔离；
位于所述源区和漏区上的介质层，所述介质层覆盖所述栅极结构侧壁。
13.如权利要求12所述的半导体结构，其特征在于，所述第一阻挡层的深度为30nm～70nm；所述第一阻挡层的厚度为2nm～6nm。
14.如权利要求12所述的半导体结构，其特征在于，所述第一阻挡层和第二阻挡层的深度与所述源区的厚度相同。
15.如权利要求12所述的半导体结构，其特征在于，所述第一阻挡层中第一阻挡离子的浓度为1E12atoms/cm2～1E13atoms/cm2。
16.如权利要求12所述的半导体结构，其特征在于，所述第一阻挡离子和第二阻挡离子包括电性离子，所述电性离子的导电类型与所述源漏掺杂离子的导电类型相反。
17.如权利要求16所述的半导体结构，其特征在于，所述电性离子为磷离子、砷离子、硼离子或BF2-离子。
18.如权利要求12或16所述的半导体结构，其特征在于，所述第一阻挡离子和第二阻挡离子包括氮离子、碳离子或硅离子。
19.如权利要求12所述的半导体结构，其特征在于，所述源区和漏区的材料为硅锗或硅碳。
20.如权利要求12所述的半导体结构，其特征在于，还包括位于所述栅极结构侧壁表面的外侧墙；位于所述外侧墙下方衬底中的晕区，所述晕区中具有晕区离子，所述晕区离子与所述源漏掺杂离子的导电类型相反。
CN201710011110.1A 2017-01-06 2017-01-06 半导体结构及其形成方法 Active CN108281485B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710011110.1A CN108281485B (zh) 2017-01-06 2017-01-06 半导体结构及其形成方法
US15/862,569 US10186598B2 (en) 2017-01-06 2018-01-04 Semiconductor structure and fabrication method thereof
US16/218,748 US10418461B2 (en) 2017-01-06 2018-12-13 Semiconductor structure with barrier layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710011110.1A CN108281485B (zh) 2017-01-06 2017-01-06 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108281485A CN108281485A (zh) 2018-07-13
CN108281485B true CN108281485B (zh) 2021-09-07

Family

ID=62783433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710011110.1A Active CN108281485B (zh) 2017-01-06 2017-01-06 半导体结构及其形成方法

Country Status (2)

Country Link
US (2) US10186598B2 (zh)
CN (1) CN108281485B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636876B2 (en) * 2018-07-26 2020-04-28 Globalfoundries Inc. Devices with channel extension regions
US11289585B2 (en) * 2020-02-27 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101087003A (zh) * 2006-06-09 2007-12-12 台湾积体电路制造股份有限公司 半导体元件及其形成方法
CN104124167A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN106158634A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668024A (en) * 1996-07-17 1997-09-16 Taiwan Semiconductor Manufacturing Company CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process
CN102593172B (zh) * 2011-01-14 2015-05-06 中国科学院微电子研究所 半导体结构及其制造方法
CN102779849B (zh) * 2011-05-09 2015-01-21 中芯国际集成电路制造(上海)有限公司 半导体器件和用于制造半导体器件的方法
US8471329B2 (en) * 2011-11-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel FET and methods for forming the same
CN104124170A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
KR20150009719A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 복합 분산매를 이용한 고분자 콜로이드 광결정 표시 장치의 반사색 조절 방법
US9905648B2 (en) * 2014-02-07 2018-02-27 Stmicroelectronics, Inc. Silicon on insulator device with partially recessed gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101087003A (zh) * 2006-06-09 2007-12-12 台湾积体电路制造股份有限公司 半导体元件及其形成方法
CN104124167A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN106158634A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US10186598B2 (en) 2019-01-22
US10418461B2 (en) 2019-09-17
US20190115450A1 (en) 2019-04-18
US20180197971A1 (en) 2018-07-12
CN108281485A (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
KR101795875B1 (ko) 반도체 구조물 및 이의 제조 방법
CN107919324B (zh) 半导体器件的形成方法
US10347747B2 (en) Semiconductor structure and fabrication method thereof
CN107785261A (zh) 半导体结构及其制造方法
CN109216470B (zh) 半导体结构及其形成方法
CN110047908B (zh) 半导体器件及其制造方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN108074973A (zh) 半导体结构及其形成方法
CN108630548B (zh) 鳍式场效应管及其形成方法
CN107591328A (zh) 半导体结构及其形成方法
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
CN108281485B (zh) 半导体结构及其形成方法
CN104078358A (zh) Mos晶体管的形成方法
CN107785425B (zh) 半导体器件及其形成方法
CN110718464B (zh) 半导体结构及其形成方法
CN109427681B (zh) 半导体结构及其形成方法
CN108630543B (zh) 半导体结构及其形成方法
CN106856169A (zh) 晶体管及其形成方法
US11605726B2 (en) Semiconductor structure and method for forming the same
CN110690109B (zh) 半导体器件及其形成方法
CN113539825B (zh) 半导体结构及其形成方法
CN107731689B (zh) 半导体结构的形成方法
CN108878526A (zh) 半导体结构及其形成方法
CN108695258B (zh) 半导体结构及其形成方法
CN107591330B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant