CN103176320A - 横向排列的像素结构、液晶显示装置及其制作方法 - Google Patents

Abstract

本发明公开了一种横向排列的像素结构、液晶显示装置及其制作方法，该像素结构的每条数据线分别与两个薄膜晶体管的源极电连接，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；第一子像素区的像素电极与像素公共线部分交叠，形成存储电容；第二子像素区的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成存储电容；第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成存储电容。本发明实施例的像素结构在一个像素单元中，较现有技术减少了两根公共线，减少了遮光区域的面积，提高了液晶显示装置的开口率。

Description

横向排列的像素结构、液晶显示装置及其制作方法

技术领域

本发明涉及显示技术领域，尤其是涉及一种横向排列的像素结构及液晶显示装置及其制作方法。

背景技术

液晶显示器(Liquid crystal disLlay，LCD)是目前被广泛应用的一种平面显示器。一般的，LCD的显示区域包含多个主像素区，每个主像素区包括三个子像素区，每个子像素区内设置有一个薄膜晶体管(thin film transistor，TFT)和像素电极(Pixel Electrode)，此薄膜晶体管为开关组件。

通常，在3D显示中，为了避免因纵向排列的光栅格子的阻挡而导致的显示颜色的偏离和色差，通常将各颜色的子像素区横向排列，目前的像素横向排列方式包括以下几种：单栅极驱动的竖屏横用的像素横向排列方式、双栅极驱动的像素横向排列方式和三栅极驱动的像素横向排列方式。

现有技术中，无论采用哪种横向排列方式的像素结构的液晶显示装置，其中存储电容均是由像素电极与公共电极交叠形成，具体的，如图1所示，以三栅极驱动的像素横向排列方式为例，在TFT阵列基板上的每个主像素区包括纵向依次排列的三个子像素区，每个子像素区内具有一个TFT，每一列的TFT的源极通过一条纵向的数据线相连，每一行的TFT的栅极通过一栅极线相连，每个TFT的漏极分别与其所在的子像素区的像素电极相连，每个子像素区的存储电容由该子像素区的像素电极与位于该子像素区的公共电极引线com和遮光线交叠形成。如图1所示，子像素区R11的存储电容由该子像素区的像素电极11与公共电极引线com1和遮光线12交叠形成。

综上所述，现有技术的像素结构，除去两个主像素区之间的公共电极引线(以下简称公共线)外，每一条栅极线或数据线的相邻位置都设置有一条公共线和相应的遮光线，所述遮光线用于遮住栅极线和公共线间的间隙部分，这必然会导致液晶显示装置的开口率降低。

发明内容

为解决上述技术问题，本发明实施例提供了一种双栅极驱动的横向排列的像素结构、液晶显示装置及其制作方法，可应用于共平面转换(In-PlaneSwitching，简称IPS)、边缘场开关(Fringe Field Swithing，简称FFS)或扭曲向列型(Twisted Nematic，简称TN)驱动模式的液晶显示装置，较现有技术中的液晶显示装置，减少了公共电极引线和遮光线，提高了液晶显示装置的开口率。

为解决上述问题，本发明实施例提供了如下技术方案：

一种双栅极驱动的横向排列的像素结构，包括：

由沿第一方向相邻的两个主像素区组成的像素单元，其中，每个主像素区分别包括沿第二方向依次排列的第一子像素区、第二子像素区、第三子像素区，所述第一方向与所述第二方向基本垂直；

六个薄膜晶体管，分别设置于对应的子像素区内；

设置于每个子像素区内且与对应的薄膜晶体管的漏极电连接的像素电极，所述像素电极覆盖在子像素区的透光区上；

平行于所述第一方向，且分别设置于每个主像素区内的相邻两个子像素区之间的两条栅极线；

平行于所述第二方向，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外三条数据线；

平行于所述栅极线的一条像素公共线，该像素公共线与第一子像素区的像素电极部分交叠，形成该子像素区的存储电容；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，并且，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；

第二子像素区的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成该子像素区的存储电容；

第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成该子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

本发明实施例还公开了一种液晶显示装置，包括：

第一基板、第二基板和位于第一基板和第二基板之间的液晶层；

其中，所述第一基板上包括：

以上所述的双栅极驱动的横向排列的像素结构，所述像素单元呈阵列式重复排列；

平行于所述栅极线的一条边缘公共线，位于所述第一基板未设置像素公共线的一边，与该边缘公共线紧邻的第三子像素区的像素电极与该边缘公共线部分交叠，形成该第三子像素区的存储电容。

本发明实施例还公开了一种以上液晶显示装置的制作方法，包括：

提供第一基板；

在所述第一基板上形成相互平行的多个栅极线、多个像素公共线和一条边缘公共线，所述多个栅极线、多个像素公共线和一条边缘公共线在同一光刻步骤中形成，且形成在同一导电层，其中，所述边缘公共线位于所述第一基板未设置像素公共线的一边，与该边缘公共线紧邻的第三子像素区的像素电极与该边缘公共线部分交叠，形成该第三子像素区的存储电容；

在所述多个栅极线、多个像素公共线和一条边缘公共线表面上形成第一介质层；

在所述第一介质层表面上形成半导体层，在所述半导体层表面上多个相互平行的数据线；

在所述数据线表面上形成第二介质层，在位于薄膜晶体管的漏极表面上的第二介质层区域形成通孔；

在所述第二介质层上方形成像素电极，所述像素电极通过所述通孔与薄膜晶体管的漏极电连接；

其中，所述像素单元中第一子像素区的像素电极与本像素单元的像素公共线部分交叠，形成第一子像素区的存储电容；

所述第二子像素区的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成第二子像素区的存储电容；

所述第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成第三子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的双栅极驱动的横向排列的像素结构及液晶显示装置，可应用于IPS、FFS或TN驱动模式的液晶显示装置，在一个像素单元中，较现有技术减少了两根公共线，即仅保留沿数据线方向排列的每2个像素单元之间的公共线，本发明实施例中第二子像素区的存储电容主要由该子像素区的像素电极与非该子像素区的栅极线交叠形成，第一子像素区和第三子像素区的存储电容由该子像素区的像素电极与靠近该子像素区的公共线交叠形成，从而可以省略栅极线相邻位置的公共线和遮光线，由于省略了遮光线并减少了公共线的数量，同时减少了遮光区域的面积，从而提高了液晶显示装置的开口率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的三栅极驱动的横向排列的像素结构的示意图；

图2是本发明实施例提供的一种双栅极驱动的横向排列的像素结构示意图；

图3是本发明实施例提供的另一种双栅极驱动的横向排列的像素结构示意图；

图4是本发明实施例提供的一种双栅极驱动的横向排列的像素结构俯视图；

图5是本发明实施例提供的一种双栅极驱动的横向排列的像素结构A-A’区域的剖面图；

图6是本发明实施例提供的一种双栅极驱动的横向排列的像素结构B-B’区域的剖面图；

图7是现有技术中采用TN驱动方式的液晶显示装置的像素结构图；

图8是本发明实施例提供的采用TN驱动方式的液晶显示装置的像素结构图；

图9是本发明实施例提供的采用FFS驱动方式的液晶显示装置的像素结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术所述，现有技术中的液晶显示装置的开口率较低，发明人研究发现，出现这种问题的原因在于，现有技术中的液晶显示装置中，每一条栅极线或数据线的相邻位置都设置有一条公共电极引线和相应的遮光线，即公共线和遮光线过多，必然会导致液晶显示装置的开口率降低。

液晶显示装置的工作模式主要分为常白模式和常黑模式，TN型液晶显示装置采用常白模式，这种液晶显示装置控制液晶分子的电极分布在两片基板上，施加的电场方向是垂直于基板的，未施加电场时，液晶分子平行基板配向方向，入射光可透过偏光片，屏幕显示为白屏，第一基板和第二基板的配向方向成90°交叉配置(上下偏光片也成90度设置)，施加电场后液晶分子向垂直于基板方向运动；IPS或FFS型的液晶显示装置采用常黑模式，其电场方向是水平的，液晶分子在电场的作用下，平行于基板进行扭转运动，并且液晶分子平行基板配向，一般情况下，底层偏光片的偏光轴与液晶分子的配像相同，上层偏光片的偏光轴与之成90°，未施加电场时，入射光无法通过上层偏光片，使屏幕呈现不透光的黑屏状态(即“常黑模式”)，施加电场后，液晶分子会扭转，改变入射光行进的方向，使入射光可通过上层偏光片，呈现透光状态。

本发明实施例公开的双栅极驱动的横向排列的像素结构及液晶显示装置，可应用于IPS、FFS或TN驱动方式的液晶显示装置，该像素结构包括：

由沿第一方向相邻的两个主像素区组成的像素单元，其中，每个主像素区分别包括沿第二方向依次排列的第一子像素区、第二子像素区、第三子像素区，所述第一方向与所述第二方向基本垂直；

六个薄膜晶体管，分别设置于对应的子像素区内；

设置于每个子像素区内且与对应的薄膜晶体管的漏极电连接的像素电极，所述像素电极覆盖在子像素区的透光区上；

平行于所述第一方向，且分别设置于每个主像素区内的相邻两个子像素区之间的两条栅极线；

平行于所述第二方向，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外三条数据线；

平行于所述栅极线的一条像素公共线，该像素公共线与第一子像素区的像素电极部分交叠，形成该子像素区的存储电容；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，并且，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；

第二子像素区的像素电极与和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成该子像素区的存储电容；

第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成该子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

本发明实施例中在一个像素单元中，较现有技术减少了两根公共线，即仅保留沿数据线方向排列的每2个像素单元之间的公共线，本发明实施例中第二子像素区的存储电容主要由该子像素区的像素电极与非该子像素区的栅极线交叠形成，第一子像素区和第三子像素区的存储电容由该子像素区的像素电极与靠近该子像素区的公共线交叠形成，从而可以省略栅极线相邻位置的公共线和遮光线，由于省略了遮光线并减少了公共线的数量，同时减少了遮光区域的面积，从而提高了液晶显示装置的开口率。

以上是本申请的核心思想，为了使本发明实施例提供的技术方案更加清楚，如下实施例对本发明上述技术方案进行详细描述：

本发明实施例提供了一种双栅极驱动的横向排列的像素结构，可应用于IPS、FFS或TN驱动方式的液晶显示装置，该像素结构示意图如图2所示，该像素结构包括：

沿第一方向相邻的两个主像素区，即第一主像素区Z1和第二主像素区Z2，两个主像素区为一个像素单元，其中，每个主像素区分别包括沿第二方向依次排列的第一子像素区、第二子像素区、第三子像素区，即一个像素单元中共有6个子像素区，即子像素区L11-L13和L21-L23，其中，所述第一方向与所述第二方向基本垂直，优选的，本实施例中的第一方向为平行于栅极线的方向，第二方向为平行于数据线的方向；

六个薄膜晶体管T11-T13和T21-T23，分别设置于对应的子像素区内，即每个子像素区内均设置有一个薄膜晶体管，每个薄膜晶体管均包括源极、漏极和栅极；

六个像素电极P11-P13和P21-P23，每个像素电极覆盖在对应的子像素区的透光区上，且分别与对应的薄膜晶体管的漏极电连接；

两条栅极线，即第一栅极线G1和第二栅极线G2，分别设置于每个主像素区内的相邻两个子像素区之间，相对于第一主像素区Z1，本实施例中第一栅极线G1设置于子像素区L11和L12之间，第二栅极线G2设置于子像素区L12和L13之间；

三条数据线，即顺序排列的第一数据线D1、第二数据线D2和第三数据线D3，三条数据线分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外；

平行于所述栅极线的一条像素公共线com1，该像素公共线com1与第一子像素区L11和L21的像素电极部分交叠，形成该子像素区的存储电容；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，并且，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；

第二子像素区L12和L22的像素电极与未同该子像素区的薄膜晶体管的栅极电连接的栅极线部分交叠，即，第二子像素区L12和L22的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成该子像素区的存储电容；

第三子像素区L13和L23的像素电极与下一像素单元的像素公共线(如图2中的com2)部分交叠，形成该子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

根据以上描述可知，本实施例的像素结构，在一个像素单元中，仅有一根公共线，较现有技术中的像素单元去掉了所有的遮光线以及2根公共线，也就是说，本实施例仅保留了沿数据线方向排列的每2个像素单元之间的公共线，即第一子像素区和第三子像素区的存储电容由公共线与像素电极部分交叠形成，第二子像素区的存储电容由栅极线与像素电极部分交叠形成。

具体的，存储电容的形成方式如图2所示，图2中的所述像素单元中的两个主像素区中的第一子像素区的薄膜晶体管的栅极均与所述第一栅极线相连，即第一子像素区L11和L21的薄膜晶体管T11和T21的栅极均与第一栅极线G1相连，则第一子像素区L11和L21的存储电容分别由像素电极P11和P21与本像素单元的像素公共线com1部分交叠形成；

第三子像素区L13和L23的薄膜晶体管T13和T23的栅极均与第二栅极线G2相连，则第三子像素区L13和L23的存储电容分别由像素电极P13和P23与下像素单元的像素公共线com2部分交叠形成；

第一主像素区Z1的第二子像素区L12的薄膜晶体管T12的栅极与所述第一栅极线G1相连，第二主像素区Z2的第二子像素区L22的薄膜晶体管T22的栅极与所述第二栅极线G2相连，因此，所述第一主像素区的第二子像素区L12的存储电容由该子像素区的像素电极P12与所述第二栅极线G2部分交叠形成，所述第二主像素区的第二子像素区L22的存储电容由该子像素区的像素电极P22与所述第一栅极线G1部分交叠形成。

本领域技术人员可以理解，若将图2中的像素单元在扫描线方向重复排列，便出现了图3中的连接情况，即第一主像素区Z1的第二子像素区L12的薄膜晶体管T12的栅极与所述第二栅极线G2相连，第二主像素区Z2的第二子像素区L22的薄膜晶体管T22的栅极与所述第一栅极线G1相连，因此，所述第一主像素区的第二子像素区L12的存储电容由该子像素区的像素电极P12与所述第一栅极线G1部分交叠形成，所述第二主像素区的第二子像素区L22的存储电容由该子像素区的像素电极P22与所述第二栅极线G2部分交叠形成。

也就是说，本实施例中的像素单元的第二主像素区的薄膜晶体管的栅极与哪个栅极线相连，取决于像素单元的定义范围，本实施例中对此不做限定。

具体的，以图2所示的像素结构为例，结合像素结构的俯视图和剖面图对其结构进行详细说明，图4为该像素结构的俯视图，图5为该像素结构A-A’区域的剖面图，图6为该像素结构B-B’区域的剖面图。

如图4和图5所示，A-A’区域即为像素电极与栅极线的交叠区域，如第一主像素区Z1的第二子像素L12与第三子像素L13交界处，由像素电极P12与第二栅极线G2部分交叠，形成第二子像素L12的存储电容，或者第二主像素区Z2的第一子像素L21与第二子像素L22交界处，由像素电极P22与第一栅极线G1部分交叠，形成第二子像素L22的存储电容。

具体的，A-A’区域的剖面图中，由下至上包括：第一基板(图中未示出)、位于第一基板表面上的栅极线31，位于栅极线31表面上的第一介质层32，位于第一介质层32表面上的第二介质层33，位于第二介质层33表面上的像素电极34。本实施例中的第一基板可以为玻璃基板，像素电极34可以为ITO电极，在制作工艺中，第一介质层32和第二介质层33之间为数据线层，只是在A-A’区域不存在数据线。

并且，本实施例中的A-A’区域若位于第一主像素区Z1的第二子像素L12与第三子像素L13交界处，则栅极线31即为第二栅极线G2，像素电极34即为像素电极P12，此时图5为A-A’区域的左视图；若A-A’区域位于第二主像素区Z2的第一子像素L21与第二子像素L22交界处，则栅极线31即为第一栅极线G1，像素电极34即为像素电极22，此时图5为A-A’区域的右视图。

如图6所示，B-B’区域即为像素电极与像素公共线的交叠区域，如第一主像素区Z1的第三子像素L13与下一像素单元的像素公共线com2交叠区域。

具体的，B-B’区域的剖面图中，由下至上包括：第一基板(图中未示出)、位于第一基板表面上的像素公共线35，位于像素公共线35表面上的第一介质层32，位于第一介质层32表面上的第二介质层33，位于第二介质层33表面上的像素电极34。本实施例中的像素公共线35与图5中的栅极线31位于同一金属层上，且二者在同一光刻过程中形成。由于像素公共线35可与位于其两侧的像素电极交叠形成相应子像素区的存储电容，因此像素公共线35的两侧上方均具有像素电极区域。

理论上，本实施例中对三条数据线的排列方式也不做具体限定，一般情况下，数据线的排列方式可以分为三种情况，具体的，第一种排列方式如图2和图3所示，第一主像素区Z1位于所述第一数据线D1和第二数据线D2之间，所述第二主像素区Z2位于所述第二数据线D2和第三数据线D3之间；

第二种排列方式中，所述第二主像素区Z2位于第二数据线D2与第三数据线D3之间，第一主像素区Z1位于第一数据线D1的外侧，所述第一数据线D1的外侧是第一数据线D1背向第二数据线D2的一侧；当然，图8中的排列方式中也可以是第一主像素区Z1位于第一数据线D1和第二数据线D2之间，第二主像素区Z2位于第三数据线D3的外侧。

第三种排列方式中，第一主像素区Z1位于第一数据线D1的外侧，第二主像素区Z2位于第三数据线D3的外侧，所述第三数据线D3的外侧是第三数据线D3背向第二数据线D2的一侧。

在实际制作过程中，若要实现第二种和第三种的数据线排列方式，由于存在需要跨数据线连接的问题，因此需要在数据线层表面上再形成一第三介质层，并在该介质层表面上形成一第三金属层，通过在第三介质层上打孔的方式，通过第三金属层的连接实现薄膜晶体管源极和对应数据线的跨数据线连接，该金属层可以与像素电极位于同一金属层。本实施例中为了简化制作工艺，优选采用第一种数据线排列方式。

另外，需要说明的是，对于采用TN驱动方式的液晶显示装置，现有技术中各子像素区的存储电容由子像素区的像素电极与相应的公共线交叠形成，如图7所示，为现有技术中采用TN驱动方式的液晶显示装置的像素结构图，图7中像素单元的形成方式与本实施例中类似，一个像素单元包括2个主像素区，每个主像素区包括3个子像素区L1、L2和L3，每个像素单元中包括3条公共线com1、com2和com3，2条栅极线G1和G2，其中2条栅极线的一侧各伴随一条公共线，栅极线和其伴随的公共线之间具有一定间隙W，间隙W与公共线的宽度近似，间隙W之间被黑色矩阵区BM覆盖，并且由于栅极线和公共线均为不透光设置，从而导致开口率的降低。

本实施例中采用TN驱动方式的液晶显示装置的像素结构图如图8所示，由于在一个像素单元中省略了2条公共线，与图7相比，即去掉了伴随2条栅极线的公共线com2和com3，一方面减少了公共线com2和com3的不透光区域，同时还减少了间隙W处的黑色矩阵区域，从而较现有技术中的液晶显示装置提高了开口率。

另外，本实施例中对于采用TN驱动方式的液晶显示装置，所述子像素区为长方形区域，所述长方形区域的长边与栅极线平行。

而对于采用IPS或FFS驱动方式的液晶显示装置，所述像素结构可采用单畴模式、双畴模式或多畴模式。当所述像素结构采用单畴模式时，所述子像素区为长方形区域，所述长方形区域的长边与栅极线平行；所述像素结构采用双畴模式时，所述子像素区为人字形区域，所述像素电极为人字形电极，多畴模式时的像素电极形状与常规液晶显示装置的多畴模式类似，这里不再赘述。

本领域技术人员可以理解，对于采用IPS或FFS驱动方式的液晶显示装置而言，采用单畴模式的像素结构时，电场方向单一，像素区域内的液晶排列方式一致，在某些特定的角度会出现灰阶逆转现象；而采用双畴模式或多畴模式的像素结构，电场方向和液晶排列方式具有对称结构，可以改善液晶显示器在大视角下的灰阶逆转现象，从而提高视角。本实施例以2个主像素区为一个重复单位，每个主像素区包括三个子像素区，优选的一种组合为红色子像素区R、绿色次像素区G、蓝色次像素区B，也就是最小的一个重复单位包含6个次像素区。一个最小重复单位中包括两个栅极线，三个数据线，六个薄膜晶体管，且每条数据线驱动两个次像素区，两个次像素区分别由不同的栅极线控制，采用这种像素结构，对于分辨率为m×n的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用，并且，本发明实施例提供的双栅极驱动的横向排列的像素结构更适合于3D显示。

进一步的，本实施例在一个像素单元中，较现有技术减少了两根公共线，即仅保留沿数据线方向排列的每2个像素单元之间的公共线，本发明实施例中某一子像素区的存储电容主要由该子像素区的像素电极与非该子像素区的栅极线交叠形成，从而可以省略栅极线相邻位置的公共线，由于省略了遮光线并减少了公共线的数量，从而提高了液晶显示装置的开口率。

基于本发明上一实施例提供的上述双栅极驱动的横向排列的像素结构，本发明另一实施例还提供一种液晶显示装置，包括：第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上包括：

上述双栅极驱动的横向排列的像素结构，上述像素单元呈阵列式重复排列；

平行于所述栅极线的一条边缘公共线，位于所述第一基板未设置像素公共线的一边，与该边缘公共线紧邻的第三子像素区的像素电极与该边缘公共线部分交叠，形成该第三子像素区的存储电容。

本实施例中第一基板可以是TFT基板，第二基板可以是彩色滤光片(ColorFilter，CF)基板。

需要说明的是，根据采用的驱动方式的不同，该液晶显示装置的结构也不同，若为TN驱动方式的液晶显示装置，第二基板朝向液晶层的一面上还具有一公共电极层，该公共电极层与位于第一基板上的像素电极间产生电场，驱动液晶的转向；若为IPS驱动方式的液晶显示装置，则通过位于第一基板上的公共线和像素电极间的电场来驱动液晶的转向，该公共线一般为不透光的金属线；若为FFS驱动方式的液晶显示装置，则除公共线之外，在第一基板上还设置有公共电极，通过公共电极与像素电极之间的电场来驱动液晶的转向，该公共电极一般采用透光的ITO材料制作，并且该公共电极可以与像素电极位于同一导电层上，也可以位于不同导电层上，若二者在同一导电层上，则二者相间排列，若二者位于不同导电层上，公共电极和像素电极所在的导电层的位置是可以互换的，这种情况下，公共电极可为一体结构或为与像素电极相间排列的条形电极。

基于以上实施例的像素结构和液晶显示装置，本发明另一实施例提供了上述液晶显示装置的制作方法，具体可参见图4-图6，该方法包括以下步骤：

步骤1：提供第一基板(图中未示出)，该第一基板可以为玻璃基板；

步骤2：在所述第一基板上形成相互平行的多个栅极线31、多个像素公共线35和一条边缘公共线(图中未示出)，所述多个栅极线、多个像素公共线和一条边缘公共线在同一光刻步骤中形成，且形成在同一导电层，即第一金属层，其中，所述边缘公共线位于所述第一基板未设置像素公共线的一边，与该边缘公共线紧邻的第三子像素区的像素电极与该边缘公共线部分交叠，形成该第三子像素区的存储电容；

步骤3：在所述多个栅极线、多个像素公共线和一条边缘公共线表面上形成第一介质层32；

步骤4：在所述第一介质层表面上形成半导体层，在所述半导体层表面上多个相互平行的数据线，数据线形成于第二金属层上，所述半导体层包括硅岛等结构，与常规液晶显示装置类似，这里不再详细描述；

步骤5：在所述数据线表面上形成第二介质层33，在位于薄膜晶体管的漏极表面上的第二介质层区域形成通孔(图中未示出)；

步骤6：在所述第二介质层33上方形成数据线和像素电极34，所述像素电极通过所述通孔与薄膜晶体管的漏极电连接，所述像素电极34优选为ITO电极；

其中，所述像素单元中第一子像素区的像素电极与本像素单元的像素公共线部分交叠，形成第一子像素区的存储电容；

所述第二子像素区的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线，即与未同该子像素区的薄膜晶体管的栅极电连接的栅极线部分交叠，形成第二子像素区的存储电容；

所述第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成第三子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

形成像素电极之后，在第一基板和第二基板之间注入液晶，形成液晶层，之后进行外部控制电路的连接，完成液晶显示装置的制作，本实施例的液晶显示装置的制作工艺与常规工艺相同，不同点仅在于公共线、栅极线和像素电极的分布，对具体制作工艺这里不再赘述。

针对不同驱动模式的液晶显示装置，其制作方法也不同，对于IPS和TN驱动方式的液晶显示装置，阵列基板表面上的上述结构的制作过程类似，不同的只是像素电极的形状而已。

对于采用FFS驱动方式液晶显示装置，需要在IPS结构的基础上增加一公共电极层，其像素结构图如图9所示，对于公共电极层和像素电极层不在同一导电层上的液晶显示装置来说，所述公共电极可以为一体结构的ITO电极或与所述像素电极相间排列的条形电极。并且，制作方法上与以上描述不同的是，在所述第二介质层上方形成像素电极的过程具体为：

在所述第二介质层表面上形成由像素电极(如图中Pixel-ITO所示)、第三介质层和公共电极(如图中COM-ITO所示)组成的叠层；

其中，若所述像素电极位于所述第三介质层和第二介质层之间，所述公共电极位于所述第三介质层表面上，则所述像素电极通过所述通孔与薄膜晶体管的漏极电连接；

若所述公共电极位于所述第三介质层和第二介质层之间，所述像素电极位于所述第三介质层表面上，则在形成所述第三介质层后还包括，在位于薄膜晶体管的漏极表面上的第二介质层和第三介质层区域形成通孔。

在其他实施例中，像素电极层也可以与数据线层之间直接导通，或者二者制作在同一导电层上，并且数据线层和公共电极层之间电性连接，具体连接方式可为在显示区域外围通过导线连接数据线层和公共电极层。

以上是对像素电极层和公共电极层位于不同导电层上的结构和方法的介绍，对于采用IPS驱动方式的液晶显示装置，当二者位于同一导电层上时，在所述第二介质层上方形成像素电极的过程具体为：

在所述第二介质层表面上形成像素电极和公共电极，所述像素电极和公共电极位于同一导电层上且相间排列，所述像素电极通过所述通孔与薄膜晶体管的漏极电连接，所述像素电极和公共电极可均为条状的ITO电极。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种双栅极驱动的横向排列的像素结构，其特征在于，包括：

由沿第一方向相邻的两个主像素区组成的像素单元，其中，每个主像素区分别包括沿第二方向依次排列的第一子像素区、第二子像素区、第三子像素区，所述第一方向与所述第二方向基本垂直；

六个薄膜晶体管，分别设置于对应的子像素区内；

设置于每个子像素区内且与对应的薄膜晶体管的漏极电连接的像素电极，所述像素电极覆盖在子像素区的透光区上；

平行于所述第一方向，且分别设置于每个主像素区内的相邻两个子像素区之间的两条栅极线；

平行于所述第二方向，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外三条数据线；

平行于所述栅极线的一条像素公共线，该像素公共线与第一子像素区的像素电极部分交叠，形成该子像素区的存储电容；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，并且，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；

第二子像素区的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成该子像素区的存储电容；

第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成该子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

2.根据权利要求1所述的双栅极驱动的横向排列的像素结构，其特征在于，对于采用TN驱动方式的液晶显示装置，所述子像素区为长方形区域，所述长方形区域的长边与栅极线平行。

3.根据权利要求1所述的双栅极驱动的横向排列的像素结构，其特征在于，对于采用IPS或FFS驱动方式的液晶显示装置，所述像素结构采用单畴模式、双畴模式或多畴模式。

4.根据权利要求3所述的双栅极驱动的横向排列的像素结构，其特征在于，所述像素结构采用单畴模式时，所述子像素区为长方形区域，所述长方形区域的长边与栅极线平行；

所述像素结构采用双畴模式时，所述子像素区为人字形区域，所述像素电极为人字形电极。

5.根据权利要求1所述的双栅极驱动的横向排列的像素结构，其特征在于，两条栅极线包括：第一栅极线和第二栅极线；所述两个主像素区包括：第一主像素区和第二主像素区；

所述像素单元中的两个主像素区中的第一子像素区的薄膜晶体管的栅极均与所述第一栅极线相连；

所述第一主像素区的第二子像素区的薄膜晶体管的栅极与所述第一栅极线相连，所述第二主像素区的第二子像素区的薄膜晶体管的栅极与所述第二栅极线相连，所述第一主像素区的第二子像素区的像素电极与所述第二栅极线部分交叠，形成该子像素区的存储电容，所述第二主像素区的第二子像素区的像素电极与所述第一栅极线部分交叠，形成该子像素区的存储电容；

所述像素单元中的两个主像素区中的第三子像素区的薄膜晶体管的栅极均与所述第二栅极线相连。

6.根据权利要求5所述的双栅极驱动的横向排列的像素结构，其特征在于，所述三条数据线包括：顺序排列的第一数据线、第二数据线和第三数据线；

所述第一主像素区位于所述第一数据线和第二数据线之间，所述第二主像素区位于所述第二数据线和第三数据线之间。

7.一种液晶显示装置，其特征在于，包括：

第一基板、第二基板和位于第一基板和第二基板之间的液晶层；

其中，所述第一基板上包括：

权利要求1-6任一项所述的双栅极驱动的横向排列的像素结构，所述像素单元呈阵列式重复排列；

平行于所述栅极线的一条边缘公共线，位于所述第一基板未设置像素公共线的一边，与该边缘公共线紧邻的第三子像素区的像素电极与该边缘公共线部分交叠，形成该第三子像素区的存储电容。

8.一种如权利要求7所述的液晶显示装置的制作方法，其特征在于，包括：

提供第一基板；

在所述第一基板上形成相互平行的多个栅极线、多个像素公共线和一条边缘公共线，所述多个栅极线、多个像素公共线和一条边缘公共线在同一光刻步骤中形成，且形成在同一导电层，其中，所述边缘公共线位于所述第一基板未设置像素公共线的一边，与该边缘公共线紧邻的第三子像素区的像素电极与该边缘公共线部分交叠，形成该第三子像素区的存储电容；

在所述多个栅极线、多个像素公共线和一条边缘公共线表面上形成第一介质层；

在所述第一介质层表面上形成半导体层，在所述半导体层表面上多个相互平行的数据线；

在所述数据线表面上形成第二介质层，在位于薄膜晶体管的漏极表面上的第二介质层区域形成通孔；

在所述第二介质层上方形成像素电极，所述像素电极通过所述通孔与薄膜晶体管的漏极电连接；

其中，所述像素单元中第一子像素区的像素电极与本像素单元的像素公共线部分交叠，形成第一子像素区的存储电容；

所述第二子像素区的像素电极和与其对应的薄膜晶体管的栅极电连接的栅极线对侧的栅极线部分交叠，形成第二子像素区的存储电容；

所述第三子像素区的像素电极与下一像素单元的像素公共线部分交叠，形成第三子像素区的存储电容，所述下一像素单元为在第二方向上与本像素单元的第三子像素区紧邻的像素单元。

9.根据权利要求8所述的液晶显示装置的制作方法，其特征在于，对于采用FFS驱动方式液晶显示装置，在所述第二介质层上方形成像素电极的过程具体为：

在所述第二介质层表面上形成由像素电极、第三介质层和公共电极组成的叠层；

其中，若所述像素电极位于所述第三介质层和第二介质层之间，所述公共电极位于所述第三介质层表面上，则所述像素电极通过所述通孔与薄膜晶体管的漏极电连接；

若所述公共电极位于所述第三介质层和第二介质层之间，所述像素电极位于所述第三介质层表面上，则在形成所述第三介质层后还包括，在位于薄膜晶体管的漏极表面上的第二介质层和第三介质层区域形成通孔。

10.根据权利要求9所述的液晶显示装置的制作方法，其特征在于，所述公共电极为一体结构的ITO电极或与所述像素电极相间排列的条形电极。

11.根据权利要求8所述的液晶显示装置的制作方法，其特征在于，对于采用IPS驱动方式液晶显示装置，在所述第二介质层上方形成像素电极的过程具体为：

在所述第二介质层表面上形成像素电极和公共电极，所述像素电极和公共电极位于同一导电层上且相间排列，所述像素电极通过所述通孔与薄膜晶体管的漏极电连接。

Images