CN102130136A - 像素结构及双栅极像素结构 - Google Patents

Abstract

像素结构及双栅极像素结构；一种像素结构，其包括基板、第一金属层、栅绝缘层、半导体层、第二金属层、保护层、孔洞以及像素电极。第一金属配置于基板上。第一金属层包括扫描线、栅极与共享电极。共享电极具有一预设缺口。栅绝缘层覆盖第一金属层。半导体层配置于栅绝缘层上。第二金属层配置于半导体层上，且第二金属层下方皆有半导体层。保护层覆盖第二金属层。孔洞位于预设缺口内并贯穿保护层而暴露出第二金属层。像素电极配置于保护层上并填入孔洞内。像素电极透过孔洞与第二金属层电性连接。一种双栅极像素结构亦被提出。

Description

像素结构及双栅极像素结构

技术领域

本发明是有关于一种像素结构，且特别是有关于一种平面显示器的像素结构。

背景技术

在竞争激烈的平面显示器产业中，制造厂商除了致力于研发性能更优越的平面显示器外，亦不断努力的降低生产制造成本，以提高企业获利并供给消费市场更经济实惠的平面显示器。

以平面显示器中最为普及的薄膜晶体管液晶显示器为例，降低其生产制造成本的方法有许多种。其中，有一种方法是减少制造像素结构所需使用的光罩数量，以节省相关制程中人力及制程时间的耗费，进而达到降低生产制造成本的目的。

一般而言，减少制造像素结构所需使用的光罩数量的方式是将现有的五道光罩制程，减为四道光罩制程。图1A至图1H为公知的以四道光罩制作的像素结构的制造流程剖面示意图。请依序参照图1A至图1H，在使用四道光罩的制程中，首先，在基板100上形成第一金属层102，并以第一道光罩图案化之。接着，依序全面形成栅绝缘层104、半导体层106以及第二金属层108于基板100上，之后再涂布一光阻层110于第二金属层108上，如图1A所示。

然后，利用半调式(half tone)或灰调式(gray tone)光罩，也就是第二道光罩200，将涂布于第二金属层108上的光阻层110图案化，如图1B所示。接着，图案化光阻层110后进行第一次湿蚀刻制程，以将第二金属层108图案化，之后，再进行第一次干蚀刻制程，以将半导体层106图案化，分别如图1C及图1D所示。

然而，光阻涂布时经常会发生厚度不均的情况，例如图1A的光阻层110的右侧中有部份区域较薄的情况。此较薄的光阻层在依序经过上述的光阻层图案化制程、湿蚀刻制程、干蚀刻制程以及接下来的灰化(O₂ ashing)制程后，此较薄的光阻层有可能被完全去除，而使得其下的部份第二金属层108被暴露出来，如图1E所示。

这样一来，以光阻层110为罩幕进行第二次湿蚀刻制程时，被暴露出来的第二金属层108就会被蚀刻掉，而使得其下的部份半导体层106被暴露出来，如图1F所示。接着，再以光阻层110为罩幕进行第二次干蚀刻制程时，被暴露出来的部份半导体层106会被减薄，如图1G所示。

接着，移除剩余的光阻层110后，形成一保护层112于基板100上，如图1G所示。然后，藉由第三道光罩于保护层112中形成多个接触窗h1、h2，如图1H所示。需特别说明的是，在形成接触窗h1、h2的同时，像素结构的其它部分(未绘示)需做第一金属层102与第二金属层108间的跳接，故与接触窗h2对应的部份半导体层106、部份栅绝缘层104会被消耗殆尽，而使原本不应裸露出来的第一金属层102被暴露出来，如图1H所示。这样一来，在第四道制程中形成的像素电极114就会和被暴露出的第一金属层102接触而形成短路，进而造成像素显示异常。承上述，在四道光罩制程中，如何避免因光阻涂布不均进而造成像素显示异常的现象，实为开发四道光罩制程的研发者所面临的问题之一。

发明内容

本发明提供一种像素结构，可改善像素显示异常的现象。

本发明提供一种双栅极像素结构，亦可改善像素显示异常的现象。

本发明提供一种像素结构，其包括基板、第一金属层、栅绝缘层、半导体层、第二金属层、保护层、孔洞以及像素电极。第一金属层配置于基板上。第一金属层包括扫描线、与扫描线电性连接的栅极以及共享电极。共享电极与扫描线分离并具有一预设缺口，其中预设缺口位于共享电极的边缘上。栅绝缘层配置于基板上并覆盖第一金属层。半导体层配置于栅绝缘层上。第二金属层配置于半导体层上，且第二金属层下方皆有半导体层。第二金属层包括数据线、源极、漏极以及储存电极。数据线与扫描线交错。源极电性连接数据线。储存电极位于预设缺口的上方。保护层配置于基板上并覆盖第二金属层，且具有一开口以暴露出漏极。孔洞位于预设缺口内并贯穿保护层而暴露出第二金属层。像素电极配置于保护层上并填入孔洞内。像素电极透过开口与漏极电性连接，并透过孔洞与第二金属层电性连接。

本发明提供一种双栅极像素结构，其包括基板、第一金属层、栅绝缘层、半导体层、第二金属层、保护层、孔洞以及像素电极。第一金属层配置于基板上。第一金属层包括二扫描线、与扫描线电性连接的二栅极以及一共享电极。共享电极与扫描线分离并具有一预设缺口，其中预设缺口位于共享电极的边缘上。栅绝缘层配置于基板上并覆盖第一金属层。半导体层配置于栅绝缘层上。第二金属层配置于半导体层上，且第二金属层下方皆有半导体层。第二金属层包括一数据线、二源极、二漏极以及二储存电极。数据线与扫描线交错。源极各自与数据线电性连接。储存电极位于预设缺口的上方。保护层配置于基板上并覆盖第二金属层，且具有二开口以暴露出二漏极。孔洞位于预设缺口内并贯穿保护层而暴露出第二金属层。像素电极配置于保护层上并填入孔洞内。像素电极透过开口与漏极电性连接，并透过孔洞与第二金属层电性连接。

在本发明的一实施例中，前述的贯穿保护层且位于预设缺口内的孔洞并未贯穿第二金属层、半导体层与门绝缘层。

在本发明的一实施例中，前述的贯穿保护层且位于预设缺口内的孔洞更贯穿第二金属层、半导体层与门绝缘层，而暴露出第二金属层的侧壁、半导体层的侧壁、栅绝缘层的侧壁以及基板的表面。

在本发明的一实施例中，前述的共享电极位于像素电极的外围并与其部分重迭。

在本发明的一实施例中，前述的共享电极与像素电极重迭的部分构成一储存电容。

在本发明的一实施例中，前述的共享电极与储存电极重迭的部分构成一储存电容。

在本发明的一实施例中，前述的共享电极具有至少一弯折处，且预设缺口与弯折处至少保持一距离。

在本发明的一实施例中，前述的预设缺口与储存电极的边缘至少保持一距离。

在本发明的一实施例中，前述的孔洞的尺寸实质上小于预设缺口的尺寸。

本发明提供像素结构以及一种双栅极像素结构，其藉由在共享电极上设计一预留缺口，可避免因光阻涂布不均而造成孔洞下方的部份第二金属层、半导体层以与门绝缘层被蚀刻掉，进而导致共享电极与像素电极形成短路的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A 至图1H为公知像素结构制造流程剖面示意图。

图2为本发明第一实施例的像素结构上视示意图。

图3A至图3H为沿图2的I-I’线所绘示的像素结构的制作流程剖示图。

图4为本发明第二实施例的像素结构上视示意图。

具体实施方式

【第一实施例】

图2为本发明第一实施例的像素结构上视示意图。图3A至图3H为沿图2的I-I’线所绘示的像素结构的制作流程剖示图。以下，将搭配图2以及图3A至图3H对本实施例的像素结构及其制造方法进行详细的描述。

本实施例的像素结构，其形成方法例如为以下所述: 请参照图3A，首先提供基板300。接着于基板300上形成第一金属层302，并藉由第一道光罩制程图案化之。在本实施例中，图案化之后的第一金属层302包括了扫描线SL以及与扫描线SL分离的共享电极CL，其中，扫描线SL的部分区域当作栅极使用，如图2及图3A中所示。

值得特别注意的是，本实施例的共享电极CL具有至少一弯折处以及预设缺口O。其中，预设缺口O位于共享电极CL的边缘上，且此预设缺口O和弯折处保持一适当的距离。在本实施例中，基板300的材质例如为玻璃、石英、有机聚合物、不透光/反射材料(如导电材料、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料，第一金属层302的材料例如为合金、金属或其它适当的材料。

接着，依序于基板300上全面地形成栅绝缘层304、半导体层306以及第二金属层308以覆盖住扫描线SL及共享电极CL。在本实施例中，栅绝缘层304的材质例如为无机介电材料(如氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机介电材料或上述有机与无机介电材料的组合。在本实施例中，半导体层306的材质例如为非晶硅层或其它适合的半导体材料。在本实施例中，第二金属层308的材料例如为合金、金属或其它适当的材料。

形成上述栅绝缘层304、半导体层306以及第二金属层308后，接着于第二金属层308上涂布一光阻层310。在本实施例中，光阻层310的材料可以是正光阻材料或负光阻材料，本发明并不特别限定。然而，于光阻涂布制程中，经常会发生涂布厚度不一的情况，例如为预设缺口O上方的光阻层310出现其厚度较薄的情况，如图3A中所示。

接着，藉由第二道光罩400(例如一半调式(half tone)光罩)图案化光阻层310，如图3B中所示。图案化光阻层310后，进行第一次湿蚀刻制程，以将第二金属层308图案化，如图3C中所示。然后，再进行光阻层图案化后的第一次干蚀刻制程，将半导体层306图案化，如图3D中所示。

在完成上述步骤后，为了清除表面有机物，会进行一灰化(O₂ ashing)制程。在进行灰化(O₂ ashing)制程时，位于扫描线SL上方的部份光阻层310会被去除，而暴露出部份第二金属层308。同时，位于预设缺口O上方且厚度已相当薄的部分光阻层310亦会被去除，而暴露出其下方的部份金属层308，如图3E中所示。

图案化光阻层310后，进行第二次湿蚀刻制程，将扫描线SL上方暴露出的部份第二金属层308蚀刻掉，以使源极S和漏极D成形并暴露出部份半导体层306，如图3F中所示。同时间，预设缺口O上方被暴露出的部份第二金属层308也会被蚀刻掉并暴露出其下方的部份半导体层306，如图3F中所示。

图案化光阻层310后，进行第二次干蚀刻制程。此时，扫描线SL上方被暴露出的部份半导体层306被蚀刻掉一小部分，如图3G中所示。同时间，位于预设缺口O上方的部份半导体层306亦会被蚀刻掉一小部份，如图3G中所示。到此，便完成了所有第二道光罩制程。

在上述的第二道光罩制程中，主要的目的是将第二金属层308以及半导体层306图案化。在本实施例中，图案化之后的第二金属层308包括了数据线DL、源极S、漏极D以及储存电极CE，如图2及图3G中所示。从图2可知，数据线DL与扫描线SL交错，源极S与漏极D系彼此电性绝缘，且覆盖于部分的半导体层306以及部分的栅绝缘层304上。

值得特别注意的是，由于本实施例的像素结构是采用四道光罩制程来制作的，也就是说，是依序全面形成栅绝缘层304、半导体层306以及第二金属层308后，再以同一张光罩将其图案化，因此在完成上述步骤后，本实施例的数据线DL、源极S、漏极D以及储存电极CE之下便均有半导体层306。其中，本实施例的储存电极CE位于预设缺口O上，并与共享电极CL部份区域重迭，因此共享电极CL与储存电极CE重迭的部分便可构成储存电容。此外，本实施例的储存电极的一边缘CE-a与预设缺口的一边缘O-a至少保持一距离d，储存电极的一边缘CE-a与共同电极的一边缘CL-a至少保持一距离d’。在本实施例中，上述的距离d与d’大于0，较佳的是距离d与d’ 皆大于对位制程上的最大可容许误差(例如3um)。如此一来，当对位制程中发生可容许范围内的误差时，由共同电极CL与储存电极CE所重迭的面积不会因对位制程上的误差而产生变化，进而造成共同电极CL与储存电极CE所构成的储存电容值改变。这样一来，便可避免因储存电容值改变而造成相关的电性问题。

在完成所有第二道光罩制程后，接着去除剩余的光阻层310，然后于基板300上形成保护层312，并覆盖第二金属层308，如图3G中所示。然后，藉由第三道光罩制程在保护层312中形成开口W以及孔洞H，如图3H中所示。

需特别说明的是，在形成开口W、孔洞H的同时，与孔洞H对应的部份半导体层306、部份栅绝缘层304会被消耗殆尽，而使此贯穿保护层312且位于预设缺口O内的孔洞H贯穿第二金属层308、半导体层306与门绝缘层304，而暴露出第二金属层308的侧壁、半导体层306的侧壁、栅绝缘层304的侧壁以及基板300的表面，如图3H中所示。

接着，藉由第三道光罩制程于基板300上形成像素电极PE。此像素电极PE经由开口W与漏极D电性连接，经由孔洞H与第二金属层的储存电容CE以及被暴露出的基板300连接，而不会发生同先前技术所述的像素电极PE和第一金属层302短路的情况。

换而言之，由于本实施例的共享电极CL于孔洞H下方设计了一预留缺口O，且此预设缺口O的实际尺寸大于孔洞的尺寸。此时，若发生如同先前技术所述的光阻涂布不均的情况时，像素电极PE仅能透过孔洞H和第二金属层的储存电极CE以及基板300接触，而无法与共享电极CL接触而形成短路。换言之，先前技术中所述的因光阻涂布不均进而造成像素显示异常的问题可藉由上述的方式获得解决，从而提升本实施例的像素结构的显示质量及电性表现。

需补充说明的是，若光阻层310涂布未发生异常，也就是说，光阻层310涂布厚度均匀的话，贯穿保护层312且位于预设缺口O内的孔洞H则不会贯穿第二金属层308、半导体层306与门绝缘层304。换句话说，孔洞H仅曝露第二金属层308，而未贯穿第二金属层308及曝露或贯穿半导体层306与门绝缘层304。

基于上述，本实施例亦可提出一种像素结构，其包括前述基板300、前述第一金属层302、前述栅绝缘层304、前述半导体层306、前述第二金属层308、前述保护层312、前述孔洞H以及前述像素电极PE。第一金属层302配置于基板300上，且第一金属层302包括扫描线SL、与扫描线电性连接的栅极与共享电极CL，其中共享电极CL与扫描线SL分离并具有一预设缺口O，且预设缺口O位于共享电极CL的边缘上，如图2与图3H所示。另外，栅绝缘层304配置于基板300上并覆盖第一金属层302，而半导体层306配置于栅绝缘层304上。

在本实施例的像素结构中，第二金属层308配置于半导体层306上，且第二金属层308下方皆有半导体层306，其中第二金属层308包括数据线DL、源极S、漏极D以及储存电极CE。数据线DL与扫描线SL交错，源极D电性连接数据线DL，且储存电极CE位于预设缺口O的上方。另外，保护层312配置于基板上并覆盖第二金属层308，且具有一开口W以暴露出漏极D。在本实施例中，孔洞H位于预设缺口O内并贯穿保护层312而暴露出第二金属层308，且像素电极PE配置于保护层312上并填入孔洞H内，其中像素电极PE透过开口O与漏极D电性连接，并透过孔洞H与第二金属层308电性连接。

在本实施例中，由于像素结构的共享电极CL在设计时已于孔洞H下方设计了一预留缺口O，且此预设缺口O的实际尺寸大于孔洞的尺寸，使得发生同先前技术所述的光阻涂布不均的情况时，像素电极PE仅能透过孔洞H和第二金属层的储存电极CE以及基板300接触，从而可提升像素结构的电性表现，及其应用于显示装置时可具有较佳的显示质量。

【第二实施例】

于第一实施例中所述的在共享电极CL中设计一预留缺口的概念亦可应用在本发明第二实施例的双栅极像素结构中，使得本实施例的双栅极像素结构亦可避免像素电极和共享电极发生短路的情况。

本实施例的双栅极像素结构其形成方式与各膜层可使用的材料与第一实施例的像素结构相同，于此就不再赘述。以下，仅针对本实施例的双栅极像素结构与第一实施例的像素结构图案设计上不同之处做详细的说明。

图4为本发明第二实施例的双栅极像素结构的上视示意图，沿图4剖线Ⅱ-Ⅱ’及Ⅲ-Ⅲ’所绘的剖面示意图，同图3H。

请参照图4及图3H，本实施例的双栅极像素结构可由位于数据线DL左右两侧的像素所组成。在本实施例中，双栅极像素结构中数据线DL右侧的像素，其结构与第一实施例的像素结构(如图2所示)相同。若将此右侧的像素先对扫描线SL延伸方向做第一次镜射，再对数据线DL延伸方向做第二次镜射，则以此方法构成的像素即为本实施例的双栅极像素结构单元中左侧的像素。值得注意的是，本实施例的双栅极像素结构单元中左右侧的像素是共享一条数据线DL，且数据线DL左右两侧的像素的共享电极CL是藉由同一膜层的连接部CL-1互相电性连接的，如图4所示。

由于本实施例的双栅极像素结构，其数据线DL左右两侧的像素是共享一数据线DL，因此可减少像素结构中所需的数据线DL数目，进而使包含此双栅极像素结构的显示面板所需的驱动集成电路组件(Integrated Circuit，IC)数目减少，进而达到降低制造成本的效果。

然而，本实施例的双栅极像素结构容易因第一金属层302(共享电极CL)与第二金属层308(储存电极CE)间对位上的偏移，导致数据线DL左右两侧的储存电容大小不一，而使具有此像素结构的显示面板其显示质量受到严重的影响。

为了改善上述问题，在本实施例的双栅极像素结构中，数据线DL左右两侧的储存电极CE，其各自的边缘CE-a与各自对应的预设缺口边缘O-a至少保持一距离d。数据线DL左右两侧的储存电极CE，其各自的边缘CE-a与各自对应的共同电极边缘CL-a至少保持一距离d’。在本实施例中，上述的距离d与d’大于0，较佳的是距离d与d’ 皆大于对位制程上的最大可容许误差(例如3um)。如此一来，当第一金属层302与第二金属层308间的对位有误差时，数据线DL左右两侧的像素的储存电容值不易受到影响。因此，由资料线DL左右两侧的储存电容大小不一而引起的显示质量下降的问题，如辉度不均以及串音(cross talk)等，便可获得改善。

综合以上所述，本发明藉由共享电极上预留缺口的设计，可避免因光阻涂布不均而造成孔洞下方的部份第二金属层、半导体层以与门绝缘层被蚀刻掉，进而导致共享电极与像素电极形成短路的问题。

此外，经由适当得安排预留缺口的位置，可进一步地改善因第一金属层与第二金属层间的对位误差所引起的显示质量下降问题。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视前述的申请专利范围所界定者为准。

Claims (18)

1.一种像素结构，其特征在于，包括：

一基板；

一第一金属层，配置于该基板上，其中该第一金属层包括：

一扫描线；

一栅极，电性连接该扫描线；

一共享电极，与该扫描线分离并具有一预设缺口，其中该预设缺口位于该共享电极的边缘上；

一栅绝缘层，配置于该基板上并覆盖该第一金属层；

一半导体层，配置于该栅绝缘层上；

一第二金属层，配置于该半导体层上，且该第二金属层下方皆有该半导体层，其中该第二金属层包括：

一数据线，与该扫描线交错；

一源极，电性连接该数据线；

一漏极；

一储存电极，位于该预设缺口的上方；

一保护层，配置于该基板上并覆盖该第二金属层，且该保护层具有一开口以暴露出该漏极；

一孔洞，位于该预设缺口内并贯穿该保护层而暴露出该第二金属层；以及

一像素电极，配置于该保护层上并填入该孔洞内，其中该像素电极透过该开口与该漏极电性连接，并透过该孔洞与该第二金属层电性连接。

2.如权利要求1所述的像素结构，其特征在于，贯穿该保护层且位于该预设缺口内的该孔洞并未贯穿该第二金属层、该半导体层及该栅绝缘层。

3.如权利要求1所述的像素结构，其特征在于，贯穿该保护层且位于该预设缺口内的该孔洞更贯穿该第二金属层、该半导体层及该栅绝缘层，而暴露出该第二金属层的侧壁、该半导体层的侧壁、该栅绝缘层的侧壁以及该基板的表面。

4.如权利要求1所述的像素结构，其特征在于，该共享电极位于该像素电极的外围并与其部分重迭。

5.如权利要求4所述的像素结构，其特征在于，该共享电极与该像素电极重迭的部分构成一储存电容。

6.如权利要求1所述的像素结构，其特征在于，该共享电极与该储存电极重迭的部分构成一储存电容。

7.如权利要求1所述的像素结构，其特征在于，该共享电极具有至少一弯折处，且该预设缺口与该弯折处至少保持一距离。

8.如权利要求1所述的像素结构，其特征在于，该预设缺口与该储存电极的边缘至少保持一距离。

9.如权利要求1所述的像素结构，其特征在于，该孔洞的尺寸实质上小于该预设缺口的尺寸。

10.一种双栅极像素结构，其特征在于，包括：

一基板；

一第一金属层，配置于该基板上，其中该第一金属层包括：

二扫描线；

二栅极，分别电性连接该些扫描线；

一共享电极，与该些扫描线分离，且该共享电极具有一位于该共享电极边缘上的二预设缺口；

一栅绝缘层，配置于该基板上并覆盖该第一金属层；

一半导体层，配置于该栅绝缘层上；

一第二金属层，配置于该半导体层上，且该第二金属层下方皆有该半导体层，其中该第二金属层包括：

一数据线，与该些扫描线交错；

二源极，各自与该数据线电性连接；

二漏极；

二储存电极，分别位于相对应的该预设缺口的上方；

一保护层，配置于该基板上并覆盖该第二金属层，且该保护层具有二开口以暴露出该些漏极；

二孔洞，分别位于该些预设缺口内并贯穿该保护层而暴露出该第二金属层；以及

二像素电极，配置于该保护层上并分别填入该些孔洞内，其中该些像素电极分别透过该些开口与该些漏极电性连接，并透过该些孔洞与该些第二金属层电性连接。

11.如权利要求10所述的像素结构，其特征在于，贯穿该保护层且位于该预设缺口内的该孔洞并未贯穿该第二金属层、该半导体层及该栅绝缘层。

12.如权利要求10所述的像素结构，其特征在于，贯穿该保护层且位于该预设缺口内的该孔洞更贯穿该第二金属层、该半导体层及该栅绝缘层，而暴露出该第二金属层的侧壁、该半导体层的侧壁、该栅绝缘层的侧壁以及该基板的表面。

13.如权利要求10所述的双栅极像素结构，其特征在于，该共享电极分别位于该些像素电极的外围，并分别与像素电极部分重迭。

14.如权利要求13所述的双栅极像素结构，其特征在于，该共享电极分别与该些像素电极重迭的部分构成一储存电容。

15.如权利要求10所述的双栅极像素结构，其特征在于，该共享电极分别与该些储存电极重迭的部分构成一储存电容。

16.如权利要求10所述的双栅极像素结构，其特征在于，该共享电极各具有至少一弯折处，且该预设缺口与该弯折处至少保持一距离。

17.如权利要求10所述的双栅极像素结构，其特征在于，该些预设缺口分别与相对应的该些储存电极的边缘至少保持一距离。

18.如权利要求10所述的双栅极像素结构，其特征在于，该些孔洞的尺寸分别实质上小于该些预设缺口的尺寸。

Images