CN115101024A - 像素结构、阵列基板及显示面板 - Google Patents
像素结构、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN115101024A CN115101024A CN202210799029.5A CN202210799029A CN115101024A CN 115101024 A CN115101024 A CN 115101024A CN 202210799029 A CN202210799029 A CN 202210799029A CN 115101024 A CN115101024 A CN 115101024A
- Authority
- CN
- China
- Prior art keywords
- thin film
- pixel
- sub
- film transistor
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000010409 thin film Substances 0.000 claims description 174
- 229910052751 metal Inorganic materials 0.000 claims description 87
- 239000002184 metal Substances 0.000 claims description 87
- 230000000149 penetrating effect Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 25
- 230000000694 effects Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 239000013310 covalent-organic framework Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000010923 batch production Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开一种像素结构、阵列基板及显示面板，该像素结构包括：多条数据线；多条扫描线；所述扫描线与所述数据线垂直设置并限定出多个像素区，每一所述像素区沿扫描线的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线，两个所述子像素的源极连接相同的数据线；或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线；其中，每一所述子像素包括沿列方向设置的主像素及次像素。本申请可以解决现有VA模式的液晶显示器色偏较差的问题。
Description
技术领域
本申请涉及液晶显示技术领域，特别涉及一种像素结构、阵列基板及显示面板。
背景技术
液晶显示面板通常由彩色滤光片基板、薄膜晶体管阵列基板以及配置于两基板间的液晶层所构成，并分别在两基板的相对内侧设置像素电极、公共电极，通过施加电压控制液晶分子改变方向，将背光模组的光线折射出来产生画面。液晶显示器包括扭曲向列(TN)模式、电子控制双折射(ECB)模式、垂直配向(VA)等多种显示模式，其中，VA模式是一种具有高对比度、宽视角、无须摩擦配向等优势的常见显示模式。但由于VA模式采用垂直转动的液晶，液晶分子双折射率的差异比较大，导致大视角下的色偏(color shift)问题比较严重。随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用4domain(4畴)的PSVA(聚合物稳定垂直配向)像素会凸显视角色偏的不良表现。
发明内容
本申请的主要目的是提出一种像素结构，旨在解决现有VA模式的液晶显示器色偏较差的问题。
所述扫描线与所述数据线垂直设置并限定出多个像素区，每一所述像素区沿扫描线的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线，两个所述子像素的源极连接相同的数据线；
或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线；其中，
每一所述子像素包括沿列方向设置的主像素及次像素；
每一所述像素区中，沿扫描线延伸方向设置的两个子像素的主像素及次像素在所述数据线的延伸方向上呈旋转对称设置。
可选地，所述像素结构还包括：
多条第一公共电极线；
同一行所述像素区对应设置有一条所述第一公共电极线，所述第一公共电极线具有公共段及对应各所述子像素设置的环绕段，所述公共段沿扫描线的方向延伸，每一所述环绕段环绕所述子像素设置，每一所述环绕段环绕的两个引出端分别与所述公共段连接；
多条第二公共电极线；
所述第二公共电极线与所述数据线平行设置，每相邻两条所述数据线之间设置有一所述第二公共电极线；
同一像素区中的两个次像素连接同一条所述第二公共电极线。
可选地，每一所述子像素包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极及次像素电极；
所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管分别设置于所述主像素电极靠近所述扫描线的一侧，所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管的栅极连接相同的扫描线，所述第一薄膜晶体管及第二薄膜晶体管的源极连接相同的数据线，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述第二公共电极线连接；
所述第一薄膜晶体管的漏极与所述主像素电极之间设有第一连接走线，所述第二薄膜晶体管的漏极与所述次像素电极之间还设有第二连接走线。
可选地，所述第二连接走线跨越所述主像素电极设置，并与所述次像素电极连接；或者，
所述第二连接走线自第二薄膜晶体管的漏极沿所述主像素电极周侧延伸设置，并与所述次像素电极连接。
可选地，同一所述像素区中的两个所述第一薄膜晶体管及两个所述第二薄膜晶体管的源极连接相同的数据线，且两个所述第一薄膜晶体管及两个所述第二薄膜晶体管与同一所述像素区中的一个所述子像素的主像素电极及次像素电极设置于同一列；其中，
与各自所述主像素电极及次像素电极处于同一列的所述第一薄膜晶体管及第二薄膜晶体管中，所述第二薄膜晶体管设置于所述第一薄膜晶体管背离所述主像素电极的一侧；
与各自所述主像素电极及次像素电极处于相邻列的所述第一薄膜晶体管及第二薄膜晶体管中，所述第一薄膜晶体管设置于所述第二薄膜晶体管远离所述主像素电极的一侧。
本申请还提出一种阵列基板，包括衬底基板以及如上述的像素结构；
所述衬底基板上形成有：
第一金属层，所述第一金属层形成多条扫描线、多条第一公共电极线、多个第一薄膜晶体管的栅极、多个第二薄膜晶体管的栅极，以及多个第三薄膜晶体管的栅极；
第一绝缘层，设置于所述第一金属层上；
第二金属层，设置于所述第一绝缘层上，所述第二金属层形成多条数据线、多条第二公共电极线、多个第一薄膜晶体管的源极与漏极、多个第二薄膜晶体管的源极与漏极，以及多个第三薄膜晶体管的源极与漏极；
第二绝缘层，设置于所述第二金属层上；
透明导电层，分别形成多个主像素电极和多个次像素电极；其中，
每一第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极和次像素电极构成一个子像素，每两个子像素构成一个像素区。
可选地，所述第一连接走线包括由所述第二金属层形成的第一金属走线段，以及设置于所述透明导电层和所述第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段；或者，
所述第一连接走线包括由第二金属层形成的第一金属走线段、由所述透明导电层形成的第一透明走线段，以及设置于所述第一透明走线段和第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段。
可选地，所述第二连接走线包括由所述第二金属层形成的第二金属走线段，以及设置于所述透明导电层和所述第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段；其中，
所述第二过孔连接段设置于所述次像素电极列方向的中心线上，所述第二金属走线段跨越所述主像素电极设置。
可选地，所述第二连接走线包括由第二金属层形成的第二金属走线段、由所述透明导电层形成的第二透明走线段，以及设置于所述第二透明走线段和第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段；其中，
所述第二过孔连接段设置于所述第二薄膜晶体管所处的器件区域内，所述第二透明走线段沿所述主像素电极周侧延伸设置。
本申请还提出一种显示面板，包括上述的像素结构；或者，
包括上述的阵列基板以及与所述阵列基板相对设置的彩膜基板。
本申请技术方案中，像素结构中包括多条数据线Data及多条扫描线Gn，多条扫描线Gn与多条数据线Data垂直设置并限定出多个像素区，每一像素区沿扫描线Gn的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线Gn，两个子像素的源极连接相同的数据线Data，或者，每一像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线Data，从而实现双栅型驱动。本申请通过采用双栅型的驱动方式，减少了Source COF的用量，进而能够有效降低液晶面板的成本。同时，本申请将每一个子像素一分为二，分为沿列方向设置的一个主像素和一个次像素，并采用多畴垂直配向技术将一个子像素划分成了八个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而实现8domain的显示效果。本申请通过采用交错式排布的方式来排布主像素和子像素，使得这种排布方式的像素在应用于双栅型驱动时，可以在不增加扫描线Gn的情况下，即可实现8domain显示效果，实现了8domain的显示效果，能够有效提升显示面板的视角表现，改善色偏问题，优化提升显示面板的显示效果，还能够解决相像素结构走线复杂，容易产生串扰，影响其显示效果等问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请正常架构的像素结构第一实施例的结构示意图；
图2为本申请正常架构的像素结构第二实施例的结构示意图；
图3为本申请正常架构的像素结构第三实施例的结构示意图；
图4为本申请长短手架构的像素结构第一实施例的结构示意图；
图5为本申请长短手架构的像素结构第二实施例的结构示意图；
图6为本申请阵列基板一实施例的结构示意图；
图7为本申请显示面板一实施例的结构示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| Data | 数据线 | T3 | 第三薄膜晶体管 |
| Gn～Gn+7 | 扫描线 | Q1 | 第一过孔连接段 |
| main pixel | 主像素电极 | Q2 | 第二过孔连接段 |
| Sub pixel | 次像素电极 | S1 | 环绕段 |
| M1 | 第一公共电极线 | S2 | 公共段 |
| M2 | 第二公共电极线 | 100 | 阵列基板 |
| L1 | 第一连接走线 | 101 | 有效显示区 |
| L2 | 第二连接走线 | 102 | 显示面板的驱动电路 |
| T1 | 第一薄膜晶体管 | 200 | 彩膜基板 |
| T2 | 第二薄膜晶体管 | 300 | 液晶层 |
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
目前，随着主动式薄膜晶体管液晶显示器技术的发展，显示屏幕的尺寸越来越大，人们对于显对于大视角范围的需求也越来越大，由于垂直配向(VerticalAlignment，简称VA)型液晶显示面板采用垂直转动的液晶，液晶分子双折射率的差异比较大，导致大视角下的色偏(color shift)问题比较严重，为了提升面板视角表现、改善色偏问题，通常会采取多畴垂直配向技术(Multi-domain VA，简称MVA)，即将一个子像素划分成多个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均一致，也即采用4domain(4畴)的PSVA(聚合物稳定垂直配向)像素，然而，采用4domain的PSVA像素的视角表现及色偏问题仍然不够理想。
为此，本申请提出一种像素结构，应用于阵列基板中，所述阵列基板还包括衬底基板，所述衬底基板上形成有第一金属层及第二金属层，所述第一金属层形成多条扫描线Gn，所述第二金属层形成多条数据线Data，参照图1至图5，在一实施例中，所述像素结构包括：
所述扫描线Gn与所述数据线Data垂直设置并限定出多个像素区，每一所述像素区沿扫描线Gn的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线Gn，两个所述子像素的源极连接相同的数据线Data；
或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线Data；其中，
每一所述子像素包括沿列方向设置的主像素及次像素；
每一所述像素区中，沿扫描线Gn延伸方向设置的两个子像素的主像素及次像素在所述数据线Data的延伸方向上呈180度旋转对称设置。
像素结构包括多个像素，多条数据线Data及多条扫描线Gn，其中，像素包括至少三种子像素，不同的子像素可显示不同的原色光，根据空间混色原理，不同的原色光按照一定的比例混合可显示出多种颜色。通常，一个像素至少包括R子像素，G子像素和B子像素，后文中将这三种子像素都归为子像素，以详细阐述本申请的技术方案。当然，本领域技术人员也可以在不付出创造性劳动的前提下，选择其它的原色进行组合，并相应调整本申请的方案以改善显示设备的色彩显示效果，在此不再赘述。多个子像素呈矩形阵列状排布，每一子像素分别与数据线Data和扫描线Gn电连接，在扫描线Gn上的扫描信号作用下，相应的子像素被分别打开，当子像素处于打开状态时，在数据线Data上的驱动信号的驱动作用下，子像素被充电，从而显示出一定的亮度，并在相应光阻的滤光作用下，显示出不同的颜色。其中，驱动信号可以根据待显示的画面中各像素或子像素的灰阶等得到。
显示面板的驱动方式常用的有normal排列、DRD排列、tri-gate排列，也即单栅型驱动、双栅型驱动、三栅型驱动，在本实施例中，显示面板所采用的驱动方式为DRD排列。具体地，相邻两行的子像素之间设置有沿行方向有延伸的两条扫描线Gn，以相邻的两个子像素为一像素区，每相邻的两列像素区之间设置有沿列方向有延伸的一条数据线Data，也即扫描线Gn的数量是数据线Data的两倍。如此设置，数据线Data的数量将少了，对应地，用于信号传输的Source COF(源驱动)的数量也减少了。随着GOA技术的逐渐成熟，应用范围越来越广，Gate COF(栅驱动)不再使用，COF的成本主要集中在Source COF侧，所以减少SourceCOF的个数就可以有效降低液晶面板的成本，因此，选用双栅型的驱动方式，能够减少Source COF的用量，从而有效降低液晶面板的成本。进一步地，双栅型驱动具有两种架构，一种是正常架构，如图1所示，图1为正常架构的像素结构一实施例的结构示意图，也即每一像素区中的两个子像素分别与相邻像素区中的子像素连接同一条数据线Data。而另一种则是长短手架构，如图4所示，图4为长短手架构的像素结构一实施例的结构示意图，也即同一像素区中的两个子像素的源极连接同一条数据线Data，由于两个子像素距离同一条数据线Data的距离不同，其连接走线的长度自然也不同，因此将其称为长短手架构。
基于上述的双栅型驱动，在本实施例中，将每一个子像素一分为二，分为沿列方向设置的一个主像素和一个次像素，并采用多畴垂直配向技术，将每一个主像素和子像素都划分成四个区域，也即将一个子像素划分成了八个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均一致，例如，可以采用3T-8畴像素结构，或者其他的8畴像素结构，以实现8domain的显示效果。
在本实施例中，主像素和子像素还采用交错式排布的方式，具体地，对于同一行子像素而言，若一个子像素中的主像素及次像素沿列方向依次为主像素、次像素，则与他相邻的子像素中的主像素及次像素沿列方向依次为次像素、主像素，也即沿行方向与主像素相邻的为次像素，具体可如图1所示，图1为正常架构的像素结构一实施例的结构示意图。本申请通过采用交错式排布的方式来排布主像素和子像素，使得这种排布方式的像素在应用于双栅型驱动时，可以在不增加扫描线Gn的情况下，即可实现8domain显示效果，可以解决相像素结构走线复杂，且容易产生串扰，影响其显示效果的问题。
本申请技术方案中，像素结构中包括多条数据线Data及多条扫描线Gn，多条扫描线Gn与多条数据线Data垂直设置并限定出多个像素区，每一像素区沿扫描线Gn的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线Gn，两个子像素的源极连接相同的数据线Data，或者，每一像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线Data，从而实现双栅型驱动。本申请通过采用双栅型的驱动方式，减少了Source COF的用量，进而能够有效降低液晶面板的成本。同时，本申请将每一个子像素一分为二，分为沿列方向设置的一个主像素和一个次像素，并采用多畴垂直配向技术将一个子像素划分成了八个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而实现8domain的显示效果。本申请通过采用交错式排布的方式来排布主像素和子像素，使得这种排布方式的像素在应用于双栅型驱动时，可以在不增加扫描线Gn的情况下，即可实现8domain显示效果，实现了8domain的显示效果，能够有效提升显示面板的视角表现，改善色偏问题，优化提升显示面板的显示效果，还能够解决相像素结构走线复杂，容易产生串扰，影响其显示效果等问题。
参照图1至图5，在一实施例中，所述像素结构还包括：
多条第一公共电极线M1；
同一行所述像素区对应设置有一条所述第一公共电极线M1，所述第一公共电极线M1具有公共段S2及对应各所述子像素设置的环绕段S1，所述公共段S2沿扫描线Gn的方向延伸，每一所述环绕段S1环绕所述子像素设置，每一所述环绕段S1环绕的两个引出端分别与所述公共段S2连接。
可以理解的是，在显示面板中，为了尽可能减小像素电极上像素电平的变化，以缓解显示面板中画面的闪烁，改善显示效果，在其他条件不变的情况下，应尽可能增大存储电容，而且，存储电容与像素电极和公共电极的重叠面积有关，重叠面积越大，存储电容越大。
为此，在本实施例中，像素结构还包括多条第一公共电极线M1，同一行的像素区对应设置有一条第一公共电极线M1，具体地，每一条第一公共电极线M1可以分为公共段S2及对应各子像素设置的环绕段S1，其中，公共段S2沿行方向延伸设置，环绕段S1环绕子像素设置，环绕段S1与公共段S2连接后呈口字型设置，且与主像素电极main pixel及次像素电极sub pixel重叠设置，以使主像素电极main pixel及次像素电极sub pixel与公共电极线形成存储电容，具体可如图2所示，图2为正常架构的像素结构一实施例的结构示意图。如此设置，可以增大第一公共电极线M1与主像素电极main pixel，以及第一公共电极线M1与次像素电极sub pixel之间的重叠面积，从而提高存储电容的电容量，进而缓解显示面板中画面的闪烁，改善显示效果。另一方面，虽然像素电极通常由透明的铟锡氧化物(ITO)制成，但考虑到公共电极通常是由非透明的金属制成，因此，非透明的公共电极将导致像素中透光面积的减小，即像素的开口率下降，使显示面板的显示亮度整体下降，或者所需的背光光源的能耗上升。而在本实施例中，公共电极环绕像素电极设置在像素电极的周侧，且与像素电极重叠形成存储电容，从而在一定程度上避免了像素开口率的下降。
参照图1至图5，在一实施例中，所述像素结构还包括：
多条第二公共电极线M2；
所述第二公共电极线M2与所述数据线Data平行设置，每相邻两条所述数据线Data之间设置有一所述第二公共电极线M2；
同一像素区中的两个次像素连接同一条所述第二公共电极线M2。
可以理解的是，子像素在完成多畴显示的过程中，具有一个放电的过程，因此，在显示面板中通常需要设置用于供像素进行电荷宣泄的公共走线，因此，在本实施例中，如图2所示，图2为正常架构的像素结构一实施例的结构示意图，像素结构还包括与数据线Data平行设置的多条第二公共电极线M2，且每相邻两条数据线Data之间设置有一条第二公共电极线M2，同一列像素区中的两个子像素连接同一条第二公共电极线M2。具体地，当扫描线Gn驱动薄膜晶体管打开时，主像素及次像素开始进行充电，同时，主像素会通过第二公共电极线M2宣泄一部分电荷，以完成多畴的显示效果。
参照图1至图5，在一实施例中，每一所述子像素包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、主像素电极main pixel及次像素电极sub pixel；
所述第一薄膜晶体管T1及第二薄膜晶体管T2分别设置于所述主像素电极mainpixel靠近所述扫描线Gn的一侧，所述第一薄膜晶体管T1及第二薄膜晶体管T2的栅极连接相同的扫描线Gn，所述第一薄膜晶体管T1及第二薄膜晶体管T2的源极连接相同的数据线Data，所述第三薄膜晶体管T3的源极与所述第二薄膜晶体管T2的漏极连接，所述第三薄膜晶体管T3的漏极与所述第二公共电极线连接；
所述第一薄膜晶体管T1的漏极与所述主像素电极main pixel之间设有第一连接走线L1，所述第二薄膜晶体管T2的漏极与所述次像素电极sub pixel之间设有第二连接走线L2。
在本实施例中，每一子像素包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、主像素电极main pixel及次像素电极sub pixel，其中，第一薄膜晶体管T1的漏极通过第一连接走线L1与主像素电极main pixel连接，第二薄膜晶体管T2的漏极通过第二连接走线L2与次像素电极sub pixel连接。其中，第二薄膜晶体管的漏极还与第三薄膜晶体管T3的源极连接，也即第三薄膜晶体管T3的源极与第二连接走线L2连接。第一薄膜晶体管T1及第二薄膜晶体管T2在扫描线Gn上的扫描信号的作用下，控制数据线Data向对应的主像素及次像素充电，对应地，主像素及次像素在扫描线Gn上的扫描信号和数据线Data上的数据信号的共同作用下，产生一定的显示亮度。同时，由于第三薄膜晶体管T3的源极与第二连接走线L2连接，此时第三薄膜晶体管T3被打开，次像素电极的充电电流被分流至第二公共电极线，使主像素电极的电压与次像素电极的电压形成差异，从而实现大视角的显示效果。
可选地，所述第二连接走线L2跨越所述主像素电极main pixel设置，并与所述次像素电极sub pixel连接。
在一实施例中，第二薄膜晶体管T2及第三薄膜晶体管T3设置于第一薄膜晶体T1管背离所述主像素电极的一侧，即第二薄膜晶体管T2及第三薄膜晶体管T3相较于第一薄膜晶体管T1距离主像素电极更远。第二连接走线L2跨越主像素电极main pixel与次像素电极sub pixel连接，可以理解的是，在阵列基板上，第二连接走线L2可以与像素电极处于不同层，例如，第二连接走线L2可以在第二金属层上形成金属走线，并通过导电孔与处于透明导电层的次像素电极sub pixel连接。如此设置，由于第二连接走线L2与像素电极分处不同的结构层，生产时无需考虑一体成型的工艺难度，方便产品批量生产。同时，在后期使用时，若连接走线意外断线，由于连接走线与像素电极设置于不同的结构层，能够方便维修人员对断线进行修复或更换，降低运维成本。另一方面，在设置第二连接走线L2时，还可以使第二连接走线L2与数据线Data平行设置，且与次像素电极sub pixel的中心点连接，如此，使得第二连接走线L2与数据线Data及第二公共电极线M2均保持最远距离，能够有效降低线路之间的信号串扰，且使得像素电极的左右区域对称，能够降低走线对开口率及穿透率的影响。同时，第二连接走线L2次像素电极sub pixel的中心点连接，能够加快对次像素电极subpixel的充电速度，以提高次像素电极sub pixel的响应速度，进而提升显示面板的显示效果。
可选地，所述第二连接走线L2自第二薄膜晶体管T2的漏极沿所述主像素电极mainpixel周侧延伸设置，并与所述次像素电极sub pixel连接。
在另一实施例中，第二薄膜晶体管T2及第三薄膜晶体管T3设置于第一薄膜晶体T1管背离所述主像素电极的一侧，即第二薄膜晶体管T2及第三薄膜晶体管T3相较于第一薄膜晶体管T1距离主像素电极更远。第二连接走线L2绕设于主像素电极main pixel的周侧并与所述次像素电极sub pixel连接，可以理解的是，由于第二连接走线L2绕设于主像素电极main pixel的周侧，也即第二连接走线L2与主像素电极main pixel没有重叠部分，因此，在阵列基板上，第二连接走线L2可以设置于像素电极所处的透明导电层。如此设置，一方面降低了第二连接走线L2的布置难度，使得第二连接走线L2可以与次像素电极sub pixel一体化形成，降低了生产工艺的难度，不会增加生产工序，有利于保证生产效率，进而降低批量化生产的生产成本。另一方面，由于第二连接走线L2绕设于主像素电极main pixel的周侧，减少了与像素电极的重叠部分，从而降低了寄生电容的产生，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。
参照图1至图5，在一实施例中，同一所述像素区中的两个所述第一薄膜晶体管T1及两个所述第二薄膜晶体管T2的源极连接相同的数据线Data，且两个所述第一薄膜晶体管T1及两个所述第二薄膜晶体管T2与同一所述像素区中的一个所述子像素的主像素电极main pixel及次像素电极sub pixel设置于同一列。
在本实施例中，同一像素区中的两个第一薄膜晶体管T1及两个第二薄膜晶体管T2的源极连接相同的数据线Data，也即采用了长短手架构的双栅型驱动。可以理解的是，由于采用了长短手架构，在对像素进行驱动时，可以选用列反转驱动方式(Column Inversion)，即相邻数据线Data上接收的数据信号的极性相反。如此设置，采用列反转驱动液晶面板时，相邻数据线Data的电压极性相反，亮度偏差经空间平均后，能够有效减轻显示的闪烁现象，并减少横向串扰，同时，还能够有效降低像素的驱动功耗。
可选地，与各自所述主像素电极main pixel及次像素电极sub pixel处于同一列的所述第一薄膜晶体管T1及第二薄膜晶体管T2中，所述第二薄膜晶体管T2设置于所述第一薄膜晶体管T1背离所述主像素电极main pixel的一侧；
与各自所述主像素电极main pixel及次像素电极sub pixel处于相邻列的所述第一薄膜晶体管T1及第二薄膜晶体管T2中，所述第一薄膜晶体管T1设置于所述第二薄膜晶体管T2背离所述主像素电极main pixel的一侧。
在一实施例中，在一像素区中，两个第一薄膜晶体管T1及两个第二薄膜晶体管T2与一个子像素的主像素电极main pixel及次像素电极sub pixel设置于同一列，此时，一子像素的主像素电极main pixel及次像素电极sub pixel与对应连接的薄膜晶体管设置于同一列上，而另一子像素的主像素电极main pixel及次像素电极sub pixel与对应连接的薄膜晶体管设置于相邻列上。此时，为了避免走线交错或重叠，当第一薄膜晶体管T1及第二薄膜晶体管T2与对应连接的像素电极处于同一列时，将第二薄膜晶体管T2设置于第一薄膜晶体管T1背离主像素电极main pixel的一侧；当第一薄膜晶体管T1及第二薄膜晶体管T2与对应连接的像素电极处于相邻列时，将第一薄膜晶体管T1设置于第二薄膜晶体管T2背离主像素电极main pixel的一侧，具体可如图4所示，图4为长短手架构的像素结构一实施例的结构示意图。如此设置，使得第一薄膜晶体管T1及第二薄膜晶体管T2与对应的像素电极连接时的连接走线不会交错或产生重叠，能够降低走线的布置难度，减少信号串扰，进而提升显示面板的显示效果。
参照图6，本申请还提出一种阵列基板，包括衬底基板以及如上述的像素结构；
所述衬底基板上形成有：
第一金属层，所述第一金属层形成多条扫描线Gn、多条第一公共电极线M1、多个第一薄膜晶体管T1的栅极、多个第二薄膜晶体管T2的栅极，以及多个第三薄膜晶体管T3的栅极；
第一绝缘层，设置于所述第一金属层上；
第二金属层，设置于所述第一绝缘层上，所述第二金属层形成多条数据线Data、多条第二公共电极线M2、多个第一薄膜晶体管T1的源极与漏极，、多个第二薄膜晶体管T2的源极与漏极，以及多个第三薄膜晶体管T3的源极与漏极；
第二绝缘层，设置于所述第二金属层上；
透明导电层，分别形成多个主像素电极main pixel和多个次像素电极sub pixel；其中，
每一第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、主像素电极mainpixel和次像素电极sub pixel构成一个子像素，每两个子像素构成一个像素区。
参照图6，公开了一种阵列基板，阵列基板包括有效显示区101和非有效显示区，衬底基板设置于有效显示区101内，非有效显示区环绕在有效显示区101的外围，显示面板的驱动电路102设于阵列基板的非有效显示区。
在本实施例中，第一薄膜晶体管T1、第二薄膜晶体管T2及第三薄膜晶体管T3均包括两层金属层、两层绝缘层、有源层及欧姆接触层。其中，两层金属层的材质可以相同也可以不同，例如可以采用铝或者铜来实现。扫描线Gn、第一公共电极线M1及薄膜晶体管的栅极可以采用同一金属层来实现，具体可以采用第一金属层M1图形化形成扫描线Gn、第一公共电极线M1及薄膜晶体管的栅极。同理，数据线Data、第二公共电极线M2及薄膜晶体管的漏极和源极可以采用同一金属层来实现，具体可以采用第二金属层M2图形化形成数据线Data、第二公共电极线M2及薄膜晶体管的漏极和源极。在本实施例中，第一绝缘层为栅绝缘层，第二绝缘层为钝化层。透明导电层可以形成主像素电极main pixel和次像素电极sub pixel，透明导电层ITO可以是ITO薄膜层。
在本实施例中，每一个第一薄膜晶体管T1、一个第二薄膜晶体管T2、第三薄膜晶体管T3、一个主像素电极main pixel和一个次像素电极sub pixel构成一个子像素，而每两个子像素则构成一个像素区，每相邻两行的像素区之间设置有沿行方向有延伸的两条扫描线Gn，每相邻两列的像素区之间设置有沿列方向有延伸的一条数据线Data，以形成双栅型驱动架构。对应地，同一像素区内两个子像素的薄膜晶体管的栅极连接两条不同的扫描线Gn，同一像素区内两个子像素的薄膜晶体管的源极连接相同的数据线Data，或者，每一所述像素区中两个子像素的薄膜晶体管的源极，分别与相邻像素区中子像素的薄膜晶体管的源极连接相同的数据线Data，这两种数据线Data的连接方式分别对应双栅型驱动的正常架构和长短手架构。
此外，该阵列基板包括上述的像素结构，该像素结构的具体结构参照上述实施例，由于本阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
参照图1至图5，在一实施例中，所述第一连接走线L1包括由所述第二金属层形成的第一金属走线段，以及设置于所述透明导电层和所述第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段Q1；或者，
所述第一连接走线L1包括由第二金属层形成的第一金属走线段、由所述透明导电层形成的第一透明走线段，以及设置于所述第一透明走线段和第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段Q1。
在一实施例中，第一连接走线L1包括由第二金属层形成的第一金属走线段，以及设置于透明导电层和第一金属走线段之间且贯穿第二绝缘层的第一过孔连接段Q1，即第一薄膜晶体管T1的漏极与主像素电极main pixel之间可以是通过过孔实现不同层之间的导电连接的。例如，如图2所示，图2为正常架构的像素结构一实施例的结构示意图，第一连接走线L1中形成的过孔靠近于第一薄膜晶体管T1设置，即减少了第一连接走线L1中由第二金属层形成的金属走线段的长度，从而减少寄生电容的产生。
在另一实施例中，第一连接走线L1包括由第二金属层形成的第一金属走线段、由透明导电层形成的第一透明走线段，以及设置于第一透明走线段和第一金属走线段之间且贯穿第二绝缘层的第一过孔连接段Q1。例如，如图5所示，图5为长短手架构的像素结构一实施例的结构示意图，一方面减少了第一连接走线L1中由第二金属层形成的金属走线段的长度，从而减少寄生电容的产生。另一方面，将过孔设计在像素区外，可加大像素区的显示区域，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。
参照图1至图5，在一实施例中，所述第二连接走线L2包括由所述第二金属层形成的第二金属走线段，以及设置于所述透明导电层和所述第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段Q2；其中，
所述第二过孔连接段Q2设置于所述次像素电极sub pixel列方向的中心线上，所述第二金属走线段跨越所述主像素电极main pixel设置。
在一实施例中，第二连接走线L2包括由第二金属层形成的第二金属走线段，以及设置于透明导电层和所述第二金属走线段之间且贯穿第二绝缘层的第二过孔连接段Q2，即第二薄膜晶体管T2的漏极与主像素电极main pixel之间可以是通过过孔实现不同层之间的导电连接的。例如，如图2所示，图2为正常架构的像素结构一实施例的结构示意图，第一连接走线L1中形成的过孔设置于次像素电极sub pixel列方向的中心位置上，能够加快对次像素电极sub pixel的充电速度，以提高次像素电极sub pixel的响应速度，进而提升显示面板的显示效果。同时，金属走线段与次像素电极sub pixel的中心点连接，使得像素电极的左右区域对称，能够降低金属走线段对开口率及穿透率的影响，还可以使得第二连接走线L2与数据线Data及第二公共电极线M2均保持最远距离，能够有效降低线路之间的信号串扰。此外，在进行生产时，无需考虑一体成型的工艺难度，方便产品批量生产，以及在后期使用时，若连接走线意外断线，由于连接走线与像素电极设置于不同的结构层，能够方便维修人员对断线进行修复或更换，降低运维成本。
可选地，所述第二连接走线L2包括由第二金属层形成的第二金属走线段、由所述透明导电层形成的第二透明走线段，以及设置于所述第二透明走线段和第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段Q2；其中，
所述第二过孔连接段Q2设置于所述第二薄膜晶体管T2所处的器件区域内，所述第二透明走线段沿所述主像素电极main pixel周侧延伸设置。
在另一实施例中，第二连接走线L2包括由第二金属层形成的第二金属走线段、由透明导电层形成的第二透明走线段，以及设置于第二透明走线段和第二金属走线段之间且贯穿第二绝缘层的第二过孔连接段Q2。例如，如图3所示，图3为正常架构的像素结构一实施例的结构示意图，第二连接走线L2中形成的过孔设置在薄膜晶体管所处的器件区域内，一方面，将过孔设计在像素区外，可加大像素区的显示区域，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。另一方面，第二透明走线段沿主像素电极main pixel周侧延伸设置，降低了透明走线段的布置难度，使得透明走线段可以与次像素电极sub pixel一体化形成，降低了生产工艺的难度，不会增加生产工序，有利于保证生产效率，进而降低批量化生产的生产成本。
参照图7，本申请还提出一种显示面板，该显示装置包括上述的像素结构，或者，包括上述的阵列基板100以及与所述阵列基板相对设置的彩膜基板200。
在本实施例中，液晶层300设于所述阵列基板100和所述彩膜基板200之间，该像素结构及阵列基板的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。
Claims (10)
1.一种像素结构，应用于阵列基板中，所述阵列基板还包括衬底基板，所述衬底基板上形成有第一金属层及第二金属层，所述第一金属层形成多条扫描线，所述第二金属层形成多条数据线，其特征在于，所述像素结构包括：
所述扫描线与所述数据线垂直设置并限定出多个像素区，每一所述像素区沿扫描线的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线，两个所述子像素的源极连接相同的数据线；
或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线；其中，
每一所述子像素包括沿列方向设置的主像素及次像素；
每一所述像素区中，沿扫描线延伸方向设置的两个子像素的主像素及次像素在所述数据线的延伸方向上呈旋转对称设置。
2.如权利要求1所述的像素结构，其特征在于，所述像素结构还包括：
多条第一公共电极线；
同一行所述像素区对应设置有一条所述第一公共电极线，所述第一公共电极线具有公共段及对应各所述子像素设置的环绕段，所述公共段沿扫描线的方向延伸，每一所述环绕段环绕所述子像素设置，每一所述环绕段环绕的两个引出端分别与所述公共段连接；
多条第二公共电极线；
所述第二公共电极线与所述数据线平行设置，每相邻两条所述数据线之间设置有一所述第二公共电极线；
同一像素区中的两个次像素连接同一条所述第二公共电极线。
3.如权利要求2所述的像素结构，其特征在于，每一所述子像素包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极及次像素电极；
所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管分别设置于所述主像素电极靠近所述扫描线的一侧，所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管的栅极连接相同的扫描线，所述第一薄膜晶体管及第二薄膜晶体管的源极连接相同的数据线，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述第二公共电极线连接；
所述第一薄膜晶体管的漏极与所述主像素电极之间设有第一连接走线，所述第二薄膜晶体管的漏极与所述次像素电极之间还设有第二连接走线。
4.如权利要求3所述的像素结构，其特征在于，所述第二连接走线跨越所述主像素电极设置，并与所述次像素电极连接；或者，
所述第二连接走线自第二薄膜晶体管的漏极沿所述主像素电极周侧延伸设置，并与所述次像素电极连接。
5.如权利要求3所述的像素结构，其特征在于，同一所述像素区中的两个所述第一薄膜晶体管及两个所述第二薄膜晶体管的源极连接相同的数据线，且两个所述第一薄膜晶体管及两个所述第二薄膜晶体管与同一所述像素区中的一个所述子像素的主像素电极及次像素电极设置于同一列；其中，
与各自所述主像素电极及次像素电极处于同一列的所述第一薄膜晶体管及第二薄膜晶体管中，所述第二薄膜晶体管设置于所述第一薄膜晶体管背离所述主像素电极的一侧；
与各自所述主像素电极及次像素电极处于相邻列的所述第一薄膜晶体管及第二薄膜晶体管中，所述第一薄膜晶体管设置于所述第二薄膜晶体管远离所述主像素电极的一侧。
6.一种阵列基板，其特征在于，包括衬底基板以及如权利要求1-5任一项所述的像素结构；
所述衬底基板上形成有：
第一金属层，所述第一金属层形成多条扫描线、多条第一公共电极线、多个第一薄膜晶体管的栅极、多个第二薄膜晶体管的栅极，以及多个第三薄膜晶体管的栅极；
第一绝缘层，设置于所述第一金属层上；
第二金属层，设置于所述第一绝缘层上，所述第二金属层形成多条数据线、多条第二公共电极线、多个第一薄膜晶体管的源极与漏极、多个第二薄膜晶体管的源极与漏极，以及多个第三薄膜晶体管的源极与漏极；
第二绝缘层，设置于所述第二金属层上；
透明导电层，分别形成多个主像素电极和多个次像素电极；其中，
每一第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极和次像素电极构成一个子像素，每两个子像素构成一个像素区。
7.如权利要求6所述的阵列基板，其特征在于，所述第一连接走线包括由所述第二金属层形成的第一金属走线段，以及设置于所述透明导电层和所述第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段；或者，
所述第一连接走线包括由第二金属层形成的第一金属走线段、由所述透明导电层形成的第一透明走线段，以及设置于所述第一透明走线段和第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段。
8.如权利要求6所述的阵列基板，其特征在于，所述第二连接走线包括由所述第二金属层形成的第二金属走线段，以及设置于所述透明导电层和所述第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段；其中，
所述第二过孔连接段设置于所述次像素电极列方向的中心线上，所述第二金属走线段跨越所述主像素电极设置。
9.如权利要求6所述的阵列基板，其特征在于，所述第二连接走线包括由第二金属层形成的第二金属走线段、由所述透明导电层形成的第二透明走线段，以及设置于所述第二透明走线段和第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段；其中，
所述第二过孔连接段设置于所述第二薄膜晶体管所处的器件区域内，所述第二透明走线段沿所述主像素电极周侧延伸设置。
10.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的像素结构；或者，
包括如权利要求6-9任一项所述的阵列基板以及与所述阵列基板相对设置的彩膜基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210799029.5A CN115101024B (zh) | 2022-07-07 | 2022-07-07 | 像素结构、阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210799029.5A CN115101024B (zh) | 2022-07-07 | 2022-07-07 | 像素结构、阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115101024A true CN115101024A (zh) | 2022-09-23 |
| CN115101024B CN115101024B (zh) | 2023-07-21 |
Family
ID=83297155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210799029.5A Active CN115101024B (zh) | 2022-07-07 | 2022-07-07 | 像素结构、阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115101024B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153257A (zh) * | 2023-01-31 | 2023-05-23 | 惠科股份有限公司 | 显示面板及其驱动电路 |
| WO2024197588A1 (zh) * | 2023-03-28 | 2024-10-03 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
| WO2025044048A1 (zh) * | 2023-08-29 | 2025-03-06 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033922A1 (en) * | 2000-07-28 | 2002-03-21 | Nec Corporation | Liquid crystal display apparatus |
| CN101109882A (zh) * | 2007-04-05 | 2008-01-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| US20100259699A1 (en) * | 2009-04-10 | 2010-10-14 | Chunghwa Picture Tubes, Ltd. | Pixel structure, thin film transistor array substrate, display panel, and display apparatus |
| US20110128214A1 (en) * | 2009-11-27 | 2011-06-02 | Au Optronics Corporation | Display panel |
| CN103176320A (zh) * | 2011-12-22 | 2013-06-26 | 上海中航光电子有限公司 | 横向排列的像素结构、液晶显示装置及其制作方法 |
| CN103838049A (zh) * | 2014-03-10 | 2014-06-04 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN105892189A (zh) * | 2016-06-23 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| US20170062580A1 (en) * | 2015-08-25 | 2017-03-02 | Mitsubishi Electric Corporation | Thin film transistor and array substrate |
| CN107255894A (zh) * | 2017-08-09 | 2017-10-17 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN215006149U (zh) * | 2021-04-26 | 2021-12-03 | 长沙惠科光电有限公司 | 像素结构、液晶显示面板和液晶显示装置 |
-
2022
- 2022-07-07 CN CN202210799029.5A patent/CN115101024B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033922A1 (en) * | 2000-07-28 | 2002-03-21 | Nec Corporation | Liquid crystal display apparatus |
| CN101109882A (zh) * | 2007-04-05 | 2008-01-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| US20100259699A1 (en) * | 2009-04-10 | 2010-10-14 | Chunghwa Picture Tubes, Ltd. | Pixel structure, thin film transistor array substrate, display panel, and display apparatus |
| US20110128214A1 (en) * | 2009-11-27 | 2011-06-02 | Au Optronics Corporation | Display panel |
| CN103176320A (zh) * | 2011-12-22 | 2013-06-26 | 上海中航光电子有限公司 | 横向排列的像素结构、液晶显示装置及其制作方法 |
| CN103838049A (zh) * | 2014-03-10 | 2014-06-04 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| US20170062580A1 (en) * | 2015-08-25 | 2017-03-02 | Mitsubishi Electric Corporation | Thin film transistor and array substrate |
| CN105892189A (zh) * | 2016-06-23 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN107255894A (zh) * | 2017-08-09 | 2017-10-17 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN215006149U (zh) * | 2021-04-26 | 2021-12-03 | 长沙惠科光电有限公司 | 像素结构、液晶显示面板和液晶显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153257A (zh) * | 2023-01-31 | 2023-05-23 | 惠科股份有限公司 | 显示面板及其驱动电路 |
| WO2024197588A1 (zh) * | 2023-03-28 | 2024-10-03 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
| WO2025044048A1 (zh) * | 2023-08-29 | 2025-03-06 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
| WO2025043499A1 (zh) * | 2023-08-29 | 2025-03-06 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115101024B (zh) | 2023-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546258B1 (ko) | 수평 전계 인가형 액정 표시 패널 | |
| US7852446B2 (en) | Liquid crystal display and method of driving the same | |
| EP1398658B1 (en) | Color active matrix type vertically aligned mode liquid cristal display and driving method thereof | |
| US8184220B2 (en) | Liquid crystal display, thin film transistor substrate and method thereof | |
| US8159429B2 (en) | Liquid crystal display and method thereof | |
| EP2743765B1 (en) | Liquid crystal display device | |
| CN115101024A (zh) | 像素结构、阵列基板及显示面板 | |
| US20170162162A1 (en) | Display device and electronic apparatus | |
| CN101109880B (zh) | 液晶显示器及其方法 | |
| US8212950B2 (en) | Liquid crystal display panel and liquid crystal display | |
| KR20030087628A (ko) | 액정 표시 장치 | |
| KR20090123738A (ko) | 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법 | |
| JPH08179341A (ja) | 液晶表示装置およびその駆動方法 | |
| US20100045884A1 (en) | Liquid Crystal Display | |
| US20080074601A1 (en) | Liquid crystal display | |
| US7701520B2 (en) | Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction | |
| US8115878B2 (en) | Thin film transistor array substrate and liquid crystal display | |
| JP2002202736A (ja) | 表示装置及びその駆動方法 | |
| CN102844704A (zh) | 有源矩阵基板和液晶显示装置 | |
| KR20010105256A (ko) | 액정디스플레이 | |
| JP2013205628A (ja) | 液晶表示装置 | |
| US20190287473A1 (en) | Liquid crystal display device and drive method for same | |
| CN115903288A (zh) | 一种显示面板及其驱动方法、显示装置 | |
| CN110412800B (zh) | 像素结构及采用该像素结构的显示面板 | |
| CN108761936B (zh) | 一种垂直取向型液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |