TWI728909B

TWI728909B - 畫素結構

Info

Publication number: TWI728909B
Application number: TW109130043A
Authority: TW
Inventors: 吳哲耀; 周凱茹; 江宜達
Original assignee: 凌巨科技股份有限公司
Priority date: 2020-09-02
Filing date: 2020-09-02
Publication date: 2021-05-21
Also published as: TW202211188A; CN114200724B; CN114200724A

Abstract

本申請涉及一種畫素結構，其包含基板、閘極線、資料線、遮蔽層、第一畫素以及第二畫素。閘極線沿著第一方向設置於基板上。資料線沿著第二方向設置於閘極線上，第二方向正交於第一方向，且資料線與閘極線相距第一距離。遮蔽層沿著第二方向設置於閘極線上，且遮蔽層與閘極線相距第二距離，第二距離大於第一距離。第一畫素以及第二畫素沿著第一方向彼此間隔地設置於遮蔽層上，且第一畫素與第二畫素之間暴露遮蔽層的一部份。本申請的畫素結構具有較小的資料線寬度，以降低無效的雜亂電容，實現低耗電之功效。

Description

畫素結構

本申請有關於一種顯示面板的技術領域，特別是一種畫素結構。

隨著科技的進步，電子產品被廣泛應用於生活之中，導致人們對於電子產品的依賴度上升。為了能夠隨時隨地使用電子產品，這些電子產品逐漸朝向輕、薄、短、小的趨勢發展，以便於使用者隨身攜帶。

對於輕薄的可攜式電子產品而言，提供訊息顯示功能的顯示器除了要能夠有良好的室內外顯示功能以外，也需要盡可能地減少耗電量以延長使用時間。因此，半穿反顯示技術便成為重要的發展方向。相較於傳統的顯示技術，半穿反顯示技術同時利用來自背光模組的穿透光，以及來自環境光源的反射光，使顯示器在低光源的情況下使用背光模組的穿透光，而在強烈環境光下則藉由環境光反射顯示資訊，達到節省面板耗電的目的。

目前在半穿反顯示裝置的畫素結構中，由於畫素和畫素交界處的電性不穩定，因此會將資料線放置在相鄰的兩個畫素之間的間隙，除了能夠減少液晶擾動，還能夠避免光線由間隙露出。進一步地，為了能夠確實的遮蔽間隙，資料線通常會跟兩個畫素部分重疊。如此一來，資料線被配置以具有一定的寬度，使得資料線與下方的閘極線之間重疊的面積增大，兩者之間產生的無也會隨之上升，使得畫素結構的耗電量上升，並不適合低耗電量(lower power)的產品。

本申請實施例提供一種畫素結構，解決目前的畫素結構使用資料線遮光，卻因此產生無效電容而增加耗電的問題。

為了解決上述技術問題，本申請是這樣實現的：提供一種畫素結構，其包含基板、閘極線、資料線、遮蔽層、第一畫素以及第二畫素。閘極線沿著第一方向設置於基板上。資料線沿著第二方向設置於閘極線上，第二方向正交於第一方向，且資料線與閘極線相距第一距離。遮蔽層沿著第二方向設置於閘極線上，且遮蔽層與閘極線相距第二距離，第二距離大於第一距離。第一畫素以及第二畫素沿著第一方向彼此間隔地設置於遮蔽層上，且第一畫素與第二畫素之間暴露遮蔽層的一部份。

在本申請實施例中，畫素結構中的遮蔽層部分重疊於第一畫素以及第二畫素，且遮蔽層的一部份從第一畫素以及第二畫素之間暴露，如此一來，光線就不會從兩個畫素之間洩漏。更進一步地，由於遮蔽層與閘極線之間的距離大於資料線與閘極線之間的距離，使得無效電容較低以實現省電的功效。

為利瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精確配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。

在附圖中，為了淸楚起見，放大元件的厚度或寬度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當元件被稱為在另一元件「上」或「連接到」或「設置於」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的「連接」或「設置」，其可以指物理及/或電性的連接或設置。此外，若使用術語「第一」、「第二」、「第三」僅用於描述目的，而不能理解為指示或暗示相對重要性或者其順序關係。

除非另有定義，本文所使用的所有術語（包括技術和科學術語）具有與本發明所屬技術領域的通常知識者通常理解的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地如此定義。

請參閱圖1至圖2，其是本申請一實施例的畫素結構的示意圖以及截面圖。如圖所示，畫素結構1包含基板10、閘極線11、資料線12、遮蔽層13、第一畫素14以及第二畫素15。閘極線11沿著第一方向DR1設置於基板10上。資料線12沿著第二方向DR2設置於閘極線11上，第二方向DR2正交於第一方向DR1，且資料線12與閘極線11相距第一距離d1。遮蔽層13沿著第二方向DR2設置於閘極線11上，且遮蔽層13與閘極線11相距第二距離d2，第二距離d2大於第一距離d1，亦即，遮蔽層13相較於資料線12更遠離閘極線11。第一畫素14以及第二畫素15沿著第一方向DR1彼此間隔地設置於遮蔽層13上，且第一畫素14與第二畫素15之間暴露遮蔽層13的一部份，換句話說，第一畫素14與第二畫素15之間的空隙會被遮蔽層13遮蔽，使得來自背光模組或其他類似光源的光線不會由第一畫素14與第二畫素15之間的空隙洩漏出去，影響顯示品質。下文中將更詳細解釋上述提到的各個元件。

在一些實施例中，基板10可以設置於背光模組上，背光模組用於提供畫素結構光源。背光模組的發光源可以是冷陰極螢光燈管(Cold Cathode Fluorescent Lamp，CCFL)或發光二極體(Light Emitting Diode，LED)。背光模組發射的光線朝向基板10前進，並在經過第一畫素14以及/或第二畫素15後離開畫素結構1。因此，為使光線能夠穿透過整個畫素結構1，基板10的至少一部份透光，或者基板10整體都透光。在一些實施例中，基板10可以是玻璃基板或是塑膠基板，但不以此為限。

在一些實施例中，閘極線11設置於基板10上。閘極線11可以包含純金屬、金屬合金、金屬氮化物、金屬氧化物、金屬氮氧化物以及/或其組合。

在一些實施例中，資料線12設置於閘極線11上。資料線12可以包含純金屬、金屬合金、金屬氮化物、金屬氧化物、金屬氮氧化物以及/或其組合。除此之外，資料線12與閘極線11相隔第一距離d1，且資料線12與閘極線11部分重疊以形成第一重疊區域A1。在正投影的第一重疊區域A1中，資料線12與閘極線11被空間或介電質隔離形成電容並儲存電荷。然而，此電容對於顯示功能並沒有功效，亦即產生的電容是無效電容，且會進一步增加產品的耗電量。具體地，電容公式為C= Ɛ x A/d，其中Ɛ為介電常數，A為重疊面積，d為距離。從電容公式可以得知，電容大小與兩個薄板導體(即為資料線12與閘極線11)之間的重疊面積成正比，且電容與兩個薄板導體(即為資料線12與閘極線11)之間的距離成反比。也就是說，當資料線12與閘極線11之間第一重疊區域A1面積越小，則產生的電容就越小。另一方面，當資料線12與閘極線11之間距離越遠，則產生的電容就越小。

在一些實施例中，資料線12在第一方向DR1上的寬度W1可以在1 um 至 20 um之間。隨著資料線12的寬度W1越小，資料線12與閘極線11形成的第一重疊面積A1越小，所產生的電容就越小，則畫素結構1越省電。在一些實施例中，資料線12與閘極線11之間的第一距離d1可以在0.1 um 至 1 um之間。隨著資料線12與閘極線11之間的第一距離d1越遠，所產生的電容就越小，則畫素結構1越省電。

在一實施例中，遮蔽層13設置於閘極線11上，且遮蔽層13不透光。遮蔽層13可以包含純金屬、金屬合金、金屬氮化物、金屬氧化物、金屬氮氧化物以及/或其組合。除此之外，遮蔽層13與閘極線11相隔第二距離d2，且遮蔽層13與閘極線11部分重疊以形成第二重疊區域A2。具體地，第二距離d2大於第一距離d1，且第二重疊區域A2大於第一重疊區域A1。類似於資料線12與閘極線11，遮蔽層13與閘極線11也會形成電容並儲存電荷。同樣地，此電容對於顯示功能並沒有功效，亦即產生的電容是無效電容，且會進一步消耗產品的電量。然而，相較於習知的畫素結構是藉由大面積的資料線同時傳遞資料訊息並遮蔽光線，在本申請中是藉由小面積的資料線12傳遞資料訊息，並藉由比資料線12更遠離閘極線11的遮蔽層13遮蔽光線。如此一來，本申請的資料線12與閘極線11產生的電容以及遮蔽層13與閘極線11產生的電容，其總電容會小於傳統大面積的資料線與閘極線所產生的無效電容。也就是說，本申請藉由資料線12與遮蔽層13的組合，在維持畫素結構1的顯示功能的情況下，能夠實現降低能耗的功效。

在一些實施例中，遮蔽層13在第一方向DR1上的寬度W2可以在5 um 至 20 um之間。隨著遮蔽層13的寬度W2越小，遮蔽層13與閘極線11所形成的第二重疊區域A2越小，所產生的電容就越小，則畫素結構1越省電。然而，應當注意的是，遮蔽層13的寬度W2具有一個下限值，否則遮蔽層13無法實現遮蔽光線之功能。換句話說，遮蔽層13的寬度W2會根據設置於上方的第一畫素14以及第二畫素15的形狀、尺寸以及相對距離而定。舉例來說，當第一畫素14以及第二畫素15距離較近時，則遮蔽層13的寬度W2可以較小(例如，5 um)。當第一畫素14以及第二畫素15彼此間隔較遠時，則遮蔽層13的寬度W2可以較大(例如，20 um)。在一些實施例中，遮蔽層13與閘極線11之間的第二距離d2可以在0.1 um 至 2 um之間。隨著遮蔽層13與閘極線11之間的第二距離d2越遠，所產生的電容就越小，則畫素結構1越省電。

除此之外，遮蔽層13與資料線12在第一方向DR1上相距第三距離d3，以避免遮蔽層13與資料線12之間形成電容。在一些實施例中，第三距離d3可以是0.5 um 至 5 um。第三距離d3可以根據實際情況配置。舉例來說，當遮蔽層13與資料線12在第一方向DR1上距離較近的時候，為了避免產生訊號干擾或者是形成不必要的無效電容，因此，第三距離d3可以是5 um。或者，當遮蔽層13與資料線12在第一方向DR1上距離較遠的時候，由於訊號不易互相干擾並且不會形成電容，因此，第三距離d3可以是0.5 um。

在一些實施例中，第一畫素14與第二畫素15設置於遮蔽層13上，且第一畫素14靠近第二畫素15的一側部分重疊於遮蔽層13，第二畫素15靠近第一畫素14的一側部分重疊於遮蔽層13。第一畫素14與第二畫素15分別電性連接資料線12，以接收來自於資料線12的影像訊息。

在一些實施例中，第一畫素14與第二畫素15之間具有第四距離d4。第四距離d4可以是2.5 um 至 10 um，其根據實際使用情況或是製程的精細度決定。換句話說，當第四距離d4越大時，位於第一畫素14與第二畫素15之間的遮蔽層13的寬度W2也要較大，以避免光線從第一畫素14與第二畫素15之間的間隙露出。反之，當第四距離d4越小時，位於第一畫素14與第二畫素15之間的遮蔽層13的寬度W2可以較小，在維持遮光性的同時也能夠減少遮蔽層13與閘極線11所產生的電容。

在一些實施例中，畫素結構1還可以包含薄膜電晶體。薄膜電晶體設置於基板上，並用於控制第一畫素14以及第二畫素15。薄膜電晶體可以包含閘極、汲極、源極、通道層以及絕緣層。閘極可以與閘極線11電性連接。閘極可以由同一層圖案化導電層所形成，例如：金屬層或合金層。具體地，閘極可以包含鋁(aluminum)、鉑(platinum)、銀(silver)、鈦(titanium)、鉬(molybdenum)、鋅(zinc)、錫(tin)及/或其組合，但不以此為限。汲極與源極可以由同一層圖案化導電層所形成，且其可以包含與上述閘極相同或不同的材料。通道層可以由同一層圖案化半導體所形成，且其可為單層或多層結構。通道層可以包含矽(例如：非晶矽、多晶矽、單晶矽)、氧化物半導體 (例如：氧化銦(InO) 、氧化鎵(GaO)、氧化鋅(ZnO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化銦錫(ITO) 或氧化銦鎵鋅(IGZO))、有機半導體、或是其它半導體材料。絕緣層可以是單層或多層結構，且絕緣層可以包含無機材料(例如：氮化矽、氧化矽、氮氧化矽)、有機材料(例如：聚醯亞胺(Polyimide，PI)、聚酯、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚乙烯苯酚(poly(4-vinylphenol)，PVP)、聚乙烯醇(polyvinyl alcohol，PVA)、聚四氟乙烯(polytetrafluoroethene，PTFE))，但不以此為限。

在一些實施例中，畫素結構1還可以進一步包含第一絕緣層16、第二絕緣層17以及第三絕緣層18。第一絕緣層16設置於基板10上，且第一絕緣層16可以包含氮化矽(SiN _x)或其他所屬技術領域的具有通常知識者所認知的材料。更具體地，第一絕緣層16的厚度可以是0.15 um至 1 um。

第二絕緣17設置於第一絕緣層16上，且第二絕緣層17可以包含氮化矽(SiN _x)或其他所屬技術領域的具有通常知識者所認知的材料。更具體地，第二絕緣層17的厚度可以是0.15 um至 1 um。

第三絕緣層18設置於第二絕緣層17上，且第三絕緣層18可以包含有機材料、氮化矽(SiN _x)或其他所屬技術領域的具有通常知識者所認知的材料。當第三絕緣層18包含有機材料時，第三絕緣層18的厚度可以是1 um 至5 um。當當第三絕緣層18包含氮化矽(SiN _x)時，第三絕緣層18的厚度可以是0.15 um 至1 um。

請參閱圖3，其是本申請一實施例的畫素結構的控制訊號圖。如圖所示，資料線12主要是傳送各種影像訊號進入第一畫素14以及/或第二畫素15。由於訊號本身會不斷變換，因此容易產生無效耗電。承上所述，在藉由資料線12搭配遮蔽層13進行訊號傳輸並且維持遮光效果後，便能減少資料線12與閘極線11產生的電容。在一些實施例中，遮蔽層13可以使用較單純的訊號，例如AC訊號或是DC訊號減少電壓轉態所造成的能量損失。

請參閱圖4，其是本申請另一實施例的畫素結構的示意圖。在本實施例中，相同的元件符號表示圖1和圖4中相同的元件。因此，將省略對相同元件的詳細描述。如圖所示，畫素結構2中的第一畫素14進一步包含第一子畫素141、第二子畫素142以及第三子畫素143。類似地，第二畫素15也可以進一步包含第四子畫素、第五子畫素以及第六子畫素。換句話說，本申請的遮蔽層13並不限於單一大畫素的畫素結構，當畫素進一步包含複數個子畫素時，遮蔽層13同樣可以遮蔽在第一方向DR1上相鄰的兩個子畫素，並實現遮光且低耗能的功效。應當注意的是，每個畫素中的複數個子畫素的數量並不限於三個，在某些實施例中，複數個子畫素的數量可以是兩個、四個或是五個，根據實際使用情況而定。

綜上所述，在本申請實施例中，畫素結構中的遮蔽層部分重疊於第一畫素以及第二畫素，且遮蔽層的一部份從第一畫素以及第二畫素之間暴露，如此一來，光線就不會從兩個畫素之間洩漏。更進一步地，由於遮蔽層與閘極線之間的距離大於資料線與閘極線之間的距離，使得無效電容較低以實現省電的功效。

惟以上所述者，僅為本申請之實施例而已，並非用來限定本申請實施之範圍，舉凡依本申請之申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請之申請專利範圍內。

1:畫素結構 2:畫素結構 10:基板 11:閘極線 12:資料線 13:遮蔽層 14:第一畫素 141:第一子畫素 142:第二子畫素 143:第三子畫素 15:第二畫素 16:第一絕緣層 17:第二絕緣層 18:第三絕緣層 A1:第一重疊區域 A2:第二重疊區域 d1:第一距離 d2:第二距離 d3:第三距離 d4:第四距離 DR1:第一方向 DR2:第二方向 DR3:第三方向 W1:寬度 W2:寬度

圖1是本申請一實施例的畫素結構的示意圖；圖2是本申請一實施例的畫素結構的截面圖；圖3是本申請一實施例的畫素結構的控制訊號圖；以及圖4是本申請另一實施例的畫素結構的示意圖。

10:基板

11:閘極線

12:資料線

13:遮蔽層

14:第一畫素

15:第二畫素

16:第一絕緣層

17:第二絕緣層

18:第三絕緣層

d1:第一距離

d2:第二距離

d3:第三距離

d4:第四距離

DR1:第一方向

DR3:第三方向

W1:寬度

W2:寬度

Claims

一種畫素結構，其包含：一基板；一閘極線，沿著一第一方向設置於該基板上；一資料線，沿著一第二方向設置於該閘極線上，該第二方向正交於該第一方向，且該資料線與該閘極線相距一第一距離；一遮蔽層，沿著該第二方向設置於該閘極線上，且該遮蔽層與該閘極線相距一第二距離，該第二距離大於該第一距離；以及一第一畫素以及一第二畫素，沿著該第一方向彼此間隔地設置於該遮蔽層上，且該第一畫素與該第二畫素之間暴露該遮蔽層的一部份。
如請求項1所述之畫素結構，其中該資料線與該閘極線具有一第一重疊區域，該遮蔽層與該閘極線具有一第二重疊區域，該第一重疊區域小於該第二重疊區域。
如請求項1所述之畫素結構，其中該第一距離為0.1um至1um。
如請求項1所述之畫素結構，其中該第二距離為0.1um至2um。
如請求項1所述之畫素結構，其中該資料線與該遮蔽層在該第一方向上相距一第三距離，該第三距離為0.5um至5um。
如請求項1所述之畫素結構，其中該遮蔽層在該第一方向上的寬度為5um至20um。
如請求項1所述之畫素結構，其中該第一畫素包含複數個第一子畫素，該第二畫素包含複數個第二子畫素。
如請求項1所述之畫素結構，其中該遮蔽層為金屬。
如請求項1所述之畫素結構，其中該遮蔽層不透光。