[go: up one dir, main page]

CN103439841A - 像素结构、显示面板及其制作方法 - Google Patents

像素结构、显示面板及其制作方法 Download PDF

Info

Publication number
CN103439841A
CN103439841A CN2013104284991A CN201310428499A CN103439841A CN 103439841 A CN103439841 A CN 103439841A CN 2013104284991 A CN2013104284991 A CN 2013104284991A CN 201310428499 A CN201310428499 A CN 201310428499A CN 103439841 A CN103439841 A CN 103439841A
Authority
CN
China
Prior art keywords
patterned
layer
electrode layer
oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013104284991A
Other languages
English (en)
Other versions
CN103439841B (zh
Inventor
李锡烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103439841A publication Critical patent/CN103439841A/zh
Application granted granted Critical
Publication of CN103439841B publication Critical patent/CN103439841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种像素结构包括有源开关元件、图案化共通电极层、绝缘层、图案化氧化物电极层以及图案化保护层。绝缘层覆盖图案化共通电极层。图案化氧化物电极层设置于绝缘层上并电性连接有源开关元件。图案化氧化物电极层包括半导体部分以及导体部分。半导体部分与图案化共通电极层在垂直投影方向上大体上重叠，导体部分与半导体部分彼此连接并与图案化共通电极层在垂直投影方向上大体上不重叠，且导体部分构成像素电极。图案化保护层覆盖图案化氧化物电极层的半导体部分，且图案化保护层具有开口，暴露出图案化氧化物电极层的导体部分。

Description

像素结构、显示面板及其制作方法
【技术领域】
本发明是关于一种像素结构、显示面板及其制作方法，尤指一种使用具有半导体部分与导体部分的图案化氧化物电极层的像素结构、显示面板及其制作方法。
【背景技术】
液晶显示面板(LCD)由于具有轻薄短小、良好的显示品质以及低耗电量等优点，已广泛地应用在各式显示装置上。然而，已知液晶显示面板例如扭转向列型(twisted nematic,TN)液晶显示面板由于具有视角狭窄的缺点，使得其应用范围受到限制。
为了解决扭转向列型液晶显示面板的视角狭窄问题，业界研发出了几种广视角液晶显示面板，例如平面切换型(in-plane switching,IPS)液晶显示面板与边缘电场切换型(fringe field switch,FFS)液晶显示面板。已知平面切换型液晶显示面板虽然具有较广视角，然而其像素电极与共通电极所对应的区域无法透光，因此会使得开口率与透光量减少。已知边缘电场切换型液晶显示面板相较于平面切换型液晶显示面板虽具有较高的透光量，但其使用图案化像素电极与图案化共通电极两层图案化导电层，会增加制造成本与复杂度。此外，图案化像素电极会使得位于其上的配向膜产生摩擦缺陷(rubbing mura)，产生亮度不均的问题。
【发明内容】
本发明的目的的一在于提供一种像素结构、显示面板及其制作方法，以简化制程步骤及成本并提高显示画面的亮度均匀度。
本发明的一实施例提供一种像素结构，设置于一第一基板上。像素结构包括一有源开关元件、一图案化共通电极层、一绝缘层、一图案化氧化物电极层以及一图案化保护层。有源开关元件设置于第一基板上。图案化共通电极层设置于第一基板上。绝缘层设置于第一基板上，并覆盖图案化共通电极层。图案化氧化物电极层，设置于绝缘层上并电性连接有源开关元件。图案化氧化物电极层包括一半导体部分以及一导体部分。半导体部分与图案化共通电极层在一垂直投影方向上大体上重叠，导体部分与半导体部分彼此连接并与图案化共通电极层在垂直投影方向上大体上不重叠，且导体部分构成一像素电极。图案化保护层设置于图案化氧化物电极层上并覆盖图案化氧化物电极层的半导体部分，且图案化保护层具有一开口，暴露出图案化氧化物电极层的导体部分。
本发明的另一实施例提供一种显示面板，包括一第一基板、一有源开关元件、一图案化共通电极层、一绝缘层、一图案化氧化物电极层、一图案化保护层、一第二基板以及一显示介质。有源开关元件设置于第一基板上。图案化共通电极层设置于第一基板上。绝缘层设置于第一基板上，并覆盖图案化共通电极层。图案化氧化物电极层，设置于绝缘层上并电性连接有源开关元件。图案化氧化物电极层包括一半导体部分以及一导体部分。半导体部分与图案化共通电极层在一垂直投影方向上大体上重叠，导体部分与半导体部分彼此连接并与图案化共通电极层在垂直投影方向上大体上不重叠，且导体部分构成一像素电极。图案化保护层设置于图案化氧化物电极层上并覆盖图案化氧化物电极层的半导体部分，且图案化保护层具有一开口，暴露出图案化氧化物电极层的导体部分。第二基板与第一基板面对设置。显示介质设置于第一基板与第二基板之间。
本发明的又一实施例提供一种像素结构的制作方法，包括下列步骤。提供一第一基板。于第一基板上形成一图案化共通电极层。于第一基板上形成一绝缘层覆盖图案化共通电极层。于绝缘层上形成一图案化氧化物电极层与一图案化保护层。图案化氧化物电极层包括一半导体部分与图案化共通电极层在一垂直投影方向上大体上重叠，以及一导体部分与半导体部分彼此连接并与图案化共通电极层在垂直投影方向上大体上不重叠，且导体部分构成一像素电极。图案化保护层覆盖半导体部分，且图案化保护层具有一开口，暴露出导体部分。于第一基板上形成一有源开关元件，且图案化氧化物电极层电性连接有源开关元件。
本发明的像素结构与显示面板利用图案化氧化物电极层的导体部分作为像素电极，可以有效提升穿透率以及显示画面的亮度均匀性。
【附图说明】
图1绘示了本发明的一实施例的像素结构的上视图。
图2为本实施例的像素结构沿剖线A-A’、剖线B-B’与剖线C-C’所绘
示的剖视图。
图3绘示了本发明的一实施例的显示面板的示意图。
图4绘示了本发明的像素结构的制作方法的流程图。
图5至图9绘示了本发明的一实施例的像素结构的制作方法的示意图。
图10绘示了本发明的像素结构的图案化共通电极层与图案化氧化物电极层的局部示意图。
图11绘示了氧化物晶体管元件的漏极电流-栅极电压的关系图。
图12绘示了本发明的一实施例的显示面板在暗态显示模式下的示意图。
图13绘示了本发明的一实施例的显示面板在亮态显示模式下的示意图。
图14绘示了本发明的一实施例的像素结构的穿透率的模拟示意图。
图15绘示了一对照实施例的像素结构的穿透率的示意模拟图。
【符号说明】
1  像素结构
20  第一基板
SW  有源开关元件
24  图案化共通电极层
26  绝缘层
28  图案化氧化物电极层
30  图案化保护层
281  半导体部分
282  导体部分
30A 开口
CL  共通线
GL  栅极线
DL  数据线
24C  连接部
24B  分支电极
24S  狭缝
G  栅极电极
GI  栅极绝缘层
CH  通道层
S  源极电极
D  漏极电极
2  显示面板
40  第二基板
42  显示介质
44  遮光图案
46  彩色滤光图案
48  覆盖层
50  步骤
52  步骤
54  步骤
56  步骤
58  步骤
27  图案化氧化物层
31  处理步骤
【具体实施方式】
为使熟悉本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参考图1与图2。图1绘示了本发明的一实施例的像素结构的上视图，图2为本实施例的像素结构沿剖线A-A’、剖线B-B’与剖线C-C’所绘示的剖视图。如图1与图2所示，本实施例的像素结构1设置于一第一基板20上。第一基板20可为一透明基板，且第一基板20可为硬式基板或可挠式基板。举例而言，第一基板20可包括玻璃基板、塑胶基板或石英基板等，但不以此为限。本实施例的像素结构20包括一有源开关元件SW、一图案化共通电极层24、一绝缘层26(图1未示)、一图案化氧化物电极层28以及一图案化保护层30(图1未示)。有源开关元件SW设置于第一基板20上。图案化共通电极层24设置于第一基板20上，作为像素结构1的共通电极的用。图案化共通电极层24的材料可包括透明导电材料，其可包括例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它适合的透明导电材料或不透明导电材料。图案化共通电极层24可为单层结构或多层结构。绝缘层26设置于第一基板20上，并覆盖图案化共通电极层24。绝缘层26设置于图案化共通电极层24与图案化氧化物电极层28之间，以使图案化共通电极层24与图案化氧化物电极层28不直接电性连接。绝缘层26的材料可选用无机绝缘材料及/或有机绝缘材料，例如氧化硅、氮化硅、氮氧化硅或其它适合的绝缘材料，但不以此为限。绝缘层26可为单层结构或多层结构。图案化氧化物电极层28设置于绝缘层26上并电性连接有源开关元件SW。图案化氧化物电极层28的材料可选用金属氧化物，其可包括例如铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟锌氧化物(IZO)、锌锡氧化物(ZTO)、锌氧化物(ZnO)与铝锌氧化物(AZO)的其中至少一者，但不以此为限而可为其它适合的氧化物材料。图案化氧化物电极层28包括一半导体部分281以及一导体部分282。半导体部分281与图案化共通电极层24在一垂直投影方向上大体上重叠。导体部分282与半导体部分281彼此连接并与图案化共通电极层24在垂直投影方向上大体上不重叠，且导体部分282构成一像素电极。图案化保护层30设置于图案化氧化物电极层28上，图案化保护层30覆盖图案化氧化物电极层28的半导体部分281，且图案化保护层30具有一开口30A，暴露出图案化氧化物电极层28的导体部分282。值得说明的是，半导体部分281与导体部分282分别是图案化氧化物电极层28的一部分，也就是半导体部分281与导体部分282是由同一层材料层所构成。在本实施例中，半导体部分281可具有一第一电阻值，导体部分282可具有一第二电阻值，且第一电阻值大于第二电阻值。由于导体、半导体与非导体为本领域熟习该项技艺所熟知，因此于此不再赘述。
本实施例的像素结构1更可选择地包括一共通线CL、一栅极线GL以及一数据线DL(绘示于图1)，设置于第一基板20上。栅极线GL与栅极电极G电性连接，用以接受栅极线GL提供的驱动电压。图案化共通电极层24与共通线CL电性连接，以接收共通线CL提供的共通电压。图案化共通电极层24可包括一连接部24C与多个条分支电极24B，其中，分支电极24B与连接部24C连接且分支电极24B大体上彼此平行设置，而相邻的两条分支电极24B之间具有一狭缝(slit)24S。本实施例的分支电极24B是以直条状电极为例，但分支电极24B的形状可为其它适合形状，且分支电极24B的线宽以及狭缝24S的宽度可作适当调整。举例而言，分支电极24B的线宽与狭缝24S的宽度的比例大体上较佳可介于1:1至1:3之间，但不以此为限。另外，在本实施例中，图案化共通电极层24的连接部24C与共通线CL直接接触借此分支电极24B可通过连接部24C与共通线CL电性连接，在其它变化实施例中，图案化共通电极层24亦可不与共通线CL直接接触，而利用其它方式例如使用桥接电极(图未示)与共通线CL电性连接。在垂直投影方向上，图案化氧化物电极层28的半导体部分281大体上与分支电极24B重叠，且导体部分282大体上与狭缝24S重叠。
有源开关元件SW可为一薄膜晶体管元件，其包括一栅极电极G、一栅极绝缘层(gate insulator)GI(图1未示)、一通道层CH、一源极电极S以及一漏极电极D，其中，栅极绝缘层GI设置于栅极电极G与通道层CH之间，通道层CH大体上对应栅极电极G，源极电极S与漏极电极D分别设置于通道层CH的两侧，且分别与通道层CH部分重叠。源极电极S与数据线DL电性连接，用以接收数据线DL传送的像素电压，而漏极电极D与图案化氧化物电极层28的导体部分282电性连接，用以将像素电压传送至导体部分282。在本实施例中，栅极绝缘层GI可为绝缘层26的一部分，亦即栅极绝缘层GI与绝缘层26由同一材料层所构成。换言之，绝缘层26可一并覆盖栅极电极G，以使栅极电极G与通道层CH不直接电性连接。通道层CH的材料可为各种类型的半导体材料，例如非晶硅、多晶硅、微晶硅与纳米硅等，或是氧化物半导体材料。在本实施例中，有源开关元件SW是氧化物晶体管元件，因此通道层CH的材料是选用氧化物半导体材料，且通道层CH与图案化氧化物电极层28可使用同一材料层形成。另外，通道层CH与图案化氧化物电极层28在结构上可连接或不连接。在其它变化实施例中，通道层CH与图案化氧化物电极层28亦可为不同的材料层，并利用不同制程分别形成。
在本实施例中，有源开关元件SW是以背通道蚀刻(Back channel etch；BCE)薄膜晶体管结构为例。在其它变化实施例中，有源开关元件SW亦可为其他的薄膜晶体管结构，例如是岛状蚀刻终止(Island stop；IS)薄膜晶体管结构，或是共平面(Coplanar)薄膜晶体管结构。此外，有源开关元件SW可为底闸型(bottom gate)薄膜晶体管结构或顶栅型(top gate)薄膜晶体管结构。上述薄膜晶体管结构为本领域熟习该项技艺所熟知，因此于此不再赘述。
请参考图3。图3绘示了本发明的一实施例的显示面板的示意图。如图3所示，本实施例的显示面板2包括多个像素结构1、一第二基板40以及一显示介质42。图3仅绘示出单一个像素结构1为例。像素结构1的元件及其配置如图1与图2的实施例所述，在此不再赘述。第二基板40与第一基板20面对设置。第二基板40可为一透明基板，且第二基板40可为硬式基板或可挠式基板。举例而言，第二基板40可包括玻璃基板、塑胶基板或石英基板等，但不以此为限。显示介质42设置于第一基板20与第二基板40之间。本实施例是以边缘电场切换型液晶显示面板为例说明，因此显示介质42可为液晶分子，但不以此为限。在本实施例中，液晶分子可选用扭转向列型(twisted nematic,TN)液晶分子，或是其他种类的液晶分子，但不以此为限，且液晶分子可为正型液晶分子(亦即其介电异方性(dielectricanisotropy)大于0,△ε＞0)或负型液晶分子(亦即其介电异方性小于0,△ε＜0)。另外，液晶分子具有一液晶间隙(cell gap)d以及与一双折射率(birefringence,△n)，且△n*d大体上较佳介于0.15至0.5，但不以此为限。此外，第二基板40上更可进一步设置遮光图案44(例如黑色矩阵图案)、彩色滤光图案46以及覆盖(overcoat)层48等元件。在其它变化实施例中，显示介质42亦可为其它类型的显示介质。再者，显示介质42与图案化保护层30之间以及显示介质42与覆盖层48之间上更可进一步分别设置一配向膜(图未示)，且配向膜的配向方向可与分支电极24B具有一夹角。另外，显示面板2更可进一步包括两片偏光片(图未示)，分别设置于第一基板20与第二基板40上。
下文将针对本发明的像素结构的制作方法与操作方式等部分进行说明，故关于像素结构的各元件的相对位置及材料等不再赘述。
请参考图4。图4绘示了本发明的像素结构的制作方法的流程图。如图4所示，本发明的像素结构的制作方法包括下列步骤：
步骤50：提供第一基板；
步骤52：于第一基板上形成图案化共通电极层；
步骤54：于第一基板上形成一绝缘层，其中绝缘层覆盖图案化共通电极层；
步骤56：于绝缘层上形成一图案化氧化物电极层与一图案化保护层，图案化氧化物电极层包括半导体部分以及导体部分，半导体部分与图案化共通电极层在垂直投影方向上大体上重叠，导体部分与半导体部分彼此连接且导体部分与图案化共通电极层在垂直投影方向上大体上不重叠，导体部分构成像素电极，图案化保护层覆盖半导体部分，且图案化保护层具有一开口，暴露出导体部分；以及
步骤58：于第一基板上形成一有源开关元件，且图案化氧化物电极层电性连接有源开关元件。
请再参考图5至图9。图5至图9绘示了本发明的一实施例的像素结构的制作方法的示意图。如图5所示，提供第一基板20。接着，于第一基板20上形成一第一图案化导电层。第一图案化导电层可选用不透明图案化导电层，其材料可为金属或合金，例如金、银、铜、铝、钛、钼等金属或其合金，或其它适合的不透明导电材料。第一图案化导电层亦可选用透明图案化导电层，其材料可为例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它适合的透明导电材料。另外，第一图案化导电层可为单层结构或多层结构，且各层结构的材料可分别选自不透明导电材料或透明导电材料。第一图案化导电层可包括一栅极电极G，并可选择性地包括一共通线CL以及一栅极线GL。在其它变化实施例中，栅极电极G、共通线CL与栅极线GL可由不同层导电层所构成。如图6所示，随后于第一基板20上形成一图案化共通电极层24，作为共通电极的用。图案化共通电极层24可包括一连接部24C与多个条分支电极24B，其中，分支电极24B与连接部24C连接且分支电极24B大体上彼此平行设置，而相邻的两条分支电极24B之间具有一狭缝24S。
如图7所示，接着于第一基板20上形成一绝缘层26与栅极绝缘层GI。绝缘层26覆盖图案化共通电极层24，并可一并覆盖共通线CL。栅极绝缘层GI则覆盖栅极电极G。在本实施例中，栅极绝缘层GI可为绝缘层26的一部分，亦即栅极绝缘层GI与绝缘层26可为同一材料层，但不以此为限。随后，于绝缘层26上形成一图案化氧化物层27。图案化氧化物层27为一氧化物半导体层，其的材料可选用金属氧化物，其可包括例如铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟锌氧化物(IZO)、锌锡氧化物(ZTO)、锌氧化物(ZnO)与铝锌氧化物(AZO)的其中至少一者，但不以此为限而可为其它适合的氧化物材料。在本实施例中，通道层CH的材料可选用氧化物半导体材料，且通道层CH与图案化氧化物层27可使用同一材料层形成，但不以此为限。
如图8所示，于栅极绝缘层GI上形成一源极电极S与一漏极电极D。源极电极S与漏极电极D分别设置于通道层CH的两侧并分别与通道层CH部分重叠。源极电极S与漏极电极D可利用一第二图案化导电层所构成，其中第二图案化导电层可选用不透明图案化导电层，其材料可为金属或合金，例如金、银、铜、铝、钛、钼等金属或其合金，或其它适合的不透明导电材料。第二图案化导电层亦可选用透明图案化导电层，其材料可为例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它适合的透明导电材料。另外，第二图案化导电层可为单层结构或多层结构，且各层结构的材料可分别选自不透明导电材料或透明导电材料。另外，第二图案化导电层29可进一步包括一数据线DL(如图1所示)，与源极电极S电性连接。
如图9所示，于绝缘层26上形成一图案化保护层30。图案化保护层30部分覆盖图案化氧化物层27，图案化保护层30且具有开口30A部分暴露出图案化氧化物层27。接着，以图案化保护层30为一罩幕，对图案化氧化物层27进行一处理步骤31，以使图案化氧化物层27转变为图案化氧化物电极层28。精确地说，处理步骤可使开口30A暴露出的图案化氧化物层27转变成图案化氧化物电极层28的导体部分282，且图案化氧化物电极层28的导体部分282会与漏极电极D电性连接，而图案化保护层30覆盖的图案化氧化物层27则作为图案化氧化物电极层28的半导体部分281。在本实施例中，处理制程利用图案化保护层30作为罩幕可局部地改变图案化氧化物层27的导电性。进一步说明，在处理制程之前，图案化氧化物层27会具有一第一电阻值，在处理制程之后，图案化保护层30所覆盖的图案化氧化物电极层28的半导体部分281仍具有第一电阻值，但图案化保护层30的开口30A所暴露出的图案化氧化物电极层28的导体部分282会具有小于第一电阻值的第二电阻值。在本实施例中，图案化氧化物层27为氧化物半导体层，因此处理制程可为一气体处理制程，或是一掺杂制程。请参考表1。表1绘示了本实施例的处理制程的数种实施样态。如表1所示，以铟镓锌氧化物(IGZO)为例，通过不同的气体处理制程，并搭配适当的制程参数例如流量、功率与制程时间等，可调整铟镓锌氧化物(IGZO)的电阻值而使其具有导体特性。
表1
Figure BDA00003836024300121
本实施例的气体处理制程并不限定选用上述气体而可视导电性或其它需求选用其它气体处理制程，且处理制程亦不限定为气体处理制程。举例而言，处理制程亦可选用掺杂制程，例如在图案化氧化物层27中适当掺杂铟(In)或镓(Ga)等掺质，亦可以增加图案化氧化物电极层28的导体部分282的导电性。掺杂制程使用的掺质不以上述掺质为限，而可为任何适合的材料。
请再参考图10与图11，并一并参考图1至图3。图10绘示了本发明的像素结构的图案化共通电极层与图案化氧化物电极层的局部示意图，图11绘示了氧化物晶体管元件的漏极电流-栅极电压的关系图。如图10所示，图案化共通电极层24与图案化氧化物电极层28之间设置了绝缘层26，图案化氧化物电极层28的半导体部分281是大体上对应于图案化共通电极层24，而图案化氧化物电极层28的导体部分282是设置于半导体部分281的两侧，因此此结构近似于一氧化物晶体管元件，其中，图案化共通电极层24的共通电压可以视为栅极电压，而图案化氧化物电极层28的半导体部分281的导通电流可视为漏极电流。上述氧化物晶体管元件的元件特性如图11所示。进一步说明，当栅极电压小于一特定值时例如为栅极电压为负电压时)，近似于氧化物晶体管元件呈现关闭状态。利用上述特性，在进行显示时，图案化共通电极层24的共通电压可选用一负电压，此时共通电压会提供一负偏压(negative bias)电场给图案化氧化物电极层28的半导体部分281，而使半导体部分281在负偏压电场下转变为一非导体部分(non-conductive portion)，使得导通电流相对较低，如图11左半部分。因此，借由上述操作方式，尽管图案化氧化物电极层28的半导体部分281与导体部分282在结构上是连接在一起的，但是在半导体部分281在负偏压电场下会转变成非导体部分，而使得像素电压仅会传导到导体部分282，在此情况下导体部分282的像素电压与图案化共通电极层24的共通电压的电压差会产生边缘电场效应，而达到显示效果。另外，图案化氧化物电极层28大体上是覆盖图案化共通电极层24的连接部24C、分支电极24B与狭缝24S，图案化共通电极层24的连接部24C与分支电极24B的共通电压可以使半导体部分281在负偏压电场下会转变成非导体部分，而对应于图案化共通电极层24的连接部24C与分支电极24B的导体部分282则会形成像素电极，因此本实施例的导体部分282(像素电极)与图案化共通电极层24的分支电极24B(共通电极)具有自行对准(self align)的优点，而可提升开口率。
请参考图12与图13。图12绘示了本发明的一实施例的显示面板在暗态显示模式下的示意图，图13绘示了本发明的一实施例的显示面板在亮态显示模式下的示意图。如图12所示，在暗态显示模式下，图案化共通电极层24的共通电压是为一负电压，例如-2伏特，而图案化氧化物电极层28的导体部分282的像素电压与共通电压大体上相同。如图13所示，在亮态显示模式下，图案化共通电极层24的共通电压是为一负电压，例如-2伏特，而图案化氧化物电极层28的导体部分282的像素电压可依照不同灰度调整，与共通电压不同，借此可产生边缘电场效应以驱动显示介质42。
请参考图14与图15。图14绘示了本发明的一实施例的像素结构的穿透率的模拟示意图，图15绘示了一对照实施例的像素结构的穿透率的模拟示意图。如图13与图14所示，本发明的一实施例中，图案化共通电极层24与导体部分282(像素电极)在不同的位置(图案化共通电极层24与导体部分282在垂直投影方向上大体上不重叠)，本实施例的像素结构的穿透率明显较为一致，且平均穿透率约为40.26%；如图15所示，当图案化共通电极层24替换成传统的一整片的共通电极层时，对照实施例的像素结构的穿透率较不一致，且平均穿透率约为38.13%。由上述可知，本实施例的像素结构所显示出的画面的亮度较大，且具有较佳的均匀性。
综上所述，本发明的像素结构与显示面板利用图案化氧化物电极层的导体部分作为像素电极，可以有效提升穿透率以及显示画面的亮度均匀性。此外，图案化氧化物电极层可与有源开关元件的通道层可由同一层材料层所构成，更可节省制程步骤与制造成本。

Claims (20)

1.一种像素结构，设置于一第一基板上，该像素结构包括：
一有源开关元件，设置于该第一基板上；
一图案化共通电极层，设置于该第一基板上；
一绝缘层，设置于该第一基板上，并覆盖该图案化共通电极层；
一图案化氧化物电极层，设置于该绝缘层上并电性连接该有源开关元件，该图案化氧化物电极层包括：
一半导体部分，与该图案化共通电极层在一垂直投影方向上大体上重叠；以及
一导体部分，与该半导体部分彼此连接并与该图案化共通电极层在该垂直投影方向上大体上不重叠，且该导体部分构成一像素电极；以及
一图案化保护层，设置于该图案化氧化物电极层上并覆盖该图案化氧化物电极层的该半导体部分，且该图案化保护层具有一开口，暴露出该图案化氧化物电极层的该导体部分。
2.如权利要求1所述的像素结构，其特征在于，另包括一共通线，设置于该第一基板上，其中该图案化共通电极层与该共通线电性连接。
3.如权利要求1所述的像素结构，其特征在于，该图案化共通电极层包括一连接部与多个条分支电极，该多个分支电极与该连接部连接且该多个分支电极大体上彼此平行设置，且相邻的两条该多个分支电极之间具有一狭缝(slit)。
4.如权利要求3所述的像素结构，其特征在于，在该垂直投影方向上，该图案化氧化物电极层的该半导体部分大体上与该多个分支电极重叠，且该导体部分大体上与该多个狭缝重叠。
5.如权利要求1所述的像素结构，其特征在于，该图案化共通电极层的材料包括一透明导电材料。
6.如权利要求1所述的像素结构，其特征在于，该图案化氧化物电极层的材料包括铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟锌氧化物(IZO)、锌锡氧化物(ZTO)、锌氧化物(ZnO)与铝锌氧化物(AZO)的其中至少一者。
7.如权利要求1所述的像素结构，其特征在于，该半导体部分具有一第一电阻值，该导体部分具有一第二电阻值，且该第一电阻值大于该第二电阻值。
8.如权利要求1所述的像素结构，其特征在于，该图案化共通电极层具有一共通电压，且该共通电压提供一负偏压(negative bias)电场给该半导体部分，使该半导体部分在该负偏压电场下转变为一非导体部分(non-conductive portion)。
9.如权利要求1所述的像素结构，其特征在于，该有源开关元件包括一氧化物晶体管元件，该氧化物晶体管元件具有一通道层，且该图案化氧化物电极层与该通道层由同一材料层所构成。
10.如权利要求9所述的像素结构，其特征在于，该氧化物晶体管元件具有一栅极电极、一栅极绝缘层、一源极电极与一漏极电极，该栅极绝缘层设置于该栅极电极与该通道层之间，该通道层大体上对应该栅极电极，该源极电极与该漏极电极分别设置于该通道层的两侧且分别与该通道层部分重叠。
11.一种显示面板，包括：
一第一基板；
一有源开关元件，设置于该第一基板上；
一图案化共通电极层，设置于该第一基板上；
一绝缘层，设置于该第一基板上并覆盖该图案化共通电极层；
一图案化氧化物电极层，设置于该绝缘层上并电性连接该有源开关元件，该图案化氧化物电极层包括：
一半导体部分，与该图案化共通电极层在一垂直投影方向上大体上重叠；以及
一导体部分，与该半导体部分彼此连接，该导体部分与该图案化共通电极层在该垂直投影方向上大体上不重叠，且该导体部分构成一像素电极；
一图案化保护层，设置于该图案化氧化物电极层上并覆盖该图案化氧化物电极层的该半导体部分，且该图案化保护层具有一开口，暴露出该图案化氧化物电极层的该导体部分；
一第二基板，与该第一基板面对设置；以及
一显示介质，设置于该第一基板与该第二基板之间。
12.一种像素结构的制作方法，包括：
提供一第一基板；
于该第一基板上形成一图案化共通电极层；
于该第一基板上形成一绝缘层覆盖该图案化共通电极层；
于该绝缘层上形成一图案化氧化物电极层与一图案化保护层，该图案化氧化物电极层包括一半导体部分，与该图案化共通电极层在一垂直投影方向上大体上重叠，以及一导体部分，与该半导体部分彼此连接，该导体部分与该图案化共通电极层在该垂直投影方向上大体上不重叠，且该导体部分构成一像素电极，该图案化保护层覆盖该半导体部分，且该图案化保护层具有一开口，暴露出该导体部分；以及
于该第一基板上形成一有源开关元件，且该图案化氧化物电极层电性连接该有源开关元件。
13.如权利要求12所述的像素结构的制作方法，其特征在于，该图案化共通电极层包括一连接部与多个条分支电极，该多个分支电极与该连接部连接且该多个分支电极大体上彼此平行设置，且相邻的两条该多个分支电极之间具有一狭缝(slit)。
14.如权利要求13所述的像素结构的制作方法，其特征在于，在该垂直投影方向上，该图案化氧化物电极层的该半导体部分大体上与该多个分支电极重叠，且该导体部分大体上与该多个狭缝重叠。
15.如权利要求12所述的像素结构的制作方法，其特征在于，该图案化氧化物电极层的材料包括铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟锌氧化物(IZO)、锌锡氧化物(ZTO)、锌氧化物(ZnO)与铝锌氧化物(AZO)的其中至少一者。
16.如权利要求12所述的像素结构的制作方法，其特征在于，该半导体部分具有一第一电阻值，该导体部分具有一第二电阻值，且该第一电阻值大于该第二电阻值。
17.如权利要求12所述的像素结构的制作方法，其特征在于，该图案化共通电极层具有一共通电压，且该共通电压提供一负偏压(negative bias)电场给该半导体部分，使该半导体部分在该负偏压电场下转变为一非导体部分(non-conductive portion)。
18.如权利要求12所述的像素结构的制作方法，其特征在于，于该绝缘层上形成该图案化氧化物电极层与该图案化保护层的步骤包括：
于该绝缘层上形成一图案化氧化物层，该图案化氧化物层为一氧化物半导体层；
于该图案化氧化物层上形成该图案化保护层，且该图案化保护层具有一开口；以及
以该图案化保护层为一罩幕，对该图案化氧化物层进行一处理步骤，使该开口暴露出的该图案化氧化物层转变成该导体部分，且该图案化保护层覆盖的该图案化氧化物层作为该半导体部分。
19.如权利要求12所述的像素结构的制作方法，其特征在于，形成该有源开关元件包括：
于该第一基板上形成一栅极电极；
于该第一基板上形成一栅极绝缘层，其中该栅极绝缘层覆盖该栅极电极；
于该栅极绝缘层上形成一通道层，该通道层大体上对应该栅极电极；以及
于该栅极绝缘层上形成一源极电极与一漏极电极，其中该源极电极与该漏极电极分别设置于该通道层的两侧并分别与该通道层部分重叠，且该漏极电极与该图案化氧化物电极层的该导体部分电性连接。
20.如权利要求19所述的像素结构的制作方法，其特征在于，该通道层与该图案化氧化物电极层由同一材料层所形成。
CN201310428499.1A 2013-07-25 2013-09-17 像素结构、显示面板及其制作方法 Active CN103439841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102126650 2013-07-25
TW102126650A TWI502263B (zh) 2013-07-25 2013-07-25 畫素結構、顯示面板及其製作方法

Publications (2)

Publication Number Publication Date
CN103439841A true CN103439841A (zh) 2013-12-11
CN103439841B CN103439841B (zh) 2016-05-04

Family

ID=49693543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310428499.1A Active CN103439841B (zh) 2013-07-25 2013-09-17 像素结构、显示面板及其制作方法

Country Status (3)

Country Link
US (1) US9147716B2 (zh)
CN (1) CN103439841B (zh)
TW (1) TWI502263B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231850A (zh) * 2018-01-03 2018-06-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN110488544A (zh) * 2019-08-29 2019-11-22 上海中航光电子有限公司 一种阵列基板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6571924B2 (ja) * 2014-10-31 2019-09-04 三菱重工業株式会社 歪修正方法
TWI549265B (zh) * 2015-02-11 2016-09-11 友達光電股份有限公司 畫素結構及其製造方法
TWI569425B (zh) * 2015-10-20 2017-02-01 Au Optronics Corp 顯示面板
TWI610114B (zh) * 2016-05-11 2018-01-01 曾世憲 畫素單元結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506617B1 (en) * 2001-11-06 2003-01-14 Hannstar Display Corporation In-plane switching liquid crystal display array
US20070153203A1 (en) * 2005-12-29 2007-07-05 Eui-Tae Kim Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
CN102854682A (zh) * 2011-06-30 2013-01-02 乐金显示有限公司 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
KR20130034548A (ko) * 2011-09-28 2013-04-05 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
KR100375732B1 (ko) 1997-11-25 2004-10-14 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR100798761B1 (ko) * 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
TWI363242B (en) * 2008-05-12 2012-05-01 Au Optronics Corp Transflective liquid crystal display panel and method of making the same
JP5408912B2 (ja) 2008-07-02 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
CN102033343B (zh) * 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
TWI403787B (zh) * 2010-06-04 2013-08-01 Au Optronics Corp 液晶顯示面板
CN102593182A (zh) 2011-01-07 2012-07-18 元太科技工业股份有限公司 薄膜晶体管结构及其制造方法
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
TW201324891A (zh) * 2011-12-05 2013-06-16 Au Optronics Corp 電激發光顯示面板之畫素結構
TWI445037B (zh) * 2011-12-30 2014-07-11 Au Optronics Corp 場發射式顯示器之畫素結構及其修補方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506617B1 (en) * 2001-11-06 2003-01-14 Hannstar Display Corporation In-plane switching liquid crystal display array
US20070153203A1 (en) * 2005-12-29 2007-07-05 Eui-Tae Kim Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
CN102854682A (zh) * 2011-06-30 2013-01-02 乐金显示有限公司 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
KR20130034548A (ko) * 2011-09-28 2013-04-05 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231850A (zh) * 2018-01-03 2018-06-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN110488544A (zh) * 2019-08-29 2019-11-22 上海中航光电子有限公司 一种阵列基板及显示装置
CN110488544B (zh) * 2019-08-29 2021-08-27 上海中航光电子有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
US20150028364A1 (en) 2015-01-29
US9147716B2 (en) 2015-09-29
TWI502263B (zh) 2015-10-01
CN103439841B (zh) 2016-05-04
TW201504738A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
US10217778B2 (en) Array substrate and manufacturing method thereof
CN103439841B (zh) 像素结构、显示面板及其制作方法
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN105161523B (zh) 一种电极、薄膜晶体管、阵列基板及显示设备
US9978880B2 (en) Display device
CN107316875A (zh) 阵列基板的制作方法、阵列基板及液晶面板
CN105470266B (zh) Ffs型阵列基板及其制作方法
CN106094366A (zh) Ips型阵列基板的制作方法及ips型阵列基板
CN105514034B (zh) Tft基板的制作方法
US9947798B2 (en) Display device
CN113467145A (zh) 阵列基板及制作方法、显示面板
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
US20170139246A1 (en) Array substrate, manufacturing method thereof and display device
US9147697B2 (en) Manufacturing method of array substrate, array substrate, and display apparatus
US20130153911A1 (en) Array substrate, manufacturing method thereof and display device
CN105679773A (zh) 阵列基板及阵列基板的制备方法
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
CN108598096B (zh) Tft阵列基板及其制作方法
CN113454783B (zh) 阵列基板及其制作方法和显示面板
KR102062916B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant