[go: up one dir, main page]

CN102033343B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN102033343B
CN102033343B CN200910093194A CN200910093194A CN102033343B CN 102033343 B CN102033343 B CN 102033343B CN 200910093194 A CN200910093194 A CN 200910093194A CN 200910093194 A CN200910093194 A CN 200910093194A CN 102033343 B CN102033343 B CN 102033343B
Authority
CN
China
Prior art keywords
layer
film
circuit pattern
covering
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910093194A
Other languages
English (en)
Other versions
CN102033343A (zh
Inventor
谢振宇
刘翔
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200910093194A priority Critical patent/CN102033343B/zh
Priority to US12/887,698 priority patent/US8487347B2/en
Priority to JP2010213510A priority patent/JP5827795B2/ja
Priority to KR1020100092933A priority patent/KR101270484B1/ko
Publication of CN102033343A publication Critical patent/CN102033343A/zh
Application granted granted Critical
Publication of CN102033343B publication Critical patent/CN102033343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种阵列基板及其制造方法。该阵列基板包括衬底基板，衬底基板上设置有电路图案，其中还包括覆盖层，覆盖电路图案的上表面和侧面。该制造方法包括在衬底基板上沉积电路图案薄膜，并对电路图案薄膜进行构图工艺形成电路图案的步骤，其中还包括：在形成电路图案的衬底基板上沉积覆盖层薄膜，并对覆盖层薄膜进行构图工艺形成包括覆盖层的图案，覆盖层覆盖电路图案的上表面和侧面。本发明采用覆盖层覆盖电路图案上表面和侧面的技术手段，使电路图案采用易扩散金属制备时，也能够减少甚至避免向侧面绝缘层中扩散的问题，不会影响绝缘层的性能。

Description

阵列基板及其制造方法
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法。 
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay；以下简称：TFT-LCD)是目前主流的平板显示器，其液晶面板包括对盒设置的阵列基板和彩膜基板，按照不同的结构设计需要，栅扫描线、数据线和公共电极等电路结构分别布设在阵列基板和彩膜基板上。 
对于大尺寸、高分辨率的TFT-LCD来说，线电阻产生的信号延迟对显示效果影响较大。因此，寻求一种低电阻率的材料是解决此问题的有效方法。活泼金属的电阻率一般比其他非活泼金属小很多较低，例如活泼金属铜(Cu)的导电率约为1.7×10-6欧姆/厘米(Ω/cm)，而非活泼金属钼(Mo)的电阻率约为5.7×10-6Ω/cm，所以铜等活泼金属常被用作为基板上电路图案的材料。但是，铜虽然具有较佳的导电性，但是存在一系列的缺点，比如：1)铜和玻璃基板或者氮化硅之间的附着力差；2)铜与氮化硅直接接触时极易扩散，会影响氮化硅的绝缘特性，并且会与硅发生反应而生成硅化铜；3)在后续等离子体化学气相沉积法(Plasma-Enhanced Chemical Vapor Deposition；以下简称：PECVD)工艺中，会污染设备，影响成膜性质。 
所以，目前通常使用的方法是形成三层铜布线结构，由下阻挡层、铜或者铜合金、以及上阻挡层组成，这种技术的使用可以减少铜扩散导致的TFT特性变差，但是由于铜布线的侧面没有受到阻挡层的保护，仍然暴露在外面，因此仍然会对氮化硅的绝缘材料层造成影响。 
发明内容
本发明的目的是提供一种阵列基板及其制造方法，以减少电路图案的材料对绝缘材料的扩散影响。 
为实现上述目的，本发明提供了一种阵列基板，包括衬底基板，所述衬底基板上设置有电路图案，其中，还包括： 
覆盖层，覆盖所述电路图案的上表面和侧面； 
所述衬底基板上包括围设形成像素单元的栅扫描线和数据线，还包括形成在各像素单元中的TFT开关和像素电极；所述TFT开关包括栅电极、有源层、源电极和漏电极； 
所述覆盖层包括覆盖所述栅扫描线和栅电极的第一覆盖层； 
所述衬底基板上还形成有公共电极，所述公共电极为覆盖像素单元的块状图案；所述像素电极为具有缝隙的梳状图案； 
所述第一覆盖层与所述公共电极以相同材料同时形成。 
为实现上述目的，本发明还提供了一种阵列基板的制造方法，包括在衬底基板上沉积电路图案薄膜，并对所述电路图案薄膜进行构图工艺形成电路图案的步骤，其中，还包括： 
在形成所述电路图案的衬底基板上沉积覆盖层薄膜，并对所述覆盖层薄膜进行构图工艺形成包括覆盖层的图案，所述覆盖层覆盖所述电路图案的上表面和侧面；其中，上述步骤具体包括： 
在衬底基板上沉积栅金属薄膜； 
对所述栅金属薄膜进行构图工艺形成包括栅扫描线和栅电极的图案作为所述电路图案； 
在形成上述图案的衬底基板上沉积公共电极薄膜； 
对所述公共电极薄膜进行构图工艺，形成包括所述覆盖层和公共电极的图案，所述覆盖层覆盖所述栅扫描线和栅电极的上表面和侧面。 
由以上技术方案可知，本发明采用覆盖层覆盖电路图案上表面和侧面的技术手段，使电路图案采用易扩散金属制备时，也能够减少甚至避免向侧面绝缘层中扩散的问题，不会影响绝缘层的性能。 
附图说明
图1为本发明实施例一提供的阵列基板的局部俯视结构示意图； 
图2为图1中的A-A向剖切截面侧视图； 
图3为本发明实施例二提供的阵列基板的剖切截面侧视图； 
图4为本发明实施例三提供的阵列基板的制造方法的流程图； 
图5为本发明实施例三制备的阵列基板的局部俯视结构示意图一； 
图6为图5中的B-B向剖切截面侧视图； 
图7为本发明实施例三制备的阵列基板的局部俯视结构示意图二； 
图8为图7中的C-C向剖切截面侧视图； 
图9为本发明实施例三制备的阵列基板的局部俯视结构示意图三； 
图10为图9中的D-D向剖切截面侧视图。 
具体实施方式
下面通过具体实施例并结合附图对本发明做进一步的详细描述。 
本发明各实施例提供了一种阵列基板，该阵列基板包括衬底基板，在衬底基板上还设置有电路图案，对于典型的阵列基板结构而言，电路图案可以包括栅扫描线、栅电极、公共电极线、数据线、有源层、源电极和漏电极等。为保持各电路图案之间的绝缘，通常间隔设置或以绝缘层隔离各电路图案，典型的可以是以栅极绝缘层覆盖在栅扫描线、栅电极和公共电极线上，以钝化层覆盖在数据线、有源层、源电极和漏电极上。栅极绝缘层和钝化层一般选用氮化硅等绝缘材料。在本发明所提供的阵列基板中还包括覆盖层，覆盖在部分电路图案的上表面和侧面。例如，对于典型的阵列基板结构而言，覆 盖层可以包括第一覆盖层和第二覆盖层，第一覆盖层覆盖栅扫描线和栅电极的上表面和侧面，如果有与栅扫描线同时同材料形成的公共电极线，还可以覆盖在公共电极线的上表面和侧面；第二覆盖层覆盖数据线、源电极和漏电极的上表面和侧面。形成覆盖层的TFT开关结构具体为有源层形成在栅电极之上；源电极和漏电极的端部相对设置，形成在有源层之上；第二覆盖层覆盖在源电极和漏电极的上表面和侧面，且第二覆盖层在源电极和漏电极的端部处断开，将有源层上的TFT沟道露出。 
采用本发明的技术方案，采用导电材料制备的电路图案就可选用铜或铝等导电性能好、但易于在绝缘材料中扩散的低电阻金属材料来制备，因为电路图案的上表面和侧面有覆盖层的覆盖阻挡，可以避免易扩散金属在绝缘层材料之中的扩散，从而避免对绝缘层绝缘性能的影响。其中的低电阻金属材料一般是指电阻小于10μΩ/cm的金属。 
在各种形成电路图案的阵列基板上，都可以采用覆盖层来覆盖电路图案，电路图案至少包括由铜或铝等材料形成的基础导电层，还可以进一步包括下阻挡层和/或上阻挡层。下阻挡层与基础导电层为同时形成的叠层结构，且邻接基础导电层的下表面，一般起到增强基础导电层与下层基板之间黏附力的作用。上阻挡层与基础导电层为同时形成的叠层结构，且邻接基础导电层的上表面，覆盖在覆盖层之下，一般起到阻挡基础导电层对上层影响的作用。虽然上阻挡层和下阻挡层也能够起到阻挡作用，但因为是与基础导电层在同一次构图过程中同时形成的，所以图案完全重叠，不能对基础导电层的侧面进行保护。 
本实施例的技术方案，通过设置覆盖层，由于覆盖层可以延伸至基础导电层的侧面，所以可以直接与下层的衬底基板结构相连，增强基础导电层与衬底基板之间的黏附力，防止脱落。而且像素电极可以直接和漏电极搭接，增加了工艺可靠性。 
上述基础导电层的材料优选为铜、铝、铜合金或铝合金，上述覆盖层的材料优选为铟锡氧化物(ITO)、铟锌氧化物(IZO)、钼、钼铌合金(MoNb)、 钼钛合金(MoTi)、钛(Ti)或氮化钛(TiN)，上述下阻挡层和/或上阻挡层的材料优选为钼、钼铌合金、钼钛合金、钛或氮化钛等。 
采用ITO、IZO等透明导电材料来制备覆盖层，一方面可以防止铜、铝等金属向氮化硅等绝缘层中扩散，不会影响TFT特性；另一方面，由于ITO、IZO与玻璃衬底基板的黏附性更强，使得铜、铝等电路图案不容易在后续工艺中脱落。 
当选用铝制备基础导电层，而采用氧化物作为覆盖层时，优选的是同时制备下阻挡层和上阻挡层，因为铝容易被氧化物氧化而产生绝缘的氧化铝。基础导电层的侧面可形成氧化铝而不会影响导电功能，基础导电层的上表面由于往往需要与上层的其他电路图案通过过孔相连，所以优选的是保持基础导电层上表面的导电性能。 
本发明以覆盖层覆盖电路图案的技术方案可广泛应用于各种阵列基板的结构。从简化工艺的角度，本发明还提供了以下优选实施例，以边缘场切换(Fringe Field Switching；以下简称：FFS)型TFT-LCD为例来进行说明。 
实施例一 
图1为本发明实施例一提供的阵列基板的局部俯视结构示意图，图2为图1中的A-A向剖切截面侧视图。该阵列基板衬底基板1上的电路图案包括围设形成像素单元的栅扫描线2和数据线3，还包括形成在各像素单元中的TFT开关、公共电极5、公共电极线6和像素电极12。其中，TFT开关包括栅电极4、有源层7、源电极8和漏电极9，公共电极5为覆盖像素单元的块状图案，像素电极12为具有缝隙的梳状图案。覆盖层包括覆盖栅扫描线2、栅电极4和公共电极线6的第一覆盖层13，还包括覆盖数据线3、源电极8和漏电极9的第二覆盖层14，可参见图2所示。第一覆盖层13覆盖栅扫描线2、栅电极4和公共电极线6的上表面和侧面，且第一覆盖层13与公共电极5以相同材料同时形成。第二覆盖层14覆盖数据线3、源电极8和漏电极9的上表面和侧面，且第二覆盖层14与像素电极12以相同材料同时形成，漏电极9上形成的像素电极材料，一个作用是作为第二覆盖层14，另一个作用是作 为像素电极12与漏电极9的搭接部分。 
在上述技术方案的基础上，为了对源电极8和漏电极9之间的有源层7进行保护，还可以在形成覆盖层和像素电极12的衬底基板1上形成保护膜层11。该保护膜层11相当于钝化层的保护作用，但是可以不必进行过孔刻蚀的构图工艺，且可以实现平坦化的表面，有利于后续对盒工艺的实现。 
栅电极4、有源层7和公共电极线6的层次结构，以及数据线3、源电极8和漏电极9的层次结构均可以包括下阻挡层15a、基础导电层15b和上阻挡层15c，上阻挡层15c和下阻挡层15a可以由钼、钼铌合金、钼钛合金、钛或氮化钛等制成，基础导电层15b可以由铜或铜合金制成。 
第一覆盖层13可以与公共电极5均采用ITO在同一刻蚀工艺中成形，第二覆盖层14可以与像素电极12均采用ITO，在同一刻蚀工艺中成形，该技术方案利用了FFS型阵列基板原有制备公共电极5和像素电极12图案的步骤，既形成了第一覆盖层13和第二覆盖层14，解决了铜、铝等材料的电路图案向栅极绝缘层10和保护膜层11中扩散的问题，又无须单独增加刻蚀形成覆盖层图案的步骤，不增加工艺繁杂性，易于在现有生产工艺中推广。 
本实施例中，通过为栅扫描线2、栅电极4和公共电极线6的基础导电层15b设置下阻挡层15a，可以增加基础导电层15b与衬底基板1之间的黏附性，避免电路图案脱落。设置上阻挡层15c，可以避免基础导电层15b上表面与第一覆盖层13之间发生反应，特别是采用铝来制备基础导电层15b时，本实施例的结构尤为适用。 
通过为数据线3、源电极8和漏电极9设置下阻挡层15a，可以避免数据线3、源电极8和漏电极9向下层的有源层7扩散，且能够增加与有源层7之间的黏附性，避免电路图案脱落。但是由于采用的工艺不同，有时候数据线3会和栅极绝缘层10直接接触，而源电极8、漏电极9和有源层7直接接触，在数据线3和源电极8、漏电极9下方设置下阻挡层15a的话，可以防止活泼金属向栅极绝缘层10和有源层7扩散。设置上阻挡层15c，可以避免基础导电层15b上表面与第二覆盖层14之间发生反应，特别是采用铝来制备 基础导电层15b时，本实施例的结构尤为适用。 
实施例二 
本发明实施例二提供的阵列基板的俯视结构可参见附图1所示，图3为本发明实施例二提供的阵列基板的剖切截面侧视图，与实施例一的区别在于，本实施例中电路图案为仅包括下阻挡层15a和基础导电层15b的情况。本实施例相比于实施例一，可以进一步节省材料，且减少沉积上阻挡层薄膜的工艺。 
具体应用中，同层形成的电路图案，例如栅扫描线、栅电极和公共电极线，或者数据线、源电极和漏电极，其具体层次结构可以按照需要进行设计。例如，栅扫描线、栅电极和公共电极线直接形成在衬底基板上，可以不用设计下阻挡层来防止基础导电层材料向下方绝缘层扩散，覆盖层覆盖在电路图案的侧面，其能够通过侧面延伸的部分与衬底基板相连，增强基础导电层与衬底基板的粘着力。数据线、源电极和漏电极根据所用材料的不同，可以选择性的设置下阻挡层和上阻挡层。 
本发明实施例还提供了一种阵列基板的制造方法，包括在衬底基板上沉积电路图案薄膜，并对电路图案薄膜进行构图工艺形成电路图案的步骤，且还包括在形成电路图案的衬底基板上沉积覆盖层薄膜，并对覆盖层薄膜进行构图工艺形成包括覆盖层的图案，覆盖层覆盖电路图案的上表面和侧面。 
本发明所提供的阵列基板的制造方法可用于制备本发明的阵列基板，相比于传统的阵列基板制造方法，增加了沉积覆盖层薄膜，并刻蚀形成覆盖层图案的步骤。本发明的制造方法，特点是以两次构图工艺形成包括覆盖层的电路图案，第一次构图工艺形成电路图案，第二次构图工艺形成覆盖电路图案上表面和侧面的覆盖层图案。第二次构图工艺所使用的掩膜板，可以比第一次构图工艺所用掩膜板的图案更宽一些，以使电路图案能够落入覆盖层图案的范围内，从而覆盖电路图案的上表面和侧面，防止铜、铝等金属材料向绝缘层之中的扩散。 
上述第一次构图工艺之前沉积电路图案薄膜的步骤具体可以包括以下几 种形式： 
在衬底基板上连续沉积下阻挡层薄膜、基础导电层薄膜和上阻挡层薄膜作为电路图案薄膜，则刻蚀形成的电路图案包括重叠的下阻挡层、基础导电层和上阻挡层。 
或 
在衬底基板上连续沉积基础导电层薄膜和上阻挡层薄膜作为电路图案薄膜，则刻蚀形成的电路图案包括重叠的基础导电层和上阻挡层。 
或 
在衬底基板上连续沉积下阻挡层薄膜和基础导电层薄膜作为电路图案薄膜，则刻蚀形成的电路图案包括重叠的下阻挡层和基础导电层。 
或 
在衬底基板上沉积基础导电层薄膜作为电路图案薄膜，则刻蚀形成的电路图案仅包括基础导电层。 
根据阵列基板的具体结构设计不同，本发明所提供的阵列基板的制造方法可以有多种形式，从节省工艺和材料的角度出发，优选的是利用阵列基板上原有电路图案的材料和工序实现覆盖层。其中，基础导电层的材料优选为铜、铝、铜合金或铝合金，覆盖层的材料优选为铟锌氧化物、铟锡氧化物、钼、钼铌合金、钼钛合金、钛或氮化钛，下阻挡层和/或上阻挡层的材料优选为钼、钼铌合金、钼钛合金、钛或氮化钛。 
下面以FFS型TFT-LCD的优选实施方式进行说明。 
实施例三 
图4为本发明实施例三提供的阵列基板的制造方法的流程图，该方法包括如下步骤： 
步骤110、在衬底基板1上采用磁控溅射方法沉积栅金属薄膜，栅金属薄膜中用于制备基础导电层15b的材料可以为铜或铝，或其合金等； 
步骤120、对栅金属薄膜进行构图工艺形成栅扫描线2、栅电极4和公共电极线6的图案作为电路图案，如图5和图6所示，公共电极线6为可选的 图案； 
步骤130、在形成上述图案的衬底基板1上沉积公共电极薄膜作为覆盖层薄膜； 
步骤140、对公共电极薄膜进行构图工艺，形成覆盖层和公共电极5的图案，覆盖层覆盖栅扫描线2、栅电极4和公共电极线6的上表面和侧面，如图7和图8所示。 
上述步骤110～140是形成栅扫描线2、栅电极4和公共电极线6及其上覆盖层的过程，该覆盖层可称为第一覆盖层13，利用了形成公共电极5的材料和构图工艺来形成第一覆盖层13，没有增加工序的繁杂性。 
继续进行后续电路图案的制备： 
步骤210、在形成栅扫描线2、栅电极4和公共电极线6的衬底基板1上形成栅极绝缘层10，公共电极线6为可选形成的图案； 
步骤220、在栅极绝缘层10上连续沉积有源层薄膜和数据线金属薄膜； 
步骤230、对数据线金属薄膜和有源层薄膜进行构图工艺，形成包括有源层7、数据线3、源电极8和漏电极9的图案，如图9和图10所示； 
步骤240、在形成上述图案的衬底基板1上沉积像素电极薄膜作为覆盖层薄膜； 
步骤250、对像素电极薄膜进行构图工艺，形成包括覆盖层和像素电极12的图案，覆盖层覆盖数据线3、源电极8和漏电极9的上表面和侧面，该覆盖层对应于TFT沟道部分被刻蚀掉。可参见图1和图2所示。 
上述步骤210～250是形成有源层7、数据线3、源电极8和漏电极9及其上覆盖层的过程，该覆盖层可称为第二覆盖层14，利用了形成像素电极12的材料和构图工艺来形成第二覆盖层14，没有增加工序的繁杂性。 
本实施例的步骤110～140以及步骤210～250可以独立实施，优选的是在同一阵列基板的制备过程中实施。并且，在沉积电路图案薄膜时沉积不同的层次结构就可以形成具备下阻挡层15a和/或上阻挡层15c，以及基础导电层15b的电路图案。 
为了对源电极8和漏电极9之间的有源层7进行保护，还可以在形成覆盖层和像素电极12的衬底基板1上形成保护膜层11。该保护膜层11可以不必进行过孔刻蚀的构图工艺，且可以实现平坦化的表面，有利于后续对盒工艺的实现。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。 

Claims (12)

1.一种阵列基板，包括衬底基板，所述衬底基板上设置有电路图案，其特征在于，还包括：
覆盖层，覆盖所述电路图案的上表面和侧面；
所述衬底基板上包括围设形成像素单元的栅扫描线和数据线，还包括形成在各像素单元中的TFT开关和像素电极；所述TFT开关包括栅电极、有源层、源电极和漏电极；
所述覆盖层包括覆盖所述栅扫描线和栅电极的第一覆盖层；
所述衬底基板上还形成有公共电极，所述公共电极为覆盖像素单元的块状图案；所述像素电极为具有缝隙的梳状图案；
所述第一覆盖层与所述公共电极以相同材料同时形成。
2.根据权利要求1所述的阵列基板，其特征在于：
所述电路图案至少包括基础导电层，还包括下阻挡层和/或上阻挡层；所述下阻挡层与所述基础导电层为同时形成的叠层结构，且邻接所述基础导电层的下表面；所述上阻挡层与所述基础导电层为同时形成的叠层结构，且邻接所述基础导电层的上表面，覆盖在所述覆盖层之下。
3.根据权利要求2所述的阵列基板，其特征在于：
所述基础导电层的材料为铜、铝、铜合金或铝合金，所述覆盖层的材料为铟锡氧化物、铟锌氧化物、钼、钼铌合金、钼钛合金、钛或氮化钛，所述下阻挡层和/或上阻挡层的材料为钼、钼铌合金、钼钛合金、钛或氮化钛。
4.根据权利要求1或2或3所述的阵列基板，其特征在于：
所述覆盖层还包括覆盖所述数据线、源电极和漏电极的第二覆盖层。
5.根据权利要求4所述的阵列基板，其特征在于：
所述有源层形成在所述栅电极之上；
所述源电极和所述漏电极的端部相对设置，形成在所述有源层之上；
所述第二覆盖层覆盖在所述源电极和漏电极的上表面和侧面。
6.根据权利要求4所述的阵列基板，其特征在于：
所述衬底基板上还形成有公共电极线，被覆盖在所述第一覆盖层之下。
7.根据权利要求4所述的阵列基板，其特征在于：
所述第二覆盖层与所述像素电极以相同材料同时形成。
8.一种阵列基板的制造方法，包括在衬底基板上沉积电路图案薄膜，并对所述电路图案薄膜进行构图工艺形成电路图案的步骤，其特征在于，还包括：
在形成所述电路图案的衬底基板上沉积覆盖层薄膜，并对所述覆盖层薄膜进行构图工艺形成包括覆盖层的图案，所述覆盖层覆盖所述电路图案的上表面和侧面；其中，上述步骤具体包括：
在衬底基板上沉积栅金属薄膜；
对所述栅金属薄膜进行构图工艺形成包括栅扫描线和栅电极的图案作为所述电路图案；
在形成上述图案的衬底基板上沉积公共电极薄膜；
对所述公共电极薄膜进行构图工艺，形成包括所述覆盖层和公共电极的图案，所述覆盖层覆盖所述栅扫描线和栅电极的上表面和侧面。
9.根据权利要求8所述的阵列基板的制造方法，其特征在于，在衬底基板上沉积电路图案薄膜包括：
在衬底基板上连续沉积下阻挡层薄膜、基础导电层薄膜和上阻挡层薄膜作为所述电路图案薄膜；或
在衬底基板上连续沉积基础导电层薄膜和上阻挡层薄膜作为所述电路图案薄膜；或
在衬底基板上连续沉积下阻挡层薄膜和基础导电层薄膜作为所述电路图案薄膜；或
在衬底基板上沉积基础导电层薄膜作为所述电路图案薄膜。
10.根据权利要求9所述的阵列基板的制造方法，其特征在于：
所述基础导电层的材料为铜、铝、铜合金或铝合金，所述覆盖层的材料为铟锌氧化物、铟锡氧化物、钼、钼铌合金、钼钛合金、钛或氮化钛，所述下阻挡层和/或上阻挡层的材料为钼、钼铌合金、钼钛合金、钛或氮化钛。
11.根据权利要求8或9或10所述的阵列基板的制造方法，其特征在于，还包括：
在形成栅扫描线和栅电极的衬底基板上形成栅极绝缘层；
在所述栅极绝缘层上连续沉积有源层薄膜和数据线金属薄膜；
对所述数据线金属薄膜和有源层薄膜进行构图工艺，形成包括有源层、数据线、源电极和漏电极的图案；
在形成上述图案的衬底基板上沉积像素电极薄膜；
对所述像素电极薄膜进行构图工艺，形成包括所述覆盖层和像素电极的图案，所述覆盖层覆盖所述数据线、源电极和漏电极的上表面和侧面。
12.根据权利要求11所述的阵列基板的制造方法，其特征在于，在形成所述覆盖层和像素电极之后，还包括：
在形成所述覆盖层和像素电极的衬底基板上形成保护膜层。
CN200910093194A 2009-09-25 2009-09-25 阵列基板及其制造方法 Active CN102033343B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200910093194A CN102033343B (zh) 2009-09-25 2009-09-25 阵列基板及其制造方法
US12/887,698 US8487347B2 (en) 2009-09-25 2010-09-22 Array substrate and manufacturing method thereof
JP2010213510A JP5827795B2 (ja) 2009-09-25 2010-09-24 アレイ基板及びその製造方法
KR1020100092933A KR101270484B1 (ko) 2009-09-25 2010-09-24 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910093194A CN102033343B (zh) 2009-09-25 2009-09-25 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102033343A CN102033343A (zh) 2011-04-27
CN102033343B true CN102033343B (zh) 2012-09-19

Family

ID=43779300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910093194A Active CN102033343B (zh) 2009-09-25 2009-09-25 阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8487347B2 (zh)
JP (1) JP5827795B2 (zh)
KR (1) KR101270484B1 (zh)
CN (1) CN102033343B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP5909198B2 (ja) 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
KR102162888B1 (ko) * 2013-06-27 2020-10-08 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
TWI502263B (zh) * 2013-07-25 2015-10-01 Au Optronics Corp 畫素結構、顯示面板及其製作方法
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN104681626A (zh) * 2015-03-03 2015-06-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
CN104795402B (zh) * 2015-04-09 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
US10192909B2 (en) 2017-04-17 2019-01-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate structure and manufacturing method of array substrate
CN106932986B (zh) * 2017-04-17 2019-04-02 深圳市华星光电半导体显示技术有限公司 阵列基板结构及阵列基板的制备方法
CN110854069A (zh) * 2019-10-31 2020-02-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法及阵列基板
US11411026B2 (en) * 2019-10-31 2022-08-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing array substrate and array substrate
CN113589605B (zh) * 2021-07-29 2024-01-16 武汉京东方光电科技有限公司 一种阵列基板及其制备方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790750A (zh) * 2004-12-08 2006-06-21 三星电子株式会社 薄膜晶体管、其制造方法、显示设备及其制造方法
CN101140398A (zh) * 2006-09-07 2008-03-12 株式会社未来视野 液晶显示板的制造方法及液晶显示板
CN101349847A (zh) * 2007-07-18 2009-01-21 三星电子株式会社 显示基板和所述显示基板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002805A (ko) 1998-06-23 2000-01-15 김영환 박막 트랜지스터의 제조방법
JP4382181B2 (ja) * 1998-11-25 2009-12-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板の製造方法
US6159779A (en) * 1999-02-03 2000-12-12 Industrial Technology Research Institute Multi-layer gate for TFT and method of fabrication
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
KR100672623B1 (ko) 2000-08-30 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2006189484A (ja) * 2004-12-28 2006-07-20 Toshiba Matsushita Display Technology Co Ltd 配線構造及び部品実装構造
KR101137861B1 (ko) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR101274684B1 (ko) 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790750A (zh) * 2004-12-08 2006-06-21 三星电子株式会社 薄膜晶体管、其制造方法、显示设备及其制造方法
CN101140398A (zh) * 2006-09-07 2008-03-12 株式会社未来视野 液晶显示板的制造方法及液晶显示板
CN101349847A (zh) * 2007-07-18 2009-01-21 三星电子株式会社 显示基板和所述显示基板的制造方法

Also Published As

Publication number Publication date
CN102033343A (zh) 2011-04-27
JP2011070200A (ja) 2011-04-07
KR20110033808A (ko) 2011-03-31
US20110073867A1 (en) 2011-03-31
JP5827795B2 (ja) 2015-12-02
US8487347B2 (en) 2013-07-16
KR101270484B1 (ko) 2013-06-03

Similar Documents

Publication Publication Date Title
CN102033343B (zh) 阵列基板及其制造方法
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN100420025C (zh) 薄膜晶体管阵列面板及其制造方法
US9646997B2 (en) Array substrate, method for manufacturing the same and display device
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2001356372A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
US9786506B2 (en) Array substrate, manufacturing method therefor and display device
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
KR20110114906A (ko) 표시기판 및 그 제조방법
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
US20150187825A1 (en) Method of Manufacturing Array Substrate of LCD
CN113013181B (zh) 一种显示基板及其制备方法、显示装置
CN106856199A (zh) 显示面板及其制造方法
KR101066484B1 (ko) 액정표시소자의 제조방법
JP2000180890A (ja) Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
CN117631389A (zh) 显示面板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150623

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150623

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150623

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.