CN114200724A

CN114200724A - 像素结构

Info

Publication number: CN114200724A
Application number: CN202011024297.7A
Authority: CN
Inventors: 吴哲耀; 周凯茹; 江宜达
Original assignee: Giantplus Technology Co Ltd
Current assignee: Giantplus Technology Co Ltd
Priority date: 2020-09-02
Filing date: 2020-09-25
Publication date: 2022-03-18
Anticipated expiration: 2040-09-25
Also published as: TWI728909B; CN114200724B; TW202211188A

Abstract

本申请涉及一种像素结构，其包含基板、栅极线、数据线、遮蔽层、第一像素以及第二像素。栅极线沿着第一方向设置于基板上。数据线沿着第二方向设置于栅极线上，第二方向正交于第一方向，且数据线与栅极线相距第一距离。遮蔽层沿着第二方向设置于栅极线上，且遮蔽层与栅极线相距第二距离，第二距离大于第一距离。第一像素以及第二像素沿着第二方向彼此间隔地设置于遮蔽层上，且第一像素与第二像素之间暴露遮蔽层的一部份。本申请的像素结构具有较小的数据线宽度，以降低无效的杂乱电容，实现低耗电的功效。

Description

像素结构

技术领域

本申请有关于一种显示面板的技术领域，特别是一种像素结构。

背景技术

随着科技的进步，电子产品被广泛应用于生活之中，导致人们对于电子产品的依赖度上升。为了能够随时随地使用电子产品，这些电子产品逐渐朝向轻、薄、短、小的趋势发展，以便于使用者随身携带。

对于轻薄的可携式电子产品而言，提供消息显示功能的显示器除了要能够有良好的室内外显示功能以外，也需要尽可能地减少耗电量以延长使用时间。因此，半穿反显示技术便成为重要的发展方向。相较于传统的显示技术，半穿反显示技术同时利用来自背光模块的穿透光，以及来自环境光源的反射光，使显示器在低光源的情况下使用背光模块的穿透光，而在强烈环境光下则通过环境光反射显示信息，达到节省面板耗电的目的。

目前在半穿反显示装置的像素结构中，由于像素和像素交界处的电性不稳定，因此会将数据线放置在相邻的两个像素之间的间隙，除了能够减少液晶扰动，还能够避免光线由间隙露出。进一步地，为了能够确实的遮蔽间隙，数据线通常会跟两个像素部分重叠。如此一来，数据线被配置以具有一定的宽度，使得数据线与下方的栅极线之间重叠的面积增大，两者之间产生的无效电容也会随之上升，使得像素结构的耗电量上升，并不适合低耗电量(lower power)的产品。

发明内容

本申请实施例提供一种像素结构，解决目前的像素结构使用数据线遮光，却因此产生无效电容而增加耗电的问题。

为了解决上述技术问题，本申请是这样实现的：

提供一种像素结构，其包含基板、栅极线、数据线、遮蔽层、第一像素以及第二像素。栅极线沿着第一方向设置于基板上。数据线沿着第二方向设置于栅极线上，第二方向正交于第一方向，且数据线与栅极线相距第一距离。遮蔽层沿着第二方向设置于栅极线上，且遮蔽层与栅极线相距第二距离，第二距离大于第一距离。第一像素以及第二像素沿着第二方向彼此间隔地设置于遮蔽层上，且第一像素与第二像素之间暴露遮蔽层的一部份。

在本申请实施例中，像素结构中的遮蔽层部分重叠于第一像素以及第二像素，且遮蔽层的一部份从第一像素以及第二像素之间暴露，如此一来，光线就不会从两个像素之间泄漏。更进一步地，由于遮蔽层与栅极线之间的距离大于数据线与栅极线之间的距离，使得无效电容较低以实现省电的功效。

附图说明

图1是本申请一实施例的像素结构的示意图；

图2是本申请一实施例的像素结构的截面图；

图3是本申请一实施例的像素结构的控制信号图；以及

图4是本申请另一实施例的像素结构的示意图。

其中，附图标记：

1 像素结构

2 像素结构

10 基板

11 栅极线

12 数据线

13 遮蔽层

14 第一像素

141 第一子像素

142 第二子像素

143 第三子像素

15 第二像素

16 第一绝缘层

17 第二绝缘层

18 第三绝缘层

A1 第一重叠区域

A2 第二重叠区域

d1 第一距离

d 第二距离

d3 第三距离

d4 第四距离

DR1 第一方向

DR2 第二方向

DR3 第三方向

W1 宽度

W2 宽度

具体实施方式

为利了解本发明的技术特征、内容与优点及其所能达成的功效，兹将本发明配合附图，并以实施例的表达形式详细说明如下，而其中所使用的说明书附图，其主旨仅为示意及辅助说明书之用，未必为本发明实施后的真实比例与精确配置，故不应就所附的说明书附图的比例与配置关系解读、局限本发明于实际实施上的权利范围，合先叙明。

在附图中，为了清楚起见，放大元件的厚度或宽度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当元件被称为在另一元件“上”或“连接到”或“设置于”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反地，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的“连接”或“设置”，其可以指物理及/或电性的连接或设置。此外，若使用术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者其顺序关系。

除非另有定义，本文所使用的所有术语(包括技术和科学术语)具有与本领域技术人员通常理解的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地如此定义。

请参阅图1至图2，其是本申请一实施例的像素结构的示意图以及截面图。如图所示，像素结构1包含基板10、栅极线11、数据线12、遮蔽层13、第一像素14以及第二像素15。栅极线11沿着第一方向DR1设置于基板10上。数据线12沿着第二方向DR2设置于栅极线11上，第二方向DR2正交于第一方向DR1，且数据线12与栅极线11相距第一距离d1。遮蔽层13沿着第二方向DR2设置于栅极线11上，且遮蔽层13与栅极线11相距第二距离d2，第二距离d2大于第一距离d1，亦即，遮蔽层13相较于数据线12更远离栅极线11。第一像素14以及第二像素15沿着第二方向DR2彼此间隔地设置于遮蔽层13上，且第一像素14与第二像素15之间暴露遮蔽层13的一部份，换句话说，第一像素14与第二像素15之间的空隙会被遮蔽层13遮蔽，使得来自背光模块或其他类似光源的光线不会由第一像素14与第二像素15之间的空隙泄漏出去，影响显示品质。下文中将更详细解释上述提到的各个元件。

在一些实施例中，基板10可以设置于背光模块上，背光模块用于提供像素结构光源。背光模块的发光源可以是冷阴极萤光灯管(Cold Cathode Fluorescent Lamp，CCFL)或发光二极管(Light Emitting Diode，LED)。背光模块发射的光线朝向基板10前进，并在经过第一像素14以及/或第二像素15后离开像素结构1。因此，为使光线能够穿透过整个像素结构1，基板10的至少一部份透光，或者基板10整体都透光。在一些实施例中，基板10可以是玻璃基板或是塑胶基板，但不以此为限。

在一些实施例中，栅极线11设置于基板10上。栅极线11可以包含纯金属、金属合金、金属氮化物、金属氧化物、金属氮氧化物以及/或其组合。

在一些实施例中，数据线12设置于栅极线11上。数据线12可以包含纯金属、金属合金、金属氮化物、金属氧化物、金属氮氧化物以及/或其组合。除此之外，数据线12与栅极线11相隔第一距离d1，且数据线12与栅极线11部分重叠以形成第一重叠区域A1。在正投影的第一重叠区域A1中，数据线12与栅极线11被空间或介电质隔离形成电容并储存电荷。然而，此电容对于显示功能并没有功效，亦即产生的电容是无效电容，且会进一步增加产品的耗电量。具体地，电容公式为C＝εx A/d，其中ε为介电常数，A为重叠面积，d为距离。从电容公式可以得知，电容大小与两个薄板导体(即为数据线12与栅极线11)之间的重叠面积成正比，且电容与两个薄板导体(即为数据线12与栅极线11)之间的距离成反比。也就是说，当数据线12与栅极线11之间第一重叠区域A1面积越小，则产生的电容就越小。另一方面，当数据线12与栅极线11之间距离越远，则产生的电容就越小。

在一些实施例中，数据线12在第一方向DR1上的宽度W1可以在1μm至20μm之间。随着数据线12的宽度W1越小，数据线12与栅极线11形成的第一重叠面积A1越小，所产生的电容就越小，则像素结构1越省电。在一些实施例中，数据线12与栅极线11之间的第一距离d1可以在0.1μm至1μm之间。随着数据线12与栅极线11之间的第一距离d1越远，所产生的电容就越小，则像素结构1越省电。

在一实施例中，遮蔽层13设置于栅极线11上，且遮蔽层13不透光。遮蔽层13可以包含纯金属、金属合金、金属氮化物、金属氧化物、金属氮氧化物以及/或其组合。除此之外，遮蔽层13与栅极线11相隔第二距离d2，且遮蔽层13与栅极线11部分重叠以形成第二重叠区域A2。具体地，第二距离d2大于第一距离d1，且第二重叠区域A2大于第一重叠区域A1。类似于数据线12与栅极线11，遮蔽层13与栅极线11也会形成电容并储存电荷。同样地，此电容对于显示功能并没有功效，亦即产生的电容是无效电容，且会进一步消耗产品的电量。然而，相较于现有的像素结构是通过大面积的数据线同时传递数据消息并遮蔽光线，在本申请中是通过小面积的数据线12传递数据消息，并通过比数据线12更远离栅极线11的遮蔽层13遮蔽光线。如此一来，本申请的数据线12与栅极线11产生的电容以及遮蔽层13与栅极线11产生的电容，其总电容会小于传统大面积的数据线与栅极线所产生的无效电容。也就是说，本申请通过数据线12与遮蔽层13的组合，在维持像素结构1的显示功能的情况下，能够实现降低能耗的功效。

在一些实施例中，遮蔽层13在第一方向DR1上的宽度W2可以在5μm至20μm之间。随着遮蔽层13的宽度W2越小，遮蔽层13与栅极线11所形成的第二重叠区域A2越小，所产生的电容就越小，则像素结构1越省电。然而，应当注意的是，遮蔽层13的宽度W2具有一个下限值，否则遮蔽层13无法实现遮蔽光线的功能。换句话说，遮蔽层13的宽度W2会根据设置于上方的第一像素14以及第二像素15的形状、尺寸以及相对距离而定。举例来说，当第一像素14以及第二像素15距离较近时，则遮蔽层13的宽度W2可以较小(例如，5μm)。当第一像素14以及第二像素15彼此间隔较远时，则遮蔽层13的宽度W2可以较大(例如，20μm)。在一些实施例中，遮蔽层13与栅极线11之间的第二距离d2可以在0.1μm至2μm之间。随着遮蔽层13与栅极线11之间的第二距离d2越远，所产生的电容就越小，则像素结构1越省电。

除此之外，遮蔽层13与数据线12在第一方向DR1上相距第三距离d3，以避免遮蔽层13与数据线12之间形成电容。在一些实施例中，第三距离d3可以是0.5μm至5μm。第三距离d3可以根据实际情况配置。举例来说，当遮蔽层13与数据线12在第一方向DR1上距离较近的时候，为了避免产生信号干扰或者是形成不必要的无效电容，因此，第三距离d3可以是5μm。或者，当遮蔽层13与数据线12在第一方向DR1上距离较远的时候，由于信号不易互相干扰并且不会形成电容，因此，第三距离d3可以是0.5μm。

在一些实施例中，第一像素14与第二像素15设置于遮蔽层13上，且第一像素14靠近第二像素15的一侧部分重叠于遮蔽层13，第二像素15靠近第一像素14的一侧部分重叠于遮蔽层13。第一像素14与第二像素15分别电性连接数据线12，以接收来自于数据线12的影像消息。

在一些实施例中，第一像素14与第二像素15之间具有第四距离d4。第四距离d4可以是2.5μm至10μm，其根据实际使用情况或是工艺的精细度决定。换句话说，当第四距离d4越大时，位于第一像素14与第二像素15之间的遮蔽层13的宽度W2也要较大，以避免光线从第一像素14与第二像素15之间的间隙露出。反之，当第四距离d4越小时，位于第一像素14与第二像素15之间的遮蔽层13的宽度W2可以较小，在维持遮光性的同时也能够减少遮蔽层13与栅极线11所产生的电容。

在一些实施例中，像素结构1还可以包含薄膜晶体管。薄膜晶体管设置于基板上，并用于控制第一像素14以及第二像素15。薄膜晶体管可以包含栅极、漏极、源极、通道层以及绝缘层。栅极可以与栅极线11电性连接。栅极可以由同一层图案化导电层所形成，例如：金属层或合金层。具体地，栅极可以包含铝(aluminum)、铂(platinum)、银(silver)、钛(titanium)、钼(molybdenum)、锌(zinc)、锡(tin)及/或其组合，但不以此为限。漏极与源极可以由同一层图案化导电层所形成，且其可以包含与上述栅极相同或不同的材料。通道层可以由同一层图案化半导体所形成，且其可为单层或多层结构。通道层可以包含硅(例如：非晶硅、多晶硅、单晶硅)、氧化物半导体(例如：氧化铟(InO)、氧化镓(GaO)、氧化锌(ZnO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡(ITO)或氧化铟镓锌(IGZO))、有机半导体、或是其它半导体材料。绝缘层可以是单层或多层结构，且绝缘层可以包含无机材料(例如：氮化硅、氧化硅、氮氧化硅)、有机材料(例如：聚酰亚胺(Polyimide，PI)、聚酯、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚乙烯苯酚(poly(4-vinylphenol)，PVP)、聚乙烯醇(polyvinyl alcohol，PVA)、聚四氟乙烯(polytetrafluoroethene，PTFE))，但不以此为限。

在一些实施例中，像素结构1还可以进一步包含：第一绝缘层16、第二绝缘层17以及第三绝缘层18。第一绝缘层16设置于基板10上，且第一绝缘层16可以包含氮化硅(SiN_x)或本领域技术人员所认知的材料。更具体地，第一绝缘层16的厚度可以是0.15μm至1μm。

第二绝缘17设置于第一绝缘层16上，且第二绝缘层17可以包含氮化硅(SiN_x)或其他本领域技术人员所认知的材料。更具体地，第二绝缘层17的厚度可以是0.15μm至1μm。

第三绝缘层18设置于第二绝缘层17上，且第三绝缘层18可以包含有机材料、氮化硅(SiN_x)或其他本领域技术人员所认知的材料。当第三绝缘层18包含有机材料时，第三绝缘层18的厚度可以是1μm至5μm。当当第三绝缘层18包含氮化硅(SiN_x)时，第三绝缘层18的厚度可以是0.15μm至1μm。

请参阅图3，其是本申请一实施例的像素结构的控制信号图。如图所示，数据线12主要是传送各种影像信号进入第一像素14以及/或第二像素15。由于信号本身会不断变换，因此容易产生无效耗电。承上所述，在通过数据线12搭配遮蔽层13进行信号传输并且维持遮光效果后，便能减少数据线12与栅极线11产生的电容。在一些实施例中，遮蔽层13可以使用较单纯的信号，例如AC信号或是DC信号减少电压转态所造成的能量损失。

请参阅图4，其是本申请另一实施例的像素结构的示意图。在本实施例中，相同的元件符号表示图1和图4中相同的元件。因此，将省略对相同元件的详细描述。如图所示，像素结构2中的第一像素14进一步包含第一子像素141、第二子像素142以及第三子像素143。类似地，第二像素15也可以进一步包含：第四子像素、第五子像素以及第六子像素。换句话说，本申请的遮蔽层13并不限于单一大像素的像素结构，当像素进一步包含多个子像素时，遮蔽层13同样可以遮蔽在第一方向DR1上相邻的两个子像素，并实现遮光且低耗能的功效。应当注意的是，每个像素中的多个子像素的数量并不限于三个，在某些实施例中，多个子像素的数量可以是两个、四个或是五个，根据实际使用情况而定。

综上所述，在本申请实施例中，像素结构中的遮蔽层部分重叠于第一像素以及第二像素，且遮蔽层的一部份从第一像素以及第二像素之间暴露，如此一来，光线就不会从两个像素之间泄漏。更进一步地，由于遮蔽层与栅极线之间的距离大于数据线与栅极线之间的距离，使得无效电容较低以实现省电的功效。

但以上所公开的内容仅为本申请的实施例而已，并非用来限定本申请实施的范围，而只要依本申请的权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本申请的权利要求内。

Claims

1.一种像素结构，其特征在于，该像素结构包含：

一基板；

一栅极线，沿着一第一方向设置于该基板上；

一数据线，沿着一第二方向设置于该栅极线上，该第二方向正交于该第一方向，且该数据线与该栅极线相距一第一距离；

一遮蔽层，沿着该第二方向设置于该栅极线上，且该遮蔽层与该栅极线相距一第二距离，该第二距离大于该第一距离；以及

一第一像素以及一第二像素，沿着该第二方向彼此间隔地设置于该遮蔽层上，且该第一像素与该第二像素之间暴露该遮蔽层的一部份。

2.如权利要求1所述的像素结构，其特征在于，该数据线与该栅极线具有一第一重叠区域，该遮蔽层与该栅极线具有一第二重叠区域，该第一重叠区域小于该第二重叠区域。

3.如权利要求1所述的像素结构，其特征在于，该第一距离为0.1μm至1μm。

4.如权利要求1所述的像素结构，其特征在于，该第二距离为0.1μm至2μm。

5.如权利要求1所述的像素结构，其特征在于，该数据线与该遮蔽层在该第一方向上相距一第三距离，该第三距离为0.5μm至5μm。

6.如权利要求1所述的像素结构，其特征在于，该遮蔽层在该第一方向上的宽度为5μm至20μm。

7.如权利要求1所述的像素结构，其特征在于，该第一像素包含多个第一子像素，该第二像素包含多个第二子像素。

8.如权利要求1所述的像素结构，其特征在于，该遮蔽层为金属。

9.如权利要求1所述的像素结构，其特征在于，该遮蔽层不透光。