CN105185295A - 像素阵列 - Google Patents

Abstract

本发明提供一种像素阵列，包括第一图案化金属层、第一绝缘层、第二图案化金属层、第二绝缘层及第三图案化金属层。第一图案化金属层包括第一扫描线、第一栅极及第二栅极。第一栅极电连接于第一扫描线。第一绝缘层配置于第一图案化金属层上。第二图案化金属层配置于第一绝缘层上。第二绝缘层配置于第二图案化金属层上。第一绝缘层及第二绝缘层共同具有贯穿第一绝缘层及第二绝缘层以暴露出第二栅极的接触窗。第三图案化金属层配置于第二绝缘层上，且包括通过接触窗与第二栅极电连接的第二扫描线，其中第二扫描线与第一扫描线于垂直投影方向上重叠。本发明通过分属于不同金属膜层的第一扫描线与第二扫描线，能够使像素阵列具有高开口率。

Description

像素阵列

技术领域

本发明是有关于一种像素阵列，且特别是有关于一种具有高开口率的像素阵列。

背景技术

近年来，显示装置除了追求高对比、广视角、高色彩饱和度之外，还朝向高分辨率发展。特别是，在移动显示装置方面，消费者使用移动显示装置浏览网页或观看影音多媒体的习惯逐渐形成，而移动显示装置的分辨率对观赏的品质扮演重要的角色。

一般而言，移动显示装置的面积不大。为了使移动显示装置达到高分辨率，设计者需在有限的面积内置入多个像素结构。然而，像素结构中有许多透光度低的膜层(例如数据线、扫描线等所属的膜层)，当移动显示装置中像素结构的数目增加时，移动显示装置的开口率也急剧下降。如此一来，移动显示装置便需消耗更多的功率在提升显示亮度上，而不利于移动显示装置可使用的时间。因此，如何适当地设计像素结构中各膜层的图案以达到增加开口率目的，实为研发者所欲达成的目标之一。

发明内容

本发明提供一种像素阵列，其具有高开口率。

本发明的一像素阵列包括基板、第一图案化金属层、第一绝缘层、图案化半导体层、第二图案化金属层、透明导电层、第二绝缘层以及第三图案化金属层。第一图案化金属层配置于基板上，且包括第一扫描线、第一栅极以及一第二栅极，其中第一栅极电连接于第一扫描线。第一绝缘层配置于第一图案化金属层与该基板上。图案化半导体层配置于第一绝缘层上，其中图案化半导体层包括在垂直投影方向上与第一栅极重叠的第一半导体图案层以及与第二栅极重叠的第二半导体图案层。第二图案化金属层配置于图案化半导体层及第一绝缘层上，且包括数据线、第一源极、第一漏极、第二源极以及第二漏极。透明导电层配置于第一绝缘层上，且包括与第一漏极电连接的第一透明导电层以及与第二漏极电连接的第二透明导电层。第二绝缘层配置于第二图案化金属层及第一绝缘层上，其中第一绝缘层及第二绝缘层共同具有贯穿第一绝缘层及第二绝缘层以暴露出第二栅极的接触窗。第三图案化金属层配置于第二绝缘层上，且包括第二扫描线，其中第二扫描线通过该接触窗与第二栅极电连接，且第二扫描线与第一扫描线于垂直投影方向上重叠。

本发明的另一像素阵列包括基板、第一图案化金属层、第一绝缘层、图案化半导体层、第二图案化金属层、第二绝缘层、钝化层、透明导电层以及第三图案化金属层。第一图案化金属层配置于基板上，且包括扫描线、第一栅极以及第二栅极，其中第一栅极及第二栅极皆电连接于扫描线。第一绝缘层配置于第一图案化金属层与基板上。图案化半导体层配置于第一绝缘层上，且包括在垂直投影方向上与第一栅极重叠的第一半导体图案层以及与第二栅极重叠的第二半导体图案层。第二图案化金属层配置于图案化半导体层及第一绝缘层上，且包括第一数据线、第一源极、第一漏极、第二源极以及第二漏极。第二绝缘层配置于第二图案化金属层及第一绝缘层上。钝化层配置于第二绝缘层上，其中第二绝缘层及钝化层共同具有分别贯穿第二绝缘层及钝化层的第一接触窗、第二接触窗及第三接触窗，且第一接触窗、第二接触窗及第三接触窗各别暴露出第二源极、第一漏极与第二漏极。透明导电层配置于钝化层上，且包括通过第二接触窗及第三接触窗分别与第一漏极及第二漏极电连接的第一透明导电层及第二透明导电层。第三图案化金属层配置于钝化层上，且包括第二数据线，其中第二数据线通过第一接触窗与第二源极电连接，且第二数据线与第一数据线于垂直投影方向上重叠。

基于上述，在本发明的像素阵列中，通过设置了分属于不同金属膜层且于垂直投影方向上相重叠的第一扫描线与第二扫描线，其中第二扫描线还藉由接触窗与第二栅极电连接，或是通过设置了分属于不同金属膜层且于垂直投影方向上相重叠的的第一数据线与第二数据线，其中第二数据线还藉由接触窗与第二源极电连接，使得像素阵列能够具有高开口率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合所附图式作详细说明如下。

附图说明

图1是依照本发明一实施方式的像素阵列的俯视示意图。

图2是沿图1的剖线I-I’的剖面示意图。

图3是依照本发明的另一实施方式的像素阵列的俯视示意图。

图4是沿图3的剖线II-II’的剖面示意图。

符号说明：

10、20：像素阵列

100、200：基板

102、202：第一绝缘层

104、204：图案化半导体层

106、210：透明导电层

108、206：第二绝缘层

208：钝化层

CH1、CH3：第一半导体图案层

CH2、CH4：第二半导体图案层

D1、D3：第一漏极

D2、D4：第二漏极

DL：数据线

DL1：第一数据线

DL2：第二数据线

G1、G3：第一栅极

G2、G4：第二栅极

M1、M4：第一图案化金属层

M2、M5：第二图案化金属层

M3、M6：第三图案化金属层

PE1、PE3：第一透明导电层

PE2、PE4：第二透明导电层

PP、PP2：凸部

S1、S3：第一源极

S2、S4：第二源极

SL：扫描线

SL1：第一扫描线

SL2：第二扫描线

W：接触窗

W1：第一接触窗

W2：第二接触窗

W3：第三接触窗

具体实施方式

图1是依照本发明一实施方式的像素阵列的俯视示意图。图2是沿图1的剖线I-I’的剖面示意图。

请同时参照图1及图2，像素阵列10包括基板100、第一图案化金属层M1、第一绝缘层102、图案化半导体层104、第二图案化金属层M2、透明导电层106、第二绝缘层108以及第三图案化金属层M3。以下，将针对像素阵列10中的各元件进行详细描述。

基板100主要是用以承载上述的其他元件。基板100可以是刚性基板或可挠性基板，其中刚性基板例如是玻璃基板、石英基板或硅基板，可挠性基板例如是塑胶基板或其他聚合物基板。

第一图案化金属层M1配置于基板100上，且第一图案化金属层M1包括第一扫描线SL1、第一栅极G1以及第二栅极G2，其中第一栅极G1电连接于第一扫描线SL1。详细而言，第一栅极G1与第一扫描线SL1彼此互相连接。换言之，在本实施方式中，第一栅极G1为由第一扫描线SL1所延伸出的分支所构成。另一方面，第二栅极G2与第一栅极G1及第一扫描线SL1分离设置且彼此之间未电连接，意即第二栅极G2不是由第一扫描线SL1所延伸出的分支所构成。另外，在本实施方式中，第一图案化金属层M1的材质包括铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)或其合金材料等。

第一绝缘层102配置于第一图案化金属层M1与基板100上。在本实施方式中，第一绝缘层102的材质包括无机绝缘材料，例如氧化硅、氮化硅或氮氧化硅。

图案化半导体层104配置于第一绝缘层102上，其中图案化半导体层104包括在垂直投影方向上与第一栅极G1重叠的第一半导体图案层CH1以及与第二栅极G2重叠的第二半导体图案层CH2。在本实施方式中，图案化半导体层104的材质包括非晶硅、多晶硅、微晶硅或其他适合的半导体材料。

第二图案化金属层M2配置于图案化半导体层104及第一绝缘层102上，且第二图案化金属层M2包括数据线DL、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2。

详细而言，数据线DL的延伸方向相交于第一扫描线SL1的延伸方向。在本实施例方式，数据线DL的延伸方向垂直于第一扫描线SL1的延伸方向，但并非用于限定本发明。另外，第一源极S1与第一漏极D1彼此分离地配置于第一半导体图案层CH1上且第一源极S1连接于数据线DL，以及第二源极S2与第二漏极D2彼此分离地配置于第二半导体图案层CH2上且第二源极S2连接于数据线DL。换言之，在本实施方式中，第一源极S1及第二源极S2分别为由数据线DL所延伸出的分支所构成。另外，在本实施方式中，第二图案化金属层M2的材质包括铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)或其合金材料等。

透明导电层106配置于第一绝缘层102上。详细而言，透明导电层106包括与第一漏极D1电连接的第一透明导电层PE1以及与第二漏极D2电连接的第二透明导电层PE2。更详细而言，第一透明导电层PE1与第二透明导电层PE2分别位于数据线DL的两侧，且也分别位于第一扫描线SL1的两侧。换言之，本实施方式的像素阵列10实质上具有类似于半源极驱动(HSD)的像素架构。另外，在本实施方式中，透明导电层106的材质包括铟锡氧化物(IndiumTinOxide，ITO)、铟锌氧化物(IndiumZincOxide，IZO)、镉锡氧化物、铝锌氧化物、铝锡氧化物或氧化鋡。

第二绝缘层108配置于第二图案化金属层M2及第一绝缘层102上且覆盖第二图案化金属层M2及透明导电层106。详细而言，第一绝缘层102及第二绝缘层108共同具有贯穿第一绝缘层102及第二绝缘层108以暴露出第二栅极G2的接触窗W。另外，在本实施方式中，第二绝缘层108的材质包括氧化硅、氮化硅或氮氧化硅。

第三图案化金属层M3配置于第二绝缘层108上，且第三图案化金属层M3包括第二扫描线SL2。在本实施方式中，第三图案化金属层M3的材质包括铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)或其合金材料等。

详细而言，第二扫描线SL2通过接触窗W与第二栅极G2电连接。更详细而言，第二扫描线SL2还包括一凸部PP，其中凸部PP于垂直投影方向上部分重叠于第二栅极G2，且凸部PP通过接触窗W与第二栅极G2电连接。如此一来，在本实施方式中，当有驱动信号传入第二扫描线SL2时，所述驱动信号会传递至第二栅极G2，以驱动对应第二栅极G2的像素结构。

另外，如图1所示，第二扫描线SL2与第一扫描线SL1于垂直投影方向上重叠。详细而言，在本实施方式中，除了第二扫描线SL2的凸部PP未与第一扫描线SL1重叠之外，第二扫描线SL2与第一扫描线SL1于垂直投影方向上重叠。也就是说，第二扫描线SL2与第一扫描线SL1于垂直投影方向上为部分重叠。如此一来，在本实施方式中，第一透明导电层PE1与第二透明导电层PE2亦分别位于第二扫描线SL2的两侧。

另外，如图1及图2所示，第二扫描线SL2与第一扫描线SL1的部分重叠处于垂直投影方向上会与数据线DL重叠。

值得说明的是，如上所述，在本实施方式中，通过不同金属膜层(即第一图案化金属层M1及第三图案化金属层M3)中的第二扫描线SL2与第一扫描线SL1于垂直投影方向上互相重叠，且第二扫描线SL2藉由接触窗W得以与第二栅极G2互相电连接，使得与具有半源极驱动像素架构的现有像素阵列相比，本实施方式的像素阵列10具有较高的开口率，藉以提升了穿透率。具体而言，在一实施方式中，像素阵列10的开口率为60％～61％，而具有半源极驱动像素架构的现有像素阵列的开口率为55％～56％，意即与现有像素阵列相比，像素阵列10增加了4％～5％的开口率。

另外一提的是，虽然图1及图2的实施方式中，第一透明导电层PE1及第二透明导电层PE2分别地直接与第一漏极D1及第二漏极D2接触，但本发明并不限于此。在其他实施方式中，第一透明导电层PE1及第二透明导电层PE2也可以分别于第二绝缘层108中对应设置接触窗而与第一漏极D1及第二漏极D2电连接。

另外，在图1及图2的实施方式中，像素阵列10通过设置了分属于不同金属膜层且于垂直投影方向上相重叠的第二扫描线SL2与第一扫描线SL1而增加了开口率。然而，本发明并不限于此。在其他实施方式中，在像素阵列中，通过设置分属于不同金属膜层且于垂直投影方向上相重叠的两条数据线，亦可以增加开口率。以下，将参照图3至图4来详细说明。

图3是依照本发明的另一实施方式的像素阵列的俯视示意图。图4是沿图3的剖线II-II’的剖面示意图。

请同时参照图3及图4，像素阵列20包括基板200、第一图案化金属层M4、第一绝缘层202、图案化半导体层204、第二图案化金属层M5、第二绝缘层206、钝化层208、透明导电层210以及第三图案化金属层M6。以下，将针对像素阵列20中的各元件进行详细描述。

基板200主要是用以承载上述的其他元件。基板200可以是刚性基板或可挠性基板，其中刚性基板例如是玻璃基板、石英基板或硅基板，可挠性基板例如是塑胶基板或其他聚合物基板。

第一图案化金属层M4配置于基板200上，且第一图案化金属层M4包括扫描线SL、第一栅极G3以及第二栅极G4，其中第一栅极G3及第二栅极G4皆电连接于扫描线SL。详细而言，第一栅极G3及第二栅极G4与扫描线SL皆彼此相连接。换言之，在本实施方式中，第一栅极G3及第二栅极G4皆为由扫描线SL所延伸出的分支所构成。另外，在本实施方式中，第一图案化金属层M4的材质包括铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)或其合金材料等。

第一绝缘层202配置于第一图案化金属层M4与基板200上。在本实施方式中，第一绝缘层202的材质包括无机绝缘材料，例如氧化硅、氮化硅或氮氧化硅。

图案化半导体层204配置于第一绝缘层202上，其中图案化半导体层204包括在垂直投影方向上，与第一栅极G3重叠的第一半导体图案层CH3以及与第二栅极G4重叠的第二半导体图案层CH4。在本实施方式中，图案化半导体层204的材质包括非晶硅、多晶硅、微晶硅或其他适合的半导体材料。

第二图案化金属层M5配置于图案化半导体层204及第一绝缘层202上，且第二图案化金属层M5包括第一数据线DL1、第一源极S3、第一漏极D3、第二源极S4以及第二漏极D4。

详细而言，第一数据线DL1的延伸方向相交于扫描线SL的延伸方向。在本实施例方式，第一数据线DL1的延伸方向垂直于第一扫描线SL的延伸方向，但并非用于限定本发明。另外，第一源极S3与第一漏极D3彼此分离地配置于第一半导体图案层CH3上且第一源极S3连接于第一数据线DL1。换言之，在本实施方式中，第一源极S3为由第一数据线DL1所延伸出的分支所构成。另一方面，第二源极S4与第二漏极D4同样彼此分离地配置于第二半导体图案层CH4上，然第二源极S4与第一源极S3及第一数据线DL1分离设置且未电连接，意即第一源极S3不是由第一数据线DL1所延伸出的分支所构成。另外，在本实施方式中，第二图案化金属层M5的材质包括铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)或其合金材料等。

第二绝缘层206配置于第二图案化金属层M5及第一绝缘层202上且覆盖第二图案化金属层M5。在本实施方式中，第二绝缘层206的材质包括氧化硅、氮化硅或氮氧化硅。

钝化层208配置于第二绝缘层206上。详细而言，钝化层208及第二绝缘层206共同具有分别贯穿第二绝缘层206及钝化层208的第一接触窗W1、第二接触窗W2及第三接触窗W3，其中第一接触窗W1、第二接触窗W2及第三接触窗W3各别暴露出第二源极S4、第一漏极D3与第二漏极S3。另外，在本实施方式中，钝化层208的材质包括低介电常数材料，例如氧化硅、有机绝缘材料或硅基高分子，以及钝化层208的厚度例如是1微米至3微米。

透明导电层210配置于钝化层208上。详细而言，透明导电层210包括通过第二接触窗W2及第三接触窗W3分别与第一漏极D3及第二漏极D4电连接的第一透明导电层PE3及第二透明导电层PE4。更详细而言，第一透明导电层PE3与第二透明导电层PE4分别位于第一数据线DL1的两侧，而分别位于扫描线SL的同一侧。换言之，本实施方式的像素阵列20实质上具有类似于正常像素(normalpixel)排列驱动的像素架构。另外，在本实施方式中，透明导电层210的材质包括铟锡氧化物、铟锌氧化物、镉锡氧化物、铝锌氧化物、铝锡氧化物或氧化鋡。

第三图案化金属层M6配置于钝化层208上，且第三图案化金属层M6包括第二数据线DL2。在本实施方式中，第三图案化金属层M6的材质包括铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)或其合金材料等。

详细而言，第二数据线DL2通过第一接触窗W1与第二源极S4电连接。更详细而言，第二数据线DL2还包括凸部PP2，其中凸部PP2于垂直投影方向上重叠于第二源极S4，且凸部PP2通过第一接触窗W1与第二源极S4电连接。如此一来，在本实施方式中，当有数据信号传入第二数据线DL2时，所述数据信号会传递至第二源极S4，以驱动对应第二源极S4的像素结构。

另外，如图3所示，第二数据线DL2与第一数据线DL1于垂直投影方向上重叠。详细而言，在本实施方式中，除了第二数据线DL2的凸部PP2未与第一数据线DL1重叠之外，第二数据线DL2与第一数据线DL1于垂直投影方向上重叠。也就是说，第二数据线DL2与第一数据线DL1于垂直投影方向上为部分重叠。如此一来，在本实施方式中，第一透明导电层PE3与第二透明导电层PE4亦分别位于第二数据线DL2的两侧。

另外，如图3及图4所示，第二数据线DL2与第一数据线DL1的部分重叠处于垂直投影方向上会与扫描线SL重叠。

值得说明的是，如上所述，在本实施方式中，通过分属于不同金属膜层(即第二图案化金属层M5及第三图案化金属层M6)的第二数据线DL2与第一数据线DL1于垂直投影方向上相重叠，且第二数据线DL2藉由第一接触窗W1得以与第二源极S4相电连接，使得与具有正常像素排列驱动的像素架构的习知像素阵列相比，本实施方式的像素阵列20具有较高的开口率，藉以提升了穿透率。具体而言，在一实施方式中，像素阵列20的开口率为68％～69％，而具有正常像素排列驱动的像素架构的习知像素阵列的开口率为61％～62％，意即与习知像素阵列相比，像素阵列20增加了7％～8％的开口率。

另外一提的是，在本实施方式中，通过在第三图案化金属层M6与第二图案化金属层M5之间以及在透明导电层210与第二图案化金属层M5之间设置了第二绝缘层206及钝化层208，且钝化层208的材质包括低介电常数材料，使得降低了像素阵列20中的寄生电容，从而减少配线延迟。

综上所述，在本发明的像素阵列中，通过设置了分属于不同金属膜层且于垂直投影方向上相重叠的第一扫描线与第二扫描线，其中第二扫描线还藉由接触窗与第二栅极电连接，或是通过设置了分属于不同金属膜层且于垂直投影方向上相重叠的的第一数据线与第二数据线，其中第二数据线还藉由接触窗与第二源极电连接，使得像素阵列能够具有高开口率，藉以提升穿透率。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的为准。

Claims (11)

1.一种像素阵列，其特征在于，包括：

一基板；

一第一图案化金属层，配置于该基板上，且包括一第一扫描线、一第一栅极以及一第二栅极，其中该第一栅极电连接于该第一扫描线；

一第一绝缘层，配置于该第一图案化金属层与该基板上；

一图案化半导体层，配置于该第一绝缘层上，其中该图案化半导体层包括在垂直投影方向上与该第一栅极重叠的一第一半导体图案层以及与该第二栅极重叠的一第二半导体图案层；

一第二图案化金属层，配置于该图案化半导体层及该第一绝缘层上，且该第二图案化金属层包括一数据线、一第一源极、一第一漏极、一第二源极以及一第二漏极；

一透明导电层，配置于该第一绝缘层上，且包括与该第一漏极电连接的一第一透明导电层以及与该第二漏极电连接的一第二透明导电层；

一第二绝缘层，配置于该第二图案化金属层及该第一绝缘层上，其中该第一绝缘层及该第二绝缘层共同具有贯穿该第一绝缘层及该第二绝缘层以暴露出该第二栅极的一接触窗；以及

一第三图案化金属层，配置于该第二绝缘层上，且包括一第二扫描线，其中该第二扫描线通过该接触窗与该第二栅极电连接，且该第二扫描线与该第一扫描线于垂直投影方向上重叠。

2.如权利要求1所述的像素阵列，其特征在于，该数据线的延伸方向相交于该第一扫描线的延伸方向，该第一源极与该第一漏极彼此分离地配置于该第一半导体图案层上且该第一源极连接于该数据线，该第二源极与该第二漏极彼此分离地配置于该第二半导体图案层上且该第二源极连接于该数据线。

3.如权利要求1所述的像素阵列，其特征在于，该第二扫描线还包括一凸部，该凸部于垂直投影方向上重叠于该第二栅极，且该凸部通过该接触窗与第二栅极电连接。

4.如权利要求1所述的像素阵列，其特征在于，该第二栅极与该第一栅极及第一扫描线分离设置且未电连接。

5.如权利要求1所述的像素阵列，其特征在于，该第一透明导电层与该第二透明导电层分别位于该数据线的两侧。

6.如权利要求1所述的像素阵列，其特征在于，该第二扫描线与该第一扫描线的部分重叠处于垂直投影方向上与该数据线重叠。

7.一种像素阵列，其特征在于，包括：

一基板；

一第一图案化金属层，配置于该基板上，且包括一扫描线、一第一栅极以及一第二栅极，其中该第一栅极及该第二栅极皆电连接于该扫描线；

一第一绝缘层，配置于该第一图案化金属层与该基板上；

一图案化半导体层，配置于该第一绝缘层上，且包括在垂直投影方向上与该第一栅极重叠的一第一半导体图案层以及与该第二栅极重叠的一第二半导体图案层；

一第二图案化金属层，配置于该图案化半导体层及该第一绝缘层上，且该第二图案化金属层包括一第一数据线、一第一源极、一第一漏极、一第二源极以及一第二漏极；

一第二绝缘层，配置于该第二图案化金属层及该第一绝缘层上；

一钝化层，配置于该第二绝缘层上，其中该第二绝缘层及该钝化层共同具有分别贯穿该第二绝缘层及该钝化层的一第一接触窗、一第二接触窗及一第三接触窗，且该第一接触窗、该第二接触窗及该第三接触窗各别暴露出该第二源极、该第一漏极与该第二漏极；

一透明导电层，配置于该钝化层上，且包括通过该第二接触窗及该第三接触窗分别与该第一漏极及该第二漏极电连接的一第一透明导电层及一第二透明导电层；以及

一第三图案化金属层，配置于该钝化层上，且包括一第二数据线，其中该第二数据线通过该第一接触窗与该第二源极电连接，且该第二数据线与该第一数据线于垂直投影方向上重叠。

8.如权利要求7所述的像素阵列，其特征在于，该第一数据线的延伸方向相交于该扫描线的延伸方向，该第一源极与该第一漏极彼此分离地配置于该第一半导体图案层上且该第一源极连接于该第一数据线，该第二源极与该第二漏极彼此分离地配置于该第二半导体图案层上。

9.如权利要求7所述的像素阵列，其特征在于，该第二数据线还包括一凸部，该凸部于垂直投影方向上重叠于该第二源极，且该凸部通过该第一接触窗与第二数据线电连接。

10.如权利要求7所述的像素阵列，其特征在于，该第二源极与该第一源极及第一数据线分离设置且未电连接。

11.如权利要求7所述的像素阵列，其特征在于，该第一透明导电层与该第二透明导电层分别位于该第一数据线及该第二数据线的两侧。