[go: up one dir, main page]

TWI628666B - 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

溫度控制方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI628666B
TWI628666B TW106127162A TW106127162A TWI628666B TW I628666 B TWI628666 B TW I628666B TW 106127162 A TW106127162 A TW 106127162A TW 106127162 A TW106127162 A TW 106127162A TW I628666 B TWI628666 B TW I628666B
Authority
TW
Taiwan
Prior art keywords
cooling
level
threshold value
temperature
cooling operation
Prior art date
Application number
TW106127162A
Other languages
English (en)
Other versions
TW201911298A (zh
Inventor
劉紹先
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW106127162A priority Critical patent/TWI628666B/zh
Priority to US15/788,809 priority patent/US11086564B2/en
Application granted granted Critical
Publication of TWI628666B publication Critical patent/TWI628666B/zh
Publication of TW201911298A publication Critical patent/TW201911298A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本發明的一範例實施例提供一種用於可複寫式非揮發性記憶體模組的溫度控制方法。所述方法包括：經由溫度感測器感測溫度並獲得溫度值；若溫度值達到第一門檻值，基於第一降溫等級執行降溫操作並將等級參數更新為第一等級參數；以及在基於第一降溫等級執行降溫操作之後，若溫度值未在第一時間範圍內降低至小於第一門檻值，根據第一等級參數而基於第二降溫等級執行降溫操作並將等級參數更新為第二等級參數，其中基於第二降溫等級執行的降溫操作的降溫能力高於基於第一降溫等級執行的降溫操作的降溫能力。

Description

溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種溫度控制方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
在長時間執行資料讀取或寫入時，記憶體儲存裝置的溫度可能會逐漸上升。為了避免高溫影響到記憶體儲存裝置的性能且避免裝置損壞，記憶體儲存裝置可能會內建有溫度控制機制。一般常見的溫度控制機制會設置有多個溫度範圍。每一個溫度範圍會對應一個固定的降溫機制。當記憶體儲存裝置的溫度升高到某一個溫度範圍時，對應於此溫度範圍的降溫機制會被啟動，以嘗試降低記憶體儲存裝置的溫度。當記憶體儲存裝置的溫度進一步升高到另一個溫度範圍時，下一個降溫機制會被啟動。藉此，記憶體儲存裝置的溫度可逐漸下降。
然而，隨著記憶體儲存裝置及/或控制晶片的類型逐漸增加，不同類型的記憶體儲存裝置及/或控制晶片的溫度容忍度可能不同。對於溫度容忍度較高的記憶體儲存裝置及/或控制晶片來說，裝置可承受的溫度較高。而對於溫度容忍度較低的記憶體儲存裝置及/或控制晶片來說，裝置可承受的溫度較低。對於溫度容忍度不同的記憶體儲存裝置來說，若使用傳統的分溫層來提供固定的降溫機制，無法對每一裝置提供最佳的溫度控制參數。
本發明的一範例實施例提供一種溫度控制方法、記憶體儲存裝置及記憶體控制電路單元，可根據偵測到的溫度值與單一門檻值的比對結果來決定是否持續提高降溫操作的降溫等級，從而改善記憶體儲存裝置的溫度控制機制。
本發明的一範例實施例提供一種溫度控制方法，其用於記憶體控制電路單元，所述記憶體控制電路單元用以控制可複寫式非揮發性記憶體模組，所述溫度控制方法包括：經由溫度感測器感測溫度並獲得溫度值；若所述溫度值達到第一門檻值，基於第一降溫等級執行降溫操作，並將等級參數更新為第一等級參數，其中所述第一等級參數對應於所述第一降溫等級；以及在基於所述第一降溫等級執行所述降溫操作之後，若所述溫度值未在第一時間範圍內降低至小於所述第一門檻值，根據所述第一等級參數而變更為基於第二降溫等級執行所述降溫操作，並將所述等級參數從所述第一等級參數更新為第二等級參數，其中所述第二等級參數對應於所述第二降溫等級，其中基於所述第二降溫等級執行的所述降溫操作的降溫能力高於基於所述第一降溫等級執行的所述降溫操作的降溫能力。
在本發明的一範例實施例中，所述的溫度控制方法更包括：在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值達到第二門檻值，根據所述第二等級參數而回復為基於所述第一降溫等級執行所述降溫操作，並將所述等級參數從所述第二等級參數更新為所述第一等級參數，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，所述的溫度控制方法更包括：在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值未達到第二門檻值，持續基於所述第二降溫等級執行所述降溫操作，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，所述的溫度控制方法更包括：在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值又回升至所述第一門檻值，根據所述第二等級參數而變更為基於第三降溫等級執行所述降溫操作，並將所述等級參數從所述第二等級參數更新為第三等級參數，其中所述第三等級參數對應於所述第三降溫等級，其中基於所述第三降溫等級執行的所述降溫操作的降溫能力高於基於所述第二降溫等級執行的所述降溫操作的所述降溫能力。
在本發明的一範例實施例中，所述的溫度控制方法更包括：在基於所述第一降溫等級執行所述降溫操作之後，若所述溫度值在所述第一時間範圍內降低至小於所述第一門檻值且所述溫度值未達到第二門檻值，持續基於所述第一降溫等級執行所述降溫操作，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，所述的溫度控制方法更包括：在基於所述第一降溫等級執行所述降溫操作之前，若所述溫度值達到第三門檻值，基於初始降溫等級執行所述降溫操作，並將所述等級參數更新為初始等級參數，其中所述初始等級參數對應於所述初始降溫等級，其中所述第三門檻值介於所述第一門檻值與所述第二門檻值之間。
在本發明的一範例實施例中，所述降溫操作包括：根據寫入資料的資料量是否大於資料門檻值決定是否指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中，根據所述寫入資料的所述資料量是否大於所述資料門檻值決定是否指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組的步驟包括：若所述寫入資料的所述資料量大於所述資料門檻值，暫不指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組；動態更新所述資料門檻值；以及若所述寫入資料的所述資料量不大於所述資料門檻值，指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組。
本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、溫度感測器及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組及所述溫度感測器。所述記憶體控制電路單元用以經由所述溫度感測器感測溫度並獲得溫度值。若所述溫度值達到第一門檻值，所述記憶體控制電路單元更用以基於第一降溫等級執行降溫操作並將等級參數更新為第一等級參數，其中所述第一等級參數對應於所述第一降溫等級。在基於所述第一降溫等級執行所述降溫操作之後，若所述溫度值未在第一時間範圍內降低至小於所述第一門檻值，所述記憶體控制電路單元更用以根據所述第一等級參數而變更為基於第二降溫等級執行所述降溫操作並將所述等級參數從所述第一等級參數更新為第二等級參數，其中所述第二等級參數對應於所述第二降溫等級，其中基於所述第二降溫等級執行的所述降溫操作的降溫能力高於基於所述第一降溫等級執行的所述降溫操作的降溫能力。
在本發明的一範例實施例中，在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值達到第二門檻值，所述記憶體控制電路單元用以根據所述第二等級參數而回復為基於所述第一降溫等級執行所述降溫操作並將所述等級參數從所述第二等級參數更新為所述第一等級參數，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值未達到第二門檻值，所述記憶體控制電路單元更用以持續基於所述第二降溫等級執行所述降溫操作，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值又回升至所述第一門檻值，所述記憶體控制電路單元更用以根據所述第二等級參數而變更為基於第三降溫等級執行所述降溫操作並將所述等級參數從所述第二等級參數更新為第三等級參數，其中所述第三等級參數對應於所述第三降溫等級，其中基於所述第三降溫等級執行的所述降溫操作的降溫能力高於基於所述第二降溫等級執行的所述降溫操作的所述降溫能力。
在本發明的一範例實施例中，在基於所述第一降溫等級執行所述降溫操作之後，若所述溫度值在所述第一時間範圍內降低至小於所述第一門檻值且所述溫度值未達到第二門檻值，所述記憶體控制電路單元更用以持續基於所述第一降溫等級執行所述降溫操作，其中所述第二門檻值小於所述第一門檻值
在本發明的一範例實施例中，在基於所述第一降溫等級執行所述降溫操作之前，若所述溫度值達到第三門檻值，所述記憶體控制電路單元更用以基於初始降溫等級執行所述降溫操作並將所述等級參數更新為初始等級參數，其中所述初始等級參數對應於所述初始降溫等級，其中所述第三門檻值介於所述第一門檻值與所述第二門檻值之間。
在本發明的一範例實施例中，在所述降溫操作中，所述記憶體控制電路單元更用以根據寫入資料的資料量是否大於資料門檻值決定是否指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述寫入資料的所述資料量是否大於所述資料門檻值決定是否指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組的操作包括：若所述寫入資料的所述資料量大於所述資料門檻值，暫不指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組；動態更新所述資料門檻值；以及若所述寫入資料的所述資料量不大於所述資料門檻值，指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組，所述記憶體控制電路單元包括主機介面、記憶體介面、溫度感測器及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面、所述記憶體介面及所述溫度感測器。所述記憶體管理電路用以經由所述溫度感測器感測溫度並獲得溫度值。若所述溫度值達到第一門檻值，所述記憶體管理電路更用以基於第一降溫等級執行降溫操作並將等級參數更新為第一等級參數，其中所述第一等級參數對應於所述第一降溫等級。在基於所述第一降溫等級執行所述降溫操作之後，若所述溫度值未在第一時間範圍內降低至小於所述第一門檻值，所述記憶體管理電路更用以根據所述第一等級參數而變更為基於第二降溫等級執行所述降溫操作並將所述等級參數從所述第一等級參數更新為第二等級參數，其中所述第二等級參數對應於所述第二降溫等級，其中基於所述第二降溫等級執行的所述降溫操作的降溫能力高於基於所述第一降溫等級執行的所述降溫操作的降溫能力。
在本發明的一範例實施例中，在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值達到第二門檻值，所述記憶體管理電路用以根據所述第二等級參數而回復為基於所述第一降溫等級執行所述降溫操作，並將所述等級參數從所述第二等級參數更新為所述第一等級參數，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值未達到第二門檻值，所述記憶體管理電路更用以持續基於所述第二降溫等級執行所述降溫操作，其中所述第二門檻值小於所述第一門檻值。
在本發明的一範例實施例中，在基於所述第二降溫等級執行所述降溫操作之後，若所述溫度值在第二時間範圍內降低至小於所述第一門檻值且所述溫度值又回升至所述第一門檻值，所述記憶體管理電路更用以根據所述第二等級參數而變更為基於第三降溫等級執行所述降溫操作並將所述等級參數從所述第二等級參數更新為第三等級參數，其中所述第三等級參數對應於所述第三降溫等級，其中基於所述第三降溫等級執行的所述降溫操作的降溫能力高於基於所述第二降溫等級執行的所述降溫操作的所述降溫能力。
在本發明的一範例實施例中，在基於所述第一降溫等級執行所述降溫操作之後，若所述溫度值在所述第一時間範圍內降低至小於所述第一門檻值且所述溫度值未達到第二門檻值，所述記憶體管理電路更用以持續基於所述第一降溫等級執行所述降溫操作，其中所述第二門檻值小於所述第一門檻值
在本發明的一範例實施例中，在基於所述第一降溫等級執行所述降溫操作之前，若所述溫度值達到第三門檻值，所述記憶體管理電路更用以基於初始降溫等級執行所述降溫操作並將所述等級參數更新為初始等級參數，其中所述初始等級參數對應於所述初始降溫等級，其中所述第三門檻值介於所述第一門檻值與所述第二門檻值之間。
在本發明的一範例實施例中，在所述降溫操作中，所述記憶體管理電路更用以根據寫入資料的資料量是否大於資料門檻值決定是否指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中，所述記憶體管理電路根據所述寫入資料的所述資料量是否大於所述資料門檻值決定是否指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組的操作包括：若所述寫入資料的所述資料量大於所述資料門檻值，暫不指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組；動態更新所述資料門檻值；以及若所述寫入資料的所述資料量不大於所述資料門檻值，指示將所述寫入資料寫入至所述可複寫式非揮發性記憶體模組。
基於上述，根據溫度感測器的感測結果，相應的溫度值可被獲得。若溫度值達到第一門檻值，對應於第一等級參數的降溫操作可基於第一降溫等級而執行。爾後，若溫度值未在第一時間範圍內降低至小於此第一門檻值，則根據第一等級參數，對應於第二等級參數的降溫操作可基於第二降溫等級而執行，從而根據溫度值與單一門檻值的比對結果而逐漸提升記憶體儲存裝置的降溫能力。相對於傳統上劃分溫度區間來調整相應的降溫機制，本發明對於溫度的控制更有彈性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504、記憶體介面506及溫度感測器513。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
溫度感測器513耦接至記憶體管理電路502並且用以感測溫度。例如，所感測的溫度可以是記憶體控制電路單元404及/或可複寫式非揮發性記憶體模組406的溫度。溫度感測器513可以是熱電耦(thermocouple)溫度感測器、電阻式(resistance)溫度檢測器、熱電阻(thermistor)溫度感測器或半導體(semiconductor)溫度感測器等各類型溫度感測器。溫度感測器513的數目可以是一或多個。溫度感測器513的設置位置可以是位於記憶體控制電路單元404內部、記憶體控制電路單元404外部、可複寫式非揮發性記憶體模組406內部或可複寫式非揮發性記憶體模組406外部，本發明不加以限制。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體抹除單元，則記憶體管理電路502可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。
在本範例實施例中，每一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以是指一個實體位址、一個實體程式化單元或由多個連續或不連續的實體位址組成。記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。
記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體位址映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體位址映射表來執行對於記憶體儲存裝置10的資料存取操作。
在本範例實施例中，記憶體管理電路502會經由溫度感測器513感測記憶體儲存裝置10的溫度並獲得一個溫度值。此溫度值會隨著溫度感測器513感測到的溫度不同而變化。若溫度感測器513感測到的溫度越高，則此溫度值會越高。若溫度感測器513感測到的溫度越低，則此溫度值會越低。若此溫度值反映出記憶體儲存裝置10的當前溫度可能會影響到記憶體儲存裝置10甚至導致記憶體儲存裝置10損毀時，記憶體管理電路502會啟動一個降溫操作。此降溫操作可用於降低記憶體儲存裝置10的溫度。此外，若此溫度值反映記憶體儲存裝置10的當前溫度已經下降至合理溫度時，記憶體管理電路502會停止此降溫操作。
在本範例實施例中，降溫操作可基於多個降溫等級而執行。假設降溫操作可基於降溫等級0~N而執行，則基於降溫等級0執行的降溫操作的降溫能力會低於基於降溫等級1執行的降溫操作的降溫能力，基於降溫等級1執行的降溫操作的降溫能力會低於基於降溫等級2執行的降溫操作的降溫能力。依此類推，基於降溫等級N-1執行的降溫操作的降溫能力會低於基於降溫等級N執行的降溫操作的降溫能力。換言之，基於降溫等級0執行的降溫操作的降溫能力最低，而基於降溫等級N執行的降溫操作的降溫能力最高。例如，N可以是10或其他正整數，視實務需求而定。此外，所述降溫能力是指在一時間範圍內降低記憶體儲存裝置10之溫度的能力。
在本範例實施例中，在啟動降溫操作之後，降溫操作可以在降溫等級0~N之間進行切換，以提高或降低降溫能力。須注意的是，對應於降溫操作的降溫能力增加，記憶體儲存裝置10的系統效能可被降低或者維持不變。對應於降溫操作的降溫能力降低，記憶體儲存裝置10的系統效能可被提高或者維持不變。
在本範例實施例中，在啟動降溫操作之後，記憶體管理電路502會根據降溫操作所採用的降溫等級更新一個等級參數。一個等級參數會對應於一個降溫等級。例如，等級參數0可對應於降溫等級0，等級參數1可對應於降溫等級1，並且等級參數n可對應於降溫等級N。對應於降溫操作在降溫等級0~N之間進行切換，等級參數會在0~n之間被更新。若當前降溫操作是基於降溫等級M(M是0至N之間的整數)而執行，則當前的等級參數會被設定為m(m是0至n之間的整數)。在一範例實施例中，等級參數0亦稱為初始等級參數，並且降溫等級0亦稱為初始降溫等級。
在一範例實施例中，等級參數與降溫等級之間的對應關係可被記載於一個降溫表格，如下表1。 表1 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 旗標位元 </td><td> 等級參數 </td><td> 降溫等級 </td></tr><tr><td> 0 </td><td> 0 </td><td> 0 </td></tr><tr><td> 1 </td><td> 1 </td><td> 1 </td></tr><tr><td> 0 </td><td> 2 </td><td> 2 </td></tr><tr><td> 0 </td><td> 3 </td><td> 3 </td></tr><tr><td> 0 </td><td> 4 </td><td> 4 </td></tr><tr><td> 0 </td><td> 5 </td><td> 5 </td></tr><tr><td> 0 </td><td> 6 </td><td> 6 </td></tr></TBODY></TABLE>
以表1為例，假設N為6，則等級參數0~6分別對應於降溫等級0~6。旗標位元用以表示當前的等級參數是等級參數0~6中的哪一者。例如，在某一時間點，若等級參數1所對應的旗標位元被設為1(其餘旗標位元皆為0)，表示當前等級參數是等級參數1(如表1所示)。在另一時間點，若降溫等級從原先的降溫等級1被提高至降溫等級2，則對應於降溫等級1的旗標位元會被設為0，並且對應於降溫等級2的旗標位元會被設為1，以表示當前降溫操作是操作於降溫等級2。根據旗標位元，記憶體管理電路502可判定當前的的等級參數是等級參數0~6中的哪一者。此外，在執行降溫操作之期間，此降溫表格可被載入至圖5的緩衝記憶體510，以進行表格查詢與更新。
須注意的是，雖然表1是以一個等級參數對應一個旗標位元的標記方式來識別當前的等級參數及降溫等級。然而，在另一範例實施例中，亦可以將當前的等級參數記錄於一個特定表格或欄位。當需要調整降溫等級時，記憶體管理電路502可查詢此特定表格或欄位而獲得當前的等級參數。此外，表1的表格格式僅為範例。在另一範例實施例中，降溫表格還可以具有其他格式、記載其他在降溫操作中可能會使用到的資訊及/或記載其他與降溫操作相關的資訊。例如，在一範例實施例中，降溫表格還可以記載不同降溫等級所對應的不同降溫操作所使用的系統參數等等，本發明不加以限制。
在一範例實施例中，假設當前的等級參數為k並且需要提高降溫操作的降溫等級。根據當前的等級參數k，降溫操作當前採用的降溫等級K可被更新為降溫等級K+1，並且等級參數k會被相應地更新為等級參數k+1。或者，在一範例實施例中，假設當前等級參數為p並且需要降低降溫操作的降溫等級，根據當前的等級參數p，降溫操作當前採用的降溫等級P可被更新為降溫等級P-1，並且等級參數p也會被相應地更新為等級參數p-1。換言之，根據等級參數，記憶體管理電路502可以得知當前降溫操作所採用的降溫等級，並據以提高或降低降溫操作的降溫等級。
在一範例實施例中，降溫操作可以包括降低記憶體儲存裝置10的時脈頻率、降低記憶體儲存裝置10的操作電壓及降低記憶體儲存裝置10的資料傳輸頻寬等各式降溫手段。若某一降溫操作對於記憶體儲存裝置10的時脈頻率、操作電壓及/或資料傳輸頻寬的降低幅度越大，則此降溫操作的降溫能力往往越高。反之，若某一降溫操作對於記憶體儲存裝置10的時脈頻率、操作電壓及/或資料傳輸頻寬的降低幅度越小，則此降溫操作的降溫能力往往越低。對應於不同的降溫等級，降溫操作所採用的降溫手段可以完全相同、部分相同或者完全不同，只要符合相應降溫等級之降溫能力要求即可。
在一範例實施例中，若降溫操作包括降低記憶體儲存裝置10的資料傳輸頻寬，則記憶體管理電路502會根據來自主機系統11之寫入資料的資料量是否大於一資料門檻值來決定是否指示將此寫入資料寫入至可複寫式非揮發性記憶體模組406。例如，當接收到來自主機系統11之寫入資料時，記憶體管理電路502會判斷此寫入資料的資料量是否大於此資料門檻值。若此寫入資料的資料量不大於此資料門檻值，記憶體管理電路502會指示將此寫入資料寫入至可複寫式非揮發性記憶體模組406。
然而，若此寫入資料的資料量大於此資料門檻值，記憶體管理電路502暫不指示將此寫入資料寫入至可複寫式非揮發性記憶體模組406。例如，此寫入資料可被暫存於圖5的緩衝記憶體510。同時，記憶體管理電路502會動態地更新此資料門檻值。例如，每經過一段預設時間，此資料門檻值會被加上一預設值。在暫停將寫入資料寫入至可複寫式非揮發性記憶體模組406之後，在某一特定時間點，若此寫入資料的資料量不大於所更新的資料門檻值，則記憶體管理電路502會指示將此寫入資料寫入至可複寫式非揮發性記憶體模組406。
在一範例實施例中，假設此資料門檻值預設為300 MB。若從主機系統11接收到的某一寫入資料的資料量為200 MB(200＜300)，則此寫入資料可允許被傳輸至可複寫式非揮發性記憶體模組406進行儲存。然而，若從主機系統11接收到的某一寫入資料的資料量為500 MB(500＞300)，則此寫入資料會被暫存在緩衝記憶體510而不即時傳輸至可複寫式非揮發性記憶體模組406。另一方面，對應於此寫入資料不被傳輸至可複寫式非揮發性記憶體模組406，此資料門檻值會被更新。例如，在經過1毫秒(ms)後，此資料門檻值會被加上一個累加值(例如100 MB)而成為400 MB。在經過2毫秒後，此資料門檻值會再被加上此累加值(例如100 MB)而成為500 MB。也就是說，在經過2毫秒之後，此資料門檻值已被更新為500 MB，並且暫存在緩衝記憶體510中的寫入資料的資料量已不大於此資料門檻值(500=500)。因此，在將此寫入資料暫存在緩衝記憶體510的時間經過2毫秒之後，此寫入資料可允許被傳輸至可複寫式非揮發性記憶體模組406進行儲存。藉此，可達到降低記憶體儲存裝置10的資料傳輸頻寬以進行散熱的效果。
須注意的是，上述利用寫入資料與資料門檻值進行比較以降低記憶體儲存裝置10的資料傳輸頻寬之操作只是降溫操作的一個範例，而非用以限制本發明。在其他未提及的範例實施例中，只要可以延遲寫入資料之接收、延遲寫入資料之儲存、降低從主機系統11接收資料之頻寬及降低記憶體控制電路單元404與可複寫式非揮發性記憶體模組406之間用於傳輸資料之頻寬的手段皆可以包含於降低記憶體儲存裝置10的資料傳輸頻寬之操作中。例如，在一範例實施例中，透過延遲傳送對應於某一寫入資料之完成訊息給主機系統11，也可以達成降低從主機系統11接收資料之頻寬的效果。
在一範例實施例中，降低記憶體儲存裝置10的時脈頻率之操作可包括降低記憶體控制電路單元404的時脈頻率及/或降低可複寫式非揮發性記憶體模組406的時脈頻率。其中，降低可複寫式非揮發性記憶體模組406的時脈頻率更可以包括降低用於記憶胞之程式化的時脈訊號之頻率及/或降低用於從記憶胞讀取資料的時脈訊號之頻率。此外，降低記憶體儲存裝置10的操作電壓可包括降低記憶體控制電路單元404的供應電源之電壓及/或降低可複寫式非揮發性記憶體模組406的供應電源之電壓，在此便不贅述。
圖7是根據本發明的一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。
請參照圖7，在本範例實施例中，門檻值Th1與Th2可被決定。門檻值Th1亦稱為第一門檻值，並且門檻值Th2亦稱為第二門檻值。例如，門檻值Th1可以是攝氏96度，而門檻值Th2可以是攝氏92度。假設在時間點T1時，溫度值達到門檻值Th1。在此，溫度值達到門檻值Th1是指溫度值等於或大於門檻值Th1。對應於溫度值達到門檻值Th1，降溫操作701會基於某一降溫等級而執行。例如，降溫操作701是基於降溫等級1而執行，並且當前等級參數被設定為1。
在基於降溫等級1執行降溫操作701後，在時間範圍ΔT內，溫度值並未下降至小於門檻值Th1。因此，在時間點T2，降溫操作702會基於較高的另一降溫等級而執行。例如，根據當前的等級參數1，降溫操作702可基於降溫等級2而執行並且等級參數1會被更新為等級參數2。在基於降溫等級2執行降溫操作702後，在時間範圍ΔT內，溫度值仍未下降至小於門檻值Th1。因此，在時間點T3，降溫操作703會基於更高的另一降溫等級而執行。例如，根據當前的等級參數2，降溫操作703可基於降溫等級3而執行並且等級參數2會被更新為等級參數3。
在基於降溫等級3執行降溫操作703後，溫度值很快下降至小於門檻值Th1(例如，在時間範圍ΔT內下降至小於門檻值Th1)。因此，在時間點T3之後，降溫操作703持續基於降溫等級3而執行，使得溫度值持續下降。在時間點T4，溫度值達到門檻值Th2。在此，溫度值達到門檻值Th2是指溫度值等於或小於門檻值Th2。對應於溫度值達到門檻值Th2，根據當前的等級參數3，基於降溫等級2的降溫操作702會被執行並且等級參數3會被更新為等級參數2。
在時間點T4之後，溫度值可能逐漸上升。在時間點T5，若溫度值再次達到門檻值Th1，降溫操作的降溫等級可再次被提高。例如，根據當前的等級參數2，降溫操作703可基於降溫等級3而執行並且等級參數2會被更新為等級參數3。然後，若溫度值又下降至門檻值Th2，則降溫操作的降溫等級可再次被降低。例如，根據當前的等級參數3，降溫操作702可基於降溫等級2而執行並且等級參數3會被更新為等級參數2。依此類推，在時間點T5之後，溫度值可能會在門檻值Th1與Th2之間震盪並且可能逐漸收斂在門檻值Th1與Th2的平均值附近。
圖8是根據本發明的另一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。
請參照圖8，假設在時間點T1時，溫度值達到門檻值Th1。對應於溫度值達到門檻值Th1，降溫操作801會基於某一降溫等級而執行。在本範例實施例中，降溫操作801是基於降溫等級0而執行，並且當前等級參數被設定為0。須注意的是，降溫等級0是最低的降溫等級。在基於降溫等級0執行降溫操作801後，假設溫度值很快地下降至小於門檻值Th1(例如，在時間範圍ΔT內下降至小於門檻值Th1)。因此，在時間點T1之後，降溫操作801基於降溫等級0而持續執行，使得溫度值持續下降。
在時間點T2，溫度值達到門檻值Th2。對應於溫度值達到門檻值Th2，降溫操作可被停止。在停止降溫操作後，溫度值可能逐漸回升。若溫度值再次達到門檻值Th1，降溫操作801可再次基於降溫等級0而執行，並且當前等級參數被設定為0。依此類推，溫度值可能會持續在門檻值Th1與Th2之間震盪並且可能逐漸收斂在門檻值Th1與Th2的平均值附近。
圖9是根據本發明的另一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。
請參照圖9，在本範例實施例中，門檻值Th1、Th2及Th3可被決定。門檻值Th3介於門檻值Th1與Th2之間。例如，門檻值Th3可為門檻值Th1與Th2的平均值或其他數值。例如，門檻值Th1、Th2及Th3可以分別是攝氏96度、92度及94度。在本範例實施例中，門檻值Th1亦稱為第一門檻值，門檻值Th2亦稱為第二門檻值，並且門檻值Th3亦稱為第三門檻值。
假設在時間點T1，溫度值達到門檻值Th3。在此，溫度值達到門檻值Th3是指溫度值等於或大於門檻值Th3。對應於溫度值達到門檻值Th3，降溫操作901會基於某一降溫等級而執行。在本範例實施例中，門檻值Th3是用以啟動降溫操作。因此，對應於溫度值達到門檻值Th3，降溫操作901會基於降溫等級0而執行，並且當前等級參數被設定為0。然而，在另一範例實施例中，在溫度值達到門檻值Th3之前，降溫操作亦可能已啟動(例如，於溫度值超過門檻值Th2時啟動)，本發明不加以限制。
在基於降溫等級0執行降溫操作901後，若溫度值持續上升而達到門檻值Th1，降溫操作902會基於較高的另一降溫等級而執行。例如，根據當前的等級參數0，降溫操作902可基於降溫等級1而執行並且等級參數0會被更新為等級參數1。在基於降溫等級1執行降溫操作902後，在時間範圍ΔT內，溫度值未下降至小於門檻值Th1。因此，在時間點T3之後，降溫操作903會基於更高的另一降溫等級而執行。例如，根據當前的等級參數1，降溫操作903可基於降溫等級2而執行並且等級參數1會被更新為等級參數2。
在時間點T3後，溫度值很快下降至小於門檻值Th1(例如，在時間範圍ΔT內下降至小於門檻值Th1)。因此，降溫操作903持續基於降溫等級2而執行，使得溫度值持續下降。在時間點T4，溫度值達到門檻值Th2。對應於溫度值達到門檻值Th2，降溫操作的降溫等級可被下降。例如，根據當前的等級參數2，基於降溫等級1的降溫操作902可被重新執行並且等級參數2會被更新為等級參數1。在時間點T4之後，溫度值可能逐漸上升。
在時間點T5，若溫度值再次達到門檻值Th1，降溫操作的降溫等級可再次被提高。例如，根據當前的等級參數1，降溫操作903可再次基於降溫等級2而執行並且等級參數1會被更新為等級參數2。然後，在時間點T6，若溫度值又下降至門檻值Th2，則降溫操作的降溫等級可再次被降低。例如，根據當前的等級參數2，降溫操作902可再次基於降溫等級1而執行並且等級參數2會被更新為等級參數1。依此類推，在時間點T6之後，溫度值可能會在門檻值Th1與Th2之間震盪並且可能逐漸收斂在門檻值Th1與Th2的平均值(例如，門檻值Th3)附近。
圖10是根據本發明的另一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。
請參照圖10，假設在時間點T1時，溫度值達到門檻值Th3。對應於溫度值達到門檻值Th3，降溫操作可被啟動。例如，降溫操作1001可基於降溫等級0而執行，並且當前等級參數被設定為0。然而，在另一範例實施例中，在溫度值達到門檻值Th3之前，降溫操作亦可能已啟動，本發明不加以限制。
在基於降溫等級0執行降溫操作1001後，若溫度值持續上升而達到門檻值Th1，降溫操作1002會基於較高的另一降溫等級而執行。例如，根據當前的等級參數0，降溫操作1002可基於降溫等級1而執行並且等級參數0會被更新為等級參數1。在基於降溫等級1執行降溫操作1002後，在時間範圍ΔT內，溫度值未下降至小於門檻值Th1。因此，在時間點T3之後，降溫操作1003會基於更高的另一降溫等級而執行。例如，根據當前的等級參數1，降溫操作1003可基於降溫等級2而執行並且等級參數1會被更新為等級參數2。
在時間點T3後，雖然溫度值有下降但仍然未在時間範圍ΔT內下降至小於門檻值Th1。因此，在時間點T4之後，降溫操作1004會基於更高的另一降溫等級而執行。例如，根據當前的等級參數2，降溫操作1004可基於降溫等級3而執行並且等級參數2會被更新為等級參數3。
在時間點T4後，溫度值很快下降至小於門檻值Th1(例如，在時間範圍ΔT內下降至小於門檻值Th1)。因此，降溫操作1004持續基於降溫等級3而執行，使得溫度值持續下降。在時間點T5，溫度值達到門檻值Th2。對應於溫度值達到門檻值Th2，降溫操作的降溫等級可被下降。例如，根據當前的等級參數3，基於降溫等級2的降溫操作1003可被重新執行並且等級參數3會被更新為等級參數2。在時間點T5之後，溫度值可能逐漸上升。
在時間點T6，溫度值達到門檻值Th3。對應於溫度值達到門檻值Th3，降溫操作的降溫等級可被提高。例如，在時間點T6之後，根據當前的等級參數2，降溫操作1004可基於降溫等級3而執行並且等級參數2會被更新為等級參數3。然後，在時間點T7，若溫度值又下降至門檻值Th2，則降溫操作的降溫等級可再次被降低。例如，根據當前的等級參數3，降溫操作1003可再次基於降溫等級2而執行並且等級參數3會被更新為等級參數2。依此類推，在時間點T7之後，溫度值可能會在門檻值Th2與Th3之間震盪並且可能逐漸收斂在門檻值Th2與Th3的平均值附近。
須注意的是，在圖7至圖10的範例實施例中，是假設記憶體儲存裝置10的溫度只受到降溫操作的影響而上升或下降，故溫度值會根據所執行的降溫操作而逐漸收斂於門檻值Th1與Th2(或門檻值Th2與Th3)之間。在部分未提及的範例實施例中，若外部環境溫度下降、記憶體儲存裝置10停止執行資料存取操作或記憶體儲存裝置10進入閒置(idle)狀態等等，也可能導致記憶體儲存裝置10的溫度自然下降。在偵測到的溫度值逐漸下降的情況下，降溫操作所採用的降溫等級也可逐漸降低甚至降溫操作可停止。或者，在一範例實施例中，若溫度值低於另一門檻值(亦稱為第四門檻值)，則降溫操作亦可直接停止。其中，第四門檻值會小於第二門檻值。
在圖7至圖9的前述範例實施例中，是以門檻值Th1作為提高降溫操作之降溫等級的觸發點，並且以門檻值Th2作為降低降溫操作之降溫等級的觸發點。若在一段時間範圍(例如，時間範圍ΔT)內溫度值未下降至小於門檻值Th1，降溫操作的降溫等級就會提高一級。類似地，若在一段時間範圍(例如，時間範圍ΔT)內溫度值未上升至高於門檻值Th2，降溫操作的降溫等級就會降低一級。例如，在圖10的一範例實施例中，在時間點T7之後，若溫度值未上升至高於門檻值Th2(例如，溫度值持續下降)，則每經過一段預設時間範圍(例如，時間範圍ΔT)，降溫操作的降溫等級就會下降一級(例如，從降溫等級2下降為降溫等級1，或從降溫等級1下降為降溫等級0)。若降溫等級為0且溫度值持續下降(或溫度值未上升至門檻值Th2)，則可停止降溫操作。
在圖9的前述範例實施例中，是以門檻值Th3作為啟動降溫操作的觸發點，並且在啟動降溫操作之後，分別以門檻值Th1與Th2作為提高與降低降溫操作之降溫等級的觸發點。然而，在圖10的前述範例實施例中，門檻值Th3除了可作為啟動降溫操作的觸發點外，還可以作為提高降溫等級的觸發點。或者，在未提及的一範例實施例中，門檻值Th3亦可以作為降低降溫操作之降溫等級的觸發點。例如，在門檻值Th3作為降低降溫等級的觸發點的範例實施例中，當溫度值低於門檻值Th3時，降溫操作的降溫等級可被降低。
在一範例實施例中，即便溫度值在預設的時間範圍內下降至低於第一門檻值，只要溫度值再次達到第一門檻值，降溫操作的降溫等級就會增加。例如，在圖7的另一範例實施例中，在時間點T3之後，降溫操作703是基於降溫等級3而執行。然而，在時間點T3之後，若溫度值在預設的時間範圍(例如，時間範圍ΔT)內下降至低於門檻值Th1且在達到門檻值Th2之前就又回升至高於門檻值Th1，則降溫操作的降溫等級可被提升。例如，從降溫等級3提高至降溫等級4。或者，在圖7的另一範例實施例中，在時間點T4之後，降溫操作702是基於降溫等級2而執行。然而，在時間點T4之後，若溫度值在預設的時間範圍(例如，時間範圍ΔT)內回升至超過門檻值Th2且在達到門檻值Th1之前就又降回門檻值Th2以下，則降溫操作的降溫等級可被降低。例如，從降溫等級2降低至降溫等級1。
須注意的是，在前述範例實施例中，降溫等級每一次的調整都是以一級為調整單位。然而，在一範例實施例中，降溫等級亦可以一次提高多級(例如，從降溫等級0提高至降溫等級3)，及/或降溫等級亦可以一次降低多級(例如，從降溫等級4降低至降溫等級2)，本發明不加以限制。
在一範例實施例中，溫度值的上升速率可以被偵測。若溫度值的上升速率高於一預設速率(例如，溫度值在一時間單位內的上升幅度高於一預設幅度)，則當判定需要提高降溫操作的降溫等級時，降溫等級可以一次提高多級(例如，2級或3級)。在一範例實施例中，降溫等級要提高幾級也可以是根據溫度值的上升速率而決定。若溫度值的上升速率越高，則降溫等級的單次提高幅度也越高。換言之，降溫等級的單次提高幅度可正相關於溫度值的上升速率。
在一範例實施例中，溫度值的下降速率也可以被偵測。若溫度值的下降速率高於一預設速率(例如，溫度值在一時間單位內的下降幅度高於一預設幅度)，則當判定需要降低降溫操作的降溫等級時，降溫等級也可以一次降低多級(例如，2級或3級)。在一範例實施例中，降溫等級要下降幾級也可以是根據溫度值的下降速率而決定。若溫度值的下降速率越高，則降溫等級的單次下降幅度也越高。換言之，降溫等級的單次降低幅度可正相關於溫度值的下降速率。
須注意的是，前述範例實施例提出了多種降溫操作之降溫等級的調整機制與實施細節，但本發明仍不限於此。在部分未提及的範例實施例中，只要某一降溫操作的降溫等級不是根據溫度值當前位於某一預設溫度範圍而決定的固定等級，及/或某一降溫操作的降溫等級是根據溫度值與單一門檻值之比較結果而提高或降低，則此降溫操作即屬於本發明之範疇。
圖11是根據本發明的一範例實施例所繪示的溫度控制方法的流程圖。
請參照圖11，在步驟S1101中，經由溫度感測器感測溫度並獲得溫度值。在步驟S1102中，判斷降溫操作是否已執行(或已啟動)。若降溫操作已執行(或已啟動)，則進入步驟S1105。若降溫操作尚未執行(或尚未啟動)，則在步驟S1103中，判斷溫度值是否等於或大於第三門檻值。若溫度值未等於或大於第三門檻值，回到步驟S1101。若溫度值等於或大於第三門檻值，在步驟S1104中，執行(或啟動)降溫操作。
在步驟S1105中，判斷溫度值是否等於或大於第一門檻值。若溫度值等於或大於第一門檻值，在步驟S1106中，提高降溫操作的降溫等級，以提高降溫操作的降溫能力。在步驟S1106之後，回到步驟S1101。若溫度值未等於或大於第一門檻值，在步驟S1107中，判斷溫度值是否等於或小於第二門檻值。若溫度值等於或小於第二門檻值，在步驟S1108中，降低降溫操作的降溫等級，以降低降溫操作的降溫能力。在步驟S1108之後，回到步驟S1101。此外，若步驟S1107判斷為否，也回到步驟S1101。
然而，圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。例如，步驟S1101~S1108皆可由圖5的記憶體管理電路502或記憶體控置電路單元404執行。
綜上所述，當判定需要執行降溫操作來降低記憶體儲存裝置之溫度時，所執行的降溫操作的降溫等級不是根據所測得的溫度值當前位於某一預設溫度範圍而決定的一個固定等級，而是根據所測得的溫度值與至少一個門檻值的比較結果而決定要提高或降低。因此，在由第一門檻值與第二門檻值限定的溫度區間中，所執行的降溫操作的降溫等級可動態地被決定，從而在降溫能力以及記憶體儲存裝置之系統效能之間取得平衡。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30‧‧‧記憶體儲存裝置
11、31‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧錯誤檢查與校正電路
510‧‧‧緩衝記憶體
512‧‧‧電源管理電路
601‧‧‧儲存區
602‧‧‧替換區
610(0)~610(B)‧‧‧實體單元
612(0)~612(C)‧‧‧邏輯單元
701~703、801、901~903、1001~1004‧‧‧降溫操作
Th1、Th2、Th3‧‧‧門檻值
T1~T7‧‧‧時間點
ΔT‧‧‧時間範圍
S1101‧‧‧步驟(經由溫度感測器感測溫度並獲得溫度值)
S1102‧‧‧步驟(判斷降溫操作是否已執行)
S1103‧‧‧步驟(判斷溫度值是否等於或大於第三門檻值)
S1104‧‧‧步驟(執行降溫操作)
S1105‧‧‧步驟(判斷溫度值是否等於或大於第一門檻值)
S1106‧‧‧步驟(提高降溫操作的降溫等級)
S1107‧‧‧步驟(判斷溫度值是否等於或小於第二門檻值)
S1108‧‧‧步驟(降低降溫操作的降溫等級)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。 圖8是根據本發明的另一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。 圖9是根據本發明的另一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。 圖10是根據本發明的另一範例實施例所繪示的溫度值受到降溫操作影響的示意圖。 圖11是根據本發明的一範例實施例所繪示的溫度控制方法的流程圖。

Claims (24)

  1. 一種溫度控制方法，用於一記憶體控制電路單元，其中該記憶體控制電路單元用以控制一可複寫式非揮發性記憶體模組，且該溫度控制方法包括：經由一溫度感測器感測一溫度並獲得一溫度值；若該溫度值達到一第一門檻值，基於一第一降溫等級執行一降溫操作，並將一等級參數更新為一第一等級參數，其中該第一等級參數對應於該第一降溫等級；在基於該第一降溫等級執行該降溫操作之後，若該溫度值未在一第一時間範圍內降低至小於該第一門檻值，根據該第一等級參數而變更為基於一第二降溫等級執行該降溫操作，並將該等級參數從該第一等級參數更新為一第二等級參數，其中該第二等級參數對應於該第二降溫等級；以及在基於該第二降溫等級執行該降溫操作之後，若該溫度值在一第二時間範圍內降低至小於該第一門檻值，持續基於該第二降溫等級執行該降溫操作，其中基於該第二降溫等級執行的該降溫操作的一降溫能力高於基於該第一降溫等級執行的該降溫操作的一降溫能力。
  2. 如申請專利範圍第1項所述的溫度控制方法，更包括：在基於該第二降溫等級執行該降溫操作之後，若該溫度值在該第二時間範圍內降低至小於該第一門檻值且該溫度值達到一第二門檻值，根據該第二等級參數而回復為基於該第一降溫等級執行該降溫操作，並將該等級參數從該第二等級參數更新為該第一等級參數，其中該第二門檻值小於該第一門檻值。
  3. 如申請專利範圍第1項所述的溫度控制方法，其中持續基於該第二降溫等級執行該降溫操作之步驟是在基於該第二降溫等級執行該降溫操作之後且該溫度值未達到一第二門檻值時執行，其中該第二門檻值小於該第一門檻值。
  4. 如申請專利範圍第1項所述的溫度控制方法，更包括：在基於該第二降溫等級執行該降溫操作之後，若該溫度值在該第二時間範圍內降低至小於該第一門檻值且該溫度值又回升至該第一門檻值，根據該第二等級參數而變更為基於一第三降溫等級執行該降溫操作，並將該等級參數從該第二等級參數更新為一第三等級參數，其中該第三等級參數對應於該第三降溫等級，其中基於該第三降溫等級執行的該降溫操作的一降溫能力高於基於該第二降溫等級執行的該降溫操作的該降溫能力。
  5. 如申請專利範圍第1項所述的溫度控制方法，更包括：在基於該第一降溫等級執行該降溫操作之後，若該溫度值在該第一時間範圍內降低至小於該第一門檻值且該溫度值未達到一第二門檻值，持續基於該第一降溫等級執行該降溫操作，其中該第二門檻值小於該第一門檻值。
  6. 如申請專利範圍第1項所述的溫度控制方法，更包括：在基於該第一降溫等級執行該降溫操作之前，若該溫度值達到一第三門檻值，基於一初始降溫等級執行該降溫操作，並將該等級參數更新為一初始等級參數，其中該初始等級參數對應於該初始降溫等級，其中該第三門檻值介於該第一門檻值與該第二門檻值之間。
  7. 如申請專利範圍第1項所述的溫度控制方法，其中該降溫操作包括：根據一寫入資料的一資料量是否大於一資料門檻值決定是否指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組。
  8. 如申請專利範圍第7項所述的溫度控制方法，其中根據該寫入資料的該資料量是否大於該資料門檻值決定是否指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組的步驟包括：若該寫入資料的該資料量大於該資料門檻值，暫不指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組；動態更新該資料門檻值；以及若該寫入資料的該資料量不大於該資料門檻值，指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組。
  9. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；一溫度感測器；以及一記憶體控制電路單元，耦接至該連接介面單元、該可複寫式非揮發性記憶體模組及該溫度感測器，其中該記憶體控制電路單元用以經由該溫度感測器感測一溫度並獲得一溫度值，其中若該溫度值達到一第一門檻值，該記憶體控制電路單元更用以基於一第一降溫等級執行一降溫操作並將一等級參數更新為一第一等級參數，其中該第一等級參數對應於該第一降溫等級，其中在基於該第一降溫等級執行該降溫操作之後，若該溫度值未在一第一時間範圍內降低至小於該第一門檻值，該記憶體控制電路單元更用以根據該第一等級參數而變更為基於一第二降溫等級執行該降溫操作並將該等級參數從該第一等級參數更新為一第二等級參數，其中該第二等級參數對應於該第二降溫等級，其中在基於該第二降溫等級執行該降溫操作之後，若該溫度值在一第二時間範圍內降低至小於該第一門檻值，該記憶體控制電路單元更用以持續基於該第二降溫等級執行該降溫操作，其中基於該第二降溫等級執行的該降溫操作的一降溫能力高於基於該第一降溫等級執行的該降溫操作的一降溫能力。
  10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在基於該第二降溫等級執行該降溫操作之後，若該溫度值在該第二時間範圍內降低至小於該第一門檻值且該溫度值達到一第二門檻值，該記憶體控制電路單元用以根據該第二等級參數而回復為基於該第一降溫等級執行該降溫操作並將該等級參數從該第二等級參數更新為該第一等級參數，其中該第二門檻值小於該第一門檻值。
  11. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該記憶體控制電路單元是在基於該第二降溫等級執行該降溫操作之後且該溫度值未達到一第二門檻值時，持續基於該第二降溫等級執行該降溫操作，其中該第二門檻值小於該第一門檻值。
  12. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在基於該第二降溫等級執行該降溫操作之後，若該溫度值在該第二時間範圍內降低至小於該第一門檻值且該溫度值又回升至該第一門檻值，該記憶體控制電路單元更用以根據該第二等級參數而變更為基於一第三降溫等級執行該降溫操作並將該等級參數從該第二等級參數更新為一第三等級參數，其中該第三等級參數對應於該第三降溫等級，其中基於該第三降溫等級執行的該降溫操作的一降溫能力高於基於該第二降溫等級執行的該降溫操作的該降溫能力。
  13. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在基於該第一降溫等級執行該降溫操作之後，若該溫度值在該第一時間範圍內降低至小於該第一門檻值且該溫度值未達到一第二門檻值，該記憶體控制電路單元更用以持續基於該第一降溫等級執行該降溫操作，其中該第二門檻值小於該第一門檻值。
  14. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在基於該第一降溫等級執行該降溫操作之前，若該溫度值達到一第三門檻值，該記憶體控制電路單元更用以基於一初始降溫等級執行該降溫操作並將該等級參數更新為一初始等級參數，其中該初始等級參數對應於該初始降溫等級，其中該第三門檻值介於該第一門檻值與該第二門檻值之間。
  15. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在該降溫操作中，該記憶體控制電路單元更用以根據一寫入資料的一資料量是否大於一資料門檻值決定是否指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該寫入資料的該資料量是否大於該資料門檻值決定是否指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組的操作包括：若該寫入資料的該資料量大於該資料門檻值，暫不指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組；動態更新該資料門檻值；以及若該寫入資料的該資料量不大於該資料門檻值，指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組。
  17. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；一溫度感測器；以及一記憶體管理電路，耦接至該主機介面、該記憶體介面及該溫度感測器，其中該記憶體管理電路用以經由該溫度感測器感測一溫度並獲得一溫度值，其中若該溫度值達到一第一門檻值，該記憶體管理電路更用以基於一第一降溫等級執行一降溫操作並將一等級參數更新為一第一等級參數，其中該第一等級參數對應於該第一降溫等級，其中在基於該第一降溫等級執行該降溫操作之後，若該溫度值未在一第一時間範圍內降低至小於該第一門檻值，該記憶體管理電路更用以根據該第一等級參數而變更為基於一第二降溫等級執行該降溫操作並將該等級參數從該第一等級參數更新為一第二等級參數，其中該第二等級參數對應於該第二降溫等級，其中在基於該第二降溫等級執行該降溫操作之後，若該溫度值在一第二時間範圍內降低至小於該第一門檻值，該記憶體管理電路更用以持續基於該第二降溫等級執行該降溫操作，其中基於該第二降溫等級執行的該降溫操作的一降溫能力高於基於該第一降溫等級執行的該降溫操作的一降溫能力。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在基於該第二降溫等級執行該降溫操作之後，若該溫度值在該第二時間範圍內降低至小於該第一門檻值且該溫度值達到一第二門檻值，該記憶體管理電路用以根據該第二等級參數而回復為基於該第一降溫等級執行該降溫操作，並將該等級參數從該第二等級參數更新為該第一等級參數，其中該第二門檻值小於該第一門檻值。
  19. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路是在基於該第二降溫等級執行該降溫操作之後且該溫度值未達到一第二門檻值時，持續基於該第二降溫等級執行該降溫操作，其中該第二門檻值小於該第一門檻值。
  20. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在基於該第二降溫等級執行該降溫操作之後，若該溫度值在該第二時間範圍內降低至小於該第一門檻值且該溫度值又回升至該第一門檻值，該記憶體管理電路更用以根據該第二等級參數而變更為基於一第三降溫等級執行該降溫操作並將該等級參數從該第二等級參數更新為一第三等級參數，其中該第三等級參數對應於該第三降溫等級，其中基於該第三降溫等級執行的該降溫操作的一降溫能力高於基於該第二降溫等級執行的該降溫操作的該降溫能力。
  21. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在基於該第一降溫等級執行該降溫操作之後，若該溫度值在該第一時間範圍內降低至小於該第一門檻值且該溫度值未達到一第二門檻值，該記憶體管理電路更用以持續基於該第一降溫等級執行該降溫操作，其中該第二門檻值小於該第一門檻值。
  22. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在基於該第一降溫等級執行該降溫操作之前，若該溫度值達到一第三門檻值，該記憶體管理電路更用以基於一初始降溫等級執行該降溫操作並將該等級參數更新為一初始等級參數，其中該初始等級參數對應於該初始降溫等級，其中該第三門檻值介於該第一門檻值與該第二門檻值之間。
  23. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在該降溫操作中，該記憶體管理電路更用以根據一寫入資料的一資料量是否大於一資料門檻值決定是否指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組。
  24. 如申請專利範圍第23項所述的記憶體控制電路單元，其中該記憶體管理電路根據該寫入資料的該資料量是否大於該資料門檻值決定是否指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組的操作包括：若該寫入資料的該資料量大於該資料門檻值，暫不指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組；動態更新該資料門檻值；以及若該寫入資料的該資料量不大於該資料門檻值，指示將該寫入資料寫入至該可複寫式非揮發性記憶體模組。
TW106127162A 2017-08-10 2017-08-10 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元 TWI628666B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106127162A TWI628666B (zh) 2017-08-10 2017-08-10 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
US15/788,809 US11086564B2 (en) 2017-08-10 2017-10-20 Temperature control method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106127162A TWI628666B (zh) 2017-08-10 2017-08-10 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI628666B true TWI628666B (zh) 2018-07-01
TW201911298A TW201911298A (zh) 2019-03-16

Family

ID=63640569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127162A TWI628666B (zh) 2017-08-10 2017-08-10 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US11086564B2 (zh)
TW (1) TWI628666B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672705B (zh) * 2018-11-23 2019-09-21 宏碁股份有限公司 儲存裝置、控制方法及控制器
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
TWI853529B (zh) * 2023-04-14 2024-08-21 群聯電子股份有限公司 記憶體控制電路單元、記憶體儲存裝置及參數更新方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366766B2 (en) * 2017-12-12 2019-07-30 Western Digital Technologies, Inc. Power shaping and peak power reduction by data transfer throttling
US11711906B2 (en) * 2020-02-04 2023-07-25 Tusimple, Inc. Temperature management system for autonomous vehicles
US11557357B2 (en) * 2020-09-08 2023-01-17 Micron Technology, Inc. Selection of read offset values in a memory sub-system
EP3995933B1 (en) * 2020-11-05 2023-01-25 Axis AB Method and system for controlling data storage device temperature

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705084A (en) * 2005-07-29 2007-02-01 Coretronic Corp Cooling system
US20070122173A1 (en) * 2005-11-25 2007-05-31 Sharp Kabushiki Kaisha Temperature control device, temperature control method, fixing device, image forming apparatus, temperature control program, computer-readable recording medium, and computer data signal
TW201418954A (zh) * 2012-11-12 2014-05-16 Acer Inc 電子裝置與控制資料傳輸的方法
TW201423342A (zh) * 2012-12-06 2014-06-16 Inventec Corp 電腦系統及其控制方法
US20150007972A1 (en) * 2012-02-03 2015-01-08 Robert Bosch Gmbh Regulating Device for Regulating a Cooling Circuit for Temperature Control of a Battery System having more than One Heating and/or Cooling Element
US20160266640A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor device and temperature control method of semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386737B2 (en) 2004-11-02 2008-06-10 Intel Corporation Method and apparatus to control temperature of processor
US8209504B2 (en) * 2007-01-30 2012-06-26 Panasonic Corporation Nonvolatile memory device, nonvolatile memory system, and access device having a variable read and write access rate
CN101430923B (zh) 2007-11-06 2013-07-24 威刚科技股份有限公司 固态半导体储存装置及其应用系统与控制组件
US20100228906A1 (en) * 2009-03-06 2010-09-09 Arunprasad Ramiya Mothilal Managing Data in a Non-Volatile Memory System
US8793512B2 (en) * 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US10180665B2 (en) * 2011-09-16 2019-01-15 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Fluid-cooled computer system with proactive cooling control using power consumption trend analysis
GB2513650B (en) * 2013-05-03 2015-11-04 Control Tech Ltd Method and system for cooling a device
US10216212B1 (en) * 2014-12-16 2019-02-26 Amazon Technologies, Inc. Operating temperature-based mass storage device management
US10133483B2 (en) * 2015-04-28 2018-11-20 Sandisk Technologies Llc Memory system and method for differential thermal throttling
US9927986B2 (en) * 2016-02-26 2018-03-27 Sandisk Technologies Llc Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
CN107423301B (zh) * 2016-05-24 2021-02-23 华为技术有限公司 一种数据处理的方法、相关设备及存储系统
US11016545B2 (en) * 2017-03-29 2021-05-25 Western Digital Technologies, Inc. Thermal throttling for memory devices
US10481014B2 (en) * 2017-06-15 2019-11-19 Micron Technology, Inc. Adaptive throttling
US20190050153A1 (en) * 2017-08-08 2019-02-14 Western Digital Technologies, Inc. Routing data blocks during thermal throttling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705084A (en) * 2005-07-29 2007-02-01 Coretronic Corp Cooling system
US20070122173A1 (en) * 2005-11-25 2007-05-31 Sharp Kabushiki Kaisha Temperature control device, temperature control method, fixing device, image forming apparatus, temperature control program, computer-readable recording medium, and computer data signal
US20150007972A1 (en) * 2012-02-03 2015-01-08 Robert Bosch Gmbh Regulating Device for Regulating a Cooling Circuit for Temperature Control of a Battery System having more than One Heating and/or Cooling Element
TW201418954A (zh) * 2012-11-12 2014-05-16 Acer Inc 電子裝置與控制資料傳輸的方法
TW201423342A (zh) * 2012-12-06 2014-06-16 Inventec Corp 電腦系統及其控制方法
US20160266640A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor device and temperature control method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672705B (zh) * 2018-11-23 2019-09-21 宏碁股份有限公司 儲存裝置、控制方法及控制器
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
US10885948B1 (en) 2019-12-03 2021-01-05 Atp Electronics Taiwan Inc. NAND flash controlling system and method thereof
TWI853529B (zh) * 2023-04-14 2024-08-21 群聯電子股份有限公司 記憶體控制電路單元、記憶體儲存裝置及參數更新方法

Also Published As

Publication number Publication date
TW201911298A (zh) 2019-03-16
US20190050166A1 (en) 2019-02-14
US11086564B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
TWI628666B (zh) 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI670716B (zh) 資料存取方法、記憶體儲存裝置與記憶體控制電路單元
TWI601060B (zh) 資料傳輸方法、記憶體儲存裝置及記憶體控制電路單元
TWI731338B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
CN107179877B (zh) 数据传输方法、存储器控制电路单元与存储器存储装置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI648634B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN110879793A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202004506A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11954020B2 (en) Memory adaptive temperature controlling method, storage device and control circuit unit
CN110390985A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI796882B (zh) 讀取干擾檢查方法、記憶體儲存裝置及記憶體控制電路單元
TWI862428B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN109410994B (zh) 温度控制方法、存储器存储装置及存储器控制电路单元
TWI672593B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI757216B (zh) 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI597731B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202420099A (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI856268B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202125265A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI726541B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI854523B (zh) 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元