[go: up one dir, main page]

TWI854523B - 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI854523B
TWI854523B TW112109017A TW112109017A TWI854523B TW I854523 B TWI854523 B TW I854523B TW 112109017 A TW112109017 A TW 112109017A TW 112109017 A TW112109017 A TW 112109017A TW I854523 B TWI854523 B TW I854523B
Authority
TW
Taiwan
Prior art keywords
memory
unit
instruction
physical
rewritable non
Prior art date
Application number
TW112109017A
Other languages
English (en)
Other versions
TW202437117A (zh
Inventor
王智麟
洪婉君
朱啟傲
張洋
王鑫
Original Assignee
大陸商合肥兆芯電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥兆芯電子有限公司 filed Critical 大陸商合肥兆芯電子有限公司
Application granted granted Critical
Publication of TWI854523B publication Critical patent/TWI854523B/zh
Publication of TW202437117A publication Critical patent/TW202437117A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

一種記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：建立管理資料，其包括狀態記錄資料；將對應於第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中；接收來自主機系統的操作指令；根據所述操作指令查詢所述管理資料；以及根據查詢結果決定是否允許對所述第一實體單元執行所述操作指令。

Description

記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元。
智慧型手機、平板電腦及個人電腦在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組在操作上存在諸多操作規範，例如同一個記憶體區塊只能使用一種寫入模式來寫入資料、同一個記憶體區塊中的記憶體位址必須要依序使用及前一指令執行完畢才能執行下一個指令等。若違反此些操作規範，則資料將無法正確寫入可複寫式非揮發性記憶體模組中。但是，實務上並沒有針對前述一或多種操作規範進行整合的記憶體操作監控機制，從而導致對可複寫式非揮發性記憶體模組的執行失敗事件時常發生。
本發明提供一種記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元，可提高可複寫式非揮發性記憶體模組的工作效率。
本發明的範例實施例提供一種記憶體操作管控方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體操作管控方法包括：建立管理資料，其中所述管理資料包括狀態記錄資料；將對應於所述多個實體單元中的第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中；接收來自主機系統的操作指令；根據所述操作指令查詢所述管理資料；以及根據查詢結果決定是否允許對所述第一實體單元執行所述操作指令。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：建立管理資料，其中所述管理資料包括狀態記錄資料；將對應於所述多個實體單元中的第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中；接收來自主機系統的操作指令；根據所述操作指令查詢所述管理資料；以及根據查詢結果決定是否允許對所述第一實體單元執行所述操作指令。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以：建立管理資料，其中所述管理資料包括狀態記錄資料；將對應於所述多個實體單元中的第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中；接收來自主機系統的操作指令；根據所述操作指令查詢所述管理資料；以及根據查詢結果決定是否允許對所述第一實體單元執行所述操作指令。
基於上述，在建立管理資料後，對應於第一實體單元的第一狀態資訊可儲存於管理資料中的狀態記錄資料中。爾後，根據來自主機系統的操作指令，所述管理資料可被查詢，且查詢結果可用以決定是否允許對第一實體單元執行所述操作指令。藉此，可有效減少可複寫式非揮發性記憶體模組的執行失敗事件及/或提高可複寫式非揮發性記憶體模組的工作效率。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。
請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。
錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code, EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。在一範例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可包含多個實體抹除單元。
儲存區601中的實體單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料及/或無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體單元未儲存有效資料，則此實體單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一或多個實體單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。A、B及C皆為正整數並可根據實務需求調整，本發明不加以限制。
須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體單元之間的映射關係的管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
圖7是根據本發明的範例實施例所繪示的記憶體儲存裝置的系統架構示意圖。
請參照圖7，可複寫式非揮發性記憶體模組43可包括多個晶片致能(Chip Enabled, CE)區域CE(0)~CE(M)。例如，可複寫式非揮發性記憶體模組43可包含一或多個晶粒(die)。晶粒是從晶圓(Wafer)上透過雷射切割而獲得。每一個晶粒可以被劃分為一或多個晶片致能區域。晶片致能區域CE(0)~CE(M)中的每一個晶片致能區域可包含一或多個平面(亦稱為記憶體平面)。每一個平面可包含多個實體單元。
須注意的是，某一個晶片致能區域是否可被存取，可透過對應於此晶片致能區域的晶片致能訊號來加以管控。例如，當對應於晶片致能區域CE(i)的晶片致能訊號被上拉時，可複寫式非揮發性記憶體模組43可從晶片致能區域CE(i)讀取資料或將資料存入晶片致能區域CE(i)中。然而，若對應於晶片致能區域CE(i)的晶片致能訊號未被上拉，則可複寫式非揮發性記憶體模組43無法從晶片致能區域CE(i)讀取資料或將資料存入晶片致能區域CE(i)中。
須注意的是，在本範例實施例中，是以晶片致能區域CE(0)~CE(M)中的每一個晶片致能區域皆包含相同數量的平面(標記為平面(0)~平面(P))作為範例。例如，晶片致能區域CE(0)包含平面701(0)~701(P)，且晶片致能區域CE(M)包含平面702(0)~702(P)，依此類推。然而，不同的晶片致能區域中的平面的總數(即P)亦可能不同，本發明不加以限制。
記憶體管理電路51可經由通道(亦稱為記憶體通道)71(0)~71(N)來存取可複寫式非揮發性記憶體模組43。特別是，通道71(0)~71(N)中的每一個通道皆可用以存取特定的一或多個晶片致能區域。例如，通道71(0)可用以存取晶片致能區域CE(0)(及平面701(0)~701(P))，且通道71(N)可用以存取晶片致能區域CE(M)(及平面702(0)~702(P))等，依此類推，且N可相同或不同於M。此外，N、M及P皆為正整數並可根據實務需求調整，本發明不加以限制。
在一範例實施例中，記憶體管理電路51可建立管理資料。記憶體管理電路51可將此管理資料儲存於可複寫式非揮發性記憶體模組43中的特定區域(例如系統區)。在一範例實施例中，記憶體管理電路51可將此系統區中的實體單元的存取權限設定為使用者及/或主機系統11無法存取。藉此，可避免使用者及/或主機系統11意外修改或刪除此系統區中的資料，導致記憶體儲存裝置10無法正常運作。在一範例實施例中，此管理資料亦可儲存於可複寫式非揮發性記憶體模組43中的任意實體單元及/或其他儲存區域，本發明不加以限制。
在一範例實施例中，所述管理資料包括狀態記錄資料。記憶體管理電路51可將對應於特定實體單元(亦稱為第一實體單元)的狀態資訊(亦稱為第一狀態資訊)儲存於此狀態記錄資料中。例如，第一實體單元可包括圖6中的實體單元610(0)~610(B)中的任一個實體單元。爾後，記憶體管理電路51可根據此狀態記錄資料來獲得與第一實體單元有關的狀態資訊(即第一狀態資訊)。此外，當第一實體單元的使用狀態發生變化時，記憶體管理電路51可響應於此變化而更新第一狀態資訊。更新後的第一狀態資訊可被存入此狀態記錄資料中。
在一範例實施例中，第一狀態資訊可反映第一實體單元的操作模式(亦稱為第一操作模式)。例如，第一操作模式可以是指第一實體單元的當前操作模式或第一實體單元的預設操作模式。例如，第一操作模式可包括SLC模式、MLC模式、TLC模式或QLC模式等，且第一操作模式的類型不限於此。藉此，記憶體管理電路51可根據第一狀態資訊來獲得第一實體單元的操作模式。
在一範例實施例中，第一狀態資訊可包括識別資訊(亦稱為第一識別資訊)。第一識別資訊可用以識別第一實體單元的操作模式(即第一操作模式)。例如，若第一識別資訊中的特定位元(亦稱為第一識別位元)的位元值為“0”，表示第一操作模式為某一種操作模式(例如SLC模式)。若第一識別資訊中的第一識別位元的位元值為“1”，則表示第一操作模式為另一種操作模式(例如MLC模式、TLC模式或QLC模式)。此外，第一識別資訊還可透過其他方式來表示第一操作模式的類型，本發明不加以限制。
在一範例實施例中，第一狀態資訊還可反映第一實體單元的資料儲存狀態。例如，第一狀態資訊可反映第一實體單元是否已被寫滿(即第一實體單元中的所有實體程式化單元是否皆已被寫入資料)。在一範例實施例中，已被寫滿的實體單元可視為處於穩定狀態的實體單元，及/或未被寫滿的實體單元可視為處於不穩定狀態的實體單元。藉此，記憶體管理電路51可根據第一狀態資訊來獲得第一實體單元的資料儲存狀態。
在一範例實施例中，第一狀態資訊可包括另一識別資訊(亦稱為第二識別資訊)。第二識別資訊可用以識別第一實體單元的資料儲存狀態。例如，若第二識別資訊中的特定位元(亦稱為第二識別位元)的位元值為“1”，表示第一實體單元已被寫滿。若第二識別位元的位元值為“0”，則表示第一實體單元是空的(即尚未被寫入任何資料)或第一實體單元有儲存資料但尚未被寫滿。此外，第二識別資訊還可透過其他方式來表示第一實體單元的資料儲存狀態，本發明不加以限制。
在一範例實施例中，第一狀態資訊還可包括第一實體單元中最後被程式化的實體程式化單元(亦稱為第一實體程式化單元)的位址資訊。例如，假設第一實體單元中已經有多個實體程式化單元被程式化以儲存資料，則第一實體程式化單元是指這些已經被程式化的實體程式化單中最後一個被程式化的實體程式化單元。藉此，記憶體管理電路51可根據第一狀態資訊來獲得第一實體單元中最後被程式化的實體程式化單元(即第一實體程式化單元)的位址資訊。
在一範例實施例中，記憶體管理電路51可接收來自主機系統的至少一操作指令。例如，所述操作指令可包括寫入指令、讀取指令及抹除指令。寫入指令指示儲存資料。讀取指令指示讀取資料。抹除指令指示抹除資料。此外，所述操作指令還可包括其他類型的操作指令，本發明不加以限制。
在一範例實施例中，記憶體管理電路51可根據所述操作指令查詢所述管理資料。然後，記憶體管理電路51可根據查詢結果決定是否允許對第一實體單元執行所述操作指令。例如，所述查詢結果可包括對第一狀態資訊的查詢結果。例如，根據所述查詢結果，記憶體管理電路51可獲得第一狀態資訊。然後，記憶體管理電路51可根據第一狀態資訊，來決定是否允許對第一實體單元執行所述操作指令。
在一範例實施例中，在下達操作指令序列以指示可複寫式非揮發性記憶體模組43執行對應於所述操作指令的操作行為之前，記憶體管理電路51可獲得所述操作行為的特性資訊。記憶體管理電路51可將所述特性資訊與所述查詢結果(或第一狀態資訊)進行比對。若(或響應於)比對結果反映所述特性資訊與所述查詢結果(或第一狀態資訊)相互吻合，則記憶體管理電路51可允許對第一實體單元執行所述操作指令。此外，若(或響應於)比對結果反映所述特性資訊與所述查詢結果(或第一狀態資訊)不相互吻合，則記憶體管理電路51可禁止對第一實體單元執行所述操作指令。
在一範例實施例中，若記憶體管理電路51允許對第一實體單元執行所述操作指令，則記憶體管理電路51可發送操作指令序列以指示可複寫式非揮發性記憶體模組43執行所述操作指令所對應的操作行為，例如將資料儲存至第一實體單元或從第一實體單元讀取資料等。然而，若記憶體管理電路51不允許(即禁止)對第一實體單元執行所述操作指令，則記憶體管理電路51可不發送所述操作指令序列。
在一範例實施例中，透過事先禁止或阻止對第一實體單元執行所述操作指令，可有效減少可複寫式非揮發性記憶體模組的執行失敗事件。或者，從另一角度而言，透過事先禁止或阻止對第一實體單元執行所述操作指令，亦可有效減少花費系統資源在可預期會失敗的操作事件上。
在一範例實施例中，假設所述操作指令為寫入指令。在指示可複寫式非揮發性記憶體模組43執行對應於此寫入指令的資料寫入操作之前，記憶體管理電路51可獲得對應於此資料寫入操作的特性資訊。例如，此特性資訊可反映此資料寫入操作是採用特定的操作模式(亦稱為第二操作模式)從第一實體單元中的特定實體程式化單元(亦稱為第二實體程式化單元)開始進行程式化。
在查詢所述管理資料後，記憶體管理電路51可將此特性資訊與所述查詢結果(或第一狀態資訊)進行比對。若比對結果反映出第二操作模式相同於第一操作模式且第二實體程式化單元為第一實體程式化單元的下一個實體程式化單元，記憶體管理電路51可判定此資料寫入操作符合預設的操作規範。響應於此資料寫入操作符合預設的操作規範，記憶體管理電路51可允許對第一實體單元執行此寫入指令。例如，在允許對第一實體單元執行此寫入指令的情況下，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43執行對應於此寫入指令的資料寫入操作。
然而，若比對結果反映出第二操作模式不同於第一操作模式及/或第二實體程式化單元非為第一實體程式化單元的下一個實體程式化單元，則記憶體管理電路51可判定此資料寫入操作不符合預設的操作規範。響應於此資料寫入操作不符合預設的操作規範，記憶體管理電路51可不允許(即禁止)對第一實體單元執行此寫入指令。例如，在不允許對第一實體單元執行此寫入指令的情況下，記憶體管理電路51可不指示可複寫式非揮發性記憶體模組43執行對應於此寫入指令的資料寫入操作。藉此，可減少花費系統資源在可預期會失敗的操作事件上。
在一範例實施例中，假設所述操作指令為讀取指令。在指示可複寫式非揮發性記憶體模組43執行對應於此讀取指令的資料讀取操作之前，記憶體管理電路51可獲得對應於此資料讀取操作的特性資訊。例如，此特性資訊可反映此資料讀取操作是採用特定的操作模式(即第二操作模式)從第一實體單元中的特定實體程式化單元(亦稱為第三實體程式化單元)讀取資料。
在查詢所述管理資料後，記憶體管理電路51可將此特性資訊與所述查詢結果(或第一狀態資訊)進行比對。若比對結果反映出第二操作模式相同於第一操作模式且第三實體程式化單元已被程式化，記憶體管理電路51可判定此資料讀取操作符合預設的操作規範。響應於此資料讀取操作符合預設的操作規範，記憶體管理電路51可允許對第一實體單元執行此讀取指令。例如，在允許對第一實體單元執行此讀取指令的情況下，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43執行對應於此讀取指令的資料讀取操作。
然而，若比對結果反映出第二操作模式不同於第一操作模式及/或第三實體程式化單元尚未被程式化，則記憶體管理電路51可判定此資料讀取操作不符合預設的操作規範。響應於此資料讀取操作不符合預設的操作規範，記憶體管理電路51可不允許(即禁止)對第一實體單元執行此讀取指令。例如，在不允許對第一實體單元執行此讀取指令的情況下，記憶體管理電路51可不指示可複寫式非揮發性記憶體模組43執行對應於此讀取指令的資料讀取操作。藉此，同樣可減少花費系統資源在可預期會失敗或者無效(例如讀取尚未被程式化的實體程式化單元)的操作事件上。
在一範例實施例中，假設所述操作指令為抹除指令。在指示可複寫式非揮發性記憶體模組43執行對應於此抹除指令的資料抹除操作之前，記憶體管理電路51可獲得對應於此資料抹除操作的特性資訊。例如，此特性資訊可反映此資料抹除操作是基於特定的操作模式(即第二操作模式)對第一實體單元抹除。
在查詢所述管理資料後，記憶體管理電路51可將此特性資訊與所述查詢結果(或第一狀態資訊)進行比對。若比對結果反映出第二操作模式相同於第一操作模式且第一實體單元已被程式化，記憶體管理電路51可判定此資料抹除操作符合預設的操作規範。響應於此資料抹除操作符合預設的操作規範，記憶體管理電路51可允許對第一實體單元執行此抹除指令。例如，在允許對第一實體單元執行此抹除指令的情況下，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43執行對應於此抹除指令的抹除操作。
然而，若比對結果反映出第二操作模式不同於第一操作模式及/或第一實體單元尚未被程式化，則記憶體管理電路51可判定此資料抹除操作不符合預設的操作規範。響應於此資料抹除操作不符合預設的操作規範，記憶體管理電路51可不允許(即禁止)對第一實體單元執行此抹除指令。例如，在不允許對第一實體單元執行此抹除指令的情況下，記憶體管理電路51可不指示可複寫式非揮發性記憶體模組43執行對應於此抹除指令的抹除操作。藉此，同樣可減少花費系統資源在可預期會失敗或者無效(例如抹除尚未被程式化的實體單元)的操作事件上。
須注意的是，前述範例實施例所提及的特性資訊及相關的操作規範僅為範例，而非用以限定本發明。在另一範例實施例中，所述特性資訊及相關的操作規範還可根據實務需求進行設定與調整，本發明不加以限制。
在一範例實施例中，所述管理資料還包括指令記錄資料。記憶體管理電路51可將對應於可複寫式非揮發性記憶體模組43中的特定晶片致能區域(亦稱為第一晶片致能區域)的指令資訊儲存於此指令記錄資料中。第一實體單元可包含於第一晶片致能區域中。
在一範例實施例中，所述指令資訊與過去下達至第一晶片致能區域的至少一操作指令有關。例如，所述指令資訊可反映最後一個下達至第一晶片致能區域的操作指令的指令內容。例如，所述指令內容可包括操作指令的類型(例如為寫入指令、讀取指令或抹除指令)、此操作指令所攜帶的資料內容及/或此操作指令所針對的實體單元或實體程式化單元等。
在一範例實施例中，所述查詢結果還可包括對所述指令資訊的查詢結果。例如，根據所述查詢結果，記憶體管理電路51可獲得第一狀態資訊與所述指令資訊。然後，記憶體管理電路51可根據第一狀態資訊與所述指令資訊，來決定是否允許對第一實體單元執行特定的操作指令。
在一範例實施例中，針對同一個晶片致能區域下達的前後兩個操作指令必須要符合特定的操作規範，例如要等到前一個操作指令執行完畢才能執行下一個操作指令，包含要等到前一個讀取或寫入指令的緩存資料搬移完畢才能執行下一個操作指令，及/或要等到前一個操作指令執行完畢才能執行重置(reset)等。此外，不同類型的記憶體儲存裝置也可能會針對同一個晶片致能區域下達的前後兩個操作指令設定不同的操作規範，本發明不加以限制。
在一範例實施例中，上述將操作指令所對應的操作行為的特性資訊與查詢結果進行比對並根據比對結果來決定是否允許對第一實體單元執行所述操作指令之操作，還包括參考對所述指令資訊的查詢結果。只有在滿足相關操作規範的前提下，才允許針對第一晶片致能區域執行下一個操作指令。藉此，同樣減少花費系統資源在可預期會失敗或者無效的操作事件上。
須注意的是，前述範例實施例所提及的各種操作規範僅為範例，而非用以限制本發明。在其他範例實施例中，記憶體管理電路51可根據對所述管理資料的查詢結果搭配其他的操作規範或操作策略來判斷是否允許對第一實體單元執行特定的操作指令，在此不逐一說明。
在一範例實施例中，在判定不允許對第一實體單元執行特定操作指令後，記憶體管理電路51可在未執行此操作指令的情況下，發送對應於此操作指令的替代回應訊息至主機系統11。例如，針對不允許執行的讀取指令、寫入指令或抹除指令，記憶體管理電路51可直接發送讀取失敗(或成功)訊息、寫入失敗(或成功)訊息或抹除失敗(或成功)訊息至主機系統11，視實務需求而定。藉此，可透過減少執行無意義或預期會失敗的操作指令，來提高可複寫式非揮發性記憶體模組的工作效率。
圖8是根據本發明的範例實施例所繪示的記憶體操作管控方法的流程圖。請參照圖8，在步驟S801中，建立管理資料，其中所述管理資料包括狀態記錄資料。在步驟S802中，將對應於第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中。在步驟S803中，接收來自主機系統的操作指令。在步驟S804中，根據所述操作指令查詢所述管理資料。在步驟S805中，根據查詢結果決定是否允許對第一實體單元執行所述操作指令。
然而，圖8中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8中各步驟可以實作為多個程式碼或是電路，本案不加以限制。此外，圖8的方法可以搭配以上範例實施例使用，也可以單獨使用，本案不加以限制。
綜上所述，本發明的範例實施例所提供的記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元，可透過減少或禁止執行無意義或預期會失敗的操作指令，來提高可複寫式非揮發性記憶體模組的工作效率。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
10, 30:記憶體儲存裝置 11, 31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B:實體單元 612(0)~612(C):邏輯單元 71(0)~71(N):通道 701(0)~701(P), 702(0)~702(P):平面 CE(0)~CE(M):晶片致能區域 S801:步驟(建立管理資料，其中所述管理資料包括狀態記錄資料) S802:步驟(將對應於第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中) S803:步驟(接收來自主機系統的操作指令) S804:步驟(根據所述操作指令查詢所述管理資料) S805:步驟(根據查詢結果決定是否允許對第一實體單元執行所述操作指令)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的記憶體儲存裝置的系統架構示意圖。 圖8是根據本發明的範例實施例所繪示的記憶體操作管控方法的流程圖。
S801:步驟(建立管理資料，其中所述管理資料包括狀態記錄資料)
S802:步驟(將對應於第一實體單元的第一狀態資訊儲存於所述狀態記錄資料中)
S803:步驟(接收來自主機系統的操作指令)
S804:步驟(根據所述操作指令查詢所述管理資料)
S805:步驟(根據查詢結果決定是否允許對第一實體單元執行所述操作指令)

Claims (21)

  1. 一種記憶體操作管控方法，用於可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，且該記憶體操作管控方法包括：建立管理資料，其中該管理資料包括狀態記錄資料；將對應於該多個實體單元中的第一實體單元的第一狀態資訊儲存於該狀態記錄資料中；接收來自主機系統的操作指令；根據該操作指令查詢該管理資料；根據查詢結果決定是否允許對該第一實體單元執行該操作指令；以及在判定不允許對該第一實體單元執行該操作指令後，在未執行該操作指令的情況下，發送對應於該操作指令的替代回應訊息至該主機系統。
  2. 如請求項1所述的記憶體操作管控方法，其中該第一狀態資訊反映該第一實體單元的操作模式。
  3. 如請求項1所述的記憶體操作管控方法，其中該第一狀態資訊反映該第一實體單元的資料儲存狀態。
  4. 如請求項3所述的記憶體操作管控方法，其中該第一狀態資訊包括該第一實體單元中最後被程式化的實體程式化單元的位址資訊。
  5. 如請求項1所述的記憶體操作管控方法，其中該可複寫式非揮發性記憶體模組更包括多個晶片致能區域，該第一實體單元位於該多個晶片致能區域中的第一晶片致能區域中，該管理資料更包括指令記錄資料，且該記憶體操作管控方法更包括：將對應於該第一晶片致能區域的指令資訊儲存於該指令記錄資料中，其中該指令資訊與過去下達至該第一晶片致能區域的至少一操作指令有關。
  6. 如請求項5所述的記憶體操作管控方法，其中該指令資訊反映最後一個下達至該第一晶片致能區域的操作指令的指令內容。
  7. 如請求項1所述的記憶體操作管控方法，其中根據該查詢結果決定是否允許對該第一實體單元執行該操作指令的步驟包括：在指示該可複寫式非揮發性記憶體模組執行對應於該操作指令的操作行為之前，將該操作行為的特性資訊與該查詢結果進行比對；響應於該比對結果反映該特性資訊與該查詢結果相互吻合，指示該可複寫式非揮發性記憶體模組執行該操作行為；以及響應於該比對結果反映該特性資訊與該查詢結果不相互吻合，不指示該可複寫式非揮發性記憶體模組執行該操作行為。
  8. 一種記憶體儲存裝置，包括：連接介面單元，用以耦接至主機系統； 可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以：建立管理資料，其中該管理資料包括狀態記錄資料；將對應於該多個實體單元中的第一實體單元的第一狀態資訊儲存於該狀態記錄資料中；接收來自該主機系統的操作指令；根據該操作指令查詢該管理資料；根據查詢結果決定是否允許對該第一實體單元執行該操作指令；以及在判定不允許對該第一實體單元執行該操作指令後，在未執行該操作指令的情況下，發送對應於該操作指令的替代回應訊息至該主機系統。
  9. 如請求項8所述的記憶體儲存裝置，其中該第一狀態資訊反映該第一實體單元的操作模式。
  10. 如請求項8所述的記憶體儲存裝置，其中該第一狀態資訊反映該第一實體單元的資料儲存狀態。
  11. 如請求項10所述的記憶體儲存裝置，其中該第一狀態資訊包括該第一實體單元中最後被程式化的實體程式化單元的位址資訊。
  12. 如請求項8所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組更包括多個晶片致能區域，該第一實體單元位於該多個晶片致能區域中的第一晶片致能區域中，該管理資料更包括指令記錄資料，且該記憶體控制電路單元更用以：將對應於該第一晶片致能區域的指令資訊儲存於該指令記錄資料中，其中該指令資訊與過去下達至該第一晶片致能區域的至少一操作指令有關。
  13. 如請求項12所述的記憶體儲存裝置，其中該指令資訊反映最後一個下達至該第一晶片致能區域的操作指令的指令內容。
  14. 如請求項8所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該查詢結果決定是否允許對該第一實體單元執行該操作指令的操作包括：在指示該可複寫式非揮發性記憶體模組執行對應於該操作指令的操作行為之前，將該操作行為的特性資訊與該查詢結果進行比對；響應於該比對結果反映該特性資訊與該查詢結果相互吻合，指示該可複寫式非揮發性記憶體模組執行該操作行為；以及響應於該比對結果反映該特性資訊與該查詢結果不相互吻合，不指示該可複寫式非揮發性記憶體模組執行該操作行為。
  15. 一種記憶體控制電路單元，用於控制可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，且該記憶體控制電路單元包括：主機介面，用以耦接至主機系統；記憶體介面，用以耦接至所述可複寫式非揮發性記憶體模組；以及記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以：建立管理資料，其中該管理資料包括狀態記錄資料；將對應於該多個實體單元中的第一實體單元的第一狀態資訊儲存於該狀態記錄資料中；接收來自該主機系統的操作指令；根據該操作指令查詢該管理資料；以及根據查詢結果決定是否允許對該第一實體單元執行該操作指令；以及在判定不允許對該第一實體單元執行該操作指令後，在未執行該操作指令的情況下，發送對應於該操作指令的替代回應訊息至該主機系統。
  16. 如請求項15所述的記憶體控制電路單元，其中該第一狀態資訊反映該第一實體單元的操作模式。
  17. 如請求項15所述的記憶體控制電路單元，其中該第一狀態資訊反映該第一實體單元的資料儲存狀態。
  18. 如請求項17所述的記憶體控制電路單元，其中該第一狀態資訊包括該第一實體單元中最後被程式化的實體程式化單元的位址資訊。
  19. 如請求項15所述的記憶體控制電路單元，其中該可複寫式非揮發性記憶體模組更包括多個晶片致能區域，該第一實體單元位於該多個晶片致能區域中的第一晶片致能區域中，該管理資料更包括指令記錄資料，且該記憶體管理電路更用以：將對應於該第一晶片致能區域的指令資訊儲存於該指令記錄資料中，其中該指令資訊與過去下達至該第一晶片致能區域的至少一操作指令有關。
  20. 如請求項19所述的記憶體控制電路單元，其中該指令資訊反映最後一個下達至該第一晶片致能區域的操作指令的指令內容。
  21. 如請求項15所述的記憶體控制電路單元，其中該記憶體管理電路根據該查詢結果決定是否允許對該第一實體單元執行該操作指令的操作包括：在指示該可複寫式非揮發性記憶體模組執行對應於該操作指令的操作行為之前，將該操作行為的特性資訊與該查詢結果進行比對；響應於該比對結果反映該特性資訊與該查詢結果相互吻合，指示該可複寫式非揮發性記憶體模組執行該操作行為；以及響應於該比對結果反映該特性資訊與該查詢結果不相互吻 合，不指示該可複寫式非揮發性記憶體模組執行該操作行為。
TW112109017A 2023-03-01 2023-03-10 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元 TWI854523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310203235X 2023-03-01
CN202310203235.XA CN116225993A (zh) 2023-03-01 2023-03-01 存储器操作管控方法、存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
TWI854523B true TWI854523B (zh) 2024-09-01
TW202437117A TW202437117A (zh) 2024-09-16

Family

ID=86584066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112109017A TWI854523B (zh) 2023-03-01 2023-03-10 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (3)

Country Link
US (1) US20240295982A1 (zh)
CN (1) CN116225993A (zh)
TW (1) TWI854523B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215800A1 (en) * 2000-01-06 2008-09-04 Super Talent Electronics, Inc. Hybrid SSD Using A Combination of SLC and MLC Flash Memory Arrays
US20160041760A1 (en) * 2014-08-08 2016-02-11 International Business Machines Corporation Multi-Level Cell Flash Memory Control Mechanisms
CN110569002A (zh) * 2019-09-18 2019-12-13 深圳市得一微电子有限责任公司 一种基于混合模式的闪存设备可变容量装置和方法
TW202129501A (zh) * 2020-01-16 2021-08-01 日商鎧俠股份有限公司 記憶體系統
CN114077398A (zh) * 2020-08-11 2022-02-22 美光科技公司 用于存储模式控制的系统、方法和设备
US20220283939A1 (en) * 2018-10-29 2022-09-08 Micron Technology, Inc. Slc cache allocation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215800A1 (en) * 2000-01-06 2008-09-04 Super Talent Electronics, Inc. Hybrid SSD Using A Combination of SLC and MLC Flash Memory Arrays
US20160041760A1 (en) * 2014-08-08 2016-02-11 International Business Machines Corporation Multi-Level Cell Flash Memory Control Mechanisms
US20220283939A1 (en) * 2018-10-29 2022-09-08 Micron Technology, Inc. Slc cache allocation
CN110569002A (zh) * 2019-09-18 2019-12-13 深圳市得一微电子有限责任公司 一种基于混合模式的闪存设备可变容量装置和方法
TW202129501A (zh) * 2020-01-16 2021-08-01 日商鎧俠股份有限公司 記憶體系統
CN114077398A (zh) * 2020-08-11 2022-02-22 美光科技公司 用于存储模式控制的系统、方法和设备

Also Published As

Publication number Publication date
TW202437117A (zh) 2024-09-16
CN116225993A (zh) 2023-06-06
US20240295982A1 (en) 2024-09-05

Similar Documents

Publication Publication Date Title
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN110879793A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN110390985A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI796882B (zh) 讀取干擾檢查方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971A (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI757216B (zh) 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111767005A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202420099A (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
TWI854523B (zh) 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI727203B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI840148B (zh) 記憶體的性能匹配方法、記憶體儲存裝置及記憶體控制電路單元
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI852352B (zh) 有效節點管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI867977B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI840734B (zh) 指令管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI863051B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI844172B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI839144B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI859622B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元