[go: up one dir, main page]

CN114115739B - 存储器管理方法、存储器存储装置及存储器控制电路单元 - Google Patents

存储器管理方法、存储器存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN114115739B
CN114115739B CN202111417695.XA CN202111417695A CN114115739B CN 114115739 B CN114115739 B CN 114115739B CN 202111417695 A CN202111417695 A CN 202111417695A CN 114115739 B CN114115739 B CN 114115739B
Authority
CN
China
Prior art keywords
memory module
memory
time
time threshold
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111417695.XA
Other languages
English (en)
Other versions
CN114115739A (zh
Inventor
塞巴斯蒂安·尚
梁鸣仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN202111417695.XA priority Critical patent/CN114115739B/zh
Publication of CN114115739A publication Critical patent/CN114115739A/zh
Application granted granted Critical
Publication of CN114115739B publication Critical patent/CN114115739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元。所述方法包括：发送第一操作指令序列至可复写式非易失性存储器模块，以指示可复写式非易失性存储器模块中的第一存储器模块执行第一操作；获得对应于第一操作的第一时间临界值；更新对应于第一存储器模块的第一计数值；以及响应于第一计数值达到第一时间临界值，发送第一查询指令序列至可复写式非易失性存储器模块，以查询第一存储器模块的状态。藉此，可提高存储器模块的状态查询效率。

Description

存储器管理方法、存储器存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器管理技术，尤其涉及一种存储器管理方法、存储器存储装置及存储器控制电路单元。
背景技术
移动电话与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。
一般来说，若可复写式非易失性存储器模块包含多个存储器模块，则每个存储器模块可能会单独用来执行数据读取或数据写入。为了获得每个存储器模块当前的状态(例如处于忙碌或待命)，存储器控制器一般是每隔一段时间就通过轮询的方式来依序向每个存储器模块询问其当前状态。然而，随着可复写式非易失性存储器模块中包含的存储器模块的数量越来越多，每一次轮询所花费的时间就越长，导致系统运作效率降低。
发明内容
有鉴于此，本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元，可提高存储器模块的状态查询效率。
本发明的范例实施例提供一种存储器管理方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个存储器模块。所述存储器管理方法包括：发送第一操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第一存储器模块执行第一操作；获得对应于所述第一操作的第一时间临界值；更新对应于第一存储器模块的第一计数值；以及响应于所述第一计数器的第一计数值达到所述第一时间临界值，发送第一查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
在本发明的一范例实施例中，所述的存储器管理方法还包括：若所述第一计数值未达到所述第一时间临界值，不发送所述第一查询指令序列。
在本发明的一范例实施例中，获得对应于所述第一操作的第一时间临界值的步骤包括：根据所述第一操作的类型，获得对应于所述第一操作的所述第一时间临界值。
在本发明的一范例实施例中，根据所述第一操作的所述指令类型，获得对应于所述第一操作的所述第一时间临界值的步骤包括：响应于所述第一操作的所述类型为第一类操作，将所述第一时间临界值决定为第一时间值；以及响应于所述第一操作的所述类型为第二类操作，将所述第一时间临界值决定为第二时间值，其中所述第一时间值不同于所述第二时间值。
在本发明的一范例实施例中，所述的存储器管理方法还包括：根据所述第一操作的实际完成时间，调整所述第一时间临界值。
在本发明的一范例实施例中，获得对应于所述第一操作的所述第一时间临界值的步骤包括：从所述可复写式非易失性存储器模块接收对应于所述第一存储器模块的时间评估信息；以及根据所述时间评估信息决定所述第一时间临界值。
在本发明的一范例实施例中，所述的存储器管理方法还包括：发送第二操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第二存储器模块执行第二操作；获得对应于所述第二操作的第二时间临界值，其中所述第二时间临界值不同于所述第一时间临界值；更新对应于所述第二存储器模块的第二计数值；以及响应于所述第二计数值达到所述第二时间临界值，发送第二查询指令序列至所述可复写式非易失性存储器模块，以查询所述第二存储器模块的状态。
在本发明的一范例实施例中，所述的存储器管理方法还包括：发送第三操作指令序列至所述可复写式非易失性存储器模块，以指示所述第一存储器模块执行第三操作；获得对应于所述第三操作的第三时间临界值，其中所述第三时间临界值不同于所述第一时间临界值；更新对应于所述第三存储器模块的第三计数值；以及响应于所述第三计数值达到所述第三时间临界值，发送第三查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个存储器模块。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：发送第一操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第一存储器模块执行第一操作；获得对应于所述第一操作的第一时间临界值；更新对应于所述第一存储器模块的第一计数值；以及响应于所述第一计数值达到所述第一时间临界值，发送第一查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
在本发明的一范例实施例中，若所述第一计数值未达到所述第一时间临界值，所述存储器控制电路单元不发送所述第一查询指令序列。
在本发明的一范例实施例中，获得对应于所述第一操作的第一时间临界值的操作包括：根据所述第一操作的类型，获得对应于所述第一操作的所述第一时间临界值。
在本发明的一范例实施例中，根据所述第一操作的所述指令类型，获得对应于所述第一操作的所述第一时间临界值的操作包括：响应于所述第一操作的所述类型为第一类操作，将所述第一时间临界值决定为第一时间值；以及响应于所述第一操作的所述类型为第二类操作，将所述第一时间临界值决定为第二时间值，其中所述第一时间值不同于所述第二时间值。
在本发明的一范例实施例中，所述存储器控制电路单元更用以：根据所述第一操作的实际完成时间，调整所述第一时间临界值。
在本发明的一范例实施例中，获得对应于所述第一操作的所述第一时间临界值的操作包括：从所述可复写式非易失性存储器模块接收对应于所述第一存储器模块的时间评估信息；以及根据所述时间评估信息决定所述第一时间临界值。
在本发明的一范例实施例中，所述存储器控制电路单元更用以：发送第二操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第二存储器模块执行第二操作；获得对应于所述第二操作的第二时间临界值，其中所述第二时间临界值不同于所述第一时间临界值；更新对应于所述第二存储器模块的第二计数值；以及响应于所述第二计数值达到所述第二时间临界值，发送第二查询指令序列至所述可复写式非易失性存储器模块，以查询所述第二存储器模块的状态。
在本发明的一范例实施例中，所述存储器控制电路单元更用以：发送第三操作指令序列至所述可复写式非易失性存储器模块，以指示所述第一存储器模块执行第三操作；获得对应于所述第三操作的第三时间临界值，其中所述第三时间临界值不同于所述第一时间临界值；更新对应于所述第三存储器模块的第三计数值；以及响应于所述第三计数值达到所述第三时间临界值，发送第三查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
本发明的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个存储器模块。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：发送第一操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第一存储器模块执行第一操作；获得对应于所述第一操作的第一时间临界值；更新对应于所述第一存储器模块的第一计数值；以及响应于所述第一计数值达到所述第一时间临界值，发送第一查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
在本发明的一范例实施例中，若所述第一计数值未达到所述第一时间临界值，所述存储器管理电路不发送所述第一查询指令序列。
在本发明的一范例实施例中，所述存储器管理电路更用以：根据所述第一操作的实际完成时间，调整所述第一时间临界值。
在本发明的一范例实施例中，所述存储器管理电路更用以：发送第二操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第二存储器模块执行第二操作；获得对应于所述第二操作的第二时间临界值，其中所述第二时间临界值不同于所述第一时间临界值；更新对应于所述第二存储器模块的第二计数值；以及响应于所述第二计数值达到所述第二时间临界值，发送第二查询指令序列至所述可复写式非易失性存储器模块，以查询所述第二存储器模块的状态。
在本发明的一范例实施例中，所述存储器管理电路更用以：发送第三操作指令序列至所述可复写式非易失性存储器模块，以指示所述第一存储器模块执行第三操作；获得对应于所述第三操作的第三时间临界值，其中所述第三时间临界值不同于所述第一时间临界值；更新对应于所述第三存储器模块的第三计数值；以及响应于所述第三计数值达到所述第三时间临界值，发送第三查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
基于上述，在发送第一操作指令序列至可复写式非易失性存储器模块以指示第一存储器模块执行第一操作后，对应于所述第一操作的第一时间临界值可被获得且对应于第一存储器模块的第一计数值可被更新。尔后，响应于所述第一计数值达到所述第一时间临界值，第一查询指令序列可被发送至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。相较于传统的轮询机制，本发明的范例实施例提出的存储器管理方法、存储器存储装置及存储器控制电路单元，可有效提高存储器模块的状态查询效率。
附图说明
图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；
图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的范例实施例所示出的存储器管理电路经由多个通道与可复写式非易失性存储器模块通信的示意图；
图8是根据本发明的范例实施例所示出的询问存储器模块的状态的示意图；
图9是根据本发明的范例实施例所示出的不同类型的操作所对应的时间临界值的示意图；
图10是根据本发明的范例实施例所示出的存储器管理方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(systembus)110。
在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。
在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线保真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。
图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。
连接接口单元41用以将存储器存储装置10连接主机系统11。存储器存储装置10可经由连接接口单元41与主机系统11通信。在一范例实施例中，连接接口单元41是相容于高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、通用串行总线(UniversalSerial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal FlashStorage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。
存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512比特组(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。
存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。
在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。
主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。
错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
缓冲存储器55是连接至存储器管理电路51并且用以暂存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。
在一范例实施例中，一个实体单元是指一个实体地址或一个实体程序化单元。在一范例实施例中，一个实体单元亦可以是由多个连续或不连续的实体地址组成。在一范例实施例中，一个实体单元亦可以是指一个虚拟区块(VB)。一个虚拟区块可包括多个实体地址或多个实体程序化单元。
存储区601中的实体单元610(0)～610(A)用以存储使用者数据(例如来自图1的主机系统11的使用者数据)。例如，存储区601中的实体单元610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体单元未存储有效数据，则此实体单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体单元(或未存储有效数据的实体单元)可被抹除。在写入新数据时，一或多个实体单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。
存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。
须注意的是，一个逻辑单元可被映射至一或多个实体单元。若某一实体单元当前有被某一逻辑单元映射，则表示此实体单元当前存储的数据包括有效数据。反之，若某一实体单元当前未被任一逻辑单元映射，则表示此实体单元当前存储的数据为无效数据。
存储器管理电路51可将描述逻辑单元与实体单元之间的映射关系的管理数据(亦称为逻辑至实体映射信息)记录于至少一逻辑至实体映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此逻辑至实体映射表中的信息来存取可复写式非易失性存储器模块43。
图7是根据本发明的范例实施例所示出的存储器管理电路经由多个通道与可复写式非易失性存储器模块通信的示意图。请参照图7，可复写式非易失性存储器模块43可包括多个存储器模块71(0)～71(n)。n可为任意正整数。存储器模块71(0)～71(n)中的每一个存储器模块可包含多个实体单元。存储器模块71(0)～71(n)中的每一个存储器模块可单独执行数据读取、写入或抹除等操作。此外，存储器模块71(0)～71(n)中的多个存储器模块也可平行执行数据读取、写入或抹除等操作。例如，存储器模块71(0)～71(n)中的一个存储器模块可以是指一个平面(plane)、一个芯片致能(Chip Enable,CE)区域、一个晶粒(die)或者其他的实体管理单位。
存储器管理电路51可经由通道70(0)～70(n)分别与存储器模块71(0)～71(n)通信。例如，存储器管理电路51可经由通道70(i)下达操作指令给存储器模块71(i)。存储器模块71(i)可经由通道70(i)接收此操作指令并执行相应的操作行为。此外，存储器模块71(i)可经由通道70(i)将数据回传给存储器管理电路51。或者，在一范例实施例中，存储器模块71(0)～71(n)中的多个存储器模块亦可共用同一个通道70(i)。
存储器管理电路51可发送一个操作指令序列(亦称为第一操作指令序列)至可复写式非易失性存储器模块43，以指示存储器模块71(0)～71(n)中的某一个存储器模块(亦称为第一存储器模块)执行特定操作(亦称为第一操作)。例如，假设第一存储器模块为存储器模块71(i)，则存储器模块71(i)可根据第一操作指令序列执行第一操作。例如，第一操作可包括从存储器模块71(i)中的至少一实体单元读取数据、将数据写入至存储器模块71(i)中的至少一实体单元、或者抹除存储器模块71(i)中的至少一实体单元。
另外，存储器管理电路51可获得对应于第一操作的一个时间临界值(亦称为第一时间临界值)。第一时间临界值可接近第一存储器模块执行第一操作所需的时间。例如，假设第一存储器模块完整执行第一操作所需的时间约为30微秒(μs)，则第一时间临界值可接近和/或略小于30微秒。
在发送第一操作指令序列之后，存储器管理电路51可持续更新对应于第一存储器模块的计数值(亦称为第一计数值)。第一计数值可正相关于存储器管理电路51下达第一操作指令序列后所经过的时间长度。例如，假设第一计数值为20，表示存储器管理电路51下达第一操作指令序列后已经经过了大约20微秒。
在一范例实施例中，存储器管理电路51可判断第一计数值是否达到(例如大于或等于)第一时间临界值。若第一计数值达到第一时间临界值，表示第一存储器模块所执行的第一操作有很高的机率已经完成或者接近完成。若第一存储器模块所执行的第一操作已经完成，则第一存储器模块可切换至待命(ready)状态。在待命状态下，第一存储器模块可开始执行下一个操作。此外，若第一计数值未达到第一时间临界值，表示第一存储器模块所执行的第一操作有很高的机率尚未完成。若第一存储器模块所执行的第一操作尚未完成，则第一存储器模块可持续处于忙碌(busy)状态。在忙碌状态下，第一存储器模块不能执行其他操作。
响应于第一计数值达到第一时间临界值，存储器管理电路51可发送一个查询指令序列(亦称为第一查询指令序列)至可复写式非易失性存储器模块43，以查询第一存储器模块的状态。例如，假设第一存储器模块为存储器模块71(i)，则第一查询指令序列可经由通道70(i)传输。响应于第一查询指令序列，可复写式非易失性存储器模块43可回传一个状态信息(亦称为第一状态信息)给存储器管理电路51。存储器管理电路51可根据此状态信息获得第一存储器模块的状态。例如，假设第一存储器模块为存储器模块71(i)，则第一状态信息可经由通道70(i)传输。或者，在一范例实施例中，若第一计数值未达到第一时间临界值，则存储器管理电路51可不发送第一查询指令序列。
图8是根据本发明的范例实施例所示出的询问存储器模块的状态的示意图。请参照图7与图8，在一范例实施例中，在某一时间点(亦称为第一时间点)，存储器管理电路51可发送查询指令序列至可复写式非易失性存储器模块43，以查询存储器模块71(0)与71(2)的状态。但是，存储器模块71(1)被跳过。响应于所述查询指令序列，存储器模块71(0)与71(2)可将各自的状态回报给存储器管理电路51，但存储器模块71(1)不须回报其状态给存储器管理电路51。藉此，可针对任务即将完成或已经完成的存储器模块(例如存储器模块71(0)与71(2))进行状态查询。另一方面，针对任务明显尚未完成的存储器模块(例如存储器模块71(1))，则可暂不查询其状态，以避免占用存储器管理电路51与可复写式非易失性存储器模块43之间的通信频宽。此外，在图8的范例实施例中，在第一时间点，更多或更少的存储器模块的状态可被查询，和/或更多或更少的存储器模块可被跳过，本发明不加以限制。
在一范例实施例中，存储器管理电路51可根据第一操作的类型，获得对应于第一操作的第一时间临界值。例如，根据不同类型的第一操作，所获得的第一时间临界值可能不同。
在一范例实施例中，响应于第一操作的类型为第一类操作，存储器管理电路51可将第一时间临界值决定为某一时间值(亦称为第一时间值)。或者，响应于第一操作的类型为第二类操作，存储器管理电路51可将第一时间临界值决定为另一时间值(亦称为第二时间值)。第一时间值可不同于第二时间值。例如，假设第一操作为读取操作，则第一时间临界值可被决定为27或30微秒。或者，假设第一操作为写入操作，则第一时间临界值可被决定为115或120微秒。
图9是根据本发明的范例实施例所示出的不同类型的操作所对应的时间临界值的示意图。请参照图9，在一范例实施例中，存储器管理电路51可查询表格信息91，以获得对应于特定类型的操作的时间临界值。表格信息91可存储于可复写式非易失性存储器模块43中。例如，表格信息91中可记载不同类型的操作(A)、操作(B)及操作(C)所分别对应的时间临界值T(A)、T(B)及T(C)。例如，操作(A)、操作(B)及操作(C)可分别为读取操作、写入操作及抹除操作。根据第一操作的类型，存储器管理电路51可从表格信息91中获得对应于第一操作的第一时间临界值。例如，假设第一操作属于操作(A)，则存储器管理电路51可根据时间临界值T(A)来设定第一时间临界值。
在一范例实施例中，存储器管理电路51可记录第一操作的实际完成时间。然后，存储器管理电路51可根据第一操作的实际完成时间，调整第一时间临界值。例如，假设第一操作属于表格信息91中的操作(A)。在第一存储器模块执行第一操作后，存储器管理电路51可记录第一操作的实际完成时间并根据此实际完成时间来更新或调整表格信息91中的时间临界值T(A)。藉此，可根据各个存储器模块的最新状态来持续维护表格信息91。
在一范例实施例中，在发送第一操作指令序列之后，存储器管理电路51可从可复写式非易失性存储器模块43接收对应于第一存储器模块的时间评估信息。此时间评估信息可反映第一存储器模块执行第一操作所需的时间长度。例如，假设第一存储器模块为存储器模块70(i)且存储器模块70(i)完整执行第一操作所需的时间长度约为30微秒。可复写式非易失性存储器模块43可经由通道70(i)将对应于第一存储器模块的时间评估信息传送给存储器管理电路51。存储器管理电路51可根据此时间评估信息获得存储器模块70(i)完整执行第一操作所需的时间长度约为30微秒。然后，存储器管理电路51可根据此时间评估信息决定第一时间临界值，例如将第一时间临界值设定为27微秒(例如30×0.9＝27)。
请回到图7，在一范例实施例中，存储器管理电路51可发送另一操作指令序列(亦称为第二操作指令序列)至可复写式非易失性存储器模块43，以指示可复写式非易失性存储器模块43中的另一存储器模块(亦称为第二存储器模块)执行特定操作(亦称为第二操作)。存储器管理电路51可获得对应于第二操作的时间临界值(亦称为第二时间临界值)。特别是，第二时间临界值可不同于第一时间临界值。例如，第一时间临界值可为27微秒(对应于第一操作为读取操作)，且第二时间临界值可为115微秒(对应于第二操作为写入操作)。
在发送第二操作指令序列之后，存储器管理电路51可持续更新对应于第二存储器模块的计数值(亦称为第二计数值)。响应于第二计数值达到第二时间临界值，存储器管理电路51可发送查询指令序列(亦称为第二查询指令序列)至可复写式非易失性存储器模块43，以查询第二存储器模块的状态。此外，若第二计数值未达到第二时间临界值，则存储器管理电路51可不发送第二查询指令序列。相关的操作细节可参照前述范例实施例的说明，在此便不赘述。
在一范例实施例中，存储器管理电路51可发送另一操作指令序列(亦称为第三操作指令序列)至可复写式非易失性存储器模块43，以指示第一存储器模块执行特定操作(亦称为第三操作)。存储器管理电路51可获得对应于第三操作的时间临界值(亦称为第三时间临界值)。特别是，第三时间临界值可不同于第一时间临界值。例如，第一时间临界值可为27微秒(对应于第一操作为读取操作)，且第三时间临界值可为115微秒(对应于第三操作为写入操作)。
在发送第三操作指令序列之后，存储器管理电路51可持续更新对应于第一存储器模块的第一计数值。响应于第一计数值达到第三时间临界值，存储器管理电路51可发送查询指令序列(亦称为第三查询指令序列)至可复写式非易失性存储器模块43，以查询第一存储器模块的状态。此外，若第一计数值未达到第三时间临界值，则存储器管理电路51可不发送第三查询指令序列。相关的操作细节可参照前述范例实施例的说明，在此便不赘述。
在一范例实施例中，若经查询所获得的某一存储器模块(例如第一存储器模块)的状态为忙碌状态，则此存储器模块可被加入至一个轮询清单。尔后，存储器管理电路51每隔一段时间就可根据此轮询清单再次发送查询指令序列来查询此存储器模块的状态，直到此存储器模块的状态切换至待命状态为止。此外，存储器管理电路51可下达新的操作指令序列给处于待命状态的存储器模块，以指示处于待命状态的存储器模块执行下一个操作。
图10是根据本发明的范例实施例所示出的存储器管理方法的流程图。请参照图10，在步骤S1001中，发送第一操作指令序列至可复写式非易失性存储器模块，以指示第一存储器模块执行第一操作。在步骤S1002中，获得对应于第一操作的第一时间临界值。在步骤S1003中，更新对应于第一存储器模块的第一计数值。在步骤S1004中，判断第一计数值是否达到第一时间临界值。响应于第一计数值达到第一时间临界值，在步骤S1005中，发送第一查询指令序列至可复写式非易失性存储器模块，以查询第一存储器模块的状态。或者，若第一计数值未达到第一时间临界值，可重复步骤S1004。
然而，图10中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图10中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图10的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，本发明所提出的范例实施例可针对特定存储器模块所执行的操作任务设定时间临界值。尔后，只有当对应于此存储器模块的计数值满足此时间临界值时，才对此存储器模块进行状态查询。藉此，即便存储器模块的总数持续增加，仍可有效提高存储器模块的状态查询效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个存储器模块，所述存储器管理方法包括：
发送第一操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第一存储器模块执行第一操作；
获得对应于所述第一操作的第一时间临界值；
更新对应于所述第一存储器模块的第一计数值，其中所述第一计数值正相关于所述第一操作指令序列被下达后所经过的时间长度；
响应于所述第一计数值达到所述第一时间临界值，发送第一查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态；以及
若所述第一计数值未达到所述第一时间临界值，不发送所述第一查询指令序列。
2.根据权利要求1所述的存储器管理方法，其中获得对应于所述第一操作的第一时间临界值的步骤包括：
根据所述第一操作的类型，获得对应于所述第一操作的所述第一时间临界值。
3.根据权利要求2所述的存储器管理方法，其中根据所述第一操作的所述类型，获得对应于所述第一操作的所述第一时间临界值的步骤包括：
响应于所述第一操作的所述类型为第一类操作，将所述第一时间临界值决定为第一时间值；以及
响应于所述第一操作的所述类型为第二类操作，将所述第一时间临界值决定为第二时间值，
其中所述第一时间值不同于所述第二时间值。
4.根据权利要求1所述的存储器管理方法，还包括：
根据所述第一操作的实际完成时间，调整所述第一时间临界值。
5.根据权利要求1所述的存储器管理方法，其中获得对应于所述第一操作的所述第一时间临界值的步骤包括：
从所述可复写式非易失性存储器模块接收对应于所述第一存储器模块的时间评估信息，其中所述时间评估信息反映所述第一存储器模块执行所述第一操作所需的时间长度；以及
根据所述时间评估信息决定所述第一时间临界值。
6.根据权利要求1所述的存储器管理方法，还包括：
发送第二操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第二存储器模块执行第二操作；
获得对应于所述第二操作的第二时间临界值，其中所述第二时间临界值不同于所述第一时间临界值；
更新对应于所述第二存储器模块的第二计数值，其中所述第二计数值正相关于所述第二操作指令序列被下达后所经过的时间长度；以及
响应于所述第二计数值达到所述第二时间临界值，发送第二查询指令序列至所述可复写式非易失性存储器模块，以查询所述第二存储器模块的状态。
7.根据权利要求1所述的存储器管理方法，还包括：
发送第三操作指令序列至所述可复写式非易失性存储器模块，以指示所述第一存储器模块执行第三操作；
获得对应于所述第三操作的第三时间临界值，其中所述第三时间临界值不同于所述第一时间临界值；
更新对应于所述第一存储器模块的第三计数值，其中所述第三计数值正相关于所述第三操作指令序列被下达后所经过的时间长度；以及
响应于所述第三计数值达到所述第三时间临界值，发送第三查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
8.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块，包括多个存储器模块；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以：
发送第一操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第一存储器模块执行第一操作；
获得对应于所述第一操作的第一时间临界值；
更新对应于所述第一存储器模块的第一计数值，其中所述第一计数值正相关于所述第一操作指令序列被下达后所经过的时间长度；
响应于所述第一计数值达到所述第一时间临界值，发送第一查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态；以及
若所述第一计数值未达到所述第一时间临界值，所述存储器控制电路单元不发送所述第一查询指令序列。
9.根据权利要求8所述的存储器存储装置，其中获得对应于所述第一操作的第一时间临界值的操作包括：
根据所述第一操作的类型，获得对应于所述第一操作的所述第一时间临界值。
10.根据权利要求9所述的存储器存储装置，其中根据所述第一操作的所述类型，获得对应于所述第一操作的所述第一时间临界值的操作包括：
响应于所述第一操作的所述类型为第一类操作，将所述第一时间临界值决定为第一时间值；以及
响应于所述第一操作的所述类型为第二类操作，将所述第一时间临界值决定为第二时间值，
其中所述第一时间值不同于所述第二时间值。
11.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：
根据所述第一操作的实际完成时间，调整所述第一时间临界值。
12.根据权利要求8所述的存储器存储装置，其中获得对应于所述第一操作的所述第一时间临界值的操作包括：
从所述可复写式非易失性存储器模块接收对应于所述第一存储器模块的时间评估信息，其中所述时间评估信息反映所述第一存储器模块执行所述第一操作所需的时间长度；以及
根据所述时间评估信息决定所述第一时间临界值。
13.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：
发送第二操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第二存储器模块执行第二操作；
获得对应于所述第二操作的第二时间临界值，其中所述第二时间临界值不同于所述第一时间临界值；
更新对应于所述第二存储器模块的第二计数值，其中所述第二计数值正相关于所述第二操作指令序列被下达后所经过的时间长度；以及
响应于所述第二计数值达到所述第二时间临界值，发送第二查询指令序列至所述可复写式非易失性存储器模块，以查询所述第二存储器模块的状态。
14.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：
发送第三操作指令序列至所述可复写式非易失性存储器模块，以指示所述第一存储器模块执行第三操作；
获得对应于所述第三操作的第三时间临界值，其中所述第三时间临界值不同于所述第一时间临界值；
更新对应于所述第一存储器模块的第三计数值，其中所述第三计数值正相关于所述第三操作指令序列被下达后所经过的时间长度；以及
响应于所述第三计数值达到所述第三时间临界值，发送第三查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
15.一种存储器控制电路单元，其特征在于，用以控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个存储器模块，所述存储器控制电路单元包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至可复写式非易失性存储器模块；以及
存储器管理电路，连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以：
发送第一操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第一存储器模块执行第一操作；
获得对应于所述第一操作的第一时间临界值；
更新对应于所述第一存储器模块的第一计数值，其中所述第一计数值正相关于所述第一操作指令序列被下达后所经过的时间长度；
响应于所述第一计数值达到所述第一时间临界值，发送第一查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态；以及
若所述第一计数值未达到所述第一时间临界值，所述存储器管理电路不发送所述第一查询指令序列。
16.根据权利要求15所述的存储器控制电路单元，其中获得对应于所述第一操作的第一时间临界值的操作包括：
根据所述第一操作的类型，获得对应于所述第一操作的所述第一时间临界值。
17.根据权利要求16所述的存储器控制电路单元，其中根据所述第一操作的所述类型，获得对应于所述第一操作的所述第一时间临界值的操作包括：
响应于所述第一操作的所述类型为第一类操作，将所述第一时间临界值决定为第一时间值；以及
响应于所述第一操作的所述类型为第二类操作，将所述第一时间临界值决定为第二时间值，
其中所述第一时间值不同于所述第二时间值。
18.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路更用以：
根据所述第一操作的实际完成时间，调整所述第一时间临界值。
19.根据权利要求15所述的存储器控制电路单元，其中获得对应于所述第一操作的所述第一时间临界值的操作包括：
从所述可复写式非易失性存储器模块接收对应于所述第一存储器模块的时间评估信息，其中所述时间评估信息反映所述第一存储器模块执行所述第一操作所需的时间长度；以及
根据所述时间评估信息决定所述第一时间临界值。
20.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路更用以：
发送第二操作指令序列至所述可复写式非易失性存储器模块，以指示所述多个存储器模块中的第二存储器模块执行第二操作；
获得对应于所述第二操作的第二时间临界值，其中所述第二时间临界值不同于所述第一时间临界值；
更新对应于所述第二存储器模块的第二计数值，其中所述第二计数值正相关于所述第二操作指令序列被下达后所经过的时间长度；以及
响应于所述第二计数值达到所述第二时间临界值，发送第二查询指令序列至所述可复写式非易失性存储器模块，以查询所述第二存储器模块的状态。
21.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路更用以：
发送第三操作指令序列至所述可复写式非易失性存储器模块，以指示所述第一存储器模块执行第三操作；
获得对应于所述第三操作的第三时间临界值，其中所述第三时间临界值不同于所述第一时间临界值；
更新对应于所述第一存储器模块的第三计数值，其中所述第三计数值正相关于所述第三操作指令序列被下达后所经过的时间长度；以及
响应于所述第三计数值达到所述第三时间临界值，发送第三查询指令序列至所述可复写式非易失性存储器模块，以查询所述第一存储器模块的状态。
CN202111417695.XA 2021-11-25 2021-11-25 存储器管理方法、存储器存储装置及存储器控制电路单元 Active CN114115739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111417695.XA CN114115739B (zh) 2021-11-25 2021-11-25 存储器管理方法、存储器存储装置及存储器控制电路单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111417695.XA CN114115739B (zh) 2021-11-25 2021-11-25 存储器管理方法、存储器存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
CN114115739A CN114115739A (zh) 2022-03-01
CN114115739B true CN114115739B (zh) 2023-11-07

Family

ID=80373717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111417695.XA Active CN114115739B (zh) 2021-11-25 2021-11-25 存储器管理方法、存储器存储装置及存储器控制电路单元

Country Status (1)

Country Link
CN (1) CN114115739B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794198A (zh) * 2009-01-07 2010-08-04 硅系统公司 提高非易失性存储器操作性能的系统和方法
CN106775436A (zh) * 2015-11-24 2017-05-31 群联电子股份有限公司 数据存取方法、存储器控制电路单元与存储器
US10310923B1 (en) * 2014-08-28 2019-06-04 Seagate Technology Llc Probabilistic aging command sorting
CN110377538A (zh) * 2018-04-13 2019-10-25 深圳大心电子科技有限公司 存储器管理方法以及存储控制器
CN112463018A (zh) * 2019-09-06 2021-03-09 群联电子股份有限公司 指令传送方法、存储器控制电路单元及存储器存储装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366960B1 (ko) * 2011-12-23 2014-02-25 한양대학교 산학협력단 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법
US9813307B2 (en) * 2013-01-28 2017-11-07 Rackspace Us, Inc. Methods and systems of monitoring failures in a distributed network system
US9329797B2 (en) * 2013-12-30 2016-05-03 Sandisk Technologies Inc. Method and system for adjusting block erase or program parameters based on a predicted erase life
KR20190040598A (ko) * 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR102526608B1 (ko) * 2018-02-27 2023-05-02 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
KR20190108788A (ko) * 2018-03-15 2019-09-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794198A (zh) * 2009-01-07 2010-08-04 硅系统公司 提高非易失性存储器操作性能的系统和方法
US10310923B1 (en) * 2014-08-28 2019-06-04 Seagate Technology Llc Probabilistic aging command sorting
CN106775436A (zh) * 2015-11-24 2017-05-31 群联电子股份有限公司 数据存取方法、存储器控制电路单元与存储器
CN110377538A (zh) * 2018-04-13 2019-10-25 深圳大心电子科技有限公司 存储器管理方法以及存储控制器
CN112463018A (zh) * 2019-09-06 2021-03-09 群联电子股份有限公司 指令传送方法、存储器控制电路单元及存储器存储装置

Also Published As

Publication number Publication date
CN114115739A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN107817943B (zh) 数据传输方法、存储器存储装置及存储器控制电路单元
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
CN117174149A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN116225329A (zh) 存储器的性能匹配方法、存储装置及存储器控制电路
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI854523B (zh) 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元
US12242730B2 (en) Data arrangement method based on file system, memory storage device and memory control circuit unit
CN117632038B (zh) 损耗平衡方法、存储器存储装置及存储器控制电路单元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI880640B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI852352B (zh) 有效節點管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI840734B (zh) 指令管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI726541B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN115857808A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202424755A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN116841471A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN120255807A (zh) 数据抹除方法以及存储器存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant