[go: up one dir, main page]

TWI694456B - 反及閘型快閃記憶體控制系統及其方法 - Google Patents

反及閘型快閃記憶體控制系統及其方法 Download PDF

Info

Publication number
TWI694456B
TWI694456B TW108144050A TW108144050A TWI694456B TW I694456 B TWI694456 B TW I694456B TW 108144050 A TW108144050 A TW 108144050A TW 108144050 A TW108144050 A TW 108144050A TW I694456 B TWI694456 B TW I694456B
Authority
TW
Taiwan
Prior art keywords
temperature
memory
unit
error correction
source data
Prior art date
Application number
TW108144050A
Other languages
English (en)
Other versions
TW202123226A (zh
Inventor
劉俊男
何致緯
林宏澤
Original Assignee
華騰國際科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華騰國際科技股份有限公司 filed Critical 華騰國際科技股份有限公司
Priority to TW108144050A priority Critical patent/TWI694456B/zh
Priority to US16/774,622 priority patent/US10885948B1/en
Application granted granted Critical
Publication of TWI694456B publication Critical patent/TWI694456B/zh
Publication of TW202123226A publication Critical patent/TW202123226A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一種反及閘型快閃記憶體控制方法包含：利用一溫度偵測單元，每隔固定時間間距偵測記憶體溫度；利用主控單元，接收記憶體溫度，藉以運算出溫度差值，並在溫度差值大於差距門檻值且目前溫度處於異溫狀態時，產生資料傳送信號；利用控制單元，自來源區塊讀取並傳送出來源資料；利用資料緩衝單元，接收並儲存來源資料；利用錯誤修正計算單元，接收原始錯誤修正代碼與原始位元錯誤率，據以重新計算出更新錯誤修正代碼；利用控制單元，利用更新錯誤修正代碼將來源資料自記憶體緩衝單元寫入至目的區塊。藉以因應因為溫度而提升修正需求。

Description

反及閘型快閃記憶體控制系統及其方 法
本發明係有關於一種系統及方法，尤其是指一種反及閘型快閃記憶體控制系統及其方法。
一般來說，記憶體分為揮發性(Volatile)記憶體與非揮發性(Non-volatile)記憶體。其中，非揮發性記憶體又包含唯讀記憶體(Read Only Memory；ROM)與快閃記憶體(Flash)
快閃記憶體又可區分為反或閘型快閃記憶體(NOR Flash)與反及閘型快閃記憶體(NAND Flash)。反或閘型快閃記憶體相較於反及閘型快閃記憶體，更早被應用，讀取的速度也較快，但是寫入的速度較慢，價格也較為昂貴。反及閘型快閃記憶體則是因為寫入速度快，價格較低，故目前的應用較為廣泛，例如：USB硬碟和手機儲存空間。
然而，反及閘型快閃記憶體在搬移資料的過程中，會因為未重新計算錯誤修正代碼(Error correcting code；ECC)就將資料再次寫入反及閘型快閃記憶體中，導致錯誤的資料位元數持續累積。當錯誤的資料位元數累積過多時，會造成錯誤修正代碼無法修復該資料而導致資料錯誤。上述造成資料錯誤的情形在寬溫(-20℃至70℃)狀態下的高溫區(高於40℃)與低溫區(低於-10℃)更容易發生，因此，先前技術中的反及閘型快閃記憶體具有改善的空間。
有鑒於在先前技術中，反及閘型快閃記憶體在寬溫的狀態下容易發生資料錯誤的情形及其衍伸出的種種問題。本發明之一主要目的係提供一種反及閘型快閃記憶體控制系統及其方法，用以解決先前技術中的至少一個問題。
本發明為解決先前技術之問題，所採用之必要技術手段為提供一種反及閘型快閃記憶體控制系統，包含一反及閘型快閃記憶體模組與一主控模組。反及閘型快閃記憶體模組包含一溫度偵測單元、一來源區塊、一控制單元、一記憶體緩衝單元與一目的區塊。主控模組通信連結反及閘型快閃記憶體模組，並包含一主控單元、一資料緩衝單元與一錯誤修正計算單元。
溫度偵測單元用以在每隔一固定時間間距偵測一記憶體溫度。來源區塊儲存有一具有一原始錯誤修正代碼之來源資料。控制單元通信連接來源區塊，用以在接收到一資料傳送信號時，自來源區塊讀取並傳 送出來源資料，且每次讀取來源資料時係增加來源資料之一原始位元錯誤率。記憶體緩衝單元通信連結控制單元與來源區塊，用以接收一更新錯誤修正代碼與來源資料。目的區塊通信連結記憶體緩衝單元。
主控單元用以擷取所有上述之記憶體溫度，定義目前擷取到之記憶體溫度為一目前溫度，定義前次擷取到之記憶體溫度為一前次溫度，藉以運算出一溫度差值，在溫度差值大於一差距門檻值且目前溫度處於一異溫狀態時，產生上述資料傳送信號，並將資料傳送信號傳送至控制單元。資料緩衝單元接收並儲存來源資料。錯誤修正計算單元通信連接資料緩衝單元，用以接收原始錯誤修正代碼與原始位元錯誤率，據以重新計算出更新錯誤修正代碼。其中，異溫狀態係指溫度大於等於40℃或小於等於-10℃，且控制單元利用更新錯誤修正代碼將來源資料自記憶體緩衝單元寫入至目的區塊。
在上述必要技術手段的基礎下，本發明所衍生之一附屬技術手段為使反及閘型快閃記憶體控制系統中之主控模組，更包含一計時單元，且計時單元係用以計算固定時間間距，並在計算完固定時間間距時產生一驅動信號，藉以使主控單元接收到驅動信號後，要求溫度偵測單元傳送出目前溫度。
本發明為解決先前技術之問題，所採用之必要技術手段為另外提供一種反及閘型快閃記憶體控制方法，並包含：(a)利用溫度偵測單元，在每隔固定時間間距偵測記憶體溫度，並將目前偵測到之記憶體溫度定 義為目前溫度，且將前次偵測到之記憶體溫度定義為前次溫度，利用來源區塊，儲存具有原始錯誤修正代碼之來源資料；(b)利用主控單元，接收目前溫度與前次溫度，藉以運算出溫度差值，並在溫度差值大於差距門檻值時，進一步判斷目前溫度是否處於異溫狀態，且在判斷結果為是時產生資料傳送信號；(c)利用控制單元，自來源區塊讀取並傳送出來源資料；(d)利用資料緩衝單元，接收並儲存來源資料；(e)利用錯誤修正計算單元，接收原始錯誤修正代碼與原始位元錯誤率，據以重新計算出更新錯誤修正代碼；(f)利用記憶體緩衝單元接收更新錯誤修正代碼與來源資料；以及，(g)利用控制單元，利用更新錯誤修正代碼將來源資料自記憶體緩衝單元寫入至目的區塊。
在上述必要技術手段的基礎下，本發明所衍生之一附屬技術手段為使反及閘型快閃記憶體控制方法，更利用一計時單元，並在步驟(a)之前更包含：(h)利用計時單元，計算固定時間間距。
在上述必要技術手段的基礎下，本發明所衍生之一附屬技術手段為使反及閘型快閃記憶體控制方法，並在步驟(b)判斷為否時，更包含；(i)利用控制單元，自來源區塊讀取並傳送出來源資料；(j)利用記憶體緩衝單元，接收並儲存來源資料；以及，(k)利用該控制單元，將該來源資料自記憶體緩衝單元直接寫入該目的區塊。
承上所述，本發明所提供之反及閘型快閃 記憶體控制系統及其方法，利用溫度偵測單元偵測記憶體溫度，並利用主控單元判斷溫度差值是否大於差距門檻值以及目前溫度是否處於異溫狀態，藉以在反及閘型快閃記憶體模組處於容易發生資料錯誤的情況下，利用資料緩衝單元與錯誤修正計算單元重新計算出更新錯誤修正代碼，使得控制單元可以依據更新錯誤修正代碼，將來源資料自記憶體緩衝單元寫入至目的區塊，進而降低原始位元錯誤率。
100‧‧‧反及閘型快閃記憶體控制系統
1‧‧‧反及閘型快閃記憶體模組
11‧‧‧溫度偵測單元
12‧‧‧控制單元
13‧‧‧記憶體緩衝單元
14‧‧‧來源區塊
15‧‧‧目的區塊
2‧‧‧主控模組
21‧‧‧主控單元
22‧‧‧資料緩衝單元
23‧‧‧錯誤修正計算單元
24‧‧‧計時單元
第一圖係顯示本發明較佳實施例所提供之反及閘型快閃記憶體控制系統之方塊圖；以及
第二A圖與第二B圖係顯示本發明較佳實施例所提供之反及閘型快閃記憶體控制方法。
下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列描述和申請專利範圍，本發明的優點和特徵將更清楚。需說明的是，圖式均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
請參閱第一圖至第二B圖，其中，第一圖係顯示本發明較佳實施例所提供之反及閘型快閃記憶體控制系統之方塊圖；以及，第二A圖與第二B圖係顯示本 發明較佳實施例所提供之反及閘型快閃記憶體控制方法。如圖所示，一種反及閘型快閃記憶體控制系統100包含一反及閘型快閃記憶體模組1與一主控模組2。
反及閘型快閃記憶體模組1包含一溫度偵測單元11、一控制單元12、一記憶體緩衝單元13、一來源區塊14與一目的區塊15。
主控模組2包含一主控單元21、一資料緩衝單元22與一錯誤修正計算單元23。在本實施例中，主控模組2更包含一計時單元24。
溫度偵測單元11偵測反及閘型快閃記憶體模組1的一記憶體溫度。計時單元24計算一固定時間間距，並在每次計算完固定時間時產生一驅動信號，固定時間間距可為5秒、10秒、30秒等。主控單元21接收到驅動信號後，便會自溫度偵測單元11擷取記憶體溫度。因此，主控單元21會擷取所有的記憶體溫度。在本實施例中，溫度偵測單元11在每次偵測記憶體溫度時，會將本次偵測到的記憶體溫度定義為目前溫度，同時將前次偵測到的記憶體溫度定義為前次溫度。主控單元21則是每隔固定時間間距便會同時擷取目前溫度與前次溫度。
主控單元21會將目前擷取到的記憶體溫度定義為目前溫度，將前次擷取到的記憶體溫度定義為前次溫度。接著，主控單元21會利用目前溫度與前次溫度計算出一溫度差值，並在溫度差值大於一差距門檻值時產生一資料傳送信號。在本實施例中，差距門檻值為20，但不以此為限。實務上，主控單元21會將前次溫度 減掉目前溫度並加上絕對值，而計算出溫度差值。
較佳者，主控單元21在判斷出溫度差值大於差距門檻值時，會進一步判斷目前溫度是否大於等於40℃或是小於等於-10℃。主控單元21在判斷出目前溫度大於等於40℃或小於等於-10℃時，也就是目前溫度處於異溫狀態時，才會產生資料傳送信號。因為，在先前技術中，記憶體溫度處於過高或過低的情況下，才比較容易發生資料錯誤的情形。
控制單元12接收到資料傳送信號後，會自來源區塊14讀取並傳送出一來源資料，其中，來源資料在被儲存至來源區塊14時會具有一原始錯誤修正碼，控制單元12在每次讀取來源資料時都會增加來源資料的一原始位元錯誤率，其中，原始位元錯誤率越高，表示錯誤的位元數越多。控制單元12會將來源資料傳送至記憶體緩衝單元13。
資料緩衝單元22會自記憶體緩衝單元13接收並儲存來源資料。錯誤修正計算單元23會接收原始錯誤修正代碼與原始位元錯誤率，並據以重新計算出一更新錯誤修正代碼。錯誤修正計算單元23重新計算出更新錯誤修正代碼，可以避免錯誤的資料位元數持續累積以及累積過多所衍生出的問題。
更詳細的說明，來源資料經由原始錯誤修正碼修正之後，可以獲得正確的來源資料。但是，當目前溫度處於異溫狀態時，原始位元錯誤率會因此提高，造成錯誤的位元數增加。此時，原始錯誤修正碼已無法 修正所有的錯誤的位元數，導致無法獲得正確的來源資料。因此，錯誤修正計算單元23便會重新計算出更新錯誤修正代碼，以因應因為溫度而提升的原始位元錯誤率，及其所造成的異常數量的錯誤的位元數。
接著，記憶體緩衝單元13會接收更新錯誤修正代碼與來源資料。最後，控制單元12會利用更新錯誤修正代碼，將來源資料自記憶體緩衝單元13寫入目的區塊15，藉以降低來源資料的原始位元錯誤率。當來源資料的原始位元錯誤率被降低後，資料錯誤的情形也會降低。
本發明較佳實施例所提供之反及閘型快閃記憶體控制方法利用如第一圖所示之反及閘型快閃記憶體控制系統100加以實施，並包含以下步驟S101至步驟S109。需說明的是，因圖式大小的限制，故將流程圖分成兩張圖式表示，其中，第二A圖中的圈A是接續至第二B圖中的圈A，第二A圖中的圈B則是接續至第二B圖中的圈B。
步驟S101：利用計時單元，計算該固定時間間距。
計時單元是利用如第一圖中之計時單元24。
步驟S102：利用溫度偵測單元，在每隔固定時間間距偵測記憶體溫度，並將目前偵測到之記憶體溫度定義為目前溫度，且將前次偵測到之記憶體溫度定義為前次溫度，利用來源區塊，儲存具有原始錯誤修正 代碼之來源資料。
溫度偵測單元與來源區塊是利用如第一圖中之溫度偵測單元11與來源區塊14。
步驟S103：利用主控單元，接收目前溫度與前次溫度，藉以運算出溫度差值，並判斷溫度差值是否大於差距門檻值時。
主控單元是利用如第一圖中之主控單元21。步驟S103中的判斷結果為是時，則進入步驟S104；判斷結果為否時，則重複進行步驟S103，直到判斷結果為是。
步驟S104：利用主控單元，判斷目前溫度是否處於異溫狀態。
主控單元21會進一步判斷目前溫度是否處於異溫狀態，並在判斷結果為是時，表示目前處於容易發生資料錯誤的情況下，進入步驟S105；若判斷結果為否時，則進入步驟S205。異溫狀態是指溫度大於等於40℃或小於等於-10℃。
步驟S105：利用控制單元，自來源區塊讀取並傳送出該來源資料。
控制單元是利用如第一圖中之控制單元12。
步驟S106：利用資料緩衝單元，接收並儲存來源資料。
資料緩衝單元是利用如第一圖中之資料緩衝單元22。
步驟S107：利用錯誤修正計算單元，接收原始錯誤修正代碼與原始位元錯誤率，據以重新計算出更新錯誤修正代碼。
錯誤修正計算單元是利用如第一圖中之錯誤修正計算單元23，並重新計算出更新錯誤修正代碼，藉以避免錯誤的資料位元數持續累積，以及累積過多所衍生出的種種問題。
步驟S108：利用記憶體緩衝單元接收更新錯誤修正代碼與來源資料。
記憶體緩衝單元是利用如第一圖中之記憶體緩衝單元13。
步驟S109：利用控制單元，利用更新錯誤修正代碼將來源資料自記憶體緩衝單元寫入至目的區塊。
目的區塊是利用如第一圖中之目的區塊15。最後，控制單元12會利用更新錯誤修正代碼，將來源資料自記憶體緩衝單元13寫入至目的區塊15。更新錯誤修正代碼可以因應因為溫度而提升的原始位元錯誤率，及其所造成的異常數量的錯誤的位元數。因此，在原始位元錯誤率因為溫度而提升造成錯誤的位元數增加時，本發明仍可以利用更新錯誤修正代碼而修正所有錯誤的位元數，進而讀取到正確的來源資料。
在步驟S104中，判斷結果為否時，表示目前溫度並不處於異溫狀態，因此，便進入步驟S205至S207。
步驟S205：利用控制單元，自來源區塊讀取並傳送出來源資料。
步驟S206：利用記憶體緩衝單元，接收並儲存來源資料。
步驟S207：利用控制單元，將來源資料自記憶體緩衝單元寫入至目的區塊。
因為目前溫度並不處於異溫狀態，表示發生資料錯誤的機率並不高。因此，記憶體緩衝單元13儲存來源資料後，控制單元12便會將記憶體緩衝單元13中所儲存的來源資料直接寫入至目的區塊15，而不會再傳送至資料緩衝單元22。
綜上所述，本發明較佳實施例所提供之反及閘型快閃記憶體控制系統及其方法，利用溫度偵測單元偵測記憶體溫度，利用主控單元依據記憶體溫度進一步判斷溫度差值是否大於差距門檻值與記憶體溫度是否位於特定範圍內。當溫度差值大於差距門檻值且記憶體溫度位於特定範圍內，表示反及閘型快閃記憶體模組處於容易發生資料錯誤的情況。此時，來源資料便會被傳送至資料緩衝單元，並利用錯誤修正計算單元重新計算出更新錯誤修正代碼。最後，利用控制單元利用更新錯誤修正代碼將來源資料自記憶體緩衝單元寫入至目的區塊，藉以修正所有因為溫度所新增的錯誤的位元數。
相較於先前技術，本發明在容易發生錯誤的情況下的讀取來源資料的速度與寫入來源資料的速度會稍慢，但是，本發明可以有效降低來源資料發生資料 錯誤的機率。來源資料一旦發生資料錯誤，讀取來源資料或寫入來源資料的速度再快都沒有任何幫助。因此，在容易發生資料錯誤的情況下，本發明稍微捨棄讀取來源資料或寫入來源資料的速度，卻可以有效降低發生資料錯誤的機率，藉以確保來源資料不會發生資料錯誤。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100‧‧‧反及閘型快閃記憶體控制系統
1‧‧‧反及閘型快閃記憶體模組
11‧‧‧溫度偵測單元
12‧‧‧控制單元
13‧‧‧記憶體緩衝單元
14‧‧‧來源區塊
15‧‧‧目的區塊
2‧‧‧主控模組
21‧‧‧主控單元
22‧‧‧資料緩衝單元
23‧‧‧錯誤修正計算單元
24‧‧‧計時單元

Claims (5)

  1. 一種反及閘型快閃記憶體控制系統，包含：一反及閘型快閃記憶體模組，包含：
    一溫度偵測單元，係用以在每隔一固定時間間距偵測一記憶體溫度；
    一來源區塊，係儲存有一具有一原始錯誤修正代碼之來源資料；
    一控制單元，係通信連接該來源區塊，用以在接收到一資料傳送信號時，自該來源區塊讀取並傳送出該來源資料，且每次讀取該來源資料時係增加該來源資料之一原始位元錯誤率；
    一記憶體緩衝單元，係通信連結該控制單元與該來源區塊，用以接收一更新錯誤修正代碼與該來源資料；以及
    一目的區塊，係通信連結該記憶體緩衝單元；以及 一主控模組，係通信連結該反及閘型快閃記憶體模組，並包含：
    一主控單元，係用以擷取所有上述之記憶體溫度，定義目前擷取到之該記憶體溫度為一目前溫度，定義前次擷取到之該記憶體溫度為一前次溫度，藉以運算出一溫度差值，在判斷出該溫度差值大於一差距門檻值且該目前溫度處於一異溫狀態時，產生該資料傳送信號，並將該資料傳送信號傳送至該控制單元；
    一資料緩衝單元，係接收並儲存該來源資料；以及 一錯誤修正計算單元，係通信連接該資料緩衝單元，用以接收該原始錯誤修正代碼與該原始位元錯誤率，據以重新計算出該更新錯誤修正代碼；
    其中，該異溫狀態係指溫度大於等於40℃或小於等於-10℃，且該控制單元係利用該更新錯誤修正代碼將該來源資料自該記憶體緩衝單元寫入至該目的區塊。
  2. 如申請專利範圍第1項所述之反及閘型快閃記憶體控制系統，其中，該主控模組更包含一計時單元，且該計時單元係用以計算該固定時間間距，並在計算完該固定時間間距時產生一驅動信號，藉以使該主控單元接收到該驅動信號後，擷取該溫度偵測單元之該記憶體溫度。
  3. 一種反及閘型快閃記憶體控制方法，係利用如申請專利範圍第1項所述之反及閘型快閃記憶體控制系統加以實施，並包含：
    (a)利用該溫度偵測單元，在每隔該固定時間間距偵測該記憶體溫度，並將目前偵測到之該記憶體溫度定義為該目前溫度，且將前次偵測到之該記憶體溫度定義為該前次溫度，利用該來源區塊，儲存該具有該原始錯誤修正代碼之來源資料；
    (b)利用該主控單元，接收該目前溫度與該前次溫度，藉以運算出該溫度差值，並在該溫度差值大於該差 距門檻值時，進一步判斷該目前溫度是否處於該異溫狀態，且在判斷結果為是時產生該資料傳送信號；
    (c)利用該控制單元，自該來源區塊讀取並傳送出該來源資料；
    (d)利用該資料緩衝單元，接收並儲存該來源資料；
    (e)利用該錯誤修正計算單元，接收該原始錯誤修正代碼與該原始位元錯誤率，據以重新計算出該更新錯誤修正代碼；
    (f)利用該記憶體緩衝單元接收該更新錯誤修正代碼與該來源資料；以及
    (g)利用該控制單元，利用該更新錯誤修正代碼將該來源資料自該記憶體緩衝單元寫入至該目的區塊。
  4. 如申請專利範圍第3項所述之反及閘型快閃記憶體控制方法，更利用一計時單元，並在該步驟(a)之前更包含：(h)利用該計時單元，計算該固定時間間距。
  5. 如申請專利範圍第3項所述之反及閘型快閃記憶體控制方法，並在該步驟(b)判斷為否時，更包含：
    (i)利用該控制單元，自該來源區塊讀取並傳送出該來源資料；
    (j)利用該記憶體緩衝單元，接收並儲存該來源資料；以及
    (k)利用該控制單元，將該來源資料自記憶體緩衝單元直接寫入該目的區塊。
TW108144050A 2019-12-03 2019-12-03 反及閘型快閃記憶體控制系統及其方法 TWI694456B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108144050A TWI694456B (zh) 2019-12-03 2019-12-03 反及閘型快閃記憶體控制系統及其方法
US16/774,622 US10885948B1 (en) 2019-12-03 2020-01-28 NAND flash controlling system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108144050A TWI694456B (zh) 2019-12-03 2019-12-03 反及閘型快閃記憶體控制系統及其方法

Publications (2)

Publication Number Publication Date
TWI694456B true TWI694456B (zh) 2020-05-21
TW202123226A TW202123226A (zh) 2021-06-16

Family

ID=71896250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144050A TWI694456B (zh) 2019-12-03 2019-12-03 反及閘型快閃記憶體控制系統及其方法

Country Status (2)

Country Link
US (1) US10885948B1 (zh)
TW (1) TWI694456B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801106B (zh) * 2022-01-24 2023-05-01 宜鼎國際股份有限公司 記憶體存取速度調整方法、控制裝置以及記憶體模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493553B (zh) * 2012-08-16 2015-07-21 Transcend Information Inc 根據環境溫度資訊來執行平均抹寫程序之方法及其快閃記憶體裝置
US9224457B2 (en) * 2010-02-19 2015-12-29 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
TWI628666B (zh) * 2017-08-10 2018-07-01 群聯電子股份有限公司 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140130309A (ko) * 2013-04-30 2014-11-10 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9734919B2 (en) * 2013-05-23 2017-08-15 Seagate Technology Llc Recovery of interfacial defects in memory cells
US10475523B2 (en) * 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
US20150092488A1 (en) * 2013-09-27 2015-04-02 Yogesh Wakchaure Flash memory system endurance improvement using temperature based nand settings
US10078546B2 (en) * 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
KR102239356B1 (ko) * 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
US20170117053A1 (en) * 2015-10-27 2017-04-27 Sandisk Technologies Inc. Systems and methods to compensate for threshold voltage shifts
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
US10564900B2 (en) * 2016-03-04 2020-02-18 Western Digital Technologies, Inc. Temperature variation compensation
US10446242B2 (en) * 2016-05-27 2019-10-15 Western Digital Technologies, Inc. Temperature variation compensation
US9971530B1 (en) * 2016-11-09 2018-05-15 Sandisk Technologies Llc Storage system and method for temperature throttling for block reading
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US9928126B1 (en) * 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines
US10331377B2 (en) * 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting
US10535383B2 (en) * 2018-02-28 2020-01-14 Sandisk Technologies Llc Throughput performance for cross temperature handling scenarios
US10732890B2 (en) * 2018-03-06 2020-08-04 Micron Technology, Inc. Adjusting a parameter for a programming operation based on the temperature of a memory system
JP2019168853A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリシステム、その制御方法及びプログラム
US10900398B2 (en) * 2018-05-15 2021-01-26 Christopher Dean Muffler filter
US10928870B2 (en) * 2018-05-29 2021-02-23 Marvell Asia Pte, Ltd. Apparatus and methods for temperature-based memory management
KR102639679B1 (ko) * 2018-05-31 2024-02-23 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
JP2020035501A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 メモリシステム及びストレージシステム
US11137808B2 (en) * 2018-08-31 2021-10-05 Micron Technology, Inc. Temperature compensation in a memory system
US10852953B2 (en) * 2018-10-25 2020-12-01 Micron Technology, Inc. Dynamic temperature compensation in a memory component
JP2020077443A (ja) * 2018-11-05 2020-05-21 キオクシア株式会社 メモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224457B2 (en) * 2010-02-19 2015-12-29 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
TWI493553B (zh) * 2012-08-16 2015-07-21 Transcend Information Inc 根據環境溫度資訊來執行平均抹寫程序之方法及其快閃記憶體裝置
TWI628666B (zh) * 2017-08-10 2018-07-01 群聯電子股份有限公司 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801106B (zh) * 2022-01-24 2023-05-01 宜鼎國際股份有限公司 記憶體存取速度調整方法、控制裝置以及記憶體模組

Also Published As

Publication number Publication date
TW202123226A (zh) 2021-06-16
US10885948B1 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
KR102184581B1 (ko) 메모리 장치 및 모듈
TWI582779B (zh) 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
KR101633048B1 (ko) 메모리 시스템 및 그것의 데이터 처리 방법
CN106415502B (zh) 数据存储的方法和装置
TWI483111B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140380119A1 (en) Memory controller
US20120163097A1 (en) Memory device, memory control method, and program
JP2008065830A (ja) メモリーシステム及び該動作方法。
TWI694456B (zh) 反及閘型快閃記憶體控制系統及其方法
US20210294519A1 (en) Memory system and control method thereof
JP2007241618A (ja) 不揮発性記憶装置及びその書き込み判定方法
US20140068378A1 (en) Semiconductor storage device and memory controller
CN102473141B (zh) 非易失性存储装置以及存储控制器
US20210034457A1 (en) Memory systems and writing methods of the memory systems
TW201543496A (zh) 資料處理方法、記憶體控制電路單元以及記憶體儲存裝置
US10991443B2 (en) Memory apparatus and data read method
KR20160008786A (ko) 메모리 데이터의 에러 보정 장치 및 방법
US20170322842A1 (en) Memory controller, memory system, and method of controlling memory controller
CN109800102B (zh) 存储器装置及其操作方法
WO2020062797A1 (zh) 一种数据存储方法及存储器
JP4355018B2 (ja) エラー訂正処理装置の制御方法
CN112885381B (zh) 电子通信装置、磁盘装置以及串行通信方法
KR20070109686A (ko) 멀티 레벨 셀 낸드 플래쉬 메모리에서 에러 정정 기법을사용한 개선된 카피백 동작
CN109698007B (zh) 存储器装置及其操作方法
TWI692767B (zh) 具有錯誤更正功能的記憶體及相關記憶體系統