[go: up one dir, main page]

TWI559398B - 基板處理裝置及基板處理方法 - Google Patents

基板處理裝置及基板處理方法 Download PDF

Info

Publication number
TWI559398B
TWI559398B TW103129201A TW103129201A TWI559398B TW I559398 B TWI559398 B TW I559398B TW 103129201 A TW103129201 A TW 103129201A TW 103129201 A TW103129201 A TW 103129201A TW I559398 B TWI559398 B TW I559398B
Authority
TW
Taiwan
Prior art keywords
process gas
substrate
substrate processing
layer
gas
Prior art date
Application number
TW103129201A
Other languages
English (en)
Other versions
TW201604952A (zh
Inventor
申平洙
Original Assignee
Psk有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Psk有限公司 filed Critical Psk有限公司
Publication of TW201604952A publication Critical patent/TW201604952A/zh
Application granted granted Critical
Publication of TWI559398B publication Critical patent/TWI559398B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

基板處理裝置及基板處理方法
本發明係關於基板處理裝置及基板處理方法。
電子製品之體積逐漸變小，因而要求高容量的資料處理。因此，需要提高此種電子製品中所使用的半導體記憶裝置之整合度。作為用於提高半導體記憶裝置之整合度的方法之一，提出具有豎直電晶體結構之記憶裝置來替代原有平面電晶體結構。
此種層疊記憶體涉及：使層間絕緣層及犧牲層於多晶矽上交替層疊之製程、在層間絕緣層與犧牲層中形成孔之製程、經由孔來移除犧牲層之製程。其中，移除犧牲層之製程係以濕式蝕刻方法執行，因而效率低，成本高。
本發明旨在提供一種利用電漿處理基板之基板處理裝置及基板處理方法。
另外，本發明旨在提供一種能夠以乾式製程自提供用於層疊記憶裝置製造之基板中移除犧牲層的基板處理裝置及基板處理方法。
根據本發明之一個態樣，能夠提供一種基板處理方法，包括：提供在多晶矽之上部交替層疊有層間絕緣層與犧牲層、在該等層間絕緣層與該等犧牲層中形成有孔的基板的步驟；向該基板供應激發為電漿狀態的第一製程氣體以在該孔之側面及底部以及該基板之頂部形成保護層的步驟；向該基板供應激發為電漿狀態的第二製程氣體以移除在該孔之側面形成的該保護層的步驟；向該基板供應激發為電漿狀態的第三製程氣體以移除暴露於該孔之側面的該犧牲層的步驟；以及，向該基板供應激發為電漿狀態的第四製程氣體以自該基板之頂部及該孔之底部移除該保護層的步驟。
另外，該等層間絕緣層可為氧化物，該等犧牲層可為氮化物。
另外，該第一製程氣體可以氧氣提供，該保護層可為二氧化矽層。
另外，該第二製程氣體可以氫氣提供，該保護層可與該第二製程氣體反應而分解為矽烷。
另外，該第三製程氣體可包括三氟化氮氣體及氧氣。
另外，該第三製程氣體亦可包括氮氣。
另外，該第四製程氣體可為氫氣。
另外，該第四製程氣體可為氮氣、氫氣及三氟化氮氣體混合之狀態。
另外，亦可包括供應該第四製程氣體並使得其與該保護層反應後，將該基板加熱至設置溫度的步驟。
另外，該基板可提供用於層疊記憶裝置之製造。
根據本發明之另一態樣，可提供一種基板處理裝置，包括：腔室；基座，其位於該腔室內部；製程氣體供應部，其向該腔室之上部依次供應第一製程氣體、第二製程氣體、第三製程氣體及第四製程氣體；以及電漿激發部，其將該第一製程氣體至第四製程氣體激發成電漿狀態。
另外，該第一製程氣體可以氧氣提供。
另外，該第二製程氣體可以氫氣提供。
另外，該第三製程氣體可包含三氟化氮氣體及氧氣。
另外，該第三製程氣體亦可包含氮氣。
另外，該第四製程氣體可為氫氣。
另外，該第四製程氣體可為氮氣、氫氣及三氟化氮氣體混合之狀態。
根據本發明之一個實施例，可提供一種利用電漿高效地處理基板的基板處理裝置及基板處理方法。
另外，根據本發明之一個實施例，提供一種能夠以乾式製程自提供用於層疊記憶裝置製造之基板移除犧牲層的基板處理裝置及基板處理方法。
10‧‧‧加載埠
20‧‧‧設備前端模組
21‧‧‧移送框架
25‧‧‧第一移送機器人
27‧‧‧移送軌道
40‧‧‧加載互鎖腔室
50‧‧‧傳送腔室
60‧‧‧製程模組
2100‧‧‧腔室
2110‧‧‧主體
2200‧‧‧基座
2400‧‧‧電漿激發部
3100‧‧‧多晶矽
3110‧‧‧雜質區域
3210‧‧‧層間絕緣層
3220‧‧‧犧牲層
圖1為展示本發明之實施例的基板處理裝置之平面圖。
圖2為展示能夠提供至圖1之製程模組的電漿模組之圖。
圖3為展示將在製程模組中處理的基板之圖。
圖4至圖7為展示藉助於本發明之一個實施例的基板處理裝置自基板移除犧牲層的過程圖。
圖8為展示根據另一實施例來移除保護層的過程圖。
以下參照附圖，更詳細地描述本發明之實施例。本發明之實施例可以變更為多種形態，本發明之範圍不得解釋為限定於以下實施例。該等實施例係提供用於向熟習此項技術者更完全地闡釋本發明。因此，附圖中之要素的形狀出於突出更明確描繪的目的而進行誇示。
圖1為展示本發明之實施例的基板處理裝置之平面圖。
如圖1所示，基板處理裝置(1)具有設備前端模組(equipment front end module,EFEM)(20)及製程處理部(30)。設備前端模組(20)與製程處理部(30)向一個方向配置。以下將設備前端模組(20)與製程處理部(30)佈置之方向稱為第一方向(X)，將自上部觀察時垂直於第一方向(X)之方向稱為第二方向(Y)。
設備前端模組(20)具有加載埠(load port,10)及移送框架(21)。加載埠(10)沿第一方向(11)配置於設備前端模組(20)之前方。加載埠(10)具有多個支撐部(6)。各個支撐部(6)沿第二方向(Y)配置成一列，該等支撐部置放有承載裝置(4)(例如，小盒、FOUP等)，該等承載裝置收納將提供至製程之基板(W)及製程處理完成之基板(W)。承載裝置(4)中收納 有將提供至製程之基板(W)及製程處理完成之基板(W)。移送框架(21)配置於加載埠(10)與製程處理室(30)之間。移送框架(21)於其內部配置有包含向加載埠(10)與製程處理部(30)之間移送基板(W)之第一移送機器人(25)。第一移送機器人(25)沿著向第二方向(Y)配備的移送軌道(27)移動，向承載裝置(4)與製程處理室(30)之間移送基板(W)。
製程處理室(30)包括加載互鎖腔室(40)、傳送腔室(50)以及製程模組(60)。
加載互鎖腔室(40)鄰接移送框架(21)配置。作為一個示例，加載互鎖腔室(40)可配置於傳送腔室(50)與設備前端模組(20)之間。加載互鎖腔室(40)提供將提供至製程之基板(W)於移送至製程模組(60)之前，或完成製程處理之基板(W)於移送至設備前端模組(20)之前備用的空間。
傳送腔室(50)鄰接加載互鎖腔室(40)配置。傳送腔室(50)自上部觀察時具有多邊形主體。如圖1所示，傳送腔室(50)自上部觀察時具有五邊形主體。在主體外側，加載互鎖腔室(40)與多個製程模組(60)沿著主體四周配置。在主體之各側壁上形成有供基板(W)出入之通道(未圖示)，該等通道連接傳送腔室(50)與加載互鎖腔室(40)或製程模組(60)。在各通道中，提供對通道進行開閉而使內部密閉的門(未圖示)。在傳送腔室(50)之內部空間，配置有向加載互鎖腔室(40)與製程模組(60)之間移送基板(W)之第二移送機器人(53)。第二移送機器人(53)將在加載互鎖腔室(40)備用的未處理基板(W)移送至製程模組(60)，或將完成製程處理 之基板(W)移送至加載互鎖腔室(40)。而且，為向多個製程模組(60)依次提供基板(W)，向製程模組(60)之間移送基板(W)。如圖1所示，當傳送腔室(50)具有五邊形主體時，在與設備前端模組(20)鄰接之側壁處，分別配置有加載互鎖腔室(40)，在其餘側壁連續配置有製程模組(60)。傳送腔室(50)不僅為上述形狀，亦可根據要求的製程模組而以多種形態提供。
製程模組(60)沿著傳送腔室(50)四周配置。製程模組(60)可提供多個。在各個製程模組(60)內進行對基板(W)之製程處理。製程模組(60)自第二移送機器人(53)接收基板(W)移送以便進行製程處理，再將完成製程處理之基板(W)提供至第二移送機器人(53)。在各個製程模組(60)中進行的製程處理可互不相同。製程模組(60)執行之製程可為利用基板(W)生產半導體元件或顯示面板之製程中的一種製程。製程模組(60)中的一個以上包括利用電漿處理基板(W)之電漿模組(200a)(圖2的200a)。
圖2為展示能夠提供至圖1之製程模組的電漿模組之圖。
如圖2所示，電漿模組(200a)包括腔室(2100)、基座(2200)、噴頭(2300)及電漿激發部(2400)。
腔室(2100)提供執行製程處理之空間。腔室(2100)具有主體(2110)及密閉蓋(2120)。主體(2110)之頂部敞開，其內部形成有空間。在主體(2110)之側壁上，形成有供基板(W)出入的開口(未圖示)，該開口可藉助於諸如狹縫門(slit door)(未圖示)之開閉構件來開閉。在腔室(2100)內執行對位於基板(W)的處理期間，開閉構件封閉開口，當基板(W)搬入腔室(2100)內部與搬出腔室(2100)外部時，使開口敞開。在開口敞開之狀態下，機器人(500b)之手部出入於腔室(2100)內部。
在主體(2110)之下部壁上形成有排氣孔(2111)。排氣孔(2111)與排氣管線(2112)連接。經由排氣管線(2112)調節製程腔室(2100)之內部壓力，以便將製程中產生的反應副產物排出製程腔室(2100)外部。
密閉蓋(2120)與主體(2110)之上部壁結合，覆蓋主體(2110)之敞開頂部，從而密閉主體(2110)內部。密閉蓋(2120)之上端與電漿激發部(2400)連接。在密閉蓋(2120)中形成有擴散空間(2121)。擴散空間(2121)愈靠近噴頭(2300)，寬度逐漸加寬。例如，擴散空間(2121)可具有倒漏斗形狀。
基座(2200)位於腔室(2100)內部。基板(W)置放於基座(2200)之頂部。在基座(2200)內部，可形成有供冷卻流體循環之冷卻流路(未圖示)。冷卻流體沿著冷卻流路循環來冷卻基座(2200)與基板(W)。在基座(2200)中，為調節藉助於電漿的基板(W)處理程度，可自偏壓電源(2210)接入電力。偏壓電源(2210)接入的電力可為射頻(radio frequency,RF)電源。基座(2200)藉助於偏壓電源(2210)供應的電力而形成護罩(sheath)，在該區域中形成高密度電漿，從而能夠使製程能力提高。
在基座(2200)內部，可提供加熱構件(2220)。根據一個 示例，加熱構件(2220)可以熱管線提供。加熱構件(2220)將基板(W)加熱至預先設置的溫度。
噴頭(2300)結合於主體(2110)之上部壁。噴頭(2300)可為圓板狀，與基座(2200)之頂部平行配置。噴頭(2300)可以表面經過氧化處理的鋁材料提供。在噴頭(2300)中形成有分配孔(2310)。為獲得均勻自由基(radical)供應，分配孔(2310)可在同心圓柱上以既定間隔形成。在擴散空間(2121)擴散的電漿流入分配孔(2310)。此時，諸如電子或離子等的帶電粒子由噴頭(2300)擋住，諸如氧自由基等不帶電的中性粒子穿過分配孔(2310)，向基板(W)供應。另外，噴頭接地，可形成供電子或離子移動的通道。
電漿激發部(2400)產生向腔室(2100)供應之電漿。電漿激發部(2400)可在腔室(2100)上部提供。電漿激發部(2400)包括振盪器(2410)、導波管(2420)、介電質管(2430)及製程氣體供應部(2440)。
振盪器(2410)產生電磁波。導波管(2420)連接振盪器(2410)與介電質管(2430)，提供用於使振盪器(2410)產生的電磁波傳遞至介電質管(2430)內部之通道。製程氣體供應部(2440)向腔室(2100)之上部供應製程氣體。製程氣體可根據製程進行之過程來供應第一製程氣體至第四製程氣體。製程氣體可包括氧氣及氮氣。另外，製程氣體可包括氟系氣體。向介電質管(2430)內部供應之製程氣體由電磁波激發成電漿狀態。電漿經過介電質管(2430)流入擴散空間(2121)。
上述電漿激發部係以利用電磁波之情形為例，但作為又一實施例，電漿激發部亦可以電感耦合電漿激發部、電容耦合電漿激發部提供。
圖3為展示將在製程模組中處理的基板之圖。
如圖3所示，在基板(W)上形成有多個層。首先，在多晶矽(3100)之上部注入雜質，以形成雜質區域(3110)。接著，在雜質區域(3110)上，交替層疊層間絕緣層(3210)及犧牲層(3220)。其中，犧牲層(3220)相對於層間絕緣層(3210)可具有蝕刻選擇性。例如，層間絕緣層(3210)可為氧化物，犧牲層(3220)可為氮化物。具有層間絕緣層(3210)及犧牲層(3220)如此交替層疊結構之基板(W)係用於層疊記憶裝置之製造。
另外，在層間絕緣層(3210)及犧牲層(3220)中形成有孔(H)。孔(H)可利用光刻及蝕刻技術形成。
為層疊記憶裝置之製造，位於層間絕緣層(3210)之間的犧牲層(3220)應移除。之後，在孔(H)與移除犧牲層(3220)的空間，形成儲存介質及導電層。
圖4至圖7為展示藉助於本發明之一個實施例的基板處理裝置自基板移除犧牲層的過程圖。
犧牲層(3220)可藉由乾式蝕刻方法移除。
如圖4所示，在基板頂部及孔中形成有保護層(3300)。保護層(3300)可由二氧化矽層形成。為形成保護層(3300)，製程氣體供應部(2440)向腔室(2100)內部供應第一製程氣體。第一製程氣體可以氧氣提供。第一製程氣體在激發為 電漿狀態後向基板(W)之上部供應。第一製程氣體作用於最上端的層間絕緣層(3210)，在最上端的層間絕緣層(3210)頂部形成二氧化矽(silicon dioxide)層。另外，第一製程氣體經由孔(H)供應，在構成孔(H)之側壁的層間絕緣層(3210)及犧牲層(3220)上形成二氧化矽層。另外，在孔(H)之底部亦藉助於第一製程氣體形成二氧化矽層。
保護層(3300)之厚度按區域不同而形成。具體而言，當在下部形成有空間時，第一製程氣體可向下部移動。亦即，第一製程氣體經由孔(H)供應後，在向下部流動的同時，與構成孔(H)之側壁的層間絕緣層(3210)及犧牲層(3220)反應。相反，第一製程氣體在與最上端的層間絕緣層(3210)及孔(H)之底部反應時，為靜止狀態或慢速流動狀態。形成二氧化矽層之反應受到與第一製程氣體的接觸時間或第一製程氣體移動與否的極大影響。因此，在基板(W)之頂部及孔(H)之底部形成的二氧化矽層比在孔(H)之側壁形成的二氧化矽層形成得厚。
如圖5所示，將在孔之側壁上形成的保護層(3300)移除。
保護層(3300)形成後，製程氣體供應部(2440)向腔室(2100)內部供應第二製程氣體。第二製程氣體可以氫氣提供。第二製程氣體向基板(W)之上部供應，與二氧化矽層按下式1至式3所示依次反應。
【式1】SiO2+H2 → SiO+OH
【式2】SiO+H2→ Si+OH
【式3】Si+xH→ SiHX
而且，作為最終反應物的矽烷可以氣態自腔室(2100)排出至外部。此時，藉助於第二製程氣體之製程時間進行調節，使得在孔(H)之側壁上形成的二氧化矽層受全部蝕刻，同時在基板(W)之頂部及孔(H)之底部形成的二氧化矽層餘留一部分。
如圖6所示，對犧牲層選擇性地進行乾式蝕刻。
在孔之側壁上形成的保護層(3300)移除後，製程氣體供應部(2440)向腔室(2100)內部供應第三製程氣體。第三製程氣體包括三氟化氮氣體及氧氣。犧牲層(3220)相對於層間絕緣層(3210)具有蝕刻選擇性，因而第三製程氣體受激發為電漿狀態後，與犧牲層(3220)按下式4所示選擇性地反應。
【式4】SiN4+2F+NF2+O2→ SiF4+2NO+2N2
第三製程氣體蝕刻犧牲層(3220)所產生的物質可以氣態排出腔室(2100)外。
多晶矽(3100)及雜質區域(3110)相對於第三製程氣體，與犧牲層(3220)不具有蝕刻選擇性。因此，在孔(H)之底部形成的保護層(3300)切斷位於其下側的多晶矽(3100)及雜質區域(3110)與第三製程氣體的接觸。
另外，第三製程氣體亦可包括氮氣。氮氣能夠在上述反應過程中調節蝕刻選擇性。
如圖7所示，犧牲層之選擇性蝕刻後，將保護層移除。
製程氣體供應部(2440)向腔室(2100)內部供應第四製程氣體。第四製程氣體可以氫氣提供。第四製程氣體供應至基板(W)之上部，與基板(W)上殘留的保護層(3300)按上述式1至式3所示依次反應。在基板(W)之頂部及孔(H)之底部中，若二氧化矽層獲蝕刻，則完成位於層間絕緣層(3210)之間的犧牲層(3220)之移除製程。
圖8為展示根據另一實施例來移除保護層的過程圖。
如圖8所示，保護層經由向副產物層(3400)之變化過程而移除。製程氣體供應部(2440)可將氮氣、氫氣及三氟化氮氣體作為第四製程氣體供應至腔室(2100)。該第四製程氣體與基板(W)之頂部及孔(H)之底部的二氧化矽層反應，轉化成六氟矽酸銨(Ammonium hexafluorosilicate)與水。六氟矽酸銨在基板之頂部及孔之底部形成副物產層(3400)。副物產層(3400)可藉由將基板(W)加熱處理至設置溫度以上而移除。此時，基板(W)之加熱溫度可為100度以上。基板(W)藉助於在基座(2200)中提供的加熱構件(2220)來加熱，六氟矽酸銨(Ammonium hexafluorosilicate)將獲移除。作為又一示例，基板(W)可在自電漿模組(200a)搬出後，在其他腔室中進行加熱處理。
以上的詳細說明係對本發明的示例。另外，前述內容列舉並說明本發明之較佳實施形態，本發明可在多種其他 組合、變更及環境下使用。亦即，能夠在與本說明中揭示的發明之概念範圍、所敘述的揭示內容等效的範圍及/或所屬行業之技術或知識的範圍內進行變更或修改。所敘述之實施例說明用於體現本發明技術思想之最佳狀態，但亦可進行本發明之具體應用領域及用途所要求的多種變更。因此，以上發明的詳細說明並非意在將本發明限定於所揭示的實施狀態。另外，附加申請專利範圍應解釋為亦涵蓋其他實施狀態。
200a‧‧‧電漿模組
2100‧‧‧腔室
2110‧‧‧主體
2111‧‧‧排氣孔
2112‧‧‧排氣管線
2120‧‧‧密閉蓋
2121‧‧‧擴散空間
2200‧‧‧基座
2210‧‧‧偏壓電源
2220‧‧‧加熱構件
2300‧‧‧噴頭
2310‧‧‧分配孔
2400‧‧‧電漿激發部
2410‧‧‧振盪器
2420‧‧‧導波管
2430‧‧‧介電質管
2440‧‧‧製程氣體供應部

Claims (17)

  1. 一種基板處理方法，包括以下步驟：提供在一多晶矽之上部交替層疊有層間絕緣層與犧牲層、在該等層間絕緣層與該等犧牲層中形成有一孔的一基板的步驟；向該基板供應激發為電漿狀態的一第一製程氣體以在該孔之側面及底部以及該基板之頂部形成一保護層的步驟；向該基板供應激發為電漿狀態的一第二製程氣體以移除在該孔之側面形成的該保護層的步驟；向該基板供應激發為電漿狀態的一第三製程氣體以移除暴露於該孔之側面的該犧牲層的步驟；以及向該基板供應激發為電漿狀態的一第四製程氣體以自該基板之頂部及該孔之底部移除該保護層的步驟。
  2. 如請求項1所記載之基板處理方法，其中該等層間絕緣層為氧化物，該等犧牲層為氮化物。
  3. 如請求項2所記載之基板處理方法，其中該第一製程氣體以氧氣提供，該保護層為二氧化矽層。
  4. 如請求項2所記載之基板處理方法，其中該第二製程氣體以氫氣提供，該保護層與該第二製程氣體反應而分解為矽烷。
  5. 如請求項2所記載之基板處理方法，其中該第三製程氣體包含三氟化氮氣體及氧氣。
  6. 如請求項5所記載之基板處理方法，其中該第三製程氣體亦包含氮氣。
  7. 如請求項2所記載之基板處理方法，其中該第四製程氣體為氫氣。
  8. 如請求項2所記載之基板處理方法，其中該第四製程氣體為氮氣、氫氣及三氟化氮氣體混合之狀態。
  9. 如請求項8所記載之基板處理方法，其中進一步包括：供應該第四製程氣體並使得其與該保護層反應後，將該基板加熱至一設置溫度的步驟。
  10. 如請求項1所記載之基板處理方法，其中該基板提供用於層疊記憶裝置之製造。
  11. 一種基板處理裝置，係用於處理層疊基板，包括：一腔室；一基座，其位於該腔室內部，且經配置以支撐提供在多晶矽之上部交替層疊有層間絕緣層與犧牲層、在該等層間絕緣層與該等犧牲層中形成有孔的該層疊基板；一製程氣體供應部，其向該腔室之上部依次供應一第一製程氣體，以在該孔之側面及底部以及該層疊基板之頂部形成一保護層、一第二製程氣體，經配置以移除該孔之側面形成的該保護層、一第三製程氣體，經配置以移除暴露於該孔之側面的該犧牲層及一第四製程氣體，經配置以自該層疊基板之頂部及該孔之底部移除該保護層；以及 一電漿激發部，其將該第一製程氣體至第四製程氣體激發成電漿狀態。
  12. 如請求項11所記載之基板處理裝置，其中該第一製程氣體以氧氣提供。
  13. 如請求項11所記載之基板處理裝置，其中該第二製程氣體以氫氣提供。
  14. 如請求項11所記載之基板處理裝置，其中該第三製程氣體包含三氟化氮氣體及氧氣。
  15. 如請求項14所記載之基板處理裝置，其中該第三製程氣體亦包括氮氣。
  16. 如請求項11所記載之基板處理裝置，其中該第四製程氣體為氫氣。
  17. 如請求項11所記載之基板處理裝置，其中該第四製程氣體為氮氣、氫氣及三氟化氮氣體混合之狀態。
TW103129201A 2014-07-30 2014-08-25 基板處理裝置及基板處理方法 TWI559398B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140097244A KR101603971B1 (ko) 2014-07-30 2014-07-30 기판 처리 장치 및 기판 처리 방법

Publications (2)

Publication Number Publication Date
TW201604952A TW201604952A (zh) 2016-02-01
TWI559398B true TWI559398B (zh) 2016-11-21

Family

ID=55248970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129201A TWI559398B (zh) 2014-07-30 2014-08-25 基板處理裝置及基板處理方法

Country Status (4)

Country Link
JP (1) JP5972324B2 (zh)
KR (1) KR101603971B1 (zh)
CN (1) CN105321846B (zh)
TW (1) TWI559398B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115561B (zh) * 2019-12-05 2023-05-12 中国科学院微电子研究所 一种微纳通孔的制备方法及具有微纳通孔的结构
KR102540773B1 (ko) * 2021-01-19 2023-06-12 피에스케이 주식회사 패러데이 실드 및 기판 처리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434717B (en) * 1997-12-08 2001-05-16 Applied Materials Inc System and method for etching organic anti-reflective coating from a substrate
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
JP2010187001A (ja) * 2009-02-11 2010-08-26 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
TW201234422A (en) * 2010-12-20 2012-08-16 Applied Materials Inc Methods for etching a substrate
TW201407841A (zh) * 2012-06-07 2014-02-16 Samsung Electronics Co Ltd 三維電阻性隨機存取記憶體元件、其操作方法以及其製造方法
TW201428897A (zh) * 2013-01-09 2014-07-16 Macronix Int Co Ltd 三維反及快閃記憶體

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793366B2 (ja) * 1984-10-08 1995-10-09 日本電信電話株式会社 半導体メモリおよびその製造方法
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
KR100558922B1 (ko) * 2004-12-16 2006-03-10 (주)퓨전에이드 박막 증착장치 및 방법
KR100807223B1 (ko) * 2006-07-12 2008-02-28 삼성전자주식회사 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
KR101603731B1 (ko) * 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434717B (en) * 1997-12-08 2001-05-16 Applied Materials Inc System and method for etching organic anti-reflective coating from a substrate
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
JP2010187001A (ja) * 2009-02-11 2010-08-26 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
TW201234422A (en) * 2010-12-20 2012-08-16 Applied Materials Inc Methods for etching a substrate
TW201407841A (zh) * 2012-06-07 2014-02-16 Samsung Electronics Co Ltd 三維電阻性隨機存取記憶體元件、其操作方法以及其製造方法
TW201428897A (zh) * 2013-01-09 2014-07-16 Macronix Int Co Ltd 三維反及快閃記憶體

Also Published As

Publication number Publication date
CN105321846A (zh) 2016-02-10
KR20160015454A (ko) 2016-02-15
JP2016034009A (ja) 2016-03-10
KR101603971B1 (ko) 2016-03-17
CN105321846B (zh) 2018-02-06
TW201604952A (zh) 2016-02-01
JP5972324B2 (ja) 2016-08-17

Similar Documents

Publication Publication Date Title
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
US10541145B2 (en) Substrate processing apparatus and substrate processing method
US11631591B2 (en) Methods for depositing dielectric material
CN110890263A (zh) 干法清洗设备和干法清洗方法
KR102190863B1 (ko) 기판 처리 장치 및 가스 도입판
KR20060006109A (ko) 플라즈마 처리 방법
CN102224585A (zh) 可变更顶部轮廓的整合顺序
TW202029330A (zh) 選擇性材料移除
CN104704613A (zh) 用离子防护件处理基板的方法和设备
TWI845590B (zh) 記憶體單元裝置和半導體結構
US10128337B2 (en) Methods for forming fin structures with desired profile for 3D structure semiconductor applications
TW201511129A (zh) 用於昇華蝕刻製程之低溫電漿退火製程
TWI559398B (zh) 基板處理裝置及基板處理方法
CN103177952A (zh) 低温高覆盖性侧墙制造方法
KR20160113410A (ko) 기판 처리 장치 및 기판 처리 방법
KR102052337B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102789180B1 (ko) 유전체 재료를 증착하기 위한 방법들
KR102095983B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102095982B1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2025052965A1 (ja) エッチング方法及びエッチング装置
KR20240022438A (ko) 반도체 장치의 제조 방법 및 플라스마 처리 방법
CN118053746A (zh) 基板处理方法