[go: up one dir, main page]

JP2016034009A - 基板処理装置及び基板処理方法 - Google Patents

基板処理装置及び基板処理方法 Download PDF

Info

Publication number
JP2016034009A
JP2016034009A JP2014164897A JP2014164897A JP2016034009A JP 2016034009 A JP2016034009 A JP 2016034009A JP 2014164897 A JP2014164897 A JP 2014164897A JP 2014164897 A JP2014164897 A JP 2014164897A JP 2016034009 A JP2016034009 A JP 2016034009A
Authority
JP
Japan
Prior art keywords
process gas
substrate
gas
substrate processing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014164897A
Other languages
English (en)
Other versions
JP5972324B2 (ja
Inventor
ピョンソー シン
Pyongsoo Shin
ピョンソー シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PSK Inc
Original Assignee
PSK Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PSK Inc filed Critical PSK Inc
Publication of JP2016034009A publication Critical patent/JP2016034009A/ja
Application granted granted Critical
Publication of JP5972324B2 publication Critical patent/JP5972324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】プラズマを利用して基板を処理する基板処理装置及び基板処理方法を提供する。
【解決手段】本発明は基板処理装置及び基板処理方法に関する。本発明の一実施形態による基板処理方法は、ポリシリコンの上部に層間絶縁層と犠牲層とが交互に積層され、前記層間絶縁層と前記犠牲層とにホールが形成された基板を提供する段階と、前記基板にプラズマ状態に励起された第１工程ガスを供給して、前記ホールの側面及び底面と前記基板の上面とに保護層を形成する段階と、前記基板にプラズマ状態に励起された第２工程ガスを供給して、前記ホールの側面に形成された前記保護層を除去する段階と、前記基板にプラズマ状態に励起された第３工程ガスを供給して、前記ホールの側面に露出された前記犠牲層を除去する段階と、前記基板にプラズマ状態に励起された第４工程ガスを供給して、前記基板の上面及び前記ホールの底面で前記保護層を除去する段階と、を含む。
【選択図】図２

Description

本発明は基板処理装置及び基板処理方法に関する。
電子製品はその体積が段々小さくなりながらも高容量のデータ処理が要求されている。これによって、このような電子製品に使用される半導体メモリ装置の集積度を向上させる必要がある。半導体メモリ装置の集積度を向上するための方法の中で１つとして、既存の平面トランジスタ構造の代わりに垂直トランジスタ構造を有するメモリ装置が提案されている。
このような積層メモリはポリシリコンに層間絶縁層と犠牲層とが交互に積層される工程、層間絶縁層と犠牲層とにホールを形成する工程、ホールを通じて犠牲層を除去する工程を含む。この中で、犠牲層を除去する工程は湿式蝕刻の方法に遂行されることによって効率が低く、高い費用が所要される。
米国特許出願公開第２０１１／０２８６２７５号明細書
本発明はプラズマを利用して基板を処理する基板処理装置及び基板処理方法を提供することにある。
また、本発明は積層メモリ装置の製造に提供される基板で犠牲層を乾式工程で除去することができる基板処理装置及び基板処理方法を提供することにある。
本発明の一側面によれば、ポリシリコンの上部に層間絶縁層と犠牲層とが交互に積層され、前記層間絶縁層と前記犠牲層とにホールが形成された基板を提供する段階と、前記基板にプラズマ状態に励起された第１工程ガスを供給して、前記ホールの側面及び底面と前記基板の上面とに保護層を形成する段階と、前記基板にプラズマ状態に励起された第２工程ガスを供給して、前記ホールの側面に形成された前記保護層を除去する段階と、前記基板にプラズマ状態に励起された第３工程ガスを供給して、前記ホールの側面に露出された前記犠牲層を除去する段階と、前記基板にプラズマ状態に励起された第４工程ガスを供給して、前記基板の上面及び前記ホールの底面で前記保護層を除去する段階と、を含む基板処理方法が提供される。
また、前記層間絶縁層は、酸化物であり、前記犠牲層は、窒化物である。
また、前記第１工程ガスとしては、酸素ガスが提供され、前記保護層は、二酸化珪素層である。
また、前記第２工程ガスとしては、水素ガスが提供され、前記保護層は、前記第２工程ガスと反応してシランに分解される。
また、前記第３工程ガスは、三フッ化窒素ガス及び酸素ガスを含む。
また、前記第３工程ガスは、窒素ガスをさらに含む。
また、前記第４工程ガスは、水素ガスである。
また、前記第４工程ガスは、窒素ガス、水素ガス及び三フッ化窒素ガスが混合された状態である。
また、前記第４工程ガスを供給して前記保護層と反応させた後、前記基板を設定温度に加熱する段階をさらに含む。
また、前記基板は、積層メモリ装置の製造に提供される。
本発明の他の側面によれば、チャンバーと、前記チャンバーの内部に位置されるサセプタと、前記チャンバーの上部に第１工程ガス、第２工程ガス、第３工程ガス及び第４工程ガスを順次的に供給する工程ガス供給部と、前記第１工程ガス乃至第４工程ガスをプラズマ状態に励起するプラズマ励起部と、を含む基板処理装置が提供される。
また、前記第１工程ガスとしては、酸素ガスが提供される。
また、前記第２工程ガスとしては、水素ガスが提供される。
また、前記第３工程ガスは、三フッ化窒素ガス及び酸素ガスを含む。
また、前記第３工程ガスは、窒素ガスをさらに含む。
また、前記第４工程ガスは、水素ガスである。
また、前記第４工程ガスは窒素ガス、水素ガス及び三フッ化窒素ガスが混合された状態である。
本発明の一実施形態によれば、プラズマを利用して基板を効率的に処理する基板処理装置及び基板処理方法を提供することができる。
また、本発明の一実施形態によれば、積層メモリ装置の製造に提供される基板で犠牲層を乾式工程で除去できる基板処理装置及び基板処理方法を提供することができる。
本発明の一実施形態による基板処理装置を示す平面図である。 図１の工程モジュールに提供されるプラズマモジュールを示す図面である。 工程モジュールで処理される基板を示す図面である。 本発明の一実施形態による基板処理装置によって基板で犠牲層が除去される過程を示した図面である。 本発明の一実施形態による基板処理装置によって基板で犠牲層が除去される過程を示した図面である。 本発明の一実施形態による基板処理装置によって基板で犠牲層が除去される過程を示した図面である。 本発明の一実施形態による基板処理装置によって基板で犠牲層が除去される過程を示した図面である。 本発明の他の実施形態による保護層が除去される過程を示した図面である。
以下、本発明の実施形態を添付された図面を参照してさらに詳細に説明する。本発明の実施形態は様々な形態に変形されることができ、本発明の範囲が以下の実施形態に限定されることとして解釈されてはならない。本実施形態は当業界で平均的な知識を有する者に本発明をさらに完全に説明するために提供されることである。したがって、図面での要素の形状はより明確な説明を強調するために誇張されている。
図１は本発明の一実施形態による基板処理装置を示す平面図である。
図１を参照すれば、基板処理装置１は設備前方端部モジュール（ｅｑｕｉｐｍｅｎｔ ｆｒｏｎｔ ｅｎｄ ｍｏｄｕｌｅ、ＥＦＥＭ）２０及び工程処理部３０を有する。設備前方端部モジュール２０と工程処理部３０とは一方向に配置される。以下、設備前方端部モジュール２０と工程処理部３０とが配列された方向を第１方向Ｘとし、上部から見る時、第１方向Ｘと垂直である方向を第２方向Ｙとする。
設備前方端部モジュール２０はロードポート（ｌｏａｄ ｐｏｒｔ）１０及び移送フレーム２１を有する。ロードポート１０は第１方向１１に設備前方端部モジュール２０の前方に配置される。ロードポート１０は複数の支持部６を有する。各々の支持部６は第２方向Ｙに一列に配置され、工程に提供される基板Ｗ及び工程処理が完了された基板Ｗが収納されたキャリヤー４（例えば、カセット、ＦＯＵＰ等）が位置される。キャリヤー４には工程に提供される基板Ｗ及び工程処理が完了された基板Ｗが収納される。移送フレーム２１はロードポート１０と工程処理室３０との間に配置される。移送フレーム２１はその内部に配置されロードポート１０と工程処理部３０との間に基板Ｗを移送する第１移送ロボット２５を含む。第１移送ロボット２５は第２方向Ｙに具備された移送レール２７に沿って移動してキャリヤー４と工程処理室３０との間に基板Ｗを移送する。
工程処理室３０はロードロックチャンバー４０と、トランスファーチャンバー５０と、工程モジュール６０と、を含む。
ロードロックチャンバー４０は移送フレーム２１に隣接するように配置される。一例として、ロードロックチャンバー４０はトランスファーチャンバー５０と設備前方端部モジュール２０との間に配置されている。ロードロックチャンバー４０は工程に提供される基板Ｗが工程モジュール６０に移送される前、又は工程処理が完了された基板Ｗが設備前方端部モジュール２０に移送される前に待機する空間を提供する。
トランスファーチャンバー５０はロードロックチャンバー４０に隣接するように配置される。トランスファーチャンバー５０は上部から見る時、多角形の本体を有する。図１を参照すれば、トランスファーチャンバー５０は上部から見る時、五角形の本体を有する。本体の外側にはロードロックチャンバー４０と複数個の工程モジュール６０とが本体の周辺に沿って配置される。本体の各側壁には基板Ｗが出入する通路（図示せず）が形成され、通路はトランスファーチャンバー５０とロードロックチャンバー４０又は工程モジュール６０とを連結する。各通路には通路を開閉して内部を密閉させるドア（図示せず）が提供される。トランスファーチャンバー５０の内部空間にはロードロックチャンバー４０と工程モジュール６０との間に基板Ｗを移送する第２移送ロボット５３が配置される。第２移送ロボット５３はロードロックチャンバー４０で待機する未処理された基板Ｗを工程モジュール６０に移送するか、或いは工程処理が完了された基板Ｗをロードロックチャンバー４０に移送する。そして、複数個の工程モジュール６０に基板Ｗを順次的に提供するために工程モジュール６０との間に基板Ｗを移送する。図１のように、トランスファーチャンバー５０が五角形の本体を有する時、設備前方端部モジュール２０に隣接する側壁にはロードロックチャンバー４０が各々配置され、残る側壁には工程モジュール６０が連続して配置される。トランスファーチャンバー５０は上述の形状のみならず、要求される工程モジュールにしたがって多様な形態に提供されてもよい。
工程モジュール６０はトランスファーチャンバー５０の周辺に沿って配置される。工程モジュール６０は複数に提供されてもよい。各々の工程モジュール６０内では基板Ｗに対する工程処理が進行される。工程モジュール６０は第２移送ロボット５３から基板Ｗが移送されて工程処理を行い、工程処理が完了された基板Ｗを第２移送ロボット５３に提供する。各々の工程モジュール６０で進行される工程処理は互いに異なってもよい。工程モジュール６０が遂行する工程は基板Ｗを利用して半導体素子又はディスプレーパネルを生産する過程の中で一つの工程である。工程モジュール６０の中で１つ以上をプラズマを利用して基板Ｗを処理する工程モジュール（図２の２００ａ）を含む。
図２は図１の工程モジュールに提供されるプラズマモジュールを示す図面である。
図３を参照すれば、プラズマモジュール２００ａはチャンバー２１００と、サセプタ２２００と、シャワーヘッド２３００と、プラズマ励起部２４００とを含む。
チャンバー２１００は工程処理が遂行される空間を提供する。チャンバー２１００はボディー２１１０と密閉カバー２１２０とを有する。ボディー２１１０は上面が開放され、内部に空間が形成される。ボディー２１１０の側壁には基板Ｗが出入する開口（図示せず）が形成され、開口はスリットドア（ｓｌｉｔ ｄｏｏｒ）（図示せず）のような開閉部材によって開閉される。開閉部材はチャンバー２１００内で基板Ｗ処理が遂行される間に開口を閉鎖し、基板Ｗがチャンバー２１００の内部に搬入される時とチャンバー２１００の外部へ搬出される時に開口を開放する。開口が開放された状態でロボット（図示せず）のハンド部がチャンバー２１００の内部に出入する。
ボディー２１１０の下部壁には排気ホール２１１１が形成される。排気ホール２１１１は排気ライン２１１２と連結される。排気ライン２１１２を通じてチャンバー２１００の内部圧力が調節され、工程で発生された反応部産物がチャンバー２１００の外部へ排出される。
密閉カバー２１２０はボディー２１１０の上部壁と結合し、ボディー２１１０の開放された上面を覆ってボディー２１１０の内部を密閉させる。密閉カバー２１２０の上端はプラズマ励起部２４００と連結される。密閉カバー２１２０には拡散空間２１２１が形成される。拡散空間２１２１はシャワーヘッド２３００に近くなるほど、幅がだんだん広くなる。例えば、拡散空間２１２１は逆漏斗形状を有している。
サセプタ２２００はチャンバー２１００の内部に位置される。サセプタの上面には上部に基板Ｗが置かれる。サセプタ２２００の内部には冷却流体が循環する冷却流路（図示せず）が形成される。冷却流体は冷却流路にしたがって循環し、基板Ｗを冷却する。サセプタ２２００にはプラズマによる基板Ｗ処理程度を調節するためにバイアス電源２２１０から電力が印加される。バイアス電源２２１０が印加する電力はラジオ周波数（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ、ＲＦ）電源でもよい。サセプタ２２００はバイアス電源２２１０が供給する電力によってシース（ｓｈｅａｔｈ）を形成し、その領域で高密度のプラズマを形成して工程能力を向上させることができる。
サセプタ２２００の内部には加熱部材２２２０が提供される。一例によれば、加熱部材２２２０は熱線に提供されてもよい。加熱部材２２２０は基板Ｗを既設定された温度に加熱する。
シャワーヘッド２３００はボディー２１１０の上部壁に結合される。シャワーヘッド２３００は円板状に、サセプタ２２００の上面と並べに配置されてもよい。シャワーヘッド２３００は表面が酸化処理されたアルミニウム材質で提供されてもよい。シャワーヘッド２３００には分配ホール２３１０が形成される。分配ホール２３１０は均一なラジカル供給のために同心の円周に一定の間隔に形成される。拡散空間２１２１から拡散されたプラズマは分配ホール２３１０へ流れ込まれる。この時、電子又はイオン等のような荷電粒子はシャワーヘッド２３００に閉じ込まれ、酸素ラジカル等のように電荷を帯びていない中性粒子は分配ホール２３１０を通過して基板Ｗに供給される。また、シャワーヘッドは接地されて電子又はイオンが移動される通路を形成することができる。
プラズマ励起部２４００はプラズマを生成して、チャンバー２１００に供給する。プラズマ励起部２４００はチャンバー２１００の上部に提供される。プラズマ励起部２４００は発振器２４１０、導波管２４２０、誘電体管２４３０及び工程ガス供給部２４４０を含む。
発振器２４１０は電磁気波を発生させる。導波管２４２０は発振器２４１０と誘電体管２４３０とを連結し、発振器２４１０で発生された電磁気波が誘電体管２４３０の内部に伝達される通路を提供する。工程ガス供給部２４４０はチャンバー２１００の上部に工程ガスを供給する。工程ガスは工程進行の過程にしたがって第１工程ガス乃至第４工程ガスが供給されることができる。工程ガスは酸素及び窒素を含む。また、工程ガスはフッ素系のガスを含む。誘電体管２４３０の内部に供給された工程ガスは電磁気波によってプラズマ状態に励起される。プラズマは誘電体管２４３０を経て拡散空間２１２１に流れ込まれる。
上述したプラズマ励起部は電磁気波を利用する場合を例を挙げて説明したが、その他の実施形態に、プラズマ励起部は誘導結合プラズマ励起部、容量結合プラズマ励起部も提供されてもよい。
図３は工程モジュールで処理される基板を示す図面である。
図３を参照すれば、基板Ｗには複数の層が形成されている。先ず、ポリシリコン３１００の上部に不純物を注入して不純物領域３１１０が形成されている。続いて、不純物領域３１１０上に層間絶縁層３２１０及び犠牲層３２２０を交互に積層されている。ここで、犠牲層３２２０は層間絶縁層３２１０に対して蝕刻選択比を有する。例えば、層間絶縁層３２１０は酸化物であってもよく、犠牲層３２２０は窒化物であってもよい。このように層間絶縁層３２１０及び犠牲層３２２０が交互に積層された構造の基板Ｗは積層メモリ装置の製造に使用される。
また、層間絶縁層３２１０及び犠牲層３２２０にはホールＨが形成されている。ホールＨはフォトリソグラフィー及び蝕刻技術を利用して形成されてもよい。
積層メモリ装置の製造のためには層間絶縁層３２１０との間に位置された犠牲層３２２０が除去されなければならない。以後、ホールＨと犠牲層３２２０とが除去された空間にストレージ媒体及び導電層が形成される。
図４乃至図７は本発明の一実施形態による基板処理装置によって基板で犠牲層が除去される過程を示した図面である。
犠牲層３２２０は乾式蝕刻方法を通じて除去されることができる。
図４を参照すれば、基板の上面及びホールには保護層３３００が形成される。保護層３３００は二酸化珪素層から形成される。保護層３３００を形成するために工程ガス供給部２４４０はチャンバー２１００の内部に第１工程ガスを供給する。第１工程ガスとしては酸素ガスが提供されてもよい。第１工程ガスはプラズマ状態に励起された後、基板Ｗの上部に供給される。第１工程ガスは最上端の層間絶縁層３２１０に作用して、最上端の層間絶縁層３２１０の上面に二酸化珪素（ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）層を形成する。また、第１工程ガスはホールＨ通じて供給されて、ホールＨを側壁をなす層間絶縁層３２１０及び犠牲層３２２０に二酸化珪素層を形成する。また、ホールＨの底面にも第１工程ガスによって二酸化珪素層が形成される。
保護層３３００は領域別に厚さが異なるように形成される。具体的に第１工程ガスは下部に空間が形成された場合、下部に移動される。即ち、第１工程ガスはホールＨに供給された後、下部に流動しながら、ホールＨの側壁をなす層間絶縁層３２１０及び犠牲層３２２０と反応する。反面、第１工程ガスは最上端の層間絶縁層３２１０及びホールＨの底面と反応する時、停止状態であるか、或いは遅い速度に流動する状態である。二酸化珪素層が形成される反応は第１工程ガスとの接触時間又は第１工程ガスの移動の可否に大きく影響を受ける。したがって、基板Ｗの上面及びホールＨの底面に形成された二酸化珪素層はホールＨの側壁に形成された二酸化珪素層より厚く形成される。
図５を参照すれば、ホールの側壁に形成された保護層３３００が除去される。
保護層３３００が形成されれば、工程ガス供給部２４４０はチャンバー２１００の内部に第２工程ガスを供給する。第２工程ガスとしては水素ガスが提供されてもよい。第２工程ガスは基板Ｗの上部に供給されて、二酸化珪素層と下化学式１乃至化学式３のように順次的に反応する。
そして、最終反応物であるシランは気相にチャンバー２１００から外部へ排出される。この時、第２工程ガスによる工程時間は、ホールＨの側壁に形成された二酸化珪素層を全て蝕刻しながら、基板Ｗの上面及びホールＨの底面に形成された二酸化珪素層の一部が残るように調節される。
図６を参照すれば、犠牲層が選択的に乾式蝕刻される。
ホールの側壁に形成された保護層３３００が除去されれば、工程ガス供給部２４４０はチャンバー２１００の内部に第３工程ガスを供給する。第３工程ガスとしては三フッ化窒素ガス及び酸素ガスを含む。犠牲層３２２０は層間絶縁層３２１０に対して蝕刻選択比を有することによって、第３工程ガスはプラズマ状態に励起された後、犠牲層３２２０と下化学式４のように選択的に反応される。
第３工程ガスが犠牲層３２２０を蝕刻して生成された物質は気相にチャンバー２１００の外へ排出される。
ポリシリコン３１００と不純物領域３１１０とは第３工程ガスに対して犠牲層３２２０と蝕刻選択比を有しない。したがって、ホールＨの底面に形成された保護層３３００はその下方に位置されたポリシリコン３１００と不純物領域３１１０とが第３工程ガスと接触されることを遮断する。
また、第３工程ガスとしては窒素ガスをさらに含む。窒素ガスは上の反応過程で蝕刻選択比を調節することができる。
図７を参照すれば、犠牲層の選択的蝕刻の後、保護層が除去される。
工程ガス供給部２４４０はチャンバー２１００の内部に第４工程ガスを供給する。第４工程ガスとしては水素ガスが提供される。第４工程ガスは基板Ｗの上部に供給されて、基板Ｗに残存する保護層３３００と上述した化学式１乃至化学式３のように順次的に反応する。基板Ｗの上面及びホールＨの底面で二酸化珪素層が蝕刻されれば、層間絶縁層３２１０との間に位置された犠牲層３２２０が除去工程が完了される。
図８は他の実施形態による保護層が除去される過程を示した図面である。
図８を参照すれば、保護層は副産物層３４００への変化過程を経て除去される。工程ガス供給部２４４０は第４工程ガスとして窒素ガス、水素ガス及び三フッ化窒素ガスをチャンバー２１００に供給する。上の第４工程ガスは基板Ｗの上面及びホールＨの底面にある二酸化珪素層と反応して、六フッ化珪酸アンモニウム（Ａｍｍｏｎｉｕｍ ｈｅｘａｆｌｕｏｒｏｓｉｌｉｃａｔｅ）と水とになる。六フッ化珪酸アンモニウムは基板の上面及びホールの底面に副産物層３４００を形成する。副産物層３４００は基板Ｗを設定温度以上に加熱処理して除去されることができる。この時、基板Ｗの加熱温度は１００℃以上である。基板Ｗはサセプタ２２００に提供される加熱部材２２２０によって加熱されて、六フッ化珪酸アンモニウム（Ａｍｍｏｎｉｕｍ ｈｅｘａｆｌｕｏｒｏｓｉｌｉｃａｔｅ）が除去されることができる。その他の例として、基板Ｗはプラズマモジュール２００ａから搬出された後、別のチャンバーで加熱処理されてもよい。
以上の詳細な説明は本発明を例示することに過ぎない。また、前述した内容は本発明の望ましい実施形態を示して説明することであり、本発明は多様な他の組合、変更及び環境で使用することができる。即ち、本明細書に開示された発明の概念の範囲、前述した開示内容と均等な範囲及び／又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は本発明の技術的思想を具現するための最善の状態を説明することであり、本発明の具体的な適用分野及び用途で要求される多様な変更も可能である。したがって、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとすることでない。また、添付された請求の範囲は他の実施状態も含むことであって解釈されなければならない。
１０・・・ロードポート
２０・・・設備前方端部モジュール
２１・・・移送フレーム
２５・・・第１移送ロボット
２７・・・移送レール
４０・・・ロードロックチャンバー
５０・・・トランスファーチャンバー
６０・・・工程モジュール
２００ａ・・・プラズマモジュール
２１００・・・チャンバー
２１１０・・・ボディー
２２００・・・サセプタ
２４００・・・プラズマ励起部
３１００・・・ポリシリコン
３１１０・・・不純物領域
３２１０・・・層間絶縁層
３２２０・・・犠牲層

Claims (17)

  1. ポリシリコンの上部に層間絶縁層と犠牲層とが交互に積層され、前記層間絶縁層と前記犠牲層とにホールが形成された基板を提供する段階と、
    前記基板にプラズマ状態に励起された第１工程ガスを供給して、前記ホールの側面及び底面と前記基板の上面とに保護層を形成する段階と、
    前記基板にプラズマ状態に励起された第２工程ガスを供給して、前記ホールの側面に形成された前記保護層を除去する段階と、
    前記基板にプラズマ状態に励起された第３工程ガスを供給して、前記ホールの側面に露出された前記犠牲層を除去する段階と、
    前記基板にプラズマ状態に励起された第４工程ガスを供給して、前記基板の上面及び前記ホールの底面で前記保護層を除去する段階と、を含む基板処理方法。
  2. 前記層間絶縁層は、酸化物であり、前記犠牲層は、窒化物である請求項１に記載の基板処理方法。
  3. 前記第１工程ガスとしては、酸素ガスが提供され、前記保護層は、二酸化珪素層である請求項２に記載の基板処理方法。
  4. 前記第２工程ガスとしては、水素ガスが提供され、前記保護層は、前記第２工程ガスと反応してシランに分解される請求項２に記載の基板処理方法。
  5. 前記第３工程ガスは、三フッ化窒素ガス及び酸素ガスを含む請求項２に記載の基板処理方法。
  6. 前記第３工程ガスは、窒素ガスをさらに含む請求項５に記載の基板処理方法。
  7. 前記第４工程ガスは、水素ガスである請求項２に記載の基板処理方法。
  8. 前記第４工程ガスは、窒素ガス、水素ガス及び三フッ化窒素ガスが混合された状態である請求項２に記載の基板処理方法。
  9. 前記第４工程ガスを供給して前記保護層と反応させた後、前記基板を設定温度に加熱する段階をさらに含む請求項８に記載の基板処理方法。
  10. 前記基板は、積層メモリ装置の製造に提供される請求項１に記載の基板処理方法。
  11. チャンバーと、
    前記チャンバーの内部に位置されるサセプタと、
    前記チャンバーの上部に第１工程ガス、第２工程ガス、第３工程ガス及び第４工程ガスを順次的に供給する工程ガス供給部と、
    前記第１工程ガス乃至第４工程ガスをプラズマ状態に励起するプラズマ励起部と、を含む基板処理装置。
  12. 前記第１工程ガスとしては、酸素ガスが提供される請求項１１に記載の基板処理装置。
  13. 前記第２工程ガスとしては、水素ガスが提供される請求項１１に記載の基板処理装置。
  14. 前記第３工程ガスは、三フッ化窒素ガス及び酸素ガスを含む請求項１１に記載の基板処理装置。
  15. 前記第３工程ガスは、窒素ガスをさらに含む請求項１４に記載の基板処理装置。
  16. 前記第４工程ガスは、水素ガスである請求項１１に記載の基板処理装置。
  17. 前記第４工程ガスは、窒素ガス、水素ガス及び三フッ化窒素ガスが混合された状態である請求項１１に記載の基板処理装置。
JP2014164897A 2014-07-30 2014-08-13 基板処理装置及び基板処理方法 Active JP5972324B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0097244 2014-07-30
KR1020140097244A KR101603971B1 (ko) 2014-07-30 2014-07-30 기판 처리 장치 및 기판 처리 방법

Publications (2)

Publication Number Publication Date
JP2016034009A true JP2016034009A (ja) 2016-03-10
JP5972324B2 JP5972324B2 (ja) 2016-08-17

Family

ID=55248970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164897A Active JP5972324B2 (ja) 2014-07-30 2014-08-13 基板処理装置及び基板処理方法

Country Status (4)

Country Link
JP (1) JP5972324B2 (ja)
KR (1) KR101603971B1 (ja)
CN (1) CN105321846B (ja)
TW (1) TWI559398B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115561B (zh) * 2019-12-05 2023-05-12 中国科学院微电子研究所 一种微纳通孔的制备方法及具有微纳通孔的结构
KR102540773B1 (ko) * 2021-01-19 2023-06-12 피에스케이 주식회사 패러데이 실드 및 기판 처리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188554A (ja) * 1984-10-08 1986-05-06 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリおよびその製造方法
JPH07153739A (ja) * 1993-07-08 1995-06-16 Air Prod And Chem Inc 半導体材料のプラズマ除去法
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
JP2010187001A (ja) * 2009-02-11 2010-08-26 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
KR100558922B1 (ko) * 2004-12-16 2006-03-10 (주)퓨전에이드 박막 증착장치 및 방법
KR100807223B1 (ko) * 2006-07-12 2008-02-28 삼성전자주식회사 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
KR101603731B1 (ko) * 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
US9318341B2 (en) * 2010-12-20 2016-04-19 Applied Materials, Inc. Methods for etching a substrate
KR102010928B1 (ko) * 2012-06-07 2019-10-21 삼성전자주식회사 저항 변화 메모리 장치, 그 동작 방법 및 제조 방법
TWI496249B (zh) * 2013-01-09 2015-08-11 Macronix Int Co Ltd 三維反及快閃記憶體

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188554A (ja) * 1984-10-08 1986-05-06 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリおよびその製造方法
JPH07153739A (ja) * 1993-07-08 1995-06-16 Air Prod And Chem Inc 半導体材料のプラズマ除去法
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
JP2010187001A (ja) * 2009-02-11 2010-08-26 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法

Also Published As

Publication number Publication date
CN105321846A (zh) 2016-02-10
KR20160015454A (ko) 2016-02-15
KR101603971B1 (ko) 2016-03-17
CN105321846B (zh) 2018-02-06
TWI559398B (zh) 2016-11-21
TW201604952A (zh) 2016-02-01
JP5972324B2 (ja) 2016-08-17

Similar Documents

Publication Publication Date Title
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20170356084A1 (en) Processing method of silicon nitride film and forming method of silicon nitride film
US11631591B2 (en) Methods for depositing dielectric material
KR20110056551A (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
CN110890263A (zh) 干法清洗设备和干法清洗方法
KR20040068990A (ko) 기판 처리 방법 및 반도체 장치의 제조 방법
JP2022100339A (ja) 基板処理装置及び基板処理方法
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP5972324B2 (ja) 基板処理装置及び基板処理方法
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
US10580658B2 (en) Method for preferential oxidation of silicon in substrates containing silicon and germanium
KR20160113410A (ko) 기판 처리 장치 및 기판 처리 방법
KR102052337B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101909110B1 (ko) 기판 처리 방법
KR102095983B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102095982B1 (ko) 기판 처리 장치 및 기판 처리 방법
US11328932B2 (en) Substrate processing method and substrate processing apparatus
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2016039355A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5972324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250