JP2016034009A - Substrate processing apparatus and substrate processing method - Google Patents
Substrate processing apparatus and substrate processing method Download PDFInfo
- Publication number
- JP2016034009A JP2016034009A JP2014164897A JP2014164897A JP2016034009A JP 2016034009 A JP2016034009 A JP 2016034009A JP 2014164897 A JP2014164897 A JP 2014164897A JP 2014164897 A JP2014164897 A JP 2014164897A JP 2016034009 A JP2016034009 A JP 2016034009A
- Authority
- JP
- Japan
- Prior art keywords
- process gas
- substrate
- gas
- substrate processing
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】プラズマを利用して基板を処理する基板処理装置及び基板処理方法を提供する。
【解決手段】本発明は基板処理装置及び基板処理方法に関する。本発明の一実施形態による基板処理方法は、ポリシリコンの上部に層間絶縁層と犠牲層とが交互に積層され、前記層間絶縁層と前記犠牲層とにホールが形成された基板を提供する段階と、前記基板にプラズマ状態に励起された第1工程ガスを供給して、前記ホールの側面及び底面と前記基板の上面とに保護層を形成する段階と、前記基板にプラズマ状態に励起された第2工程ガスを供給して、前記ホールの側面に形成された前記保護層を除去する段階と、前記基板にプラズマ状態に励起された第3工程ガスを供給して、前記ホールの側面に露出された前記犠牲層を除去する段階と、前記基板にプラズマ状態に励起された第4工程ガスを供給して、前記基板の上面及び前記ホールの底面で前記保護層を除去する段階と、を含む。
【選択図】図2A substrate processing apparatus and a substrate processing method for processing a substrate using plasma are provided.
The present invention relates to a substrate processing apparatus and a substrate processing method. According to an embodiment of the present invention, there is provided a substrate processing method in which an interlayer insulating layer and a sacrificial layer are alternately stacked on polysilicon, and a hole is formed in the interlayer insulating layer and the sacrificial layer. Supplying a first process gas excited to a plasma state to the substrate to form a protective layer on the side and bottom surfaces of the hole and the top surface of the substrate; and the substrate was excited to a plasma state. Supplying a second process gas to remove the protective layer formed on the side surface of the hole; and supplying a third process gas excited to a plasma state to the substrate to expose the side surface of the hole. Removing the sacrificial layer formed, and supplying a fourth process gas excited to a plasma state to the substrate to remove the protective layer on the top surface of the substrate and the bottom surface of the hole. .
[Selection] Figure 2
Description
本発明は基板処理装置及び基板処理方法に関する。 The present invention relates to a substrate processing apparatus and a substrate processing method.
電子製品はその体積が段々小さくなりながらも高容量のデータ処理が要求されている。これによって、このような電子製品に使用される半導体メモリ装置の集積度を向上させる必要がある。半導体メモリ装置の集積度を向上するための方法の中で1つとして、既存の平面トランジスタ構造の代わりに垂直トランジスタ構造を有するメモリ装置が提案されている。 Electronic products are required to process high-capacity data while their volumes are becoming smaller. Accordingly, it is necessary to improve the integration degree of semiconductor memory devices used in such electronic products. As one of methods for improving the integration degree of a semiconductor memory device, a memory device having a vertical transistor structure instead of an existing planar transistor structure has been proposed.
このような積層メモリはポリシリコンに層間絶縁層と犠牲層とが交互に積層される工程、層間絶縁層と犠牲層とにホールを形成する工程、ホールを通じて犠牲層を除去する工程を含む。この中で、犠牲層を除去する工程は湿式蝕刻の方法に遂行されることによって効率が低く、高い費用が所要される。 Such a stacked memory includes a step of alternately laminating an interlayer insulating layer and a sacrificial layer on polysilicon, a step of forming a hole in the interlayer insulating layer and the sacrificial layer, and a step of removing the sacrificial layer through the hole. Of these, the step of removing the sacrificial layer is performed by a wet etching method, which is low in efficiency and requires high costs.
本発明はプラズマを利用して基板を処理する基板処理装置及び基板処理方法を提供することにある。 An object of the present invention is to provide a substrate processing apparatus and a substrate processing method for processing a substrate using plasma.
また、本発明は積層メモリ装置の製造に提供される基板で犠牲層を乾式工程で除去することができる基板処理装置及び基板処理方法を提供することにある。 Another object of the present invention is to provide a substrate processing apparatus and a substrate processing method capable of removing a sacrificial layer in a dry process on a substrate provided for manufacturing a stacked memory device.
本発明の一側面によれば、ポリシリコンの上部に層間絶縁層と犠牲層とが交互に積層され、前記層間絶縁層と前記犠牲層とにホールが形成された基板を提供する段階と、前記基板にプラズマ状態に励起された第1工程ガスを供給して、前記ホールの側面及び底面と前記基板の上面とに保護層を形成する段階と、前記基板にプラズマ状態に励起された第2工程ガスを供給して、前記ホールの側面に形成された前記保護層を除去する段階と、前記基板にプラズマ状態に励起された第3工程ガスを供給して、前記ホールの側面に露出された前記犠牲層を除去する段階と、前記基板にプラズマ状態に励起された第4工程ガスを供給して、前記基板の上面及び前記ホールの底面で前記保護層を除去する段階と、を含む基板処理方法が提供される。 According to an aspect of the present invention, providing a substrate in which an interlayer insulating layer and a sacrificial layer are alternately stacked on polysilicon, and a hole is formed in the interlayer insulating layer and the sacrificial layer; Supplying a first process gas excited in a plasma state to the substrate to form a protective layer on the side and bottom surfaces of the hole and the upper surface of the substrate; and a second process excited in the plasma state on the substrate. Supplying a gas to remove the protective layer formed on the side surface of the hole; and supplying a third process gas excited to a plasma state to the substrate to expose the side surface of the hole. Removing the sacrificial layer; and supplying a fourth process gas excited to a plasma state to the substrate to remove the protective layer on the upper surface of the substrate and the bottom surface of the hole. Is provided.
また、前記層間絶縁層は、酸化物であり、前記犠牲層は、窒化物である。 The interlayer insulating layer is an oxide, and the sacrificial layer is a nitride.
また、前記第1工程ガスとしては、酸素ガスが提供され、前記保護層は、二酸化珪素層である。 In addition, oxygen gas is provided as the first process gas, and the protective layer is a silicon dioxide layer.
また、前記第2工程ガスとしては、水素ガスが提供され、前記保護層は、前記第2工程ガスと反応してシランに分解される。 Further, hydrogen gas is provided as the second process gas, and the protective layer reacts with the second process gas and is decomposed into silane.
また、前記第3工程ガスは、三フッ化窒素ガス及び酸素ガスを含む。 The third process gas includes nitrogen trifluoride gas and oxygen gas.
また、前記第3工程ガスは、窒素ガスをさらに含む。 The third process gas further includes nitrogen gas.
また、前記第4工程ガスは、水素ガスである。 The fourth process gas is hydrogen gas.
また、前記第4工程ガスは、窒素ガス、水素ガス及び三フッ化窒素ガスが混合された状態である。 The fourth process gas is a state in which nitrogen gas, hydrogen gas, and nitrogen trifluoride gas are mixed.
また、前記第4工程ガスを供給して前記保護層と反応させた後、前記基板を設定温度に加熱する段階をさらに含む。 The method may further include heating the substrate to a set temperature after supplying the fourth process gas and reacting with the protective layer.
また、前記基板は、積層メモリ装置の製造に提供される。 The substrate is provided for manufacturing a stacked memory device.
本発明の他の側面によれば、チャンバーと、前記チャンバーの内部に位置されるサセプタと、前記チャンバーの上部に第1工程ガス、第2工程ガス、第3工程ガス及び第4工程ガスを順次的に供給する工程ガス供給部と、前記第1工程ガス乃至第4工程ガスをプラズマ状態に励起するプラズマ励起部と、を含む基板処理装置が提供される。 According to another aspect of the present invention, a chamber, a susceptor positioned in the chamber, and a first process gas, a second process gas, a third process gas, and a fourth process gas are sequentially disposed on the chamber. There is provided a substrate processing apparatus including a process gas supply unit for supplying the first process gas and a plasma excitation unit for exciting the first to fourth process gases into a plasma state.
また、前記第1工程ガスとしては、酸素ガスが提供される。 In addition, oxygen gas is provided as the first process gas.
また、前記第2工程ガスとしては、水素ガスが提供される。 Further, hydrogen gas is provided as the second process gas.
また、前記第3工程ガスは、三フッ化窒素ガス及び酸素ガスを含む。 The third process gas includes nitrogen trifluoride gas and oxygen gas.
また、前記第3工程ガスは、窒素ガスをさらに含む。 The third process gas further includes nitrogen gas.
また、前記第4工程ガスは、水素ガスである。 The fourth process gas is hydrogen gas.
また、前記第4工程ガスは窒素ガス、水素ガス及び三フッ化窒素ガスが混合された状態である。 The fourth process gas is a state in which nitrogen gas, hydrogen gas, and nitrogen trifluoride gas are mixed.
本発明の一実施形態によれば、プラズマを利用して基板を効率的に処理する基板処理装置及び基板処理方法を提供することができる。 According to an embodiment of the present invention, it is possible to provide a substrate processing apparatus and a substrate processing method for efficiently processing a substrate using plasma.
また、本発明の一実施形態によれば、積層メモリ装置の製造に提供される基板で犠牲層を乾式工程で除去できる基板処理装置及び基板処理方法を提供することができる。 In addition, according to an embodiment of the present invention, it is possible to provide a substrate processing apparatus and a substrate processing method capable of removing a sacrificial layer by a dry process on a substrate provided for manufacturing a stacked memory device.
以下、本発明の実施形態を添付された図面を参照してさらに詳細に説明する。本発明の実施形態は様々な形態に変形されることができ、本発明の範囲が以下の実施形態に限定されることとして解釈されてはならない。本実施形態は当業界で平均的な知識を有する者に本発明をさらに完全に説明するために提供されることである。したがって、図面での要素の形状はより明確な説明を強調するために誇張されている。 Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. The embodiments of the present invention can be modified in various forms, and the scope of the present invention should not be construed as being limited to the following embodiments. This embodiment is provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape of the elements in the drawings is exaggerated to emphasize a clearer description.
図1は本発明の一実施形態による基板処理装置を示す平面図である。 FIG. 1 is a plan view showing a substrate processing apparatus according to an embodiment of the present invention.
図1を参照すれば、基板処理装置1は設備前方端部モジュール(equipment front end module、EFEM)20及び工程処理部30を有する。設備前方端部モジュール20と工程処理部30とは一方向に配置される。以下、設備前方端部モジュール20と工程処理部30とが配列された方向を第1方向Xとし、上部から見る時、第1方向Xと垂直である方向を第2方向Yとする。 Referring to FIG. 1, the substrate processing apparatus 1 includes an equipment front end module (EFEM) 20 and a process processing unit 30. The equipment front end module 20 and the process processing unit 30 are arranged in one direction. Hereinafter, a direction in which the equipment front end module 20 and the process processing unit 30 are arranged is a first direction X, and when viewed from above, a direction perpendicular to the first direction X is a second direction Y.
設備前方端部モジュール20はロードポート(load port)10及び移送フレーム21を有する。ロードポート10は第1方向11に設備前方端部モジュール20の前方に配置される。ロードポート10は複数の支持部6を有する。各々の支持部6は第2方向Yに一列に配置され、工程に提供される基板W及び工程処理が完了された基板Wが収納されたキャリヤー4(例えば、カセット、FOUP等)が位置される。キャリヤー4には工程に提供される基板W及び工程処理が完了された基板Wが収納される。移送フレーム21はロードポート10と工程処理室30との間に配置される。移送フレーム21はその内部に配置されロードポート10と工程処理部30との間に基板Wを移送する第1移送ロボット25を含む。第1移送ロボット25は第2方向Yに具備された移送レール27に沿って移動してキャリヤー4と工程処理室30との間に基板Wを移送する。 The equipment front end module 20 has a load port 10 and a transfer frame 21. The load port 10 is disposed in front of the equipment front end module 20 in the first direction 11. The load port 10 has a plurality of support portions 6. Each support portion 6 is arranged in a row in the second direction Y, and a carrier 4 (for example, a cassette, a FOUP, etc.) in which a substrate W provided in a process and a substrate W that has been processed is stored is positioned. . The carrier 4 stores a substrate W provided for the process and a substrate W that has been subjected to the process. The transfer frame 21 is disposed between the load port 10 and the process chamber 30. The transfer frame 21 includes a first transfer robot 25 that is disposed inside the transfer frame 21 and transfers the substrate W between the load port 10 and the process processing unit 30. The first transfer robot 25 moves along the transfer rail 27 provided in the second direction Y, and transfers the substrate W between the carrier 4 and the process chamber 30.
工程処理室30はロードロックチャンバー40と、トランスファーチャンバー50と、工程モジュール60と、を含む。 The process chamber 30 includes a load lock chamber 40, a transfer chamber 50, and a process module 60.
ロードロックチャンバー40は移送フレーム21に隣接するように配置される。一例として、ロードロックチャンバー40はトランスファーチャンバー50と設備前方端部モジュール20との間に配置されている。ロードロックチャンバー40は工程に提供される基板Wが工程モジュール60に移送される前、又は工程処理が完了された基板Wが設備前方端部モジュール20に移送される前に待機する空間を提供する。 The load lock chamber 40 is disposed adjacent to the transfer frame 21. As an example, the load lock chamber 40 is disposed between the transfer chamber 50 and the equipment front end module 20. The load lock chamber 40 provides a space for waiting before the substrate W to be provided for the process is transferred to the process module 60 or before the processed substrate W is transferred to the equipment front end module 20. .
トランスファーチャンバー50はロードロックチャンバー40に隣接するように配置される。トランスファーチャンバー50は上部から見る時、多角形の本体を有する。図1を参照すれば、トランスファーチャンバー50は上部から見る時、五角形の本体を有する。本体の外側にはロードロックチャンバー40と複数個の工程モジュール60とが本体の周辺に沿って配置される。本体の各側壁には基板Wが出入する通路(図示せず)が形成され、通路はトランスファーチャンバー50とロードロックチャンバー40又は工程モジュール60とを連結する。各通路には通路を開閉して内部を密閉させるドア(図示せず)が提供される。トランスファーチャンバー50の内部空間にはロードロックチャンバー40と工程モジュール60との間に基板Wを移送する第2移送ロボット53が配置される。第2移送ロボット53はロードロックチャンバー40で待機する未処理された基板Wを工程モジュール60に移送するか、或いは工程処理が完了された基板Wをロードロックチャンバー40に移送する。そして、複数個の工程モジュール60に基板Wを順次的に提供するために工程モジュール60との間に基板Wを移送する。図1のように、トランスファーチャンバー50が五角形の本体を有する時、設備前方端部モジュール20に隣接する側壁にはロードロックチャンバー40が各々配置され、残る側壁には工程モジュール60が連続して配置される。トランスファーチャンバー50は上述の形状のみならず、要求される工程モジュールにしたがって多様な形態に提供されてもよい。 The transfer chamber 50 is disposed adjacent to the load lock chamber 40. The transfer chamber 50 has a polygonal body when viewed from above. Referring to FIG. 1, the transfer chamber 50 has a pentagonal body when viewed from above. A load lock chamber 40 and a plurality of process modules 60 are arranged outside the main body along the periphery of the main body. A passage (not shown) through which the substrate W enters and exits is formed on each side wall of the main body, and the passage connects the transfer chamber 50 and the load lock chamber 40 or the process module 60. Each passage is provided with a door (not shown) that opens and closes the passage to seal the inside. A second transfer robot 53 that transfers the substrate W between the load lock chamber 40 and the process module 60 is disposed in the internal space of the transfer chamber 50. The second transfer robot 53 transfers the unprocessed substrate W waiting in the load lock chamber 40 to the process module 60, or transfers the substrate W after the process is completed to the load lock chamber 40. Then, the substrate W is transferred between the process modules 60 in order to sequentially provide the substrates W to the plurality of process modules 60. As shown in FIG. 1, when the transfer chamber 50 has a pentagonal main body, the load lock chamber 40 is disposed on the side wall adjacent to the equipment front end module 20, and the process module 60 is continuously disposed on the remaining side wall. Is done. The transfer chamber 50 may be provided in various forms according to a required process module as well as the above-described shape.
工程モジュール60はトランスファーチャンバー50の周辺に沿って配置される。工程モジュール60は複数に提供されてもよい。各々の工程モジュール60内では基板Wに対する工程処理が進行される。工程モジュール60は第2移送ロボット53から基板Wが移送されて工程処理を行い、工程処理が完了された基板Wを第2移送ロボット53に提供する。各々の工程モジュール60で進行される工程処理は互いに異なってもよい。工程モジュール60が遂行する工程は基板Wを利用して半導体素子又はディスプレーパネルを生産する過程の中で一つの工程である。工程モジュール60の中で1つ以上をプラズマを利用して基板Wを処理する工程モジュール(図2の200a)を含む。 The process module 60 is disposed along the periphery of the transfer chamber 50. A plurality of process modules 60 may be provided. In each process module 60, the process for the substrate W is performed. The process module 60 transfers the substrate W from the second transfer robot 53 to perform a process process, and provides the substrate W after the process process to the second transfer robot 53. The process processing performed in each process module 60 may be different from each other. The process performed by the process module 60 is one of the processes for producing a semiconductor device or a display panel using the substrate W. One or more of the process modules 60 includes a process module (200a in FIG. 2) for processing the substrate W using plasma.
図2は図1の工程モジュールに提供されるプラズマモジュールを示す図面である。 FIG. 2 is a view illustrating a plasma module provided in the process module of FIG.
図3を参照すれば、プラズマモジュール200aはチャンバー2100と、サセプタ2200と、シャワーヘッド2300と、プラズマ励起部2400とを含む。 Referring to FIG. 3, the plasma module 200 a includes a chamber 2100, a susceptor 2200, a shower head 2300, and a plasma excitation unit 2400.
チャンバー2100は工程処理が遂行される空間を提供する。チャンバー2100はボディー2110と密閉カバー2120とを有する。ボディー2110は上面が開放され、内部に空間が形成される。ボディー2110の側壁には基板Wが出入する開口(図示せず)が形成され、開口はスリットドア(slit door)(図示せず)のような開閉部材によって開閉される。開閉部材はチャンバー2100内で基板W処理が遂行される間に開口を閉鎖し、基板Wがチャンバー2100の内部に搬入される時とチャンバー2100の外部へ搬出される時に開口を開放する。開口が開放された状態でロボット(図示せず)のハンド部がチャンバー2100の内部に出入する。 The chamber 2100 provides a space in which process processing is performed. The chamber 2100 has a body 2110 and a sealing cover 2120. The body 2110 has an open upper surface and forms a space inside. An opening (not shown) through which the substrate W enters and exits is formed on the side wall of the body 2110, and the opening is opened and closed by an opening / closing member such as a slit door (not shown). The opening / closing member closes the opening while the substrate W processing is performed in the chamber 2100, and opens the opening when the substrate W is carried into the chamber 2100 and carried out of the chamber 2100. A hand portion of a robot (not shown) enters and exits the chamber 2100 with the opening opened.
ボディー2110の下部壁には排気ホール2111が形成される。排気ホール2111は排気ライン2112と連結される。排気ライン2112を通じてチャンバー2100の内部圧力が調節され、工程で発生された反応部産物がチャンバー2100の外部へ排出される。 An exhaust hole 2111 is formed in the lower wall of the body 2110. The exhaust hole 2111 is connected to the exhaust line 2112. The internal pressure of the chamber 2100 is adjusted through the exhaust line 2112, and the reaction part product generated in the process is discharged to the outside of the chamber 2100.
密閉カバー2120はボディー2110の上部壁と結合し、ボディー2110の開放された上面を覆ってボディー2110の内部を密閉させる。密閉カバー2120の上端はプラズマ励起部2400と連結される。密閉カバー2120には拡散空間2121が形成される。拡散空間2121はシャワーヘッド2300に近くなるほど、幅がだんだん広くなる。例えば、拡散空間2121は逆漏斗形状を有している。 The sealing cover 2120 is coupled to the upper wall of the body 2110 and covers the open upper surface of the body 2110 to seal the inside of the body 2110. The upper end of the hermetic cover 2120 is connected to the plasma excitation unit 2400. A diffusion space 2121 is formed in the hermetic cover 2120. The closer the diffusion space 2121 is to the shower head 2300, the wider the width. For example, the diffusion space 2121 has a reverse funnel shape.
サセプタ2200はチャンバー2100の内部に位置される。サセプタの上面には上部に基板Wが置かれる。サセプタ2200の内部には冷却流体が循環する冷却流路(図示せず)が形成される。冷却流体は冷却流路にしたがって循環し、基板Wを冷却する。サセプタ2200にはプラズマによる基板W処理程度を調節するためにバイアス電源2210から電力が印加される。バイアス電源2210が印加する電力はラジオ周波数(radio frequency、RF)電源でもよい。サセプタ2200はバイアス電源2210が供給する電力によってシース(sheath)を形成し、その領域で高密度のプラズマを形成して工程能力を向上させることができる。 The susceptor 2200 is located inside the chamber 2100. A substrate W is placed on the upper surface of the susceptor. Inside the susceptor 2200, a cooling channel (not shown) through which a cooling fluid circulates is formed. The cooling fluid circulates according to the cooling flow path and cools the substrate W. Electric power is applied to the susceptor 2200 from a bias power source 2210 in order to adjust the degree of plasma processing of the substrate W. The power applied by the bias power source 2210 may be a radio frequency (RF) power source. The susceptor 2200 can form a sheath by power supplied from the bias power source 2210, and can form high-density plasma in the region to improve process capability.
サセプタ2200の内部には加熱部材2220が提供される。一例によれば、加熱部材2220は熱線に提供されてもよい。加熱部材2220は基板Wを既設定された温度に加熱する。 A heating member 2220 is provided inside the susceptor 2200. According to an example, the heating member 2220 may be provided on a hot wire. The heating member 2220 heats the substrate W to a preset temperature.
シャワーヘッド2300はボディー2110の上部壁に結合される。シャワーヘッド2300は円板状に、サセプタ2200の上面と並べに配置されてもよい。シャワーヘッド2300は表面が酸化処理されたアルミニウム材質で提供されてもよい。シャワーヘッド2300には分配ホール2310が形成される。分配ホール2310は均一なラジカル供給のために同心の円周に一定の間隔に形成される。拡散空間2121から拡散されたプラズマは分配ホール2310へ流れ込まれる。この時、電子又はイオン等のような荷電粒子はシャワーヘッド2300に閉じ込まれ、酸素ラジカル等のように電荷を帯びていない中性粒子は分配ホール2310を通過して基板Wに供給される。また、シャワーヘッドは接地されて電子又はイオンが移動される通路を形成することができる。 The shower head 2300 is coupled to the upper wall of the body 2110. The shower head 2300 may be arranged in a disc shape and aligned with the upper surface of the susceptor 2200. The shower head 2300 may be provided with an aluminum material whose surface is oxidized. A distribution hole 2310 is formed in the shower head 2300. The distribution holes 2310 are formed at constant intervals on a concentric circumference for uniform radical supply. The plasma diffused from the diffusion space 2121 flows into the distribution hole 2310. At this time, charged particles such as electrons or ions are confined in the shower head 2300, and neutral particles such as oxygen radicals that are not charged are supplied to the substrate W through the distribution holes 2310. Also, the shower head can be grounded to form a passage through which electrons or ions are moved.
プラズマ励起部2400はプラズマを生成して、チャンバー2100に供給する。プラズマ励起部2400はチャンバー2100の上部に提供される。プラズマ励起部2400は発振器2410、導波管2420、誘電体管2430及び工程ガス供給部2440を含む。 The plasma excitation unit 2400 generates plasma and supplies it to the chamber 2100. The plasma excitation unit 2400 is provided on the upper portion of the chamber 2100. The plasma excitation unit 2400 includes an oscillator 2410, a waveguide 2420, a dielectric tube 2430, and a process gas supply unit 2440.
発振器2410は電磁気波を発生させる。導波管2420は発振器2410と誘電体管2430とを連結し、発振器2410で発生された電磁気波が誘電体管2430の内部に伝達される通路を提供する。工程ガス供給部2440はチャンバー2100の上部に工程ガスを供給する。工程ガスは工程進行の過程にしたがって第1工程ガス乃至第4工程ガスが供給されることができる。工程ガスは酸素及び窒素を含む。また、工程ガスはフッ素系のガスを含む。誘電体管2430の内部に供給された工程ガスは電磁気波によってプラズマ状態に励起される。プラズマは誘電体管2430を経て拡散空間2121に流れ込まれる。 The oscillator 2410 generates an electromagnetic wave. The waveguide 2420 connects the oscillator 2410 and the dielectric tube 2430, and provides a path through which electromagnetic waves generated by the oscillator 2410 are transmitted to the inside of the dielectric tube 2430. The process gas supply unit 2440 supplies process gas to the upper part of the chamber 2100. As the process gas, the first process gas to the fourth process gas may be supplied according to the progress of the process. The process gas contains oxygen and nitrogen. Further, the process gas includes a fluorine-based gas. The process gas supplied into the dielectric tube 2430 is excited into a plasma state by an electromagnetic wave. The plasma flows into the diffusion space 2121 through the dielectric tube 2430.
上述したプラズマ励起部は電磁気波を利用する場合を例を挙げて説明したが、その他の実施形態に、プラズマ励起部は誘導結合プラズマ励起部、容量結合プラズマ励起部も提供されてもよい。 The case where the plasma excitation unit described above uses an electromagnetic wave has been described as an example. However, in other embodiments, the plasma excitation unit may be provided with an inductively coupled plasma excitation unit and a capacitively coupled plasma excitation unit.
図3は工程モジュールで処理される基板を示す図面である。 FIG. 3 is a view showing a substrate processed by the process module.
図3を参照すれば、基板Wには複数の層が形成されている。先ず、ポリシリコン3100の上部に不純物を注入して不純物領域3110が形成されている。続いて、不純物領域3110上に層間絶縁層3210及び犠牲層3220を交互に積層されている。ここで、犠牲層3220は層間絶縁層3210に対して蝕刻選択比を有する。例えば、層間絶縁層3210は酸化物であってもよく、犠牲層3220は窒化物であってもよい。このように層間絶縁層3210及び犠牲層3220が交互に積層された構造の基板Wは積層メモリ装置の製造に使用される。 Referring to FIG. 3, a plurality of layers are formed on the substrate W. First, an impurity region 3110 is formed by implanting impurities into the upper portion of the polysilicon 3100. Subsequently, interlayer insulating layers 3210 and sacrificial layers 3220 are alternately stacked on the impurity regions 3110. Here, the sacrificial layer 3220 has an etching selectivity with respect to the interlayer insulating layer 3210. For example, the interlayer insulating layer 3210 may be an oxide, and the sacrificial layer 3220 may be a nitride. The substrate W having such a structure in which the interlayer insulating layers 3210 and the sacrificial layers 3220 are alternately stacked is used for manufacturing a stacked memory device.
また、層間絶縁層3210及び犠牲層3220にはホールHが形成されている。ホールHはフォトリソグラフィー及び蝕刻技術を利用して形成されてもよい。 Further, holes H are formed in the interlayer insulating layer 3210 and the sacrificial layer 3220. The hole H may be formed using photolithography and etching techniques.
積層メモリ装置の製造のためには層間絶縁層3210との間に位置された犠牲層3220が除去されなければならない。以後、ホールHと犠牲層3220とが除去された空間にストレージ媒体及び導電層が形成される。 In order to manufacture a stacked memory device, the sacrificial layer 3220 positioned between the interlayer insulating layer 3210 must be removed. Thereafter, a storage medium and a conductive layer are formed in the space where the hole H and the sacrificial layer 3220 are removed.
図4乃至図7は本発明の一実施形態による基板処理装置によって基板で犠牲層が除去される過程を示した図面である。 4 to 7 are views illustrating a process of removing a sacrificial layer from a substrate by a substrate processing apparatus according to an embodiment of the present invention.
犠牲層3220は乾式蝕刻方法を通じて除去されることができる。 The sacrificial layer 3220 can be removed through a dry etching method.
図4を参照すれば、基板の上面及びホールには保護層3300が形成される。保護層3300は二酸化珪素層から形成される。保護層3300を形成するために工程ガス供給部2440はチャンバー2100の内部に第1工程ガスを供給する。第1工程ガスとしては酸素ガスが提供されてもよい。第1工程ガスはプラズマ状態に励起された後、基板Wの上部に供給される。第1工程ガスは最上端の層間絶縁層3210に作用して、最上端の層間絶縁層3210の上面に二酸化珪素(silicon dioxide)層を形成する。また、第1工程ガスはホールH通じて供給されて、ホールHを側壁をなす層間絶縁層3210及び犠牲層3220に二酸化珪素層を形成する。また、ホールHの底面にも第1工程ガスによって二酸化珪素層が形成される。 Referring to FIG. 4, a protective layer 3300 is formed on the upper surface and the hole of the substrate. The protective layer 3300 is formed from a silicon dioxide layer. In order to form the protective layer 3300, the process gas supply unit 2440 supplies the first process gas into the chamber 2100. Oxygen gas may be provided as the first process gas. The first process gas is excited to a plasma state and then supplied to the upper portion of the substrate W. The first process gas acts on the uppermost interlayer insulating layer 3210 to form a silicon dioxide layer on the upper surface of the uppermost interlayer insulating layer 3210. In addition, the first process gas is supplied through the hole H to form a silicon dioxide layer on the interlayer insulating layer 3210 and the sacrificial layer 3220 that form the sidewall of the hole H. A silicon dioxide layer is also formed on the bottom surface of the hole H by the first process gas.
保護層3300は領域別に厚さが異なるように形成される。具体的に第1工程ガスは下部に空間が形成された場合、下部に移動される。即ち、第1工程ガスはホールHに供給された後、下部に流動しながら、ホールHの側壁をなす層間絶縁層3210及び犠牲層3220と反応する。反面、第1工程ガスは最上端の層間絶縁層3210及びホールHの底面と反応する時、停止状態であるか、或いは遅い速度に流動する状態である。二酸化珪素層が形成される反応は第1工程ガスとの接触時間又は第1工程ガスの移動の可否に大きく影響を受ける。したがって、基板Wの上面及びホールHの底面に形成された二酸化珪素層はホールHの側壁に形成された二酸化珪素層より厚く形成される。 The protective layer 3300 is formed to have a different thickness for each region. Specifically, the first process gas is moved downward when a space is formed in the lower part. That is, the first process gas is supplied to the hole H and then reacts with the interlayer insulating layer 3210 and the sacrificial layer 3220 forming the side wall of the hole H while flowing downward. On the other hand, when the first process gas reacts with the uppermost interlayer insulating layer 3210 and the bottom surface of the hole H, it is in a stopped state or in a state of flowing at a slow speed. The reaction in which the silicon dioxide layer is formed is greatly affected by the contact time with the first process gas or the possibility of movement of the first process gas. Therefore, the silicon dioxide layer formed on the upper surface of the substrate W and the bottom surface of the hole H is formed thicker than the silicon dioxide layer formed on the side wall of the hole H.
図5を参照すれば、ホールの側壁に形成された保護層3300が除去される。 Referring to FIG. 5, the protective layer 3300 formed on the sidewall of the hole is removed.
保護層3300が形成されれば、工程ガス供給部2440はチャンバー2100の内部に第2工程ガスを供給する。第2工程ガスとしては水素ガスが提供されてもよい。第2工程ガスは基板Wの上部に供給されて、二酸化珪素層と下化学式1乃至化学式3のように順次的に反応する。 If the protective layer 3300 is formed, the process gas supply unit 2440 supplies the second process gas into the chamber 2100. Hydrogen gas may be provided as the second process gas. The second process gas is supplied to the upper portion of the substrate W and reacts sequentially with the silicon dioxide layer as shown in the following chemical formulas 1 to 3.
そして、最終反応物であるシランは気相にチャンバー2100から外部へ排出される。この時、第2工程ガスによる工程時間は、ホールHの側壁に形成された二酸化珪素層を全て蝕刻しながら、基板Wの上面及びホールHの底面に形成された二酸化珪素層の一部が残るように調節される。 Then, silane which is a final reaction product is discharged from the chamber 2100 to the outside in a gas phase. At this time, a part of the silicon dioxide layer formed on the upper surface of the substrate W and the bottom surface of the hole H remains while etching the entire silicon dioxide layer formed on the side wall of the hole H during the process time by the second process gas. Adjusted as follows.
図6を参照すれば、犠牲層が選択的に乾式蝕刻される。 Referring to FIG. 6, the sacrificial layer is selectively dry etched.
ホールの側壁に形成された保護層3300が除去されれば、工程ガス供給部2440はチャンバー2100の内部に第3工程ガスを供給する。第3工程ガスとしては三フッ化窒素ガス及び酸素ガスを含む。犠牲層3220は層間絶縁層3210に対して蝕刻選択比を有することによって、第3工程ガスはプラズマ状態に励起された後、犠牲層3220と下化学式4のように選択的に反応される。 If the protective layer 3300 formed on the sidewall of the hole is removed, the process gas supply unit 2440 supplies the third process gas into the chamber 2100. The third process gas includes nitrogen trifluoride gas and oxygen gas. Since the sacrificial layer 3220 has an etching selectivity with respect to the interlayer insulating layer 3210, the third process gas is excited into a plasma state and then selectively reacted with the sacrificial layer 3220 as shown in Formula 4 below.
第3工程ガスが犠牲層3220を蝕刻して生成された物質は気相にチャンバー2100の外へ排出される。 The material generated by the third process gas etching the sacrificial layer 3220 is discharged out of the chamber 2100 into the gas phase.
ポリシリコン3100と不純物領域3110とは第3工程ガスに対して犠牲層3220と蝕刻選択比を有しない。したがって、ホールHの底面に形成された保護層3300はその下方に位置されたポリシリコン3100と不純物領域3110とが第3工程ガスと接触されることを遮断する。 The polysilicon 3100 and the impurity region 3110 do not have an etching selectivity with respect to the sacrificial layer 3220 with respect to the third process gas. Therefore, the protective layer 3300 formed on the bottom surface of the hole H blocks the polysilicon 3100 and the impurity region 3110 located therebelow from coming into contact with the third process gas.
また、第3工程ガスとしては窒素ガスをさらに含む。窒素ガスは上の反応過程で蝕刻選択比を調節することができる。 Further, the third process gas further includes nitrogen gas. Nitrogen gas can adjust the etch selectivity in the above reaction process.
図7を参照すれば、犠牲層の選択的蝕刻の後、保護層が除去される。 Referring to FIG. 7, after the selective etching of the sacrificial layer, the protective layer is removed.
工程ガス供給部2440はチャンバー2100の内部に第4工程ガスを供給する。第4工程ガスとしては水素ガスが提供される。第4工程ガスは基板Wの上部に供給されて、基板Wに残存する保護層3300と上述した化学式1乃至化学式3のように順次的に反応する。基板Wの上面及びホールHの底面で二酸化珪素層が蝕刻されれば、層間絶縁層3210との間に位置された犠牲層3220が除去工程が完了される。 The process gas supply unit 2440 supplies the fourth process gas into the chamber 2100. Hydrogen gas is provided as the fourth process gas. The fourth process gas is supplied to the upper portion of the substrate W, and reacts sequentially with the protective layer 3300 remaining on the substrate W as shown in Chemical Formulas 1 to 3. If the silicon dioxide layer is etched on the upper surface of the substrate W and the bottom surface of the hole H, the removal process of the sacrificial layer 3220 positioned between the interlayer insulating layer 3210 is completed.
図8は他の実施形態による保護層が除去される過程を示した図面である。 FIG. 8 is a view illustrating a process of removing a protective layer according to another embodiment.
図8を参照すれば、保護層は副産物層3400への変化過程を経て除去される。工程ガス供給部2440は第4工程ガスとして窒素ガス、水素ガス及び三フッ化窒素ガスをチャンバー2100に供給する。上の第4工程ガスは基板Wの上面及びホールHの底面にある二酸化珪素層と反応して、六フッ化珪酸アンモニウム(Ammonium hexafluorosilicate)と水とになる。六フッ化珪酸アンモニウムは基板の上面及びホールの底面に副産物層3400を形成する。副産物層3400は基板Wを設定温度以上に加熱処理して除去されることができる。この時、基板Wの加熱温度は100℃以上である。基板Wはサセプタ2200に提供される加熱部材2220によって加熱されて、六フッ化珪酸アンモニウム(Ammonium hexafluorosilicate)が除去されることができる。その他の例として、基板Wはプラズマモジュール200aから搬出された後、別のチャンバーで加熱処理されてもよい。 Referring to FIG. 8, the protective layer is removed through a changing process to the by-product layer 3400. The process gas supply unit 2440 supplies nitrogen gas, hydrogen gas, and nitrogen trifluoride gas to the chamber 2100 as the fourth process gas. The upper fourth process gas reacts with the silicon dioxide layer on the upper surface of the substrate W and the bottom surface of the hole H to become ammonium hexafluorosilicate and water. Ammonium hexafluorosilicate forms a by-product layer 3400 on the top surface of the substrate and the bottom surface of the holes. The by-product layer 3400 can be removed by heating the substrate W to a set temperature or higher. At this time, the heating temperature of the substrate W is 100 ° C. or higher. The substrate W can be heated by a heating member 2220 provided to the susceptor 2200 to remove ammonium hexafluorosilicate. As another example, the substrate W may be heat-treated in another chamber after being unloaded from the plasma module 200a.
以上の詳細な説明は本発明を例示することに過ぎない。また、前述した内容は本発明の望ましい実施形態を示して説明することであり、本発明は多様な他の組合、変更及び環境で使用することができる。即ち、本明細書に開示された発明の概念の範囲、前述した開示内容と均等な範囲及び/又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は本発明の技術的思想を具現するための最善の状態を説明することであり、本発明の具体的な適用分野及び用途で要求される多様な変更も可能である。したがって、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとすることでない。また、添付された請求の範囲は他の実施状態も含むことであって解釈されなければならない。 The foregoing detailed description is merely illustrative of the invention. Also, the foregoing is intended to illustrate and describe the preferred embodiment of the present invention, and the present invention can be used in a variety of other combinations, modifications and environments. That is, changes or modifications can be made within the scope of the inventive concept disclosed in the present specification, the scope equivalent to the above-described disclosure, and / or the skill or knowledge of the industry. The above-described embodiments are for explaining the best state for embodying the technical idea of the present invention, and various modifications required in specific application fields and applications of the present invention are possible. Accordingly, the above detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other implementations.
10・・・ロードポート
20・・・設備前方端部モジュール
21・・・移送フレーム
25・・・第1移送ロボット
27・・・移送レール
40・・・ロードロックチャンバー
50・・・トランスファーチャンバー
60・・・工程モジュール
200a・・・プラズマモジュール
2100・・・チャンバー
2110・・・ボディー
2200・・・サセプタ
2400・・・プラズマ励起部
3100・・・ポリシリコン
3110・・・不純物領域
3210・・・層間絶縁層
3220・・・犠牲層
DESCRIPTION OF SYMBOLS 10 ... Load port 20 ... Equipment front end module 21 ... Transfer frame 25 ... First transfer robot 27 ... Transfer rail 40 ... Load lock chamber 50 ... Transfer chamber 60- ..Process module 200a ... plasma module 2100 ... chamber 2110 ... body 2200 ... susceptor 2400 ... plasma excitation part 3100 ... polysilicon 3110 ... impurity region 3210 ... interlayer insulation Layer 3220 ... Sacrificial layer
Claims (17)
前記基板にプラズマ状態に励起された第1工程ガスを供給して、前記ホールの側面及び底面と前記基板の上面とに保護層を形成する段階と、
前記基板にプラズマ状態に励起された第2工程ガスを供給して、前記ホールの側面に形成された前記保護層を除去する段階と、
前記基板にプラズマ状態に励起された第3工程ガスを供給して、前記ホールの側面に露出された前記犠牲層を除去する段階と、
前記基板にプラズマ状態に励起された第4工程ガスを供給して、前記基板の上面及び前記ホールの底面で前記保護層を除去する段階と、を含む基板処理方法。 Providing a substrate in which an interlayer insulating layer and a sacrificial layer are alternately stacked on top of polysilicon, and a hole is formed in the interlayer insulating layer and the sacrificial layer;
Supplying a first process gas excited in a plasma state to the substrate to form a protective layer on the side and bottom surfaces of the hole and the top surface of the substrate;
Supplying a second process gas excited in a plasma state to the substrate to remove the protective layer formed on the side surface of the hole;
Supplying a third process gas excited in a plasma state to the substrate to remove the sacrificial layer exposed on the side surface of the hole;
Supplying a fourth process gas excited in a plasma state to the substrate to remove the protective layer on the upper surface of the substrate and the bottom surface of the hole.
前記チャンバーの内部に位置されるサセプタと、
前記チャンバーの上部に第1工程ガス、第2工程ガス、第3工程ガス及び第4工程ガスを順次的に供給する工程ガス供給部と、
前記第1工程ガス乃至第4工程ガスをプラズマ状態に励起するプラズマ励起部と、を含む基板処理装置。 A chamber;
A susceptor located inside the chamber;
A process gas supply unit for sequentially supplying a first process gas, a second process gas, a third process gas, and a fourth process gas to an upper portion of the chamber;
A substrate processing apparatus comprising: a plasma excitation unit that excites the first process gas to the fourth process gas into a plasma state.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0097244 | 2014-07-30 | ||
KR1020140097244A KR101603971B1 (en) | 2014-07-30 | 2014-07-30 | Substrate treating apparatus and Substrate treating method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016034009A true JP2016034009A (en) | 2016-03-10 |
JP5972324B2 JP5972324B2 (en) | 2016-08-17 |
Family
ID=55248970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014164897A Active JP5972324B2 (en) | 2014-07-30 | 2014-08-13 | Substrate processing apparatus and substrate processing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5972324B2 (en) |
KR (1) | KR101603971B1 (en) |
CN (1) | CN105321846B (en) |
TW (1) | TWI559398B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111115561B (en) * | 2019-12-05 | 2023-05-12 | 中国科学院微电子研究所 | Preparation method of micro-nano through hole and structure with micro-nano through hole |
KR102540773B1 (en) * | 2021-01-19 | 2023-06-12 | 피에스케이 주식회사 | Faraday shield and apparatus for treating substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188554A (en) * | 1984-10-08 | 1986-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory and manufacture thereof |
JPH07153739A (en) * | 1993-07-08 | 1995-06-16 | Air Prod And Chem Inc | Plasma removal of semiconductor material |
JP2010177652A (en) * | 2009-02-02 | 2010-08-12 | Toshiba Corp | Method for manufacturing semiconductor device |
JP2010187001A (en) * | 2009-02-11 | 2010-08-26 | Samsung Electronics Co Ltd | Nonvolatile memory element, and method of manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6296780B1 (en) * | 1997-12-08 | 2001-10-02 | Applied Materials Inc. | System and method for etching organic anti-reflective coating from a substrate |
KR100558922B1 (en) * | 2004-12-16 | 2006-03-10 | (주)퓨전에이드 | Thin film deposition apparatus and method |
KR100807223B1 (en) * | 2006-07-12 | 2008-02-28 | 삼성전자주식회사 | Phase change material layer, phase change material layer formation method and manufacturing method of phase change memory device using same |
KR101603731B1 (en) * | 2009-09-29 | 2016-03-16 | 삼성전자주식회사 | Vertical nand charge trap flash memory device and method for manufacturing same |
US9536970B2 (en) * | 2010-03-26 | 2017-01-03 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
KR101209003B1 (en) * | 2010-10-14 | 2012-12-06 | 주식회사 유진테크 | Method and apparatus for manufacturing memory device having 3 dimensional structure |
US9318341B2 (en) * | 2010-12-20 | 2016-04-19 | Applied Materials, Inc. | Methods for etching a substrate |
KR102010928B1 (en) * | 2012-06-07 | 2019-10-21 | 삼성전자주식회사 | Resistive random-access memory device, methods of operating and fabricating the same |
TWI496249B (en) * | 2013-01-09 | 2015-08-11 | Macronix Int Co Ltd | 3d nand flash memory |
-
2014
- 2014-07-30 KR KR1020140097244A patent/KR101603971B1/en active Active
- 2014-08-13 JP JP2014164897A patent/JP5972324B2/en active Active
- 2014-08-20 CN CN201410413061.0A patent/CN105321846B/en active Active
- 2014-08-25 TW TW103129201A patent/TWI559398B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188554A (en) * | 1984-10-08 | 1986-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory and manufacture thereof |
JPH07153739A (en) * | 1993-07-08 | 1995-06-16 | Air Prod And Chem Inc | Plasma removal of semiconductor material |
JP2010177652A (en) * | 2009-02-02 | 2010-08-12 | Toshiba Corp | Method for manufacturing semiconductor device |
JP2010187001A (en) * | 2009-02-11 | 2010-08-26 | Samsung Electronics Co Ltd | Nonvolatile memory element, and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN105321846A (en) | 2016-02-10 |
KR20160015454A (en) | 2016-02-15 |
KR101603971B1 (en) | 2016-03-17 |
CN105321846B (en) | 2018-02-06 |
TWI559398B (en) | 2016-11-21 |
TW201604952A (en) | 2016-02-01 |
JP5972324B2 (en) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8119530B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
KR101250057B1 (en) | Method for modifying insulating film with plasma | |
JP5706946B2 (en) | Plasma etching method and plasma etching apparatus | |
US20170356084A1 (en) | Processing method of silicon nitride film and forming method of silicon nitride film | |
US11631591B2 (en) | Methods for depositing dielectric material | |
KR20110056551A (en) | Plasma CDD method, silicon nitride film formation method and semiconductor device manufacturing method | |
CN110890263A (en) | Dry cleaning equipment and dry cleaning methods | |
KR20040068990A (en) | Substrate treating method and production method for semiconductor device | |
JP2022100339A (en) | Substrate processing apparatus and substrate processing method | |
US7910495B2 (en) | Plasma oxidizing method, plasma processing apparatus, and storage medium | |
US20150064921A1 (en) | Low temperature plasma anneal process for sublimative etch processes | |
JP5460011B2 (en) | Silicon nitride film forming method, computer-readable storage medium, and plasma CVD apparatus | |
JP5972324B2 (en) | Substrate processing apparatus and substrate processing method | |
US20110254078A1 (en) | Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device | |
US10580658B2 (en) | Method for preferential oxidation of silicon in substrates containing silicon and germanium | |
KR20160113410A (en) | Substrate treating apparatus and Substrate treating method | |
KR102052337B1 (en) | Substrate treating apparatus and substrate treating method | |
KR101909110B1 (en) | Substrate treating method | |
KR102095983B1 (en) | Substrate treating apparatus and substrate treating method | |
KR102095982B1 (en) | Substrate treating apparatus and substrate treating method | |
US11328932B2 (en) | Substrate processing method and substrate processing apparatus | |
JP2009267391A (en) | Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device | |
JP2016039355A (en) | Substrate processing device and substrate processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5972324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |