[go: up one dir, main page]

WO2025052965A1 - エッチング方法及びエッチング装置 - Google Patents

エッチング方法及びエッチング装置 Download PDF

Info

Publication number
WO2025052965A1
WO2025052965A1 PCT/JP2024/030058 JP2024030058W WO2025052965A1 WO 2025052965 A1 WO2025052965 A1 WO 2025052965A1 JP 2024030058 W JP2024030058 W JP 2024030058W WO 2025052965 A1 WO2025052965 A1 WO 2025052965A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
etching
gas
carbon
plasma
Prior art date
Application number
PCT/JP2024/030058
Other languages
English (en)
French (fr)
Inventor
信博 高橋
智朗 福田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2025052965A1 publication Critical patent/WO2025052965A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Definitions

  • This disclosure relates to an etching method and an etching apparatus.
  • Patent Document 1 describes etching a carbon - containing silicon oxide film that is said to contain less than about 30 atomic % of carbon and less than about 50 atomic % of hydrogen using plasma of a gas containing NH3 and CxFy.
  • This disclosure provides a technique that can effectively etch carbon-containing silicon oxide films.
  • the etching method disclosed herein etches a carbon-containing silicon oxide film formed on a substrate by exposing it to plasma generated from an etching gas containing a fluorine-containing gas, an oxygen-containing gas, and a hydrogen gas.
  • the present disclosure is capable of effectively etching carbon-containing silicon oxide films.
  • FIG. 2 is a vertical cross-sectional side view of a wafer undergoing an etching process according to an embodiment of the present disclosure.
  • FIG. 2 is a vertical cross-sectional side view of the wafer during etching.
  • FIG. 2 is a cross-sectional side view of the wafer after etching.
  • FIG. 2 is a vertical sectional side view of an etching apparatus that performs the etching process.
  • FIG. 4 is a vertical sectional side view of a heat shield plate in the etching apparatus.
  • FIG. 13 is a vertical cross-sectional side view of another wafer before etching processing.
  • FIG. 4 is a vertical cross-sectional side view of the other wafer after etching processing.
  • FIG. 11 is a graph showing the results of an evaluation test.
  • the plasma etching method shown in this embodiment is used as one step in the manufacturing process of a CFET (Complimentary Field Effect Transistor).
  • This CFET has a structure in which an NMOS transistor and a PMOS transistor are stacked on a substrate in the thickness direction of the substrate. More specifically, the gates constituting each of these transistors overlap each other in the thickness direction of the substrate.
  • FIG. 1 is a vertical cross-sectional side view of the surface layer of the wafer W.
  • the X direction and the Y direction two mutually perpendicular directions in the surface direction of the wafer W are shown as the X direction and the Y direction, and a direction in the thickness direction of the wafer W that is perpendicular to each of the X direction and the Y direction is shown as the Z direction.
  • FIG. 1 shows the wafer W as viewed toward the X direction.
  • the Z direction is the up-down direction.
  • a SiGe (silicon germanium) film 11 is formed on the wafer W so as to extend in the X direction.
  • a large number of SiGe films 11 are provided in the Z direction at intervals, and each extends in the X direction.
  • each SiGe film 11 except for the bottommost SiGe film 11 is surrounded by a SiOx (silicon oxide) film 12 as shown in the figure.
  • the bottommost SiGe film 11 is also covered with a SiOx film 12 like the other SiGe films 11. However, since this bottommost SiGe film 11 is formed so as to protrude upward from the surface of the wafer W, the SiOx film 12 is not formed below this SiGe film 11.
  • the SiGe films 11 of some of the stages of the SiGe films 11 formed in multiple stages as described above form the above-mentioned nanowires or nanosheets.
  • the multiple SiGe films 11 covered with the SiOx film 12 and arranged in the Z direction are collectively referred to as the semiconductor film array 13.
  • the semiconductor film arrays 13 are arranged in multiple rows in the Y direction on the wafer W.
  • a SiOC film 14, which is a carbon-containing silicon oxide film, is formed to cover each semiconductor film array 13. More specifically, when viewed in the X direction, the SiOC film 14 is formed so as to straddle the left side of the semiconductor film array 13, pass through the upper side, and then straddle the right side.
  • the SiOC film 14 is formed so as to enter the gaps between adjacent SiGe films 11 from the left and right of the semiconductor film array 13 (more specifically, the gaps formed by the SiOx film 12 surrounding the SiGe film 11 as shown in the figure) and fill the gaps.
  • the SiOC film 14 contains, for example, 20 atomic % or more and 40 atomic % or less of carbon. This atomic % can be measured by secondary ion mass spectrometry (SIMS) or X-ray photoelectron spectroscopy (XPS).
  • SIMS secondary ion mass spectrometry
  • XPS X-ray photoelectron spectroscopy
  • the plasma etching of this embodiment removes portions of the SiOC film 14 that are located on the left, right, and upper sides of the semiconductor film array 13 when viewed in the X direction. Therefore, the portions of the SiOC film 14 that are interposed between the SiGe films 11 are etched so that they remain after processing.
  • the SiOC film 14 is etched with high selectivity relative to the SiOx film 12.
  • the etching rate (amount etched per unit time) of the SiOC film 14 is relatively high, and the etching process of this SiOC film 14 can be completed in a relatively short time.
  • FIG. 2 which shows the state during etching, the upper portion of the SiOC film 14 is shown to be removed before the lower portion, but it is not limited to the upper portion being removed first as shown in this figure.
  • An exhaust mechanism 24 equipped with a vacuum pump is connected to the bottom of the container body 22, and exhausts the inside of the processing container 21 to create a vacuum atmosphere of the desired pressure.
  • a stage 25 is provided in the processing space S, and the wafer W is processed while being placed horizontally on the upper surface of the stage 25. The upper surface of the stage 25 faces the heat shield plate 33.
  • Two stages 25 are provided so that two wafers W can be processed at the same time. However, since the two stages 25 are lined up in the front-back direction of FIG. 4, only one stage 25 is shown in FIG.
  • a temperature adjustment mechanism 26 for adjusting the temperature of the wafer W placed on the stage 25 is embedded in the stage 25.
  • the temperature adjustment mechanism 26 is composed of, for example, a flow path through which a fluid whose temperature is adjusted by a chiller flows, a heater, etc.
  • 27 is a transfer port for the wafer W, which opens on the side wall of the container body 22 so that a transfer mechanism (not shown) can transfer the wafer W to the stage 25, and is opened and closed by a gate valve 28.
  • 25A is a lifting mechanism that raises and lowers the stage 25 for this transfer.
  • a first gas supply unit 41 and a second gas supply unit 42 are provided outside the processing vessel 21.
  • the first gas supply unit 41 includes a storage unit for storing each of NF3 gas, O2 gas, H2 gas, and a rare gas so that these gases can be supplied to the plasma generating space P, and a flow rate adjustment mechanism for adjusting the flow rate of the gas supplied from the storage unit to the plasma generating space P.
  • the flow rate adjustment mechanism is, for example, a valve or a mass flow controller.
  • the rare gas which is an inert gas, is, for example, Ar (argon) gas, and plays a role in forming plasma and adjusting the pressure inside the processing vessel 21.
  • the second gas supply unit 42 includes a gas storage unit and a flow rate adjustment mechanism, similar to the first gas supply unit 41, so that an inert gas, for example, N2 (nitrogen) gas, can be supplied to the processing space S via a heat shield 33 described below.
  • N2 gas is used as a pressure adjustment gas in the processing vessel 21 and a dilution gas for the etching gas.
  • the partition plate 31 and the heat shield plate 33 will be described with reference to the vertical side view of FIG. 5.
  • Two partition plates 31 are arranged vertically with a gap between them, and each of the two partition plates 31 has a plurality of through holes 32.
  • the through holes 32 of the upper partition plate 31 and the through holes 32 of the lower partition plate 31 are located at different positions in a plan view.
  • the two partition plates 31 function as so-called ion traps that suppress the supply of ions in the plasma generated in the plasma generation space P to the processing space S. Therefore, radicals are selectively supplied to the processing space S from among the ions and radicals that are the active species of the plasma, to perform etching.
  • the heat shield 33 serves to prevent the heat accumulated in the partition plate 31 due to repeated plasma generation in the plasma generation space P from affecting the distribution of radicals in the processing space S.
  • the peripheral portion of the heat shield 33 forms a flange embedded in the side wall of the vessel body 22, and the heat shield 33 is cooled by a cooling mechanism 34 embedded in this flange.
  • This cooling mechanism 34 is composed of, for example, a flow path through which a fluid whose temperature is adjusted by a chiller flows, or a Peltier element.
  • the heat shield 33 has a plurality of through holes 36 formed therein so that radicals can be introduced from the plasma generation space P to the processing space S.
  • each through hole 36 overlaps with a through hole 32 in the lower partition plate 31.
  • a number of gas outlets 37 are also formed on the lower surface of the heat shield 33. Gas supplied from the second gas supply unit 42 is supplied in a shower-like manner from the gas outlets 37 to the processing space S via a flow path formed inside the heat shield 33. Therefore, the heat shield 33 is configured as a shower head. Note that the through holes 36 in the heat shield 33 and the through holes 32 in the partition plate 31 are omitted from FIG. 4 to prevent the drawing from becoming too complicated.
  • the lid 23 of the processing vessel 21 is made of, for example, quartz and is configured as a dielectric window.
  • a ring-shaped high-frequency antenna 43 is formed on the lid 23, and the high-frequency antenna 43 is connected to a high-frequency power supply 45 via a matching device 44.
  • a predetermined frequency for example, 13.56 MHz or higher
  • the high-frequency antenna 43, the matching device 44, and the high-frequency power supply 45 constitute a plasma generation mechanism.
  • the etching apparatus 2 is equipped with a control unit 20, which is a computer, and this control unit 20 is equipped with a program, a memory, and a CPU.
  • the program incorporates commands (each step) for processing the wafer W and transporting the wafer W as described above, and this program is stored in a storage medium, such as a compact disc, a hard disk, a magneto-optical disc, a DVD, etc., and is installed in the control unit 20.
  • the control unit 20 outputs control signals to each part of the etching apparatus 2 using the program, and controls the operation of each part.
  • the operations controlled in this way include, for example, adjustment of the temperature of the stage 25 (i.e., the processing temperature of the wafer W), the flow rates of each gas supplied from the first gas supply unit 41 and the second gas supply unit 42 to the processing vessel 21, the amount of exhaust by the exhaust mechanism 24 (i.e., adjustment of the pressure inside the processing vessel 21), switching between forming and stopping plasma formation by turning on and off the high-frequency power supply 45, etc.
  • each gas is supplied into the processing vessel 21 from the first gas supply unit 41 and the second gas supply unit 42 at a predetermined flow rate.
  • An example of the flow rate ratio of each gas will be described in the evaluation test described later.
  • 200 W to 800 W of power is supplied from the high-frequency power source 45 to the high-frequency antenna 43, and each gas supplied to the plasma generation space P is turned into plasma.
  • the radicals constituting the plasma are supplied from the plasma generation space P to the processing space S to proceed with the etching of the SiOC film 14 described in Figures 1 to 3, and even if the SiOx film 12 is exposed during this etching, the etching of the SiOx film 12 is suppressed.
  • the etching device 2 the supply of ions having relatively high energy among the active species constituting the plasma to the wafer W is suppressed. Therefore, the etching of the SiOC film 14 proceeds while the etching of the SiOx film 12 is more reliably suppressed. Then, as shown in Figure 3, when the desired portion of the SiOC film 14 is etched, the power supply from the high frequency power source 45 and the supply of each gas into the processing vessel 21 are stopped, and the processing is completed.
  • the plasma etching of this technology allows etching of the SiOC film with high selectivity with respect to the Si-containing film, even when a Si-containing film other than SiGe, such as Si or SiOx, and a SiOC film are present on the surface of the wafer W.
  • the film structure of the wafer W shown in FIG. 6 is the same as that shown in FIG. 1 and is a film structure for manufacturing a CFET, but differs from that shown in FIG. 1 in that the SiOx film 12 is not formed on the surface of each SiGe film 11 constituting the semiconductor film array 13, and the SiOC film 14 is in contact with the SiGe film 11.
  • FIG. 7 shows the state at the end of this etching.
  • the semiconductor film array 13 is composed of the SiGe film 11, but it may be formed of a Si film instead of the SiGe film 11. Therefore, in FIG. 6, the Si film is exposed on the surface during etching of the SiOC film 14, but even in this case, the etching selectivity described above allows the SiOC film 14 to be etched while suppressing etching of the Si film.
  • any one of the Si-containing films, the Si film, the SiGe film 11, and the SiOx film 12, is exposed to the surface during etching, and the SiOC film 14 is selectively etched out of the Si-containing film and the SiOC film 14.
  • the SiOC film 14 and the Si-containing film are exposed to the surface during etching, but these films may be exposed on the surface of the wafer W before the start of etching, and the SiOC film 14 may be selectively etched from the beginning of etching.
  • a wafer W formed so that both the SiOC film 14 and the Si-containing film are aligned in the surface direction of the wafer W and exposed on the surface may be carried into the etching device 2, and the SiOC film 14 may be selectively etched.
  • the above-mentioned Si-containing film is a film containing Si and different from the carbon-containing silicon oxide film to be etched, for example, a film not containing carbon. More specifically, the Si-containing film may be, for example, the SiN (silicon nitride) film in addition to the above-mentioned Si film, SiGe film, and SiOx film.
  • the above-mentioned plasma etching also increases the etching selectivity of the carbon-containing silicon oxide film to the SiN film, as shown in the evaluation test described below.
  • etching the SiOC film 14 with the above-mentioned plasma it is not limited to forming a state in which both the SiOC film 14 and the Si-containing film are exposed on the surface.
  • etching may be performed such that only the SiOC film 14 is exposed on the surface of the substrate from the start to the end of the process. Even in this case, according to the present technology, the effect of being able to etch the SiOC film 14 at a relatively high etching rate is achieved.
  • the film containing Si does not mean that Si is inevitably contained as an impurity, but that Si is contained as a constituent component.
  • a film other than the Si-containing film or an etching gas contains a specific component, this means that the film or etching gas contains the component as a constituent component, as with the Si in this Si-containing film, and does not mean that it contains the component as an impurity.
  • the Si-containing film is, for example, a film that does not contain carbon
  • this carbon-free means that it does not contain carbon as a constituent component, and does not mean that it does not contain carbon that is inevitably mixed in as an impurity.
  • the carbon-containing silicon oxide film to be etched is not limited to the SiOC film 14.
  • the etching target may be, for example, a film configured as a SiCOH film by containing hydrogen in addition to Si, O, and C, or a film configured as a SiOCN film by containing nitrogen. Note that the atomic percentage of carbon contained in these SiCOH films and SiOCN films is the same as the range of atomic percentage of carbon contained in the SiOC film 14 described above.
  • the fluorine-containing gas constituting the etching gas is not limited to NF3 gas, and other gases containing fluorine such as F2 (fluorine) gas may be used. Also, although an example in which oxygen is used as the oxygen-containing gas constituting the etching gas has been shown, it is considered that the same effect as when oxygen gas is used can be obtained even if O3 (ozone) gas, CO (carbon monoxide) gas, CO2 (carbon dioxide) gas, etc. are used, since oxygen radicals can be supplied to the wafer W.
  • O3 ozone
  • CO carbon monoxide
  • CO2 carbon dioxide
  • the etching apparatus 2 described above is configured to form inductively coupled plasma, but the method of forming the plasma is arbitrary. Therefore, for example, an apparatus may be used in which the shower head and stage provided in the processing vessel are configured as parallel plate electrodes facing each other, and a capacitively coupled plasma is formed from gas supplied from the shower head toward the stage, and the wafer W on the stage is etched. In addition, a so-called remote plasma processing may be performed in which plasma formed at a location away from the processing vessel is supplied to the processing vessel for processing.
  • the above wafer W was loaded into the etching device 2 described in the embodiment, and a plasma etching process was performed for a predetermined time. Then, after the etching process, the etching amount of the film formed on each chip was measured. Furthermore, for films other than the SiOC film, the etching selectivity was calculated based on the etching amount of the SiOC film. This etching selectivity is a value calculated by dividing the etching amount of the SiOC film by the etching amount of the film for which the etching selectivity is to be calculated. Therefore, the larger the etching selectivity, the more the etching amount of that film is suppressed, and the higher the etching selectivity to the SiOC film.
  • the pressure inside the processing vessel 21 and the power supplied from the high frequency power source 45 were set to values within the ranges described in the embodiment.
  • Figure 8 is a graph showing the results of this evaluation test.
  • the vertical axis of the graph shows the amount of etching, and the vertical axis is marked with a scale for each predetermined amount A.
  • the etching selectivity ratios were 26.8, 97.7, 157.9, and 42.3 for the SiN film, SiOx film, polysilicon film, and SiGe film, respectively. Thus, the etching selectivity ratios were relatively high for all of the SiN film, SiOx film, polysilicon film, and SiGe film.
  • the flow rate ratio of NF3 gas, O2 gas, and H2 gas constituting the etching gas is 1:1:1 in this evaluation test, but since a very high etching selectivity ratio is obtained for each Si-containing film as described above, it is considered that even if the flow rate ratio is slightly changed, a sufficient effect can be obtained in practice.
  • the flow rate of NF3 gas is 1, and the flow rate of O2 gas is 0.2 to 10 and the flow rate of H2 gas is 0.2 to 10, it is expected that etching can be performed with a sufficient selectivity ratio, and if the flow rate of NF3 gas is 1 and the flow rate of O2 gas and H2 gas are each 0.5 to 1.5, which is closer to the conditions set in the test, etching with a good selectivity can be performed more reliably.
  • the etching gas does not contain H2 gas and only NF3 gas and O2 gas are supplied, high etching selectivity for SiOC film as shown in this evaluation test was not obtained. Therefore, in order to increase the etching selectivity of the SiOC film, it is effective to include H 2 gas in the etching gas.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本開示のエッチング方法は、基板に形成された炭素含有シリコン酸化膜を、フッ素含有ガス、酸素含有ガス及び水素ガスを含むエッチングガスから生成したプラズマに曝してエッチングする。

Description

エッチング方法及びエッチング装置
　本開示は、エッチング方法及びエッチング装置に関する。
　半導体装置を製造するにあたり、基板である半導体ウエハ（以下、ウエハと記載する）の表面に形成された、炭素含有シリコン酸化膜をエッチングする場合が有る。特許文献１では、ＮＨ３及びＣｘＦｙを有するガスのプラズマを用いて約３０原子％より少ない炭素を有し、且つ約５０原子％より少ない水素を含むとされる炭素含有シリコン酸化膜をエッチングすることについて記載されている。
特表２００４－５１２６７３号公報
　本開示は、炭素含有シリコン酸化膜を良好にエッチングすることができる技術を提供する。
　本開示のエッチング方法は、基板に形成された炭素含有シリコン酸化膜を、フッ素含有ガス、酸素含有ガス及び水素ガスを含むエッチングガスから生成したプラズマに曝してエッチングする。
　本開示は、炭素含有シリコン酸化膜を良好にエッチングすることができる。
本開示の一実施形態に係るエッチング処理がなされるウエハの縦断側面図である。 エッチング途中の前記ウエハの縦断側面図である。 エッチング後の前記ウエハの縦断側面図である。 前記エッチング処理を行うエッチング装置の縦断側面図である。 前記エッチング装置における遮熱板の縦断側面図である。 エッチング処理前の他のウエハの縦断側面図である エッチング処理後の前記他のウエハの縦断側面図である。 評価試験の結果を示すグラフ図である。
本開示のエッチング方法の一実施形態について説明する。この実施形態で示すプラズマエッチング方法は、ＣＦＥＴ（Complimentary Field Effect Transistor）の製造工程のうちの一工程として使用される。このＣＦＥＴは、基板上においてＮＭＯＳトランジスタ、ＰＭＯＳトランジスタが当該基板の厚さ方向に積層された構造を備えている。より詳しくはこれらのトランジスタを各々構成するゲートが、当該基板の厚さ方向に互いに重なっている。
そしてこれらのゲートを貫通して、ナノワイヤあるいはナノシートと呼ばれるＳｉ（シリコン）やＳｉＧｅ（シリコンゲルマニウム）などによって構成された半導体膜が、基板の厚さ方向と直交する方向に伸び、各半導体膜は、基板の厚さ方向に多段に形成されている。そのようにゲートを貫通することで各半導体膜がゲートに囲まれる、いわゆるＧＡＡ（gate all around）構造をＣＦＥＴは備えている。なお、本技術の適用の一例としてこのＣＦＥＴの製造中における処理を示すのであり、本技術の適用はＣＦＥＴの製造には限られないことをことわっておく。
図１を参照して、エッチング対象の基板であるウエハＷについて説明する。図１は、当該ウエハＷの表層部の縦断側面図である。図中では、ウエハＷの面方向における互いに直交する２つの方向をＸ方向、Ｙ方向として示すと共に、ウエハＷの厚さ方向であってＸ方向及びＹ方向の各々に直交する方向をＺ方向として示している。図１は、Ｘ方向に向けて見た状態のウエハＷを示している。なお、以下にウエハＷの表層の膜構造を説明するにあたり、ウエハＷが水平面に載置されているものとして述べる。従って、Ｚ方向は上下方向である。
ウエハＷには、Ｘ方向に伸びるようにＳｉＧｅ（シリコンゲルマニウム）膜１１が形成されている。ＳｉＧｅ膜１１はＺ方向に多数、間隔を空けて設けられており、各々Ｘ方向に伸びる。最下段のＳｉＧｅ膜１１を除く各ＳｉＧｅ膜１１はＸ方向に向けて見た際に、図示されるように、その全周をＳｉＯｘ（酸化シリコン）膜１２によって囲まれている。最下段のＳｉＧｅ膜１１についても他のＳｉＧｅ膜１１と同じく、ＳｉＯｘ膜１２によって被覆されている。ただし、この最下段のＳｉＧｅ膜１１はウエハＷの表面から上方に突出するように形成されているので、このＳｉＧｅ膜１１の下方側にはＳｉＯｘ膜１２が形成されていない。以上のように複数段に形成されるＳｉＧｅ膜１１のうちの一部の段のＳｉＧｅ膜１１は、上記したナノワイヤあるいはナノシートを形成する。
説明の便宜上、このようにＳｉＯｘ膜１２に被覆されると共に、Ｚ方向に並ぶ複数のＳｉＧｅ膜１１をまとめて、半導体膜配列体１３と呼称することにする。図示は省略するがウエハＷにおいて、この半導体膜配列体１３はＹ方向に複数並んで設けられている。各半導体膜配列体１３を被覆するように、炭素含有シリコン酸化膜であるＳｉＯＣ膜１４が形成されている。さらに具体的に述べると、Ｘ方向に向けて見てＳｉＯＣ膜１４は、半導体膜配列体１３の左側から上側を介して右側に跨がるように形成されている。そして、ＳｉＯＣ膜１４は半導体膜配列体１３の左右から隣接するＳｉＧｅ膜１１間の隙間（より詳細には、図示のようにＳｉＧｅ膜１１を囲むＳｉＯｘ膜１２がなす隙間）に進入し、当該隙間に充填されるように形成されている。
ＳｉＯＣ膜１４は、例えば２０原子％以上、且つ４０原子％以下の炭素を含む。なお、この原子％については、二次イオン質量分析法（SIMS：Secondary Ion Mass Spectrometry）、あるいはＸ線光電子分光法（XPS:X-ray Photoelectron Spectroscopy）などによって測定することができる。本実施形態のプラズマエッチングは、ＳｉＯＣ膜１４のうち、Ｘ方向に見て半導体膜配列体１３の左側、右側、上側に夫々位置する部位を除去する。従って、ＳｉＯＣ膜１４のうち、ＳｉＧｅ膜１１間に介在する部位については、処理後に残留するようにエッチングが行われる。
ところでウエハＷに形成されたＳｉＯＣ膜をエッチングするにあたっては、ＨＦ（フッ化水素）ガス及びＮＨ３（アンモニア）ガスを含むエッチングガスをプラズマ化させ、そのプラズマに当該ＳｉＯＣ膜を曝すという手法が用いられる場合が有る。しかし本実施形態のＳｉＯＣ膜１４のように炭素の含有率が比較的高いＳｉＯＣ膜をエッチングする場合には、単位時間あたりのエッチング量が比較的小さい。また、このようなプラズマエッチングについては、ＳｉＯＣ膜以外のＳｉ含有膜に対するエッチング選択比が比較的小さい。つまり、Ｓｉ含有膜を比較的大きくエッチングしてしまうことになる。
本実施形態では、フッ素含有ガスであるＮＦ３（三フッ化窒素）ガス、Ｏ２（酸素）ガス及びＨ２（水素）ガスからなる混合ガスをエッチングガスとして、プラズマ形成用の不活性ガスと共に、ウエハＷを格納する処理容器内に供給する。この処理容器内は、所定の圧力の真空雰囲気とされる。そしてプラズマ化したエッチングガスにウエハＷを曝すことで、ＳｉＯＣ膜１４をエッチングする。
図２に示すようにこのエッチングの途中、ＳｉＯｘ膜１２のうちの一部の部位が依然としてＳｉＯＣ膜１４によって被覆される一方、他の一部の部位が表面に露出する。つまり、ＳｉＯｘ膜１２及びＳｉＯＣ膜１４が共にウエハＷの表面に露出する状態となる。なお、図中の矢印はプラズマを示す。そのようにＳｉＯｘ膜１２がウエハＷの表面に露出しても、上記のプラズマはＳｉＯＣ膜１４に対するエッチング選択性が高いために、ＳｉＯＣ膜１４が選択的にエッチングされ、ＳｉＯｘ膜１２のエッチングは抑制される。そして、図３に示すようにＳｉＯＣ膜１４のうち、半導体膜配列体１３の左側、右側、上側を各々被覆していた部位が除去されると、プラズマの形成を停止させ、エッチング処理を終了する。
以上に述べたようにＳｉＯＣ膜１４がＳｉＯｘ膜１２に対して、高い選択性をもってエッチングされる。また、後述の評価試験で示すようにＳｉＯＣ膜１４のエッチングレート（単位時間あたりのエッチング量）は比較的高く、このＳｉＯＣ膜１４のエッチング処理を比較的短い時間で完了することができる。なお、エッチング途中の状態を示す図２では、ＳｉＯＣ膜１４のうち、上側の部位が下側の部位よりも先に除去されるように表したが、この図示のように上側が先に除去されることには限られない。
続いて、上記のプラズマエッチング処理を行う装置の一実施形態であるエッチング装置２について、図４の縦断側面図を参照して説明する。エッチング装置２はウエハＷを格納する処理容器２１を備えている。この処理容器２１は容器本体２２及び蓋２３を備えており、容器本体２２は処理容器２１の底壁及び側壁の下部側を形成し、蓋２３は処理容器２１の上壁及び側壁の上部側を形成している。そして処理容器２１内には水平な仕切板３１が設けられており、当該処理容器２１内は容器本体２２に囲まれる処理空間Ｓと、蓋２３により囲まれるプラズマ生成空間Ｐと、に仕切られている。また仕切板３１の下方には、遮熱板３３が仕切板３１と同様に、処理容器２１内を上下に仕切るように水平に配置されている。
容器本体２２の底部には、真空ポンプを備える排気機構２４が接続され、処理容器２１内を排気して所望の圧力の真空雰囲気とする。そして、処理空間Ｓにはステージ２５が設けられており、当該ステージ２５の上面に水平に載置された状態でウエハＷは処理される。このステージ２５の上面は、遮熱板３３に対向する。２つのウエハＷを一括して処理可能であるように、ステージ２５は２つ設けられている。ただし、この２つのステージ２５は図４の表裏方向に並ぶため、図４では一方のステージ２５のみが示されている。ステージ２５には、載置されたウエハＷの温度を調整するための温度調整機構２６が埋設されている。温度調整機構２６は例えばチラーよって温度調整された流体が通流する流路や、ヒーターなどによって構成される。図中２７はウエハＷの搬送口であり、不図示の搬送機構がステージ２５に対してウエハＷを受け渡せるように、容器本体２２の側壁に開口しており、ゲートバルブ２８によって開閉される。そして、図中２５Ａはこの受け渡しのためにステージ２５を昇降させる昇降機構である。
処理容器２１の外部には、第１ガス供給部４１及び第２ガス供給部４２が設けられている。第１ガス供給部４１は、ＮＦ３ガス、Ｏ２ガス、Ｈ２ガス及び希ガスをプラズマ生成空間Ｐに供給できるように、これらの各ガスを各々貯留する貯留部、及び当該貯留部からプラズマ生成空間Ｐへ供給されるガスの流量を調整する流量調整機構を備えている。流量調整機構は、例えばバルブやマスフローコントローラにより構成されている。不活性ガスである上記の希ガスは具体的には例えばＡｒ（アルゴン）ガスであり、プラズマの形成及び処理容器２１内の圧力を調整する役割を果たす。
第２ガス供給部４２は、不活性ガスである例えばＮ２（窒素）ガスを後述する遮熱板３３を介して処理空間Ｓに供給することができるように、第１ガス供給部４１と同様にガスの貯留部及び流量調整機構を備えている。このＮ２ガスは、処理容器２１内の圧力調整用ガス及びエッチングガスに対する希釈ガスとして用いられる。
図５の縦断側面図も参照して、仕切板３１及び遮熱板３３について説明する。仕切板３１は間隔を空けて上下に２枚並んで設けられており、この２枚の仕切板３１は、複数の貫通孔３２を各々備える。上側の仕切板３１の貫通孔３２と、下側の仕切板３１の貫通孔３２とで、平面視での位置は互いに異なる。このように貫通孔３２の位置がずれることで、２枚の仕切板３１は、プラズマ生成空間Ｐにおいて生成するプラズマ中のイオンについて処理空間Ｓへ供給されることを抑制する、いわゆるイオントラップとして機能する。従って処理空間Ｓには、プラズマの活性種であるイオン及びラジカルのうちラジカルが選択的に供給されてエッチングが行われる。
遮熱板３３については、プラズマ生成空間Ｐでのプラズマ生成を繰り返すことによって仕切板３１に蓄積される熱が、処理空間Ｓでのラジカルの分布に影響を与えることを抑制する役割を果たす。遮熱板３３の周縁部は容器本体２２の側壁部に埋設されるフランジをなし、このフランジに埋設される冷却機構３４によって遮熱板３３が冷却される。この冷却機構３４は、例えばチラーによって温度調整された流体が通流する流路や、ペルチェ素子によって構成されている。
プラズマ生成空間Ｐから処理空間Ｓへラジカルを導入できるように、遮熱板３３には複数の貫通孔３６が形成されている。各貫通孔３６は、平面視では下側の仕切板３１の貫通孔３２に重なっている。また遮熱板３３の下面には、多数のガス吐出口３７が開口している。第２ガス供給部４２から供給されるガスは遮熱板３３の内部に形成される流路を介して、ガス吐出口３７からシャワー状に処理空間Ｓに供給される。従って、遮熱板３３はシャワーヘッドとして構成されている。なお、遮熱板３３の貫通孔３６及び仕切板３１の貫通孔３２について、図の煩雑化を防ぐために図４での表示は省略している。
図４に戻って説明する。処理容器２１の蓋２３は例えば石英により構成され、誘電体窓として構成される。蓋２３の上には、環状の高周波アンテナ４３が形成されており、当該高周波アンテナ４３は、整合器４４を介して高周波電源４５に接続されている。高周波電源４５から所定の周波数（例えば１３．５６ＭＨｚ以上）の高周波電力が出力されることで、プラズマ生成空間Ｐに供給される各ガスから誘導結合プラズマが生成する。高周波アンテナ４３、整合器４４及び高周波電源４５は、プラズマ生成機構を構成する。
エッチング装置２は、コンピュータである制御部２０を備えており、この制御部２０は、プログラム、メモリ、ＣＰＵを備えている。プログラムには、既述したウエハＷの処理及びウエハＷの搬送が行われるように命令（各ステップ）が組み込まれており、このプログラムは、記憶媒体、例えばコンパクトディスク、ハードディスク、光磁気ディスク、ＤＶＤ等に格納され、制御部２０にインストールされる。制御部２０は当該プログラムによりエッチング装置２の各部に制御信号を出力し、各部の動作を制御する。そのように制御される動作には、例えばステージ２５の温度（即ち、ウエハＷの処理温度）の調整、第１ガス供給部４１及び第２ガス供給部４２から処理容器２１内へ供給される各ガスの流量、排気機構２４による排気量（即ち、処理容器２１内の圧力の調整）、高周波電源４５のオンオフによるプラズマの形成と形成の停止との切替えなどが含まれる。
以上に述べたエッチング装置２によるウエハＷの処理手順について説明する。図１に示したウエハＷがステージ２５上に載置される。そして、処理容器２１内の圧力が例えば１．３３Ｐａ～１３３Ｐａとされると共に、ウエハＷの温度が０℃～１２０℃とされた状態で、第１ガス供給部４１及び第２ガス供給部４２から各ガスが所定の流量で処理容器２１内に供給される。なお、各ガスの流量比の例については後述の評価試験で説明する。そして高周波電源４５から高周波アンテナ４３へ、例えば２００Ｗ～８００Ｗの電力が供給され、プラズマ生成空間Ｐに供給された各ガスがプラズマ化する。
プラズマを構成するラジカルが、プラズマ生成空間Ｐから処理空間Ｓに供給されて図１～図３で説明したＳｉＯＣ膜１４のエッチングが進行し、このエッチングの途中でＳｉＯｘ膜１２が露出しても、当該ＳｉＯｘ膜１２のエッチングは抑制される。またエッチング装置２では、プラズマを構成する活性種のうちで比較的高エネルギーを有するイオンのウエハＷへの供給が抑えられる。そのためＳｉＯｘ膜１２のエッチングはより確実に抑えられつつ、ＳｉＯＣ膜１４のエッチングが進行する。そして図３で示したように、ＳｉＯＣ膜１４のうちの所望の部位がエッチングされると、高周波電源４５からの電力供給及び処理容器２１内への各ガスの供給が停止し、処理が終了する。
ところで後述の評価試験で示すように本技術のプラズマエッチングによれば、ＳｉやＳｉＯｘなどのＳｉＧｅ以外のＳｉ含有膜と、ＳｉＯＣ膜と、がウエハＷの表面に存在する場合においても、当該Ｓｉ含有膜に対してＳｉＯＣ膜を高い選択性をもってエッチングすることができる。図６に示すウエハＷの膜構造は図１と同じくＣＦＥＴを製造するための膜構造であるが、図１に示したものとは半導体膜配列体１３をなす各ＳｉＧｅ膜１１の表面にＳｉＯｘ膜１２が形成されておらず、当該ＳｉＧｅ膜１１にＳｉＯＣ膜１４が接している点で異なっている。
本技術のプラズマエッチングは上記した選択性を有するため、この図６のように形成されたＳｉＯＣ膜１４をエッチングするにあたって、途中でＳｉＧｅ膜１１が露出しても、当該ＳｉＧｅ膜１１のエッチングを抑制しつつ、半導体膜配列体１３の周囲のＳｉＯＣ膜１４をエッチングすることができる。図７は、このエッチング終了時の状態を示している。
なお図１、図６では、半導体膜配列体１３がＳｉＧｅ膜１１によって構成される例を示したが、ＳｉＧｅ膜１１の代わりにＳｉ膜によって形成されていてもよい。従って、図６ではＳｉＯＣ膜１４のエッチング途中で、このＳｉ膜が表面に露出することになるが、その場合についても、上記したエッチング選択性により、当該Ｓｉ膜のエッチングは抑制されつつ、ＳｉＯＣ膜１４をエッチングすることができる。
ところでＣＦＥＴの製造工程として、これまでは半導体膜配列体１３を被覆した状態のＳｉＯＣ膜１４をプラズマエッチングする例を説明してきた。即ち、ウエハＷ表面に形成されたパターンを被覆することによって、このパターンの形状に対応して凹凸を備えるＳｉＯＣ膜１４をエッチングする例を示した。しかし、上記したように本技術はＣＦＥＴの製造工程への適用には限られず、エッチングされるＳｉＯＣ膜１４の形状としては任意である。従って、例えば平坦な膜として形成されるＳｉＯＣ膜１４を既述したプラズマを用いてエッチングしてもよい。
また既述した各エッチング例では、エッチングの途中でＳｉ含有膜であるＳｉ膜、ＳｉＧｅ膜１１及びＳｉＯｘ膜１２のうちのいずれかが表面に露出することで、当該Ｓｉ含有膜及びＳｉＯＣ膜１４のうちＳｉＯＣ膜１４が選択的にエッチングされる。このようにエッチング途中にてＳｉＯＣ膜１４及びＳｉ含有膜の両方が表面に露出することに限られず、エッチング開始前からウエハＷの表面にこれらの膜が露出し、エッチング開始当初からＳｉＯＣ膜１４が、Ｓｉ含有膜に対して選択的にエッチングされるように処理が行われてもよい。従って、例えばＳｉＯＣ膜１４及びＳｉ含有膜の両方がウエハＷの面方向に並ぶと共に各々表面に露出するように形成されたウエハＷが上記エッチング装置２に搬入され、ＳｉＯＣ膜１４が選択的にエッチングされてもよい。
ところで上記のＳｉ含有膜とは、Ｓｉを含有する膜であると共にエッチング対象である炭素含有シリコン酸化膜とは種類が異なる膜であって、例えば炭素を含まない膜である。さらに具体的に述べるとＳｉ含有膜には、例えば上記したＳｉ膜、ＳｉＧｅ膜、ＳｉＯｘ膜の他にはＳｉＮ（窒化シリコン）膜が挙げられる。なお、既述したプラズマエッチングによれば、ＳｉＮ膜に対する炭素含有シリコン酸化膜のエッチング選択性も高くなることが、後述する評価試験で示されている。そのように各Ｓｉ含有膜のエッチングが抑制されるのは、エッチングガスを構成するＯ２ガス及びＨ２ガスから生じるプラズマの活性種がＳｉ含有膜の表面に付着し、プラズマに対する保護膜として機能することによると考えられる。
また、上記したプラズマでＳｉＯＣ膜１４をエッチングするにあたり、当該ＳｉＯＣ膜１４及びＳｉ含有膜が、共に表面に露出した状態が形成されることには限られない。つまり、処理開始から終了までＳｉＯＣ膜１４のみが基板の表面に露出するようなエッチングが行われてもよい。その場合においても本技術によれば、比較的高いエッチングレートで、ＳｉＯＣ膜１４をエッチングすることができるという効果が奏される。
ところでＳｉ含有膜について補足して説明する。ここでの膜がＳｉを含有するとは不純物として不可避的にＳｉが含まれる意味ではなく、構成成分としてＳｉが含まれる意味である。なお、本明細書においては、Ｓｉ含有膜以外の膜やエッチングガスが特定の成分を含むという記載についても、このＳｉ含有膜におけるＳｉと同様に、膜やエッチングガスが当該成分を構成成分として含む意味であって、不純物として含む意味ではない。そして、Ｓｉ含有膜については例えば炭素を含まない膜であることを述べたが、この炭素を含まないとは炭素を構成成分として含有しない意味であって、不純物として不可避的に混入してしまう炭素を含まないという意味ではない。
エッチング対象である炭素含有シリコン酸化膜については、ＳｉＯＣ膜１４であることに限られない。具体的には例えばＳｉ、Ｏ、Ｃの他に水素を含むことでＳｉＣＯＨ膜として構成された膜がエッチング対象であってもよいし、窒素を含むことでＳｉＯＣＮ膜として構成された膜がエッチング対象であってもよい。なお、これらのＳｉＣＯＨ膜、ＳｉＯＣＮ膜についても含有される炭素の原子％については、上記したＳｉＯＣ膜１４について含有される炭素の原子％の範囲と同じである。
エッチングガスを構成するフッ素含有ガスとしてはＮＦ３ガスには限られず、Ｆ２（フッ素）ガスなどのフッ素を含む他のガスを用いてもよい。また、エッチングガスを構成する酸素含有ガスとして酸素を用いる例を示したが、Ｏ３（オゾン）ガス、ＣＯ（一酸化炭素）ガス、ＣＯ２（二酸化炭素）ガスなどを用いても、酸素のラジカルをウエハＷに供給することができるため、酸素ガスを用いた場合と同様の効果が得られると考えられる。
なお、上記したエッチング装置２は誘導結合プラズマを形成する構成であるが、プラズマの形成方法は任意である。従って例えば処理容器内に設けられるシャワーヘッド及びステージを互いに対向する平行平板電極として構成し、シャワーヘッドからステージに向けて供給されるガスより容量結合プラズマが形成されて、ステージ上のウエハＷにエッチングがなされる装置を用いてもよい。また、処理容器内から離れた場所で形成されたプラズマを当該処理容器内に供給して処理を行うという、いわゆるリモートプラズマによる処理を行ってもよい。ただし、処理容器内に誘導結合プラズマを形成して処理を行う装置構成では、図４、図５で説明したようにイオントラップとなる仕切板３１を配置することで、イオンの作用によるＳｉ含有膜のエッチングを抑制できるため有利である。
今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更、組み合わせがなされてもよい。
［評価試験］
本開示の技術に関連して行われた評価試験について説明する。表面に５つのチップが搭載されたウエハＷを用意した。各チップの上面には膜が形成されており、チップ間では形成された膜の種類が異なる。具体的に述べると、形成された膜はＳｉＯＣ膜、ＳｉＮ膜、ＳｉＯｘ膜、ポリシリコン膜及びＳｉＧｅ膜であり、１つのチップにはこれらの膜のうちの１つが形成されている。この評価試験でのＳｉＯＣ膜において、炭素は３０原子％以上、且つ４０原子％以下含まれている。
評価試験として、上記のウエハＷを実施形態で説明したエッチング装置２に搬入して、所定の時間、プラズマエッチング処理を行った。そしてエッチング処理後に各チップに形成されていた膜のエッチング量を測定した。さらにＳｉＯＣ膜以外の膜については、ＳｉＯＣ膜のエッチング量を基準としたエッチング選択比を算出した。このエッチング選択比は、ＳｉＯＣ膜のエッチング量を、このエッチング選択比を求めようとする膜のエッチング量で除すことによって算出される値である。従って、エッチング選択比の値が大きいほどその膜についてのエッチング量は抑えられており、ＳｉＯＣ膜に対するエッチング選択性が高いことになる。
この評価試験でのエッチング処理について、処理容器２１内の圧力及び高周波電源４５からの供給電力に関しては、実施形態で説明した範囲内の値に設定した。また、処理容器２１内に供給したガスの流量比については、ＮＦ３：Ｈ２ガス：Ｏ２ガス：Ｎ２ガス：Ａｒガス＝１：１：１：１４：１とした。
図８は、この評価試験の結果を示すグラフである。グラフの縦軸はエッチング量を示しており、この縦軸には所定の刻み量Ａ毎に目盛りを付している。またエッチング選択比については、ＳｉＮ膜、ＳｉＯｘ膜、ポリシリコン膜、ＳｉＧｅ膜の夫々で、２６．８、９７．７、１５７．９、４２．３であった。このようにＳｉＮ膜、ＳｉＯｘ膜、ポリシリコン膜、ＳｉＧｅ膜のいずれについても、エッチング選択比は比較的高い値となった。従って実施形態で説明したように、本技術によってＳｉＯＣ膜をエッチングするにあたり、ＳｉＯＣ膜以外のＳｉ含有膜のエッチング量を抑え、ＳｉＯＣ膜については高いエッチングレートが得られることが確認された。特にＳｉＯｘ膜、ポリシリコン膜、ＳｉＧｅ膜のエッチング選択比は高い値を示しているため、これらの膜に対してＳｉＯＣ膜をエッチングする場合に本技術が有効であることが分かる。従って実施形態で説明したように、ＳｉＯＣ膜をエッチングする過程でこれらの膜が露出するＣＦＥＴの製造工程に、本技術が適用されることが有効であることが示された。
ところで、このように各Ｓｉ含有膜に対して非常に高いエッチング選択比を得られることからＳｉＯＣ膜について含まれる炭素原子が、３０原子％より少なくても実用上十分な選択比が得られると予想できる。具体的には実施形態で記載したように、炭素が２０原子％以上含有されるＳｉＯＣ膜であれば、十分なエッチング選択比が得られると考えられる。
また、エッチングガスを構成するＮＦ３ガス、Ｏ２ガス、Ｈ２ガスの流量の割合について本評価試験では１：１：１であるが、上記したように各Ｓｉ含有膜に対して非常に高いエッチング選択比が得られているため、この流量比から若干変動しても実用上十分な効果が得られると考えられる。ＮＦ３ガスの流量を１とすると、Ｏ２ガスの流量が０．２～１０、Ｈ２ガスの流量が０．２～１０の割合で各ガスをウエハＷに供給しても、十分な選択比をもってエッチングを行えることが予想され、またＮＦ３ガスの流量を１としたときにＯ２ガスの流量及びＨ２ガスの流量の各々について０．５～１．５として、試験で設定した条件により近い割合にすれば、より確実に選択比が良好なエッチングを行える。なお詳細な結果の表示を省略するが、エッチングガスについてＨ２ガスが含まれず、ＮＦ３ガス及びＯ２ガスのみを供給した場合には、本評価試験で示されたようなＳｉＯＣ膜について高いエッチング選択性が得られなかった。そのためＳｉＯＣ膜のエッチング選択比を高くするにあたり、エッチングガスにＨ２ガスが含まれるようにすることが有効である。
Ｗ　　　　　　　　　ウエハ
１４　　　　　　　　ＳｉＯＣ膜

 

Claims (8)

  1. 基板に形成された炭素含有シリコン酸化膜を、フッ素含有ガス、酸素含有ガス及び水素ガスを含むエッチングガスから生成したプラズマに曝してエッチングするエッチング方法。
  2. 前記酸素含有ガスは酸素である請求項１記載のエッチング方法。
  3. 前記フッ素含有ガスは三フッ化窒素である請求項２記載のエッチング方法。
  4. 前記炭素含有シリコン酸化膜は、ＳｉＯＣ膜である請求項３記載のエッチング方法。
  5. 前記炭素含有シリコン酸化膜における炭素の含有率は、２０原子％以上、４０原子％以下である請求項１記載のエッチング方法。
  6. 前記基板には、前記炭素含有シリコン酸化膜と、シリコン含有膜と、が設けられ、
    前記炭素含有シリコン酸化膜及び前記シリコン含有膜が前記プラズマに曝され、当該炭素含有シリコン酸化膜及び当該シリコン含有膜のうち炭素含有シリコン酸化膜を選択的にエッチングする工程を含む請求項１記載のエッチング方法。
  7. 前記シリコン含有膜は、シリコン膜、シリコン酸化膜またはシリコンゲルマニウム膜である請求項６記載のエッチング方法。
  8. 炭素含有シリコン酸化膜が形成された基板を格納する処理容器と、
    前記処理容器内にフッ素含有ガス、酸素含有ガス及び水素ガスを含むエッチングガスを供給するガス供給部と、
    前記炭素含有シリコン酸化膜を前記エッチングガスのプラズマに曝してエッチングするために、当該プラズマを生成するプラズマ生成機構と、
    を備えるエッチング装置。

     
PCT/JP2024/030058 2023-09-06 2024-08-23 エッチング方法及びエッチング装置 WO2025052965A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-144698 2023-09-06
JP2023144698A JP2025037642A (ja) 2023-09-06 2023-09-06 エッチング方法及びエッチング装置

Publications (1)

Publication Number Publication Date
WO2025052965A1 true WO2025052965A1 (ja) 2025-03-13

Family

ID=94923681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/030058 WO2025052965A1 (ja) 2023-09-06 2024-08-23 エッチング方法及びエッチング装置

Country Status (2)

Country Link
JP (1) JP2025037642A (ja)
WO (1) WO2025052965A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US20110195576A1 (en) * 2010-02-08 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP2013529838A (ja) * 2010-06-11 2013-07-22 東京エレクトロン株式会社 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
JP2022116000A (ja) * 2018-02-28 2022-08-09 アプライド マテリアルズ インコーポレイテッド 空隙を形成するためのシステム及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US20110195576A1 (en) * 2010-02-08 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP2013529838A (ja) * 2010-06-11 2013-07-22 東京エレクトロン株式会社 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
JP2022116000A (ja) * 2018-02-28 2022-08-09 アプライド マテリアルズ インコーポレイテッド 空隙を形成するためのシステム及び方法

Also Published As

Publication number Publication date
JP2025037642A (ja) 2025-03-18

Similar Documents

Publication Publication Date Title
CN110809817B (zh) 蚀刻方法和蚀刻装置
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US11742221B2 (en) Dry cleaning apparatus and dry cleaning method
US10256107B2 (en) Substrate processing method
US8835320B2 (en) Etching method and device
US20210384040A1 (en) Methods for depositing dielectric material
US12165848B2 (en) Substrate processing method, substrate processing apparatus, and method for producing nanowire or nanosheet transistor
TWI845590B (zh) 記憶體單元裝置和半導體結構
US6217786B1 (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
JP2018170499A (ja) 基板処理装置及び基板処理方法。
JP7209567B2 (ja) エッチング方法およびエッチング装置
CN114512398A (zh) 基板处理方法和基板处理系统
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
JP7650674B2 (ja) 基板処理方法および基板処理装置
KR102728621B1 (ko) 유전체 재료를 경화시키기 위한 방법들 및 장치
WO2025052965A1 (ja) エッチング方法及びエッチング装置
JP2022191787A (ja) 半導体装置の製造方法
US11328932B2 (en) Substrate processing method and substrate processing apparatus
US12198939B2 (en) Technique for semiconductor manufacturing
US11699620B2 (en) Shallow trench isolation structures having uniform step heights
US20230298944A1 (en) Shallow trench isolation structures having uniform step heights
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device