[go: up one dir, main page]

TWI393168B - 降低矽晶圓中金屬污染之方法 - Google Patents

降低矽晶圓中金屬污染之方法 Download PDF

Info

Publication number
TWI393168B
TWI393168B TW094114777A TW94114777A TWI393168B TW I393168 B TWI393168 B TW I393168B TW 094114777 A TW094114777 A TW 094114777A TW 94114777 A TW94114777 A TW 94114777A TW I393168 B TWI393168 B TW I393168B
Authority
TW
Taiwan
Prior art keywords
wafer
temperature
germanium wafer
germanium
oxidation
Prior art date
Application number
TW094114777A
Other languages
English (en)
Other versions
TW200603224A (en
Inventor
Larry W Shive
Brian L Gilmore
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW200603224A publication Critical patent/TW200603224A/zh
Application granted granted Critical
Publication of TWI393168B publication Critical patent/TWI393168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

降低矽晶圓中金屬污染之方法
一般而言，本發明係關於半導體材料基板之製備，尤其係關於用於製造電子元件之矽晶圓。更特定言之，本發明係關於對一或多個矽晶圓進行熱處理或退火以減少諸如來自晶圓內部或表體之銅之金屬污染物之濃度的方法。此外，可以一種減少一或多個矽晶圓之表面上或表體內之聚結空位缺陷之濃度或尺寸的方式來執行本發明之方法。
矽器件效能由於金屬污染物而降級。包括銅、鐵及鎳之過渡金屬可在與積體電路製造條件相關聯之正常熱循環期間溶解及擴散。當自與積體電路製造相關聯之溫度冷卻時，銅及其它金屬可沉澱或集中於晶圓表面以及與例如硼摻雜之界面、缺陷處及區域（例如p型晶圓或區域）。一般認為此等沉澱係污染物金屬與矽反應之產物。在銅之情形下，咸信其為矽化銅沉澱。該沉澱常導致位錯或其它缺陷的形成。該等沉澱及其相關聯之位錯及缺陷若出現在晶圓之器件製造區域中，則可導致由晶圓製備之積體電路失效。此外，矽化銅沉澱可形成稱作霧度的缺陷，因為一旦經受普通蝕刻處理及亮光檢測，該沉澱便導致晶圓表面上呈現為霧度的缺陷。因為此等問題，積體電路製造商一般要求矽晶圓之表面上之銅的濃度不大於1×101 0 原子/平方公分至1×101 1 原子/平方公分，其由此技術領域中之標準方法所判定。此外，因為大部分隨機的器件失效均可歸因於矽化銅沉澱，所以可預見此要求將減小至5×109 原子/平方公分、1×109 原子/平方公分或更小。
一般以藉由Czochralski法或浮區法而產生之單晶矽棒之生長來開始的方法製造單晶矽晶圓。通常使用線鋸將晶棒切分成晶圓，晶圓係藉由研磨而平整化且經化學蝕刻來移除機械損壞及污染。蝕刻後，對晶圓一或兩個側面拋光。儘管晶圓可承受諸如熱退火之其它方法來減少晶體原生粒子，但該方法通常以最新技術(state of the art)清洗法結束。完成此清洗後，經拋光之晶圓之表面上之銅濃度通常小於1×101 0 原子/平方公分，如藉由全反射光譜(TXRF)量測法所判定的。參閱例如C.Neumann等人之Spectrochemica Acta, 10(1991)，第1369頁至第1377頁；及Ingle & Crouch之Spectrochemical Analysis, Prentice Hall, 1988。然而，此等晶圓之表面銅濃度即使在室溫時亦隨著時間流逝而傾向於增加直至達到飽和。因而，在剛清洗後符合表面銅濃度之目標規格之晶圓在五至十個月後會不符合此規格。
具有三種先前的主要方法來解決矽晶圓之銅污染問題。第一種方法包括減少拋光操作期間導入矽中之銅及其它金屬的量。具體言之，業界已將其注意力主要聚集於將此等污染物之來源識別並消除至可能的程度。除了減少拋光混合物中之金屬的量外，諸如Prigge等人(DE 3939661 A1)所揭示的方法之其它方法包括：藉由與銅形成配位錯合物之某試劑與拋光劑混合來限制拋光期間實際倂入晶圓的銅量。此配位錯合物用於將銅維持在限制銅進入矽之能力的特定構造。儘管改質拋光混合物傾向於減少矽晶圓中之銅污染程度，但其通常並不足以有效排除對其它減少銅之方法的需要。此外，由積體電路製造商所寄予之對矽晶圓中金屬污染位準之更為苛刻的限制使得依賴拋光混合改質劑成為控制矽晶圓中之金屬污染之一顯著更為昂貴的選擇。
用於解決經拋光之矽晶圓之金屬污染的第二種方法為內部去疵法(intrinsic gettering)，以此捕獲銅及其它金屬且防止此等金屬抵達晶圓之器件區域。內部去疵技術涉及將缺陷處導入矽晶圓中不干擾由晶圓所製造之積體電路之功能的地方（意即，位於器件區域下方之晶圓內之區域常稱為"表體"、"晶圓表體"或"表體區域"）。然而，去疵技術尚未證實為一完全可接受之控制金屬污染物的辦法。舉例而言，矽中諸如銅及鎳之金屬的高擴散率能使此等金屬逃逸出去疵處而抵達器件區域。此外，藉由（例如）減少少數載子複合生命期，在去疵減弱時導入矽中之缺陷可降低矽的品質。
用於解決經拋光之矽晶圓之金屬污染問題的第三種方法為使用一或多個所謂的"低溫退火"來將銅自矽晶圓之表體驅至可移除之表面。舉例而言，Falster等人之美國專利第6,100,167號中揭示一種方法，其一般涉及使晶圓經受低溫（例如約225℃與約300℃之間）退火並持續相對短的時期（例如在約5分鐘與約1.5小時之間）來增加銅擴散至晶圓表面的速率。在擴散至表面後，藉由執行清洗操作將銅自表面移除。可在將經拋光之矽晶圓加熱至超過500℃之前執行一次或多次包括清洗移除銅之此等低溫退火，以此避免形成矽化銅沉澱。儘管此等低溫退火可用於自單矽晶圓有效移除銅，但因為其將顯著降低產出率且將大大增加晶圓成本，所以其尚未實施於一般的製造方法中。出於此原因，此等低溫退火只限於實驗室及測試應用。
總而言之，矽晶圓之製造涉及諸如晶圓拋光之若干步驟，此等步驟為導入金屬污染物之潛在來源。且鑒於用來防止或移除金屬污染之前述方法的缺點，仍然需要一種自經拋光之矽晶圓移除金屬污染物之簡單、低成本及有效且可倂入習知製造方法而不形成有害沉澱的方法。
因此，簡言之，本發明係針對於自具有一矽晶圓表面及一矽晶圓內部之矽晶圓將選自銅、鎳及其組合物之污染物移除的方法。該方法包含在一受控氣氛中自氧化起始溫度或高於該氧化起始溫度之溫度冷卻矽晶圓。在該氧化起始溫度下起始含氧氣氛流以在矽晶圓表面周圍產生氧化環境來在矽晶圓表面上形成一氧化層且在該氧化層與該矽晶圓內部之間的界面處形成一應變層。矽晶圓之冷卻經控制以允許污染物原子自矽晶圓內部擴散至應變層。接著清洗晶圓以移除氧化層及應變層，藉此移除擴散至應變層之該污染物。
本發明亦針對於另一種方法，其用於自具有一矽晶圓表面及一矽晶圓內部之矽晶圓將選自銅及鎳之污染物移除的方法。該方法包含將矽晶圓加熱至至少約1100℃之溫度且將矽晶圓表面曝露於包含選自由氫、氦、氖、氬、氪、氙及其混合物組成之群的清洗環境以自矽晶圓表面移除氧化矽，藉此產生脫氧矽晶圓。脫氧矽晶圓經曝露於氧化環境以在矽晶圓表面上形成一氧化層，藉此在氧化層與矽晶圓內部之間的界面處產生具有一應變層之氧化矽晶圓。氧化矽晶圓之溫度經控制以將污染物自矽晶圓內部擴散至應變層。接著清洗矽晶圓以自矽晶圓移除擴散至應變層之污染物，藉此產生經清洗之矽晶圓。
本發明進一步針對於一種方法，其用於自多個具有矽晶圓表面及矽晶圓內部之矽晶圓將選自銅、鎳及其組合物之污染物移除的方法。該方法包含自氧化起始溫度或高於該氧化起始溫度之溫度（其中氧化起始溫度不高於約800℃）冷卻矽晶圓。在所述氧化起始溫度下起始一含氧氣氛流以在矽晶圓周圍產生一氧化環境以在矽晶圓表面上形成厚度為約5 A與約20 A之間的氧化層，且在氧化層與矽晶圓內部之間的界面處形成應變層。晶圓之冷卻經控制以允許污染物原子自矽晶圓內部擴散至應變層。接著清洗矽晶圓以移除氧化層及應變層，藉此移除擴散至應變層之該污染物。
此外，本發明針對於一種方法，其用於自具有一矽晶圓表面及一矽晶圓內部之矽晶圓將選自銅、鎳及其組合物之污染物移除的方法。該方法包含將矽晶圓曝露於包含氬之加熱－冷卻環境的同時將矽晶圓之溫度增加至一至少為約1100℃之退火溫度。當矽晶圓處於退火溫度時，藉由將矽晶圓曝露於選自由氫、氦、氖、氬、氪、氙及其混合物組成之群的退火環境並持續約30分鐘與約90分鐘之間的時長以自矽晶圓表面移除氧化矽且促進矽原子遷移至矽晶圓表面處之經曝露之聚結空位缺陷，藉此減少經曝露之聚結空位缺陷的尺寸。當將矽晶圓曝露於加熱－冷卻環境時，矽晶圓之溫度自退火溫度降至不大於約800℃之氧化起始溫度。當矽晶圓之溫度自氧化起始溫度降低時，矽晶圓經曝露於包含濃度在約10 ppm與約100 ppm之間之氧的氧化環境中以在矽晶圓表面上形成氧化層，且在該氧化層與矽晶圓內部之間的界面處形成一應變層。矽晶圓之溫度降低經控制以允許污染物之原子自矽晶圓內部擴散至應變層。清洗矽晶圓以自矽晶圓移除擴散至應變層之污染物。
本發明其它特徵及優點將自以下描述及附隨圖式變得更顯而易見。
下文論述集中在矽中之銅污染物上，銅為研究最多且通常為最成問題的金屬污染物。然而，本文關於銅而描述的方法亦可應用於矽中所出現之其它金屬污染物（例如鎳、鐵、鋁、鉻等）。
不限於任何特定理論，咸信銅與硼形成某種複合物且以此形式倂於或"儲存"於摻硼矽晶圓中。此外咸信此等銅－硼複合物即使在室溫時亦處於介穩能。因此，隨著時間流逝，此等複合物離解以允許銅呈格隙位置。銅為矽中之快速擴散物；在所有金屬中速度最快且即使在室溫時亦非常活躍。然而，此外，其在矽中之溶解度徹底取決於溫度且在低溫（例如室溫）下溶解度非常低。因此，在低溫下，格隙銅傾向於快速擴散至晶圓表面。因而，晶圓表面上之銅之濃度傾向於隨著時間而增加直至抵達某個表面濃度極限（例如飽和極限）。除了取決於時間外，銅擴散至表面部分取決於藉由拋光方法及/或諸如含碳及碳化矽之爐部件及器具之其它來源而進入晶圓之銅的數量。此外，銅擴散程度部分取決於晶圓中硼的濃度。具體言之，當晶圓之硼濃度增加時，銅之"儲存"容量亦增加，且因而，晶圓表面上銅濃度之取決於時間而增加的潛在性亦增加。
可藉由執行一測試來評估矽晶圓之表體中之銅污染的相對量，該測試加速銅自晶圓表體擴散至晶圓表面，其中可移除或量測銅。此一種方法包括在至少約75℃之溫度下低溫熱處理晶圓並持續至少約30秒來使晶圓表體中之銅向外擴散至經拋光之表面（其上為氧化矽層），及/或使晶圓表體中之銅向外擴散至自拋光表面向內延伸少量奈米（例如約小於100奈米）之距離的應變矽區域內。不限於特定理論，咸信表面或表面附近之應變區或應變層主要係由晶格分化導致的（意即，在矽變為諸如SiO及SiO2 之氧化矽之界面處，因為體積較大之氧化矽被強迫進入先前由較小之矽相佔據的空間，其引起壓縮及應變）。矽與其上之氧化矽之膨脹係數間的差異亦可引起一部分應變，當晶圓溫度改變時其引起熱感應應力及應變。較佳地，低溫熱處理包含將晶圓加熱至約250℃之溫度並持續約4小時之時長。經熱處理之晶圓接著經受測試以量測向外擴散之銅的數量。此測試之一實例為滴酸/ICP－MS（感應耦合電漿質譜儀），其要求晶圓表面與一種化學溶液（例如一種基於氫氟酸之混合物）接觸以藉由自表面溶解氧化物及銅而提取銅，收集含有經溶解之氧化物及銅之溶液，且使用ICP－MS來量測溶液中之銅的數量。經量測之銅的數量轉化為以每平方厘米晶圓表面具有一定數目的原子來表示之銅濃度且一般稱為"銅之表體濃度"、"表體銅濃度"或"表體銅"。當根據前述方法進行量測時，許多積體電路製造商要求表體銅濃度小於5×101 0 原子/平方公分且較佳小於1×101 0 原子/平方公分。
儘管經拋光及經清洗之晶圓可具有在積體電路製造商規格範圍內之可接受的銅之表面濃度（意即，在執行表體濃度量測前表面上之銅的濃度），但其銅之表體濃度超過約5×101 0 原子/平方公分，超過約1×101 1 原子/平方公分，或超過約1.5×101 1 原子/平方公分。舉例而言，已分析出表體銅含量之P型晶圓在經拋光且在諸如1200℃之高溫下經退火來減少或消除結晶缺陷後通常具有約2×101 1 原子/平方公分之表體銅濃度。
一般而言，本發明之方法針對於自一或多個矽晶圓之表體移除金屬污染物。更特定言之，本發明針對於熱處理或退火，其包含將一或多個含有金屬污染物之晶圓加熱至一相對高溫（例如至少約500℃、600℃、700℃、800℃、900℃、1000℃、1100℃、或1200℃或更高），且接著以一種方式冷卻晶圓以允許金屬污染物（尤其為銅）擴散至晶圓表面處或其附近之應變區域。接著藉由根據任何恰當的清洗方法(諸如習知之SC1、SC2清洗操作)來清洗晶圓而自晶圓移除經擴散之金屬污染物。不限於任何特定理論，咸信使摻硼單晶矽晶圓經受前述方法增加了銅硼複合物離解的速率且增加了銅自晶圓表體擴散至表面處或表面附近之應變區域(經擴散之銅較佳滯留直至自晶圓被移除的地方)的速率。藉由增加離解速率及擴散速率，先前在晶圓表體中之顯著部分的銅得以移除。實質上，在移除經擴散之銅後，晶圓中銅的程度為使得晶圓中之銅之表體濃度降至低於約1×1010 原子/平方公分的位準。較佳地，銅之表體濃度降至低於約5×109 原子/平方公分的位準。更佳地，銅之表體濃度降至低於約1×109 原子/平方公分。
有利的是，在達成表體銅濃度之減少的同時可增加很少的或甚至不增加製造方法的時間，因為本發明之方法可併入諸如氫及/或氬退火(亦稱為"氫-氬退火")之習知之熱處理的冷卻部分，該習知之退火處理經執行以減少或消除諸如彼等呈現為八面體空隙且一般稱為晶體原生坑/粒子(亦稱為"COP")之聚結空位缺陷。實質上，本發明之方法特別適合於在氫-氬退火之冷卻部分期間之合併，且因而，本發明以下描述主要針對於此實施例。本發明另一優點為：因為使用了很少的相對低廉之原材料(例如氧)，所以可實質上無需其它成本而執行本發明。本發明亦允許不修正習知之退火後之清洗方法而移除銅。
矽晶圓之特徵
用於本發明之較佳起始物質較佳為自根據Czochralski長晶法之任何習知之變化而生長之單晶棒而切成的單晶矽晶圓。使用Czochralski法所製備之晶圓通常在任意處之氧濃度為自約5×101 7 原子/立方公分至約9×101 7 原子/立方公分（換言之，自約10 ppm至約18 ppm（意即，晶圓中每1,000,000個總原子具有自約10個至約18個氧原子））（ASTM標準F－121－80），且更通常為自約6×101 7 原子/立方公分至約8.5×101 7 原子/立方公分（意即，自約12 ppm至約17 ppm）。若需要無氧晶圓，則起始物質較佳係自根據浮區長晶法之習知變化而生長之單晶棒切成的。矽棒生長，以及標準矽切分、研磨、蝕刻、及拋光技術為此項技術中熟知的技術，且揭示於（例如）F. Shimura之Semiconductor Silicon Crystal Technology(Academic Press, 1989)；及Silicon Chemical Etching,(J.Grabmaier, ed., Springer－Verlag, New York, 1982)。較佳在矽晶圓之至少前表面上產生鏡面光澤之最終的拋光操作後，但在最終的清洗操作前於製造製程過程中之任意點在一或多個矽晶圓上執行本發明之方法。
晶圓通常含有一種或一種以上摻雜劑以給予晶圓各種所需特性。具體言之，晶圓通常為P型晶圓（意即，已摻雜有來自週期表第3群中之諸如硼、鋁、鎵及銦，最通常為硼之一種元素的晶圓）。較佳地，晶圓為具有自約100Ω－cm至約0.01Ω－cm之電阻率的P型晶圓。對於摻硼之矽而言，前述電阻率值分別對應於約1.3×101 4 原子/立方公分至約8.5×101 8 原子/立方公分之摻雜劑濃度。儘管本發明之方法係用於自具有相對低之濃度的硼（其具有例如約20Ω－cm與約1Ω－cm之間的電阻率）之P型晶圓（一般稱為P型矽）移除銅，但移除銅特別有益於含有更高之硼濃度（具有例如約0.03Ω－cm與約0.01Ω－cm之間的電阻率）之晶圓（一般稱為P＋型矽）。
較佳地，晶圓亦包含氮。氮的存在為矽晶圓提供若干益處。具體言之，熟習此項技術者已知氮可加強矽晶圓。此外，氮的存在趨於減慢可減少晶圓中之空隙之濃度及/或尺寸的矽中之空位缺陷的擴散；當晶圓經受適當的熱處理時，較小的空隙傾向於更易溶解。減慢空位擴散亦傾向於使氧沉澱或表體微缺陷（亦稱為"BMD"或"BMDs"）之密度或濃度穩定。此項技術中已知控制生長晶棒中之氮濃度的方法。較佳地，可使用任何已知方法來控制生長棒中之氮濃度，使得自其中切成之晶圓之氮濃度在約1×101 2 原子/立方公分（約0.00002 ppma）與約1×101 5 原子/立方公分（約0.02 ppma）之間。更佳地，氮濃度在約1×101 2 原子/立方公分與約1×101 3 原子/立方公分(0.0002 ppma)之間。
參看圖1，單晶矽晶圓具有一中央軸8、一前表面3、及一整體垂直於中央軸8之一後表面5、一等距於前表面與後表面之間的假想中央平面7、一連接前表面3與後表面5之圓周邊2，及一自中央軸延伸至圓周邊2之半徑9。應注意，因為矽晶圓通常具有某些總厚度變化(TTV)、彎曲、及成弓形，所以前表面上之每一點與後表面上之每一點之間的中點可不必精確屬於一平面。然而，實務上，總厚度變化、彎曲及成弓形通常很輕微以致可近似地稱中點屬於假想中央平面。
退火以改良矽晶圓之表面特性 經拋光之晶圓表面上通常具有形成於棒在凝固後冷卻時之不良缺陷（例如COP），其可藉由雷射散射檢測工具偵測。出現此等缺陷部分歸因於存在過多（意即，大於溶解極限之濃度）固有點缺陷，其已知為空位及自身格隙。自熔體而生長之矽晶體通常生長有過多的一種或其它類型之固有點缺陷，可為晶格空位或矽自身格隙。矽中之聚結固有點缺陷可嚴重影響生產複雜及高度積體電路過程中之材料的潛在良率。舉例而言，閘極氧化物完整性上的不足與晶圓表面上之COP之濃度相關。D. Graf、M. Suhren、U. Schmilke、A. Ehlert、W. v. Ammon及P. Wagner.在J. Electrochem. Soc上，1998年，145, 275；M. Tamatsuka、T. Sasaki、K. Hagimoto及G.A. Rozgonyi之Proc. 6th. Int. Symp。與超大規模積體電路科學與技術相關之"ULSI Science and Technology/1997", The Electrochemical Society, 1997年，PV 97－3, p183；及T. Abe, Electrochem. Soc. Proc. 1998, PV 98－1, 157；N. Adachi、T. Hisatomi、M. Sano及H. Tsuya在J. Electrochem. Soc上，2000年,147, 350。
在晶圓表面處，COP呈現為具有二氧化矽覆蓋之壁的坑且通常為約50奈米－300奈米寬且可達約300奈米深。現在咸信在一定環境中熱處理一晶圓增加矽原子遷移至COP，此降低COP之深度直至其呈現為通常不能被自動檢測工具偵測到之淺的碟狀凹陷。先前所揭示之熱處理或熱退火方法包括在一氫氣氛中長時間退火（例如長於約30分鐘），此實質產生無COP之表面。D. Graf、U. Lambert M. Brohl、A. Ehlert、R. Wahlich、P. Wagner在J. Electrochem. Soc.上，1995年，142, 3189亦揭示在氬環境中對晶圓退火。D. Graf、M. Suhren、U. Lambert、R. Schmolke、A. Ehlert、W. v. Ammon及P. Wagner在Electrochem. Soc. Proc.上，1996年，96－13, 117；Iida、W. Kusaki、M. Tamatsura、E. Iino、M. Kimura及S. Murasoka在Electrochem. Soc. Proc.上，1999年,99－1, 449。此外，已嘗試在H2 及Ar之混合物中使晶圓退火用於消除表面COP及具有類似增加的霧度之GOI改良。T. Abe在Electrochem. Soc. Proc.上，1998年98－1, 157；M. Tamatsuka、N. Kobayashi、S. Tobe及T. Masiu在Electrochem. Soc. Proc.上，1999年，99－1, 456；D. Grf、M. Suhren、U. Lambert、R. Schmolke、A. Ehlert、W. v. Ammon及P. Wagner在Electrochem. Soc. Proc.上，1996年，96－13, 117；及W. Iida、M. Kusaki、E. Tamatsura、M. K. Iino、S. Muraoka在Electrochem. Soc. Proc.上，1999年99－1, 449。應注意，咸信本發明之用來移除銅之方法可實質上倂入任何用於消除位於晶圓表面上及表體中（例如自表面向內延伸至少約10μm之深度的區域）之COP的熱處理中。
矽晶圓之表面上的不規則，無論其為粒子（例如拋光砂礫）、聚結格隙缺陷、或為聚結空位缺陷（例如COP），通常皆使用雷射散射檢測工具來偵測。合適的市售雷射散射偵測工具之實例包括來自美國California, KLA－Tencor of Mountain View之SURFSCAN 6220及SURFSCAN SP1及來自美國North Carolina, ADE Optical Systems Corp. of Charlotte之CR80、CR81及CR82。該等工具可判定矽晶圓表面上之缺陷的尺寸及位置（通常稱為LPD）。在此技術領域中已知當使用雷射散射檢測工具量測晶圓表面上之LPD的尺寸時，並未測得LPD之實際尺寸；相反，經偵測之缺陷（意即，光散射事件）散射相當於特定直徑之乳膠球(LSE)（例如具有大於約0.095μm之直徑的乳膠球，0.095μm為諸如SURFSCAN 6220及SURFSCAN SP1之雷射散射檢測工具之當前的偵測極限）之光。在熱處理之前，多空隙晶圓在晶圓之前表面上之LPD濃度通常大於約3 LPD/平方公分、約6 LPD/平方公分或甚至約8 LPD/平方公分。
通常，熱處理包含加熱一或多個晶圓及自經加熱之晶圓表面移除氧化矽層（例如自然氧化層）。較佳地，將晶圓加熱至至少約1100℃之溫度，更佳為至少約1150℃且更佳為自約1200℃至約1250℃之溫度。較佳在矽晶圓表面曝露於實質上由無諸如CO2 之氧化劑（例如，小於約0.001重量%之氧化劑，較佳小於約0.0001重量%之氧化劑，且最佳為0重量%之氧化劑）組成的氣氛或與該氣氛接觸時實施此加熱。此外，該氣氛較佳大體上不會自無原有氧化物之前表面蝕刻或移除矽（例如自矽晶圓之表面移除小於約0.1奈米/分鐘之矽）。此環境可包含氫，及選自由氦、氖、氬、氪、氙及其混合物組成之群之單原子惰性氣體。較佳地，直至爐內溫度高於約950℃時才導入氫。因而，單原子惰性氣體較佳且因為氬傾向於成本最低且為最廣泛使用的單原子惰性氣體，所以氬為最佳的單原子惰性氣體。各級別之高純度氬均可在市場上購得，諸如具有純度為99.999重量%之超純級別(UHP 5)及具有純度為99.9995重量%之超大型積體電路級別(VLSI 5.7＋)。
本發明之熱處理可於任何數目之市售熱處理或退火爐中進行，其中在曝露於一或多個經控制之氣氛或與其接觸的同時，加熱至少一個晶圓且較佳為多個晶圓。此種爐之一實例為ASM模型A412垂直爐，其中將125個矽晶圓載入一例如由AG Electronic Materials所製成之碳化矽晶舟中。其中曝露有晶圓之氣氛較佳以約5公升/分鐘至約100公升/分鐘，且更佳為約10公升/分鐘至約20公升/分鐘之速率流過爐/反應器。爐內之氣氛之壓力範圍可在次大氣壓與高大氣壓之間，然而，氣氛壓力較佳歸因於成本及安全考慮。
較佳以不會引起滑動之速率加熱晶圓。更具體言之，若晶圓加熱地太快（例如以大於約每秒35℃之速率），則可出現可產生足以導致晶圓內之不同平面而相對於彼此發生移動（意即，滑動）之內部應力的熱梯度。一般而言，直至晶圓之溫度超過約750℃，速率的改變才不非常關鍵，但在約750℃與約1100℃之間，晶圓之溫度的改變較佳不大於每分鐘約40℃以避免滑動。在約1100℃與約1150℃之間，溫度改變的速率較佳控制於不大於每分鐘10℃以避免滑動。在約1150℃與約1200℃之間，速率較佳控制於不大於約每分鐘5℃以避免滑動。鑒於前述內容，晶圓之溫度分佈較佳類似於拋物線，且具有對應於晶圓在冷卻前被固定於一大體恆定之溫度之時長的水平延伸部分。
一旦達到至少約1100℃，較佳為至少約1150℃，且更佳為自約1200℃至約1250℃之退火溫度時，氧化矽（例如原有氧化層，其厚度通常不大於約20A）得以自晶圓表面移除。該氣氛或環境可與用來將晶圓加熱至退火溫度之氣氛或環境相同或可對其進行經修正。如上所述，通常在包含氬之氣氛或環境中將晶圓加熱至退火溫度。經由達到退火溫度，可需要將氫導入該氣氛或環境中。若已導入，該氣氛或環境中之氫之濃度通常為至少約20%之氫，其它物較佳為諸如氬之單原子惰性氣體。一般而言，氫濃度較佳為更。因而，以逐漸增加的優先次序，該氣氛包含至少約百分之三十、百分之四十、百分之五十、百分之六十、百分之七十、百分之八十、百分之九十或甚至百分之百之氫。氫氣純度較佳為99.99999999%。在至少約1100℃之溫度下，以每分鐘約1奈米至約2奈米之速率自晶圓表面移除氧化物。因此，一般的原有氧化層在小於約2分鐘內得以移除。
儘管原有氧化物很快被移除，但晶圓較佳在至少約1100℃之溫度下與氫、單原子惰性氣體或其組合物接觸，並持續至少足以減小矽晶圓表面或其附近之COP之尺寸的時長（例如至少約10分鐘），及/或減小晶圓表面上之LPD之濃度的時長。聚結空位缺陷之減小主要歸因於矽原子自聚結空位缺陷周圍之表面及表面下區域遷移至缺陷處（在已自該處之壁移除氧化物之後）。較佳地，該時長在約30分鐘與約90分鐘之間。更佳地，曝露於清洗氣體之時間為約60分鐘。
在曝露於包含氫、單原子惰性氣體或其組合物之氣氛並持續所需的時長後，若已導入氫氣流，則較佳停止氫氣流，且經加熱之晶圓之無氧前表面曝露於真空（例如小於約5 milliTorr）或較佳曝露於包含上述一或多種單原子氣體（例如氬）之氣氛。通常，終止氫或再次導入氬氣氛與晶圓溫度之降低相符，且至少持續至晶圓冷卻至約800℃或更低的溫度。應注意，咸信矽原子之遷移至少持續至晶圓冷卻至約1100℃為止。為避免滑動，晶圓溫度降至約1100℃通常需要至少約10分鐘。較佳地，溫度降至約1100℃需要約30分鐘與約90分鐘之間之時長。更佳地，該時長為約60分鐘。
參看圖1，使矽晶圓經受本發明之熱處理導致形成一階層21，其自前表面3向內延伸一段距離Ds （例如，通常至少約5μm）。與整個起始物質之該等缺陷之密度相比，該階層具有減小的聚結空位缺陷密度。在階層21與假想中央平面7之間，目前咸信聚結空位缺陷20之密度未發生改變。具體言之，階層21與假想中央平面7間之晶圓之體積的聚結空位缺陷密度（意即晶圓之表體）在約1×103 缺陷/立方公分與約1×107 缺陷/立方公分之間且通常在約1×105 缺陷/立方公分與約1×106 缺陷/立方公分之間。然而，階層21之聚結空位缺陷密度較佳小於約50%之晶圓表體中之聚結空位缺陷密度。更佳地，階層21中之聚結空位缺陷密度小於約30%、20%或10%之晶圓表體中之聚結空位缺陷密度。更佳地，階層21大體無聚結空位缺陷，意即，聚結空位缺陷密度小於此等缺陷之偵測極限（當前約為10缺陷/立方公分）。
聚結空位缺陷之尺寸及/或濃度的降低同樣實現於晶圓表面上之LPD平均濃度的降低中。較佳地，該降低達至少約50%、70%、80%、90%或更大。因此，可易於獲得小於約1 LPD/平方公分之LPD之平均濃度（大於約0.095－0.120μm LSE.）。較佳地，LPD之平均濃度小於約0.5 LPD/平方公分，更佳小於約0.1 LPD/平方公分，更佳小於約0.05 LPD/平方公分，且甚至更佳小於約0.005 LPD/平方公分。更佳地，聚結空位缺陷之尺寸及/或濃度降低至當前之雷射散射檢測工具不能偵測到缺陷的程度。
前述矽晶圓表面上之聚結空位缺陷的降低不伴有經處理之矽晶圓表面上之霧度之不可接受的增加。"霧度"被定義為散射光（光子）與入射光之比率，且被認為係至少部分視表面之微粗糙度而定的。參閱，例如S. Varharerbeke、T. Futatsuki、R. Messousi及T. Ohmi在Electrochem. Soc. Proceedings上Vol. 93－8, p. 1170, 1993之The Effects of H2 Annealing on the Si Surface and Its Use in the Study of Roughening During Wet Chemical Cleaning。霧度之不可接受的增加被界定為與進行熱處理前之矽晶圓之表面上之霧度相比，大於約500%之霧度的增加。因此，與進行熱處理前之矽晶圓之表面上之霧度相比，霧度之可接受的增加小於約500%。較佳，霧度增加小於約350%，更佳小於約300%，且更佳小於約200%。
霧度程度係使用雷射散射檢測工具而判定的，其收集散射資料且使用霧度處理器將其過濾其以將霧度資訊自LPD資訊分離。每一檢測工具均具有其自身獨特的光學設計，且因此，使用不同的檢測工具檢測晶圓產生不同的霧度值。為了掃描晶圓之整個前表面，當晶圓以垂直於光束行進之方向的方向移動時，SURFSCAN 6220工具引導雷射光束越過晶圓表面。因而，相關於掃描雷射光束之晶圓的定向可影響霧度值（本文所揭示之所有霧度位準皆係使用定向於裝載晶閘中6點鐘位置處的晶圓之凹口而判定的）。相比而言，更新的SURFSCAN SP1檢測工具具有對稱的收集光學器件且使用螺旋掃描圖案，其導致霧度量測不受晶圓定向影響。由SURFSCAN 6220雷射散射檢測工具所量測之高於約1.2 ppm之表面霧度限制了其偵測小於約0.2μm LSE之LPD的能力，且通常認為係不良的。類似地，由SURFSCAN SP1雷射檢測工具所量測之高於約0.2 ppm之表面霧度亦被認為是不良的。出於比較目的，由SURFSCAN 6220所量測之磊晶矽晶圓表面上之霧度通常為約0.8 ppm至約1.1 ppm。
如藉由SURFSCAN 6220雷射散射檢測工具所量測的，根據本發明之方法而處理之矽晶圓之前表面的霧度程度為小於約1.2 ppm，較佳小於約0.7 ppm且更佳在約0.5 ppm至約0.3 ppm之間。如藉由SURFSCAN SP1雷射散射檢測工具所量測的，根據本發明之方法而處理之矽晶圓之前表面的霧度程度小於約0.17 ppm，較佳小於約0.15 ppm且更佳在約0.13 ppm與約0.10 ppm之間。
除了減小晶圓表面上之COP的濃度外，該退火方法亦安裝一常稱為裸露區之區域。裸露區為一自晶圓表面向內延伸之區域，其大體無氧化沉澱（例如，典型的裸露區包含每立方公分小於約1×106 氧沉澱或表體微缺陷）。相比而言，自裸露區向內之晶圓區域通常包含在約1×107 至約5×101 0 沉澱/立方公分之間之濃度的氧沉澱或表體微缺陷。參看圖2，其描述一具有氧沉澱分佈之晶圓，其中可藉由熱處理根據本發明而製備之晶圓形成該氧沉澱分佈。在此特定實施例中，晶圓基板4之特徵在於無氧沉澱95之區域93及93'（"裸露區"）。此等區自前表面3及後表面5分別延伸至深度Dd z 及Dd z '。較佳地，Dd z 及Dd z '中之每一者自約10μm至約50μm，且更佳自約20μm至約30μm。在無氧沉澱區域93與93'之間具有一含有大體均衡之濃度之氧沉澱的區域94。應瞭解，圖2之目的係藉由僅說明本發明之一個實施例而幫助該等熟習此項技術者熟知本發明。本發明並不限於該實施例。
自晶圓移除銅 本揭示案主要針對於其中本發明之方法倂入諸如氫－氬退火之熱處理中之實施例的事實不應理解為限制本發明之應用範圍。可結合其它涉及晶圓表面之氧化之相對高溫矽晶圓方法來執行本發明之方法。
本發明之方法係於一或多個較佳晶圓表面上無氧或氧化物之經拋光之晶圓上執行的。當將金屬污染物之移除與氫－氬退火合倂時，因為已移除原有氧化層（通常厚度小於約20 A），所以該方法通常包含在裸矽晶圓表面上形成一氧化層，使得可減小或消除晶圓表面上或其附近之COP的尺寸。
出於減少金屬污染物之目的，假設氧化層之厚度足以導致在矽晶圓表面或其附近之矽中形成足以保留足夠的銅之應變層，使得在清洗晶圓後表體銅減少至所需的位準，則氧化層厚度並非關鍵。此外，氧化層厚度較佳不應太大而防止清洗操作期間移除經擴散之銅。迄今之結果指示：使用標準的SC1及SC2清洗操作可達成經擴散之銅之滿意的保留度及經擴散之銅的完全移除，形成厚度在約5 A與約20 A之間的氧化層。較佳地，該氧化層厚度小於約15 A。更佳地，氧化層厚度在約7 A與約15 A之間。儘管氧化層可超過約20 A（意即，其可為相對厚之氧化層），但因為移除經擴散之銅將通常需要更長時間的清洗操作、更大量之清洗溶液，及/或更具侵蝕性之清洗溶液，其中任一項均會增加晶圓之成本及/或損壞晶圓表面，所以此一般並非較佳。
諸如氫－氬退火之熱處理通常同時執行於多個晶圓上。具體言之，通常於一經尺寸設計及配置來以單一批次處理多個晶圓之退火爐中執行氫－氬退火。此爐中之一種為上文提及之ASM模型a412垂直爐。為了達成自晶圓組有效移除金屬污染物，晶圓間之氧化層厚度之均衡性並非很重要。意即，即使一些晶圓具有例如為5 A之相對薄的氧化層且其它晶圓具有例如為20 A之相對厚的氧化層，對於所有經處理之晶圓而言皆可達成銅之有效移除。但氧化層之均衡性傾向於成為其它晶圓品質之因素。舉例而言，若晶圓與晶圓之氧化層厚度不均衡（例如一組晶圓之氧化厚度之變化使得最薄氧化層與最厚氧化層之間的差異大於約5 A），則隨後的清洗方法可在一些晶圓上產生表面缺陷（例如坑），尤其對於彼等具有相對薄之氧化層之晶圓。具體言之，咸信相對薄之氧化層促使清洗方法自晶圓過度移除矽且形成坑。可藉由使用諸如上文所提及之Tencor 6220或Tencor SP－1之雷射散射檢測工具來偵測該等缺陷且將其稱為LPD。
鑒於前述內容，當在多個晶圓上同時執行本發明之方法時，較佳氧化層間之厚度的變化（形成於執行方法之前或處理期間）保持在最小。具體言之，對於一組同時被處理之晶圓而言，最薄氧化層與最厚氧化層之間的差異較佳小於約5 A。更佳地，介於最薄氧化層與最厚氧化層之間的差異小於約3 A。換言之，對於具有在前述較佳範圍中之任一範圍內之平均氧化物厚度的一組晶圓而言，該組與平均氧化物厚度之標準差(δ)以逐漸增加的優先次序為小於約2.0 A、1.0 A、0.5 A、0.3 A、0.2 A、0.1 A或更小。
如上文所提及的，當執行本發明之方法作為諸如氫－氬退火之現存熱處理的一部分時，因為通常已移除表面上之任何氧化物（意即晶圓表面實質上為裸矽），所以晶圓上形成氧化層通常作為該方法之一部分。在此情形下，本發明之方法較佳包含經由氣相氧化而於矽晶圓上形成氧化層。一般而言，氣相氧化包含將一或多個矽晶圓與一氣氛、環境或包含氧之氣體接觸。儘管可使用該等熟習此項技術者已知之任何適當的氧化氣氛、環境或氣體（例如氧、臭氧、水蒸汽或其組合），但因為氧的純度足夠廣泛用於以相對低的成本用於半導體製造，所以氧一般為較佳。當使用氧時，一般較佳為純氧（例如99.99999999%純度）。為了獲得此程度的純度，通常使用諸如可自SAES PURE GAS及NUPURE購得之乾燥設備來處理氧。因此，在本發明之一實施例中，矽晶圓之表面經曝露於包含氧之氣氛或與其接觸並持續一段時間以足以在晶圓上形成根據上述厚度及變化範圍之氧化層。
當晶圓處於高溫時（例如在約500℃或大於約500℃之溫度時），通常至少部分執行氣相氧化。更具體言之，當執行作為氫－氬退火之一部分的本發明之方法時，較佳在自最高退火溫度冷卻時（例如自約1200℃至約1250℃之溫度）時使晶圓氧化。儘管可在幾乎任何溫度或溫度範圍內使晶圓氧化，但較佳在低於約1200℃之溫度下使晶圓氧化。更佳地，在低於約1100℃、1000℃、或甚至900℃之溫度下使晶圓氧化。更佳地，直至晶圓冷卻至不高於約800℃才開始使晶圓氧化。更佳地，直至晶圓冷卻至不高於約775℃才開始使晶圓氧化。或換言之，氧化起始溫度較佳不高於800℃且更佳不高於約775℃。藉由在不高於約800℃之溫度下執行氧化，氧化層傾向於均衡地生長至根據前述所需範圍之一厚度。具體言之，已觀測到在高於800℃之溫度下，氧化反應傾向於受氣氛中之氧的擴散率控制，此導致晶圓間相對不均衡的氧化層厚度。更具體言之，氣體入口附近的晶圓傾向於比位於遠離入口處的晶圓具有顯著更厚之氧化層。相比而言，在低於約800℃之溫度下，氧化反應傾向於受到動力學控制（意即，氧化反應傾向於藉由矽與氧之間的反應來控制而非藉由氧擴散至晶圓表面的能力來控制）。因此，氧化物以大體類似的速率形成於多個晶圓上，與其在反應室中的位置無關，且因此，氧化層之厚度傾向於大體均衡。
儘管一般較佳於低於約800℃之溫度下開始氧化，但至少為了易於倂入現有熱處理、最小化處理時間及降低成本，較佳於低於約500℃之溫度下起始氣相氧化。更佳地，於至少約600℃之溫度下起始氧化。更佳地，於至少約700℃之溫度下起始氧化。更佳地，於至少約750℃之溫度下起始氧化。
除了氧化溫度外，已發現氣氛中之氧濃度傾向於影響氧化層之均衡性。具體言之，已發現氣氛中之氧濃度較佳隨氧化溫度之增加而增加。不限於一特定理論，咸信前述關係歸因於在相對高溫下（例如高於約1100℃）形成於晶圓上之氧化物傾向於自表面蒸發的事實，其可引起清洗期間導致晶圓表面凹陷之不均衡的氧化層。此蒸發傾向在相對低之氧濃度時（例如低於約64 ppm）尤其明顯。因此，若在高於約800℃之溫度使晶圓氧化，則較佳增加氣氛中之氧濃度以減少形成坑的傾向。儘管增加氧濃度傾向於改良氧化層之均衡性，但其亦傾向於增加氧化層厚度。
儘管氧化環境中之氧濃度至少出於減小銅濃度的目的而並非很關鍵，但前述觀測指示較低之氧化溫度下之較低的氧濃度傾向於適合限制晶圓上之表面缺陷的形成。舉例而言，儘管將晶圓曝露於包含約15000 ppm之氧的氧化環境在移除銅方面有效，但其導致晶圓具有過量之來自凹陷的光點缺陷（見下文表A中之晶圓測試組4）。因此，氧化環境中之氧濃度一般較佳小於約10,000 ppm（意即，約1%）以確保經處理之晶圓無過量光點缺陷。以逐漸增加的優先次序，氧濃度更佳不大於約5000、1000、500、100或甚至更低。舉例而言，將晶圓曝露於包含約64 ppm之氧化環境中導致優良之銅的移除及低程度之表面缺陷形成（見表A中晶圓測試組7）。在較低端，氧化環境中之氧濃度一般較佳至少為約1 ppm。更佳地，氧濃度至少為約10 ppm。更佳地，氧濃度至少為約25 ppm。
除了氧化溫度及氧濃度外，氧化時長傾向於在氧化層之均衡性方面起作用，尤其在氧濃度相對低時。具體言之，晶圓與氧化環境接觸之時間長度較佳加以控制，使得氧化層具有均衡的厚度。更具體言之，已觀測到當氧濃度降低時，均衡地使晶圓氧化所需的時間傾向於增加。舉例而言，在約15,000 ppm之相對高的氧濃度時，晶圓傾向於在諸如4分鐘之短時間內被均衡地氧化（參閱表A之晶圓測試組3及4）。然而，在大體較低的氧濃度下（例如約64 ppm）’約4分鐘或甚至8分鐘之氧化時長傾向於使晶圓非均衡氧化（參閱表A之晶圓測試組5及6）。但藉由延長與低濃度氧化環境之曝露或接觸，可將銅移除而不對晶圓表面品質產生負面影響（參閱，例如表A之晶圓測試組7）。總而言之，儘管晶圓曝露於氧化環境或與其接觸之時間長度可作廣泛變化（例如其可短至約1分鐘或長至約一個小時），但一般較佳地，該時長（與溫度及氧濃度一起）較佳經控制以產生均衡的氧化層，其厚度足以用於有效的銅去疵而又不會太厚以與通常用於經拋光之晶圓的情形相比需要更長時間及/或更具侵蝕性的清洗操作。通常，當晶圓在反應室中曝露於氧化環境之時間長度至少為約10分鐘時，該時長較佳至少為約20分鐘時，該時長更佳至少為約30分鐘時，該時長更佳至少為約40分鐘時，符合此等條件。
應注意，通常不對通常的氫－氬退火來冷卻晶圓之時長或速率作修正而達成此等時長。實質上，已判定較佳一旦達到約750℃至約700℃之範圍內的溫度，將晶圓曝露於氧化環境或與其接觸直至將其自熱處理爐移除，此通常係在晶圓已冷卻至低於約600℃、550℃、500℃、450℃、400℃、或甚至更低的溫度後。已判定於一旦達到約450℃之溫度時將晶圓自爐移除傾向於使產出率最大化且藉此降低製造成本。因為爐通常受到控制，使得在低於約1000℃至900℃下，晶圓以小於約每分鐘30℃之速率（較佳地，速率為在約每分鐘10℃與20℃之間）冷卻，晶圓溫度較佳在約750℃與約450℃之間並持續至少約10分鐘之時長（較佳在約15分鐘與約30分鐘之間）。
如上述指示，一般而言，本發明之方法涉及將金屬污染物，特別為銅自晶圓表體擴散至晶圓表面或其附近之應變區域。具體言之，該去疵方法係藉由將晶圓加熱至至少約500℃（例如在1100℃與約1200℃之間）而以熱方式進行的，此通常離解銅－硼複合物，隨後以一種方式將晶圓冷卻至低於約500℃（例如在約400℃與約300℃之間），使得經釋放之銅擴散至氧化物感應應變區域，在該處使用標準的最新清洗法及化學物可將經釋放之銅自晶圓移除。銅之擴散主要歸因於以下事實：當晶圓冷卻至低於約500℃時，矽中之銅的溶解度急劇降低而矽中之銅的擴散率（擴散長度）仍保持相對高（例如7.4×10－ 6 平方公分/秒）。
較佳執行本發明之方法使得晶圓滯留於適合擴散釋放銅的溫度範圍內並持續一段足以使銅之表體濃度降至小於約1×101 0 原子/平方公分、小於約5×109 原子/平方公分、或小於約1×109 原子/平方公分的時長。一般而言，對於一給定的銅濃度，在較高溫度下，必要時長傾向於較短；同樣，較長的時長與較低的溫度相關聯。舉例而言，若晶圓保持在約500℃，則必要用於銅擴散之時長可短至約30秒。相比而言，若晶圓自銅濃度低於溶解極限處之溫度快速冷卻或驟冷至約100℃，則約100℃處之時長可長至約3個小時。在銅特別活躍且溶解極限顯著低於晶圓中之銅濃度的溫度下（例如低於約300℃至400℃且高於約100℃），足夠的時長可在幾十分鐘範圍內（例如自約10分鐘至約60分鐘）。有利的是，與作為諸如氫－氬退火之熱處理之部分的冷卻晶圓相關聯的時長及溫度通常足以達成表體銅之所需的降低。舉例而言，已藉由以約每分鐘10℃與20℃之間的速率將晶圓自約750℃冷卻至約450℃（通常在約15分鐘與約30分鐘之間），一旦達到450℃便自爐移除晶圓（通常約20分鐘），隨後冷卻至爐外室溫（通常約20分鐘），而觀測到銅擴散之可接受位準。應注意曝露於氧化環境及銅擴散至應變區域可至少部分重疊或可依次發生。
在完成熱處理或退火後，晶圓經受將銅自晶圓有效移除之清洗步驟。一般的清洗溶液包括食人魚(piranha)混合物（硫酸與過氧化氫之混合物）、RCA型SC1及SC2清洗溶液（參閱，例如F. Shimura之Semiconductor Silicon Crystal Technology, Academic Press, 1989年，第188頁至第191頁及附錄XII，其以引用的方式倂入本文）。晶圓可浸沒於清洗溶液中，或曝露於擦洗噴口。
RCA型SC1溶液藉由氫氧化銨之溶劑作用及過氧化氫之強力氧化作用移除有機污染物及粒子。一般的SC1清洗溶液含有在約1000：1：1至約1：1：1體積份之間的H2 O：H2 O2 ：NH4 OH（在水中提供30至35重量百分比之H2 O2 及在水中提供28至30重量百分比之NH4 OH）。意即，SC1清洗溶液含有H2 O、H2 O2 及NH4 OH，且H2 O與H2 O2 （在水中提供30至35重量百分比之H2 O2 ）之比率在約1000：1與約1：1之間，H2 O與NH4 OH（在水中提供28至30重量百分比之NH4 OH）之比率在約1000：1與1：1之間，且H2 O與H2 O2 之比率獨立於H2 O與NH4 OH之比率。較佳的SC1清洗溶液包含約100：1：1至約5：1：1體積份之H2 O：H2 O2 ：NH4 OH。較佳地，將SC1清洗溶液加熱至約30℃與約80℃之間的溫度，且更佳加熱至約60℃與約80℃之間的溫度。
可於SC1溶液中清洗晶圓並持續約5分鐘至約30分鐘之時長。若晶圓經浸沒於清洗溶液中並持續更長的時間，則可發生過度蝕刻、凹陷及粗糙。在清洗後，將晶圓浸沒於洗滌槽中以中止反應且自晶圓表面移除SC1清洗劑。在具有約3百萬歐姆至約18百萬歐姆，較佳大於約17百萬歐姆之電阻率的去離子水中漂洗晶圓並持續約2分鐘至約60分鐘，通常自約5分鐘至約45分鐘的時期。
一般的SC2浸泡劑可能含有約1：1：5至約1：1：1000體積份之HCl：H2 O2 ：H2 O。SC2溶液之溫度較佳在約10℃與約90℃之間，且矽晶圓浸沒於此溶液之流動浸泡劑中並持續至少約0.1分鐘之時期。此等溶液有效移除了鹼金屬及過渡金屬，且藉由形成可溶金屬複合物防止溶液再沉澱。
HF溶液亦可用於清洗矽晶圓。一般的HF溶液含有約1：1至約1：10,000體積份之HF：H2 O（在水中提供49重量百分比之HF）。為提高金屬移除，溶液可另外含有HCl（1000：1至1：1000體積份之HF：HCl）、過氧化氫（1：1至1：1000體積份之HF比H2 O2 ）、異丙醇（10,000：1至1：10體積份之HF：IPA）或臭氧（約0.05 ppm至約50 ppm）。
在清洗後，晶圓之表面銅濃度較佳小於約1×101 0 原子/平方公分，更佳小於約5×109 原子/平方公分，且更佳小於約1×109 原子/平方公分。此外，經清洗之晶圓之銅的表體濃度較佳小於約1×101 0 原子/平方公分，更佳小於約5×109 原子/平方公分，且更佳小於約1×109 原子/平方公分。
實例 所使用之退火爐為ASM模型A412垂直爐，其裝配有由Toshiba Ceramics製造的高純度TSQ－10石英管及一固持200 mm晶圓之125槽碳化矽晶舟設計。該碳化矽晶舟具有藉由AG Electronic Materials藉由化學氣相沉積沉積於其上之高純度碳化矽塗層。在執行退火處理後，使用SubMicron Systems濕式清洗台及上文詳述之標準的SC1及SC2清洗溶液來清洗晶圓。
每一晶圓測試組經受標準的氫退火。具體言之，將晶圓（具有自然氧化層）置放於爐中且將其加熱至約1200℃之溫度，保持於1200℃並持續約一個小時，且接著冷卻。以溫度作為退火時間之函數（其中溫度自約450℃之間至最高溫度且退回至約450℃）之曲線整體類似拋物線，除了對應於經保持之1200℃之時長處而水平延伸的部分外。當將晶圓加熱至約1200℃且自約1200℃冷卻時，將其曝露於包含氬之氣氛。但當晶圓保持於約1200℃並持續約一個小時時，將晶圓曝露於包含約100%之氫的氣氛。穿過爐之氬及氫之氣流速率分別為每分鐘約20公升及每分鐘12公升。
除了氬外，晶圓測試組3至7在冷卻時經曝露於氧。爐中之氧濃度因此等晶圓而發生變化。當晶圓冷卻至約700℃時起始氧氣流（意即，氧起始溫度為約700℃）並維持下表A中所陳述之時長。應注意，在整個冷卻過程中一直維持氬氣流（意即，氧氣流為氬氣流之外）。用於測試組3及4之氧氣流速率為約每分鐘300毫升，此速率對應於約每百萬份15,000份之大氣氧濃度。用於測試組5至7之氧氣流速率為約每分鐘2毫升，此速率對應於每百萬64份之大氣氧濃度。用於測試組7之氧氣流之時長對應於將晶圓自約700℃冷卻至自爐移除晶圓時之約450℃的過程中所需之時間。對於測試組3至6而言，在氧氣流結束後，持續氬氣流直至一旦達到約450℃自爐移除晶圓為止。應注意自約700℃至約450℃，冷卻速率接近每分鐘15℃且大體恆定（意即，以溫度作為時間之函數中之溫度的降低幾乎為線性的）。
晶圓上之氧化層的厚度係使用橢圓量測法而量測的。根據相關於SC1、SC2清洗之上文描述而清洗一些晶圓（表A中所指示）。在量測氧化層厚度後，（若執行）在清洗晶圓後，根據上述方法判定晶圓之表面銅濃度及表體銅濃度。在量測銅濃度後，分析晶圓存在光點缺陷之情形。在下表A中陳述有前述測試之結果。
表A中所陳述之結果已理解為推出若干結論。舉例而言，自控制1及控制2之晶圓指示清洗減少經退火之晶圓表面上之銅的數量。此等表面銅濃度代表晶圓上未執行表體銅判定之銅的數量。測試組1及2之結果指示在無原位氧化物生長(in－situ oxide growth)的情況下，晶圓具有光點缺陷之可接受的位準，但具有相對高之表體銅濃度。晶圓測試組3之結果指示該方法引起顯著量之銅擴散至應變區域。晶圓組4（除了判定表體銅濃度之前添加有清洗步驟外，以處理晶圓組3相同之方法處理晶圓組4）之測試結果指示退火與清洗之組合促使銅之顯著移除且產生具有可接受之位準的表體銅之晶圓。儘管晶圓組3及4中之銅得以有效減少，但相對高之光點缺陷數指示該方法對晶圓表面具有負面影響。不限於一特定理論，咸信光點缺陷數高係因為氧化層相對厚且形成地相對快速。晶圓組5及6之測試結果亦指示儘管該方法有效地減少了表體銅，但其對表面品質具有負面影響。對於此等晶圓，咸信相對高濃度之光點缺陷係歸因於晶圓由非均衡氧化所導致的凹陷。然而，晶圓組7之測試結果指示除了減少銅外，可以一種可倂入諸如氫－氬退火之現有熱處理的方式來執行本發明之方法以有效減少或消除諸如COP之聚結空位缺陷。
應瞭解以上描述傾向於說明性而非限制性。經由閱讀以上描述，許多實施例對於該等熟習此項技術者將變得顯而易見。因此本發明之範疇不應僅參考以上描述而判定，而應參考申請專利範圍及該等申請專利範圍所賦予權利之均等物之總範疇。
當介紹本發明之元件或其實施例時，定冠詞"一"及"該"意指存在一或多個元件。術語"包含""包括"及"具有"意指包含性的且意謂存在除所列元件之外的其它元件。
由端點所表示之數值範圍包括該範圍內所包容之所有數字。舉例而言，描述為1與5之間的範圍包括1、1.6、2、2.8、3、3.2、4、4.75及5。
2．．．圓周邊
3．．．基板前表面
4．．．基板
5．．．基板後表面
7．．．假想中央平面
8．．．中央軸
9．．．半徑
20．．．聚結空位缺陷
21．．．層
93、93'．．．裸露區/無氧沉澱區域
95．．．氧沉澱
94．．．氧沉澱區域
圖1展示根據本發明而生產之一單晶矽晶圓的結構。
圖2展示可根據本發明而製備之一晶圓之氧沉澱分佈。
2．．．圓周邊
3．．．基板前表面
4．．．晶圓基板
5．．．基板後表面
7．．．假想中央平面
8．．．中央軸
9．．．半徑
20．．．聚結空位缺陷
21．．．層
93、93'．．．裸露區/無氧沉澱區域
95．．．氧沉澱
94．．．氧沉澱區域

Claims (41)

  1. 一種用於將選自銅、鎳及其組合物之污染物自具有一矽晶圓表面及一矽晶圓內部之矽晶圓移除之方法，該方法包含：a)在一受控氣氛中自高於一氧化起始溫度之溫度下冷卻該矽晶圓至該氧化起始溫度；b)在該氧化起始溫度下起始一含氧氣氛流以在該矽晶圓表面周圍產生一氧化環境，以在該矽晶圓表面上形成一氧化層，且在該氧化層與該矽晶圓內部之間之一界面處形成一應變層；c)自該氧化起始溫度控制該矽晶圓之冷卻，以允許該污染物之原子自該矽晶圓內部擴散至該應變層；及d)清洗該矽晶圓以移除該氧化層及該應變層，藉此移除已擴散至該應變層之該污染物。
  2. 如請求項1之方法，其中該氧化起始溫度至少為約600℃。
  3. 如請求項1之方法，其中該氧化起始溫度小於約800℃。
  4. 如請求項1之方法，其中該氧化起始溫度在約800℃與約600℃之間。
  5. 如請求項1之方法，其中該氧化起始溫度約為775℃。
  6. 如請求項1之方法，其中該冷卻之控制包含在自該氧化起始溫度至約500℃與約400℃之間之溫度的冷卻期間維持小於約每分鐘30℃之冷卻速率。
  7. 如請求項1之方法，其中該氧化層具有至少約5A之厚 度。
  8. 如請求項1之方法，其中含氧氣氛在該矽晶圓表面周圍流動至少約10分鐘。
  9. 如請求項1之方法，其中該含氧氣氛包含在約每百萬份1份與約每百萬份10000份之間的氧濃度。
  10. 如請求項1之方法，其中在清洗該矽晶圓來移除該氧化層及該應變層之後，該矽晶圓具有小於約1×1010 原子/平方公分之表體銅濃度。
  11. 如請求項1之方法，其中該高於一氧化起始溫度之溫度係至少約1100℃。
  12. 如請求項4之方法，其中該高於一氧化起始溫度之溫度係至少約1100℃。
  13. 一種用於將選自銅及鎳之污染物自具有一矽晶圓表面及一矽晶圓內部之矽晶圓移除之方法，該方法包含：a)將該矽晶圓加熱至至少約1100℃之溫度，且將該矽晶圓表面曝露於選自由氫、氦、氖、氬、氪、氙及其混合物組成之群之清洗環境以自該矽晶圓表面移除氧化矽，藉此產生一脫氧矽晶圓；b)將該矽晶圓於該清洗環境中自至少約1100℃之溫度冷卻至一氧化起始溫度；c)將該脫氧矽晶圓於該氧化起始溫度下曝露於一氧化環境，以在該矽晶圓表面上形成一氧化層，藉此產生一在該氧化層與該矽晶圓內部之間的一界面處具有一應變層之經氧化的矽晶圓； d)控制該經氧化之矽晶圓之該溫度以使污染物自該矽晶圓內部擴散至該應變層；及e)清洗該矽晶圓以移除自該矽晶圓擴散至該應變層之該污染物，藉此產生一經清洗的矽晶圓。
  14. 如請求項13之方法，其中該氧化環境包含在約每百萬份10份與約每百萬份100份之間的氧濃度。
  15. 如請求項13之方法，其中該氧化層具有在約5 Å與約20 Å之間的厚度。
  16. 如請求項13之方法，其中該脫氧矽晶圓一旦冷卻至不大於約800℃之氧化起始溫度即曝露於該氧化環境。
  17. 如請求項16之方法，其中該脫氧矽晶圓係以小於約每分鐘30℃之速率冷卻。
  18. 如請求項13之方法，其中該脫氧矽晶圓一旦冷卻至不大於約775℃之氧化起始溫度即曝露於該氧化環境。
  19. 如請求項18之方法，其中該脫氧矽晶圓係以約每分鐘10℃與約每分鐘20℃之間的速率冷卻。
  20. 如請求項13之方法，其中該矽晶圓經曝露於該氧化環境並持續約30分鐘與約60分鐘之間的一段時長。
  21. 如請求項13之方法，其中控制該經氧化之矽晶圓之溫度以使污染物自該矽晶圓內部擴散至該應變層的步驟包含使該矽晶圓之溫度維持在低於約500℃並持續足以使得經清洗之矽晶圓具有低於約5×109 原子/平方公分之表體銅濃度的一段時長。
  22. 如請求項13之方法，其中控制該經氧化之矽晶圓之溫度 以使污染物自該矽晶圓內部擴散至該應變層的步驟包含使該矽晶圓之溫度維持在低於約500℃並持續足以使得該經清洗之矽晶圓具有低於約1×109 原子/平方公分之表體銅濃度的一段時長。
  23. 如請求項13之方法，其進一步包含在將該脫氧矽晶圓曝露於該氧化環境之前使該脫氧矽晶圓退火以產生一經退火之矽晶圓，其中該矽晶圓係藉由將該矽晶圓之該脫氧表面曝露於真空或一選自由氫、氦、氖、氬、氪、氙及其組合物組成之群之退火環境以促進矽原子遷移至該表面處之經曝露之聚結空位缺陷而退火，藉此減小該等經曝露之聚結空位缺陷的尺寸。
  24. 如請求項23之方法，其中該退火環境基本上由氫組成，且當該矽晶圓之該溫度至少為約1100℃時將該矽晶圓之該表面曝露於該退火環境並持續至少約10分鐘的一段時長。
  25. 如請求項23之方法，其中該經退火之矽晶圓係曝露於一基本上由氬組成之環境直至將該脫氧矽晶圓曝露於該氧化環境時為止。
  26. 一種用於將選自銅、鎳及其組合物之污染物自多個具有矽晶圓表面及矽晶圓內部之矽晶圓移除之方法，該方法包含：於基本上無氧化劑組成之氣氛中自高於一氧化起始溫度之溫度冷卻該等矽晶圓至該氧化起始溫度，其中該氧化起始溫度係小於約800℃； 在該氧化起始溫度下起始一含氧氣氛流以在該等矽晶圓表面周圍產生一氧化環境，而在該等矽晶圓表面上形成厚度在約5 Å與約20 Å之間之氧化層，且在該等氧化層與該等矽晶圓內部之間的界面處形成應變層；自該氧化起始溫度控制該矽晶圓之冷卻，以允許該污染物之原子自該等矽晶圓內部擴散至該等應變層；清洗該等矽晶圓以移除該等氧化層及該等應變層，藉此移除已擴散至該等應變層之該污染物。
  27. 如請求項26之方法，其中該等氧化層厚度之標準差不大於約2 Å。
  28. 如請求項26之方法，其中該等氧化層厚度之標準差不大於約1 Å。
  29. 如請求項26之方法，其中該等氧化層厚度之標準差不大於約0.1 Å。
  30. 如請求項26之方法，其中該氧化起始溫度不大於約775℃。
  31. 如請求項26之方法，其中該氧化起始溫度至少為約750℃。
  32. 如請求項26之方法，其中該含氧氣氛中之氧濃度小於約1000 ppm。
  33. 如請求項26之方法，其中該氧化環境中之氧濃度在約10 ppm與約100 ppm之間。
  34. 如請求項26之方法，其中每一矽晶圓在經清洗後具有小於約1×109 原子/平方公分之表體銅濃度及小於約0.005缺 陷/平方公分之大於約0.12 μm之光點缺陷之濃度。
  35. 一種用於將選自銅、鎳及其組合物之污染物自一具有一矽晶圓表面及一矽晶圓內部之矽晶圓移除的方法，該方法包含：將該矽晶圓之該溫度增加至一至少約1100℃之退火溫度，同時將該矽晶圓曝露於一包含氬之加熱-冷卻環境；當該矽晶圓處於該退火溫度時，藉由將該矽晶圓曝露於一選自由氫、氦、氖、氬、氪、氙及其組合物組成之群之退火環境並持續約30分鐘與約90分鐘之間的一段時長使該矽晶圓退火，以自該矽晶圓表面移除氧化矽且促進矽原子遷移至該矽晶圓表面處之經曝露之聚結空位缺陷，藉此減小該等經曝露之聚結空位缺陷的尺寸；當將該矽晶圓曝露於該加熱-冷卻環境時，將該矽晶圓之該溫度自該退火溫度降至一不大於約800℃的氧化起始溫度；當該晶圓之該溫度自該氧化起始溫度降低時，將該矽晶圓曝露於一包含約10 ppm與約100 ppm之間之氧濃度的氧化環境，以在該矽晶圓表面上形成一氧化層，且在該氧化層與該矽晶圓內部之間之一界面處形成一應變層；控制該矽晶圓之該溫度降低以允許該污染物之原子自該矽晶圓內部擴散至該應變層；清洗該矽晶圓以移除自該矽晶圓擴散至該應變層之該污染物。
  36. 如請求項35之方法，其中該退火溫度係自約1200℃至約1250℃，將該晶圓曝露於該退火環境並持續約60分鐘，該氧化起始溫度係不大於約775℃，且該矽晶圓之該溫度降低經控制以使得矽晶圓溫度以約10℃/分鐘與約30℃/分鐘之間之速率自該氧化起始溫度降至不大於約500℃的溫度。
  37. 如請求項1之方法，其進一步包含於該冷卻前於一基本上不包含氧化劑之氣氛中加熱該矽晶圓。
  38. 如請求項1之方法，其進一步包含於該冷卻前於一基本上不包含氧化劑之氣氛中加熱該矽晶圓至至少約1100℃之溫度。
  39. 如請求項37之方法，其中該基本上不包含氧化劑之氣氛基本上包含選自由氦、氖、氬、氪、氙及其混合物組成之群之單原子惰性氣體。
  40. 如請求項38之方法，其中該基本上不包含氧化劑之氣氛基本上包含選自由氦、氖、氬、氪、氙及其混合物組成之群之單原子惰性氣體。
  41. 如請求項1之方法，其中該矽晶圓於該冷卻前無氧或氧化物於其表面。
TW094114777A 2004-05-07 2005-05-06 降低矽晶圓中金屬污染之方法 TWI393168B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/840,854 US7084048B2 (en) 2004-05-07 2004-05-07 Process for metallic contamination reduction in silicon wafers

Publications (2)

Publication Number Publication Date
TW200603224A TW200603224A (en) 2006-01-16
TWI393168B true TWI393168B (zh) 2013-04-11

Family

ID=34967282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094114777A TWI393168B (zh) 2004-05-07 2005-05-06 降低矽晶圓中金屬污染之方法

Country Status (7)

Country Link
US (1) US7084048B2 (zh)
EP (2) EP1743364B1 (zh)
JP (2) JP5238251B2 (zh)
KR (1) KR20120040756A (zh)
CN (1) CN100466200C (zh)
TW (1) TWI393168B (zh)
WO (1) WO2005114716A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp Ｐ型シリコンウェーハおよびその熱処理方法
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
US20070295357A1 (en) * 2006-06-27 2007-12-27 Lovejoy Michael L Removing metal using an oxidizing chemistry
US7968148B2 (en) * 2006-09-15 2011-06-28 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with clean surfaces
JP5350623B2 (ja) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US20080171449A1 (en) * 2007-01-15 2008-07-17 Chao-Ching Hsieh Method for cleaning salicide
US7888142B2 (en) * 2007-09-28 2011-02-15 International Business Machines Corporation Copper contamination detection method and system for monitoring copper contamination
US7957917B2 (en) * 2007-09-28 2011-06-07 International Business Machines Corporation Copper contamination detection method and system for monitoring copper contamination
US8076175B2 (en) * 2008-02-25 2011-12-13 Suniva, Inc. Method for making solar cell having crystalline silicon P-N homojunction and amorphous silicon heterojunctions for surface passivation
US20090211623A1 (en) * 2008-02-25 2009-08-27 Suniva, Inc. Solar module with solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5134586B2 (ja) * 2009-05-18 2013-01-30 濱田重工株式会社 シリコンウエーハの再生方法
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20110146717A1 (en) * 2009-12-23 2011-06-23 Memc Electronic Materials, Inc. Systems And Methods For Analysis of Water and Substrates Rinsed in Water
US9276153B2 (en) * 2011-01-26 2016-03-01 Sumco Corporation Solar cell wafer and method of producing the same
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
DE102011016366B4 (de) * 2011-04-07 2018-09-06 Nasp Iii/V Gmbh III/V-Si-Template, dessen Verwendung und Verfahren zu dessen Herstellung
GB201105953D0 (en) * 2011-04-07 2011-05-18 Metryx Ltd Measurement apparatus and method
MY181635A (en) * 2011-06-03 2020-12-30 Memc Singapore Pte Ltd Processes for suppressing minority carrier lifetime degradation in silicon wafers
JP6065366B2 (ja) * 2012-01-30 2017-01-25 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102766908B (zh) * 2012-07-25 2016-02-24 苏州阿特斯阳光电力科技有限公司 晶体硅太阳能电池的硼扩散方法
CN104733337B (zh) * 2013-12-23 2017-11-07 有研半导体材料有限公司 一种用于分析硅片体内金属沾污的测试方法
CN103871871A (zh) * 2014-02-21 2014-06-18 上海华力微电子有限公司 一种去除硅片金属杂质的方法
CN105869988B (zh) * 2015-01-20 2019-09-24 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN109872941A (zh) * 2017-12-05 2019-06-11 上海新昇半导体科技有限公司 一种硅片的处理方法
KR20200133734A (ko) * 2018-03-22 2020-11-30 스미토모 오사카 세멘토 가부시키가이샤 복합 소결체, 정전 척 부재, 정전 척 장치 및 복합 소결체의 제조 방법
DE102020107236B4 (de) * 2019-09-30 2023-05-04 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats
CN112539982B (zh) * 2020-12-03 2023-11-03 西安奕斯伟材料科技股份有限公司 一种硅片样片的制作方法和硅片样片
CN112683988B (zh) * 2020-12-28 2023-06-02 上海新昇半导体科技有限公司 一种晶圆中金属杂质的检测方法
CN113506733A (zh) * 2021-06-22 2021-10-15 华虹半导体(无锡)有限公司 降低硅片金属杂质的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055629A (ja) * 1983-09-07 1985-03-30 Fujitsu Ltd ミラ−ウェハの製造方法
US5132244A (en) * 1988-12-21 1992-07-21 At&T Bell Laboratories Growth-modified thermal oxidation for thin oxides
JPH11111723A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
JP2000208522A (ja) * 1999-01-18 2000-07-28 Nec Corp 半導体装置の製造方法
TW515009B (en) * 1999-02-02 2002-12-21 Nec Corp Semiconductor device and fabrication process therefor
EP1044291B1 (en) * 1998-01-09 2003-04-02 ASM America, Inc. In situ growth of oxide and silicon layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055629B2 (ja) 1983-03-15 1985-12-05 グンゼ株式会社 筒状衣料物品の裏返し装置
JPS63129633A (ja) 1986-11-20 1988-06-02 Fujitsu Ltd 半導体表面処理方法
JPH01244621A (ja) * 1988-03-25 1989-09-29 Shin Etsu Handotai Co Ltd シリコン単結晶基板の表面清浄化方法
DE3939661A1 (de) 1989-11-30 1991-06-13 Wacker Chemitronic Verfahren zur steuerung des einbaues von kupfer in siliciumscheiben beim chemomechanischen polieren
JPH05275436A (ja) * 1992-03-24 1993-10-22 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法
JP3095519B2 (ja) * 1992-04-22 2000-10-03 株式会社東芝 半導体装置の製造方法
US5869405A (en) * 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
US6482269B1 (en) * 1997-05-29 2002-11-19 Memc Electronic Materials, Inc. Process for the removal of copper and other metallic impurities from silicon
US6100167A (en) 1997-05-29 2000-08-08 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron doped silicon wafers
JP3601383B2 (ja) * 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US20030104680A1 (en) 2001-11-13 2003-06-05 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron-doped silicon wafers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055629A (ja) * 1983-09-07 1985-03-30 Fujitsu Ltd ミラ−ウェハの製造方法
US5132244A (en) * 1988-12-21 1992-07-21 At&T Bell Laboratories Growth-modified thermal oxidation for thin oxides
JPH11111723A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
EP1044291B1 (en) * 1998-01-09 2003-04-02 ASM America, Inc. In situ growth of oxide and silicon layers
JP2000208522A (ja) * 1999-01-18 2000-07-28 Nec Corp 半導体装置の製造方法
TW515009B (en) * 1999-02-02 2002-12-21 Nec Corp Semiconductor device and fabrication process therefor

Also Published As

Publication number Publication date
EP2259291B1 (en) 2012-03-14
US20050250297A1 (en) 2005-11-10
JP2007536738A (ja) 2007-12-13
WO2005114716A3 (en) 2006-02-09
KR20120040756A (ko) 2012-04-27
JP2013058784A (ja) 2013-03-28
EP2259291A3 (en) 2011-02-23
EP1743364A2 (en) 2007-01-17
WO2005114716A2 (en) 2005-12-01
US7084048B2 (en) 2006-08-01
CN100466200C (zh) 2009-03-04
TW200603224A (en) 2006-01-16
JP5238251B2 (ja) 2013-07-17
EP1743364B1 (en) 2011-12-28
CN1981369A (zh) 2007-06-13
EP2259291A2 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
US6743495B2 (en) Thermal annealing process for producing silicon wafers with improved surface characteristics
US6376395B2 (en) Semiconductor wafer manufacturing process
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
JP2014508405A (ja) Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体
CN1217393C (zh) 热处理硅晶片的方法及用该方法制造的硅晶片
JP2014508405A5 (zh)
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
US8003494B2 (en) Method for producing a bonded wafer
JP2003502836A (ja) イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法
US20020127766A1 (en) Semiconductor wafer manufacturing process
CN1769549A (zh) 一种单晶硅抛光片热处理工艺
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP4603677B2 (ja) アニールウェーハの製造方法及びアニールウェーハ
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
KR101165108B1 (ko) 실리콘 웨이퍼에서 금속성 오염을 줄이기 위한 방법
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP4029378B2 (ja) アニールウェーハの製造方法
JP2019149416A (ja) エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
JP5211750B2 (ja) 単結晶シリコンウエーハの製造方法
JP2009182233A (ja) アニールウェーハの洗浄方法
CN117124221A (zh) 一种外延衬底的抛光方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees