[go: up one dir, main page]

JP2009231429A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2009231429A
JP2009231429A JP2008073259A JP2008073259A JP2009231429A JP 2009231429 A JP2009231429 A JP 2009231429A JP 2008073259 A JP2008073259 A JP 2008073259A JP 2008073259 A JP2008073259 A JP 2008073259A JP 2009231429 A JP2009231429 A JP 2009231429A
Authority
JP
Japan
Prior art keywords
temperature
silicon wafer
oxygen
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008073259A
Other languages
English (en)
Inventor
Ryuji Takeda
隆二 竹田
Takashi Watanabe
隆 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2008073259A priority Critical patent/JP2009231429A/ja
Publication of JP2009231429A publication Critical patent/JP2009231429A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 デバイス活性領域となる表層部が高品質の結晶性と高い応力耐性とを有するシリコンウェーハを提供する。
【解決手段】 ステップS1の工程において、アニールウェーハあるいはシリコンエピタキシャルウェーハを作製する。作製に使用される初期のシリコンウェーハは、例えばCZ法により引上げ育成した単結晶シリコニンゴットから製造されたものであり、結晶内の格子間酸素濃度[Oi]が例えば1.0〜1.8×1018atoms/cmのものである。そして、次のステップS2の工程において、上記ウェーハを酸素含有ガス雰囲気中で等温熱処理しその後に急速降温を施すことによって、ウェーハのDZ層あるいはシリコンエピタキシャル層の表層部に固溶酸素の注入およびその濃度の調節を行う。
【選択図】 図1

Description

本発明は、半導体デバイスの製造に使用されるシリコンウェーハの製造方法に関し、詳細には、デバイス活性領域となる表層部が高品質の結晶性と高い応力耐性を有し、その内部が優れた金属不純物のゲッタリング能力を備えるシリコンウェーハの製造方法に関する。
半導体デバイスの高集積化、高性能化あるいは高機能化において、それを構成する半導体素子はその設計基準が例えば65nm〜45nmとますます微細化している。そして、このような半導体デバイスの基板として、チョクラルスキー(CZ:CZochralski)法あるいは磁界下チョクラルスキー(MCZ:Magnetic field applied CZochralski)法により引上げ育成され製造されるシリコンウェーハが広く使用される。
上記シリコンウェーハは、デバイスの製造歩留まりの向上およびその高い信頼性を確保する上から、デバイス製造ラインで生じる微量の汚染金属をゲッタリングすることが必須になる。また、上記デバイスが作製される活性領域における例えば格子空孔のような点欠陥の凝集物、格子間酸素の析出物(BMD:Bulk Micro Defect)等の低減が強く要求される。ここで、点欠陥の凝集物は例えば結晶に起因するパーティクル(COP:Crystal Originated Particle)、八面体状ボイド欠陥(LSTD:Laser Scattering Tomography Defect)等といわれるようなものである。そして、BMDは例えば正八面体アモルファスSiOのような微小なシリコン酸化物である。
上記金属不純物のゲッタリングとしては、従来からエクストリンシックゲッタリング(EG:Extrinsic Gettering)法といわれシリコンウェーハの裏面に形成されるバックサイドダメージ層、バックサイドポリシリコン層、リン不純物拡散層等に汚染金属をゲッタリングさせる方法が知られている。さらに、上記汚染金属のゲッタリングサイトをシリコンウェーハの内部(バルク部)に形成するイントリンシックゲッタリング(IG:Intrinsic Gettering)法が開発され、現在ではこのIG法が半導体デバイス製造で広く使用されるようになっている。
IG法は、一般的にCZ法あるいはMCZ法で引上げ育成され製造されたシリコンウェーハ中の過飽和に存在する格子間酸素を熱処理により析出させ、シリコンウェーハのバルク部にBMDを生成しその周りに二次的な転位や積層欠陥を誘起させ、この析出物およびその周りをゲッタリングサイトにして汚染金属をゲッタリングさせる方法である。この場合、デバイス活性領域となる表層部でのBMD生成が抑制されるように制御される。
これまで、上記IG効果を有するシリコンウェーハの作製方法が種々に提案されてきた。これ等の作製方法は、シリコンウェーハ中に存在する過飽和の格子間酸素の析出、析出核の調整、析出物/析出核の溶解、格子間酸素の拡散等を熱的に制御するものである。例えば1100〜1300℃の高温熱処理において、析出核の縮小・消滅がなされ、また、シリコンウェーハ表層部の酸素の外方拡散により、デバイス活性領域にBMD量が少なく無欠陥層といわれるデヌューデッドゾーン(DZ:Denuded Zone)層が形成される。また、例えば500〜900℃程度の低温熱処理において、サイズ、密度等の均一な析出核形成が行われる。そして、例えば〜1000℃程度の中温熱処理において、BMDおよび二次欠陥の成長、あるいは一部の析出物の溶解等の制御がなされる。
上記BMD生成の現象は、例えば過飽和気体が液滴に凝結する場合と同様に考えることができ、下記に概説する統計熱力学の熱平衡論に立脚しシリコンウェーハ内での過飽和酸素の凝結現象としてとらえることができる。そして、いわゆる熱的系のHelmholtz自由エネルギーが最小になるように進むとして扱うことができる。熱的系の上記自由エネルギーは、ほぼBMDの自由エネルギーとシリコンウェーハ内に固溶した酸素の自由エネルギーとの和とすることができる。そして、BMDの自由エネルギーは、その内部エネルギー、表面エネルギー、応力場エネルギー、電場エネルギーおよび温度・エントロピー積を含む。ここで、エントロピーは熱的エネルギーの分配に関与する状態量から求められる。あるいは、これ等の自由エネルギーはいわゆる熱的カノニカル分布の分配関数から導出してもよい。
上記BMD生成現象の把握から、BMDの自由エネルギーはBMD径に依存し、それが最大になる臨界核径の存在することが導き出される。そして、ある温度でBMD径が上記臨界核径より小さいとBMDは溶解しその縮小・消滅が進み、逆に上記臨界核径より大きくなるとBMDの成長が進行する。これは、上述した熱的系の自由エネルギーが最小になるように進むためである。ここで、臨界核径は熱処理温度の上昇とともに増大し、しかも酸素の過飽和度に依存する。
上記BMD生成において、シリコンウェーハ中の酸素クラスタが均一核になると考えられるが、その他にBMDの自由エネルギーを低減させる窒素(N)、炭素(C)等の不純物あるいは格子空孔等も析出核となる。また、シリコンウェーハ中のn型あるいはp型の不純物も活性化して電場エネルギーを作ることから酸素析出に影響を与える。そこで、上記IG効果を有するシリコンウェーハの作製方法には、N、C等の不純物添加、あるいは熱処理における格子空孔の凍結等を制御する方法がある。あるいは、上記BMDの臨界核径の温度による増大速度とBMDの実質的な成長速度とを考慮し、熱処理温度への昇温速度あるいは熱処理温度からの降温速度を制御する方法が提示され、それ等の一部は実用化されている。
そして、上記IG効果を有するシリコンウェーハ製造方法の中で、シリコンウェーハのバルク部に適度なBMDを生成すると共に、上記DZ層においてグローンイン欠陥である格子空孔の凝集物を消滅させ高品質にする方法が提示されている(例えば、特許文献1参照)。この方法の特徴は、高温熱処理における雰囲気ガスとして、上記凝集物の空洞内壁に形成される酸化層(SiOx層)を除去して凝集物を効果的に消滅させる水素(H)のような還元性ガスあるいはアルゴンのような希ガスを用いるところにある。以下、このような方法で作製されるシリコンウェーハをアニールウェーハと呼称する。
あるいは、シリコンウェーハのバルク部に適度なBMDを生成すると共に、このシリコンウェーハにシリコンエピタキシャル成長を行い、結晶性が高品質となるシリコンエピタキシャル層をデバイス活性領域にする方法が種々に提示されている(例えば、特許文献2参照)。以下、このような方法で作製されるシリコンウェーハをIG処理付きエピタキシャルウェーハともいう。
ところで、上述した半導体デバイスの高集積化、高性能化あるいは高機能化における半導体素子等の微細構造物は、シリコンウェーハの表層部における応力を増大させる。その代表的な応力として、例えばMISFETを構成する微細パターン周端部に生成される応力、n型あるいはp型不純物のイオン注入による残留歪みに伴う応力等が挙げられる(例えば、非特許文献1参照)。
そして、上記デバイスの製造プロセスでは、その低温化・短時間化が進行し、例えば拡散炉を用いた熱処理の温度が全て1000℃未満になってきている。そして、これまで半導体デバイス製造の熱プロセスで多用されてきた急速加熱アニール(RTA:Rapid Thermal Anneal)に代わって、フラッシュランプアニール、レーザスパイクアニール等の様々な低サーマルバジェットの熱処理が使用されるようになってきている。ここで、RTAはハロゲンランプの光照射によるアニールであり、その処理時間は数sec(秒)〜数十secであったが、上記低サーマルバジェットの処理時間は数msecと極短時間になる。そして、このようなデバイス製造プロセスでは、上述した素子の微細化に伴い増大する応力の熱処理による緩和が難しくなる。また、昇降温が従来に増し急激になる低サーマルバジェットの熱処理では、シリコンウェーハの表層部における熱応力も増大する。
上述したような半導体デバイスおよびその製造プロセスの動向の中にあって、上記アニールウェーハおよびIG処理付きエピタキシャルウェーハは、それ等の製法上必然的にウェーハ表層部での固溶酸素の濃度が低減することから、ウェーハ表層部における上記応力の増大により、転位等の欠陥が生じしかも伝播し易くなる。このために、アニールウェーハおよびIG処理付きエピタキシャルウェーハでは、ウェーハ表層部で増大する上記応力により半導体デバイスの製造歩留まりが低下する虞が出てきた。また、上記デバイス製造プロセスの低温化・短時間化のために、このデバイス製造プロセス中においてウェーハ表層部の固溶酸素を補償することも期待できなくなってきた。なお、上述したような虞はIG処理のないシリコンエピタキシャルウェーハであっても同様である。
そこで、ウェーハ表層部の応力を従来に増して増大させる微細化したデバイス構造、あるいは低温化・短時間化されたデバイス製造プロセスに対応するために、デバイス製造プロセス投入前の段階でウェーハ表層部に適度に酸素が固溶されて、転位の発生抑制および転位のピンニング能力を有するシリコンウェーハを作製することが強く望まれるようになってきている。
特許第3171308号公報 特開2006−188423号公報 「IEEE Transactions on Semiconductor Manufacturing」、Feb.2005 Vol.18、No.1,p.19−25
本発明は、上述の事情に鑑みてなされたものであり、アニールウェーハあるいはエピタキシャルウェーハに対して、デバイス製造プロセス投入前の段階で上記ウェーハの表層部に適度の固溶酸素を簡便にしかも効果的に導入しその濃度制御をすることを主目的とする。そして、デバイス活性領域となる表層部が高品質の結晶性と高い応力耐性とを有し、その内部が優れた金属不純物のゲッタリング能力を備えるシリコンウェーハの製造方法を提供することを目的としている。
上記目的を達成するために、第一の発明にかかるシリコンウェーハの製造方法は、引上げ育成した単結晶シリコンインゴットから形成したシリコンウェーハに対し、還元性ガス雰囲気中、希ガス雰囲気中あるいは還元性ガスと希ガスの混合ガス雰囲気中において少なくとも1100℃〜1300℃の温度範囲で熱処理し、前記シリコンウェーハの表面にDZ層を形成するとともに前記シリコンウェーハの前記DZ層より内部に所要量のBMDを形成する工程と、前記DZ層および前記所要量のBMDを有する前記シリコンウェーハに対して、酸素含有ガス雰囲気中の所定温度で等温熱処理し、その後に急速降温して前記DZ層の少なくとも表層部に酸素注入する工程と、を有し、前記DZ層の固溶酸素の濃度を調節する、構成になっている。
そして、第二の発明にかかるシリコンウェーハの製造方法は、引上げ育成した単結晶シリコンインゴットから形成したシリコンウェーハ上にシリコンエピタキシャル層を成長させる工程と、前記シリコンエピタキシャル層を有する前記シリコンウェーハに対して、酸素含有ガス雰囲気中の所定温度で等温熱処理し、その後に急速降温して前記シリコンエピタキシャル層の少なくとも表層部に酸素注入する工程と、を有し、前記シリコンエピタキシャル層の固溶酸素の濃度を調節する、構成になっている。
そして、第三の発明にかかるシリコンウェーハの製造方法は、引上げ育成した単結晶シリコンインゴットから形成したシリコンウェーハに対し、希ガス雰囲気中において1100℃〜1300℃の温度範囲で熱処理し、前記熱処理の後に酸素含有ガス雰囲気に切換えて前記シリコンウェーハの表面に形成されるDZ層の少なくとも表層部の固溶酸素の濃度を調節する、構成になっている。
本発明の構成により、アニールウェーハあるいはエピタキシャルウェーハに対して、デバイス製造プロセス投入前の段階で、上記ウェーハの表層部に適度の固溶酸素を簡便にしかも効果的に導入しその濃度制御を容易にすることができる。そして、デバイス活性領域となる表層部が高品質の結晶性と高い応力耐性を有し、その内部が優れた金属不純物のゲッタリング能力を備えるシリコンウェーハを安定して製造することができる。
以下に本発明の好適な実施形態のいくつかについて図面を参照して説明する。
(第1の実施形態)
図1ないし図5を参照して本発明の第1の実施形態を説明する。ここで、図1は本実施形態にかかるシリコンウェーハの製造方法を示す工程フロー図である。図2はアニールウェーハの作製における熱処理の温度プロセスの一例を示す図である。図3はアニールウェーハを用いたシリコンウェーハの製造工程別断面図であり、図4はIG処理付きエピタキシャルウェーハを用いたシリコンウェーハの製造工程別断面図である。そして、図5はシリコンウェーハ表層部に対する酸素注入/濃度制御における熱処理プロセスの一例を示す説明図である。
図1に示すように、はじめにステップS1の工程においてアニールウェーハあるいはIG処理付きエピタキシャルウェーハを作製する。ここで、作製に使用される初期のシリコンウェーハは、例えばCZ法により引上げ育成した単結晶シリコニンゴットから製造されたものであり、その表裏面又は表面が鏡面に研磨加工され、結晶内の格子間酸素濃度[Oi]が例えば1.0〜1.8×1018atoms/cmのものである。なお、本明細書中の格子間酸素濃度[Oi]はOld ASTMによる換算係数による値である。
はじめに、アニールウェーハの作製についてその一例を、図2を参照して説明する。アニールウェーハの製造では、多数枚の初期のシリコンウェーハを例えば横型拡散炉あるいは縦型拡散炉のような熱処理炉に投入し、図2に示すような温度プロセスでバッチ処理を施す。ここで、熱処理炉内は、例えば水素(H)のような還元性ガス、アルゴン(Ar)のような希ガスあるいは還元ガスと希ガスの混合ガスの雰囲気にして、適宜な昇温プロセス、保持滞在プロセス、降温プロセスの熱処理が行われる。なお、還元ガスとしてはNHガス、Nガスのような水素化合物ガスであっても構わない。
図2の温度プロセスの熱処理では、昇温速度は、例えば、室温から900℃までは15〜100℃/min程度の範囲とし、900℃から1100〜1300℃となる保持滞在の温度例えば1200℃までは1〜15℃/minの昇温速度に設定する。そして、上記保持温度で例えば1分〜48時間の範囲で保持滞在処理を行う。その後は、例えば、保持温度から700℃まで3℃/min以下の降温速度で降温する。
上記昇温プロセスでは、温度上昇と共に上述したBMDの臨界核径が増大する。ここで、上記昇温速度を適度に制御することで従来技術において説明した低温熱処理のBMDの縮小・消滅の調整および析出核形成がなされる。また、中温熱処理がなされ、バルク部ではBMDが成長し、表層部では酸素の外方拡散が起こり酸素濃度が減少する。
そして、保持滞在プロセスになると、表層部では酸素はより一層外方拡散し、BMDの消滅が加速される。更に、表層部に残存するグローンイン欠陥である格子空孔の凝集物が効果的に消滅し高品質の結晶性を有するDZ層になる。なお、バルク部では酸素がウェーハ内を拡散しBMDの収縮が生じるが、酸素減少量が少ないためBMDは消滅しない。
降温プロセスでは、降温速度が小さいため、理論上は表層部でもBMDが成長するが、実際は酸素が外方拡散によって減少しているため、BMDは形成されずDZ層となる。一方、バルク部では再びBMDが析出・成長する。このようにして、ウェーハの両面領域にDZ層を形成すると共に、バルク部に所要密度のBMDを形成する。そして、図3(a)に示すようなアニールウェーハ11が形成される。
アニールウェーハ11では、その表面側に形成されるDZ層12aおよびその裏面側に形成されるDZ層12bは所要の厚さに、例えば10μm程度になるように制御される。これ等の両面のDZ層12は、例えば20nm以上のBMD密度が10個/cm以下になっている。そして、DZ層12の表層部の固溶酸素の濃度は1016atoms/cmレベルになる。ここで、上記表層部は、例えば、DZ層12aおよび12b表面から1μm深さの領域である。
また、アニールウェーハ11のバルク部にはBMD密度が例えば5×10〜5×10個/cm程度に生成され、BMDおよびその周りの二次的な転位や積層欠陥等から成るゲッタリングサイト13が形成されている。ここで、バルク部のBMD密度が5×10個/cm未満になると半導体デバイスの量産製造における金属不純物のゲッタリング効果が不充分になり、上記BMD密度が5×10個/cmを越えてくるとウェーハ反りが顕在化する。
次に、IG処理付きエピタキシャルウェーハの作製について説明する。このエピタキシャルウェーハの製造方法では、例えば上記初期のシリコンウェーハ(エピタキシャル成長の場合、シリコン基体ともいう)に対して予めIG処理を施し、その後にその表面に例えば化学気相成長(CVD:Chemical Vapor Deposition)法で10μm程度の所要膜厚のシリコンエピタキシャル層を成長させる。上記IG処理では、例えば図2で説明したようなアニールウェーハを作製する熱処理を用いることができる。
あるいは、上記IG処理では、従来技術で説明した高温熱処理、低温熱処理、中温熱処理を適宜に組み合わせ、シリコンウェーハのバルク部にBMDから成るゲッタリングサイトを所要量に形成する。ここで、DZ層の形成は僅かであってもあるいは無くても構わない。また、上記高温熱処理における雰囲気ガスとして例えば希釈酸素を含む酸化性ガスを用いてもよい。あるいは、従来技術で説明したように、BMD析出核となるN、C等の不純物が適度に導入された初期のシリコンウェーハを用いてもよい。これは、いわゆるエピタキシャル成長の工程で生じ易い析出核消滅を軽減するためである。このように、IG処理としてはアニールウェーハの作製の場合と異なる種々の方法が適用できる。
そして、シリコンエピタキシャル層のエピタキシャル成長では、例えば常圧下あるいは減圧下のCVDにおける成膜の原料ガスとして、SiH、SiHCl、SiHCl、SiCl等を適宜に使用する。ここで、希釈用のガスとしてHガスを使用し、ドーパントガスとしてPH、B等を用いる。そして、上記原料ガスに合わせて成長温度として例えば1000〜1250℃の所要温度になるように設定する。なお、シリコンエピタキシャル層はシリコン基体と導電型が同じになり、例えばp/pあるいはn/n構造になるように形成されてもよいし、シリコン基体と導電型が異なるようになっていてもよい。
このようにして、ウェーハの両面領域に例えばDZ層を有し、その一表面にシリコンエピタキシャル層を形成すると共に、バルク部に所要密度のBMDを形成する。そして、図4(a)に示すようなIG処理付きエピタキシャルウェーハ21が形成される。
IG処理付きエピタキシャルウェーハ21では、その表面側に形成されるDZ層22aおよびその裏面側に形成されるDZ層22bは例えば0.1〜数μm程度であればよい。またこれ等の両面のDZ層22は、例えば20nm以上のBMD密度が2.5×10個/cm以下になっている。そして、DZ層22a上に成長したシリコンエピタキシャル層23の固溶酸素の濃度は1016atoms/cmレベルになる。また、IG処理付きエピタキシャルウェーハ21のバルク部には、アニールウェーハ11の場合に説明したのと同様に、BMD密度が5×10〜5×10個/cm程度に生成されたゲッタリングサイト24が形成される。
このIG処理付きエピタキシャルウェーハ21の作製では、上記IG処理の方法によってはDZ層にCOP等の格子空孔の凝集物が残留する場合が生じる。しかし、上記エピタキシャル成長の工程で上記凝集物を除去することができ、アニールウェーハの作製の場合のような高精度の温度プロセスを用いなくても、シリコンエピタキシャル層23をCOP等の格子空孔の凝集物のない高品質な結晶層とすることができる。
次に、図1に示したステップS2の工程で、上記アニールウェーハ11のDZ層12aの表層部あるいはIG処理付きエピタキシャルウェーハ21のシリコンエピタキシャル層23の表層部への固溶酸素の注入およびその濃度を調節制御する。ここで、表層部は、従来技術で説明したようにデバイス活性領域になるところであり半導体デバイスの種類により異なってくるが、ウェーハ表面からほぼ5μm程度の深さ以下の領域である。上記固溶酸素の注入および濃度制御としては、上記アニールウェーハ11あるいはIG処理付きエピタキシャルウェーハ21を酸素雰囲気で等温熱処理し、その後に急速降温する方法が好適である。
例えば、アニールウェーハ11あるいはIG処理付きエピタキシャルウェーハ21を急速冷却が可能な熱処理炉に投入し、図5に示すような温度プロセスで熱処理を行う。ここで、熱処理炉内は、例えば酸素(O)ガス、酸素ガスを希ガスあるいは窒素ガスのような不活性ガスで希釈した混合ガスの雰囲気にして、等温熱処理とその後の急速降温処理が行われる。上記熱処理炉としては例えばRTA装置のようなランプ加熱方式の急速加熱・急速冷却装置が好適に使用される。なお、バッチ処理可能な装置では、熱処理炉の熱容量が小さく強制冷却機構が備えられているとよい。
等温熱処理では、図5に示す等温の熱処理温度Tおよびその保持時間tが適宜に設定され、急速降温処理では、熱処理温度Tから所定の温度Tまでの降温速度(ΔT/min)が調整される。詳細は後述するが、上記熱処理温度T、保持時間tおよび降温速度(ΔT/min)の調整により上記固溶酸素の注入と濃度制御が自在になされる。そして、図3(b)に示すように、アニールウェーハ11のDZ層12aおよび12bの表層部に注入酸素14が導入され、その固溶酸素の濃度および濃度分布が調節される。同様にして、図4(b)に示すように、IG処理付きエピタキシャルウェーハ21のシリコンエピタキシャル層23の表層部に注入酸素14が導入される。なお、例えば室温から上記熱処理温度Tへの昇温速度はシリコンウェーハにスリップ等の欠陥が発生しない程度にし、その昇温時における雰囲気ガスは不活性ガスあるいは酸素含有ガスを問わない
なお、上記等温熱処理においては、上記ウェーハは酸化性ガスに曝され表面が僅かであれ酸化される。このために、引き続いて行われる急速降温処理においてウェーハ表層部への格子空孔の注入およびその凍結が防止されるようになる。
上記酸素含有の雰囲気下の等温熱処理と急速降温処理では、降温速度(ΔT/min)および保持時間tが重要である。これについて図6を参照して説明する。図6は、等温の熱処理温度Tを1000℃、上記所定の温度Tを700℃、昇温時も含めた雰囲気ガスをドライOガスとした場合のシミュレーション結果である。ここで、横軸を降温速度(ΔT/min)とし、保持時間tをパラメータにして、縦軸にシリコンウェーハの表層部に注入され固溶する酸素濃度を示している。なお、上記固溶酸素を注入する前の表層部の酸素濃度は6.2×1016atoms/cmである。
図6に示されるように、表層部の酸素濃度は、降温速度の増大と共に増加するが、特に降温速度が0<ΔT/min<15℃/minの範囲で急増し、15℃/min≦ΔT/minにおいて飽和する傾向になる。また、表層部の酸素濃度は、保持時間tと共に増加し、保持時間tが0<t<5分の範囲でその増加量が大きく、5分≦tにおいて増加量が緩やかになり安定する。以上のことから、等温熱処理の温度が1000℃の場合には、降温速度が15℃/min≦ΔT/min、保持時間が5分≦tをそれぞれ満足するように設定することで安定した固溶酸素の注入を行うことができる。
また、等温熱処理の温度が1000℃の場合において、表層部の酸素濃度が1〜1.4×1017atoms/cmの範囲になるように制御するための降温速度(ΔT/min)および保持時間tの相関を表1に示す。表1では適切な条件に○印を付し、不適切となる条件に×印を付している。表1から、降温速度が15℃/min≦ΔT/min≦100℃/min、保持時間が5分≦t≦20分であればよいことが判る。なお、降温速度が10℃/minの場合には、保持時間は少なくとも10分以上に設定することが必要となる。なお、上記降温速度が例えば100℃/minを超えてくると、ウェーハのスリップ発生が起こり易くなることから、ウェーハ内の温度差を小さくする制御が必要になる。
Figure 2009231429
次に、等温熱処理の温度を800〜1200℃の範囲で変えた場合の固溶酸素の注入について図7を参照して説明する。図7は、等温の熱処理温度Tを800〜1200℃の範囲で変え、上記所定の温度Tおよび降温速度をそれぞれ700℃と15℃/minに固定し、昇温時も含めた雰囲気ガスをドライOガスとした場合のシミュレーション結果である。ここで、横軸を保持時間tとし、等温の熱処理温度Tをパラメータにして、縦軸にシリコンウェーハの表層部に注入され固溶する酸素濃度を示している。なお、上記固溶酸素を注入する前の表層部の酸素濃度は6.2×1016atoms/cmである。
図7に示されるように、等温の熱処理温度Tが800℃と900℃では固溶酸素の注入はほとんど起こらない。そして、等温の熱処理温度Tが1000,1100,1200℃において、表層部の酸素濃度は、保持時間tと共に増加し、保持時間tが0<t<5分の範囲でその増加量が大きく、5分≦tにおいて増加量が緩やかになり安定する。以上のことから、等温熱処理の温度が1000℃以上であって保持時間が5分≦tを満足するように設定することで安定した固溶酸素の注入を行うことができる。
また、降温速度が15℃/minの場合において、表層部の酸素濃度が1×1017atoms/cm以上になるように制御するための等温の熱処理温度Tと保持時間tの相関を表2に示す。表2では適切な条件に○印を付し、不適切となる条件に×印を付している。表2から、等温の熱処理温度Tが1100、1200℃であれば、熱処理温度Tが1000℃の場合と異なり保持時間tが30秒程度の短時間であっても充分な固溶酸素を注入できることが判る。なお、熱処理温度Tが1100℃以上の場合には、降温速度が10℃/min以上であれば、充分な固溶酸素を注入できることが確認されている。なお、上記降温速度が例えば100℃/minを超えてくると、上述したようにウェーハのスリップ発生が起こり易くなる。このため、この場合にはウェーハ内の温度差を小さくする制御が必須になる。
Figure 2009231429
このように、酸素ガス雰囲気中における等温の熱処理温度T、その保持時間t、および急速降温の降温速度(ΔT/min)を制御することにより、アニールウェーハ11あるいはIG処理付きエピタキシャルウェーハ21の表層部の固溶酸素の濃度およびその分布が自在に調節できるようになる。なお、希ガスとはアルゴン、ヘリウム、ネオン、クリプトン等のガスのことである。そして、等温熱処理において、これ等の希ガスを含む不活性ガスにより酸素ガス希釈の度合いを時間的変化させることによっても、シリコンウェーハ表層部の固溶酸素の濃度分布を自在に変えることができる。また、酸素ガスの他に例えばHO、NO、NOのような酸素含有ガスを使用することができる。また、熱処理炉内は上記酸素含有ガスの減圧状態あるいは加圧状態にしても構わない。
上記等温の熱処理温度Tは、1200℃を超えてアニールウェーハ作製の保持滞在プロセスにおける例えば1300℃程度に設定しても構わない。このような高温処理では、等温熱処理における保持時間は数秒程度にでき、ウェーハ表層部に注入される固溶酸素の濃度は1×1018atoms/cm程度まで増加する。また、上記等温の熱処理温度Tから降温される所定の温度Tは、700℃に限定されるものでなく、900℃以下であればどのような温度であってもよい。降温される所定の温度Tが900℃以下であれば等温熱処理によりウェーハ表層部に注入された固溶酸素は略その状態で維持される。
本実施形態では、アニールウェーハあるいはIG処理付きエピタキシャルウェーハに対して、デバイス製造プロセス投入前の段階で、上記ウェーハの表層部に適度の酸素を簡便にしかも効果的に固溶させすることができる。そして、デバイス活性領域となる表層部における固溶酸素の濃度が調節される。このようにして、表層部が高品質の結晶性と高い応力耐性を有し、内部が優れた金属不純物のゲッタリング能力を備えるシリコンウェーハを安定して製造することができる。しかも、このようなシリコンウェーハは、シリコン単結晶のCZ法あるいはMCZ法における結晶熱履歴、デバイス製造プロセス等のウェーハ素性に影響されないものにすることができる。
そして、微細構造化し高応力化する半導体デバイス、あるいは熱プロセスが低温化し短時間化するデバイス製造プロセスにあっても、デバイス活性領域となるシリコンウェーハの表層部における転位等の欠陥の発生およびその伝播が容易にしかも安定して抑制できるようになる。このようにして、アニールウェーハおよびIG処理付きエピタキシャルウェーハは、デバイス設計基準が例えば32nm以下の更に高集積化、高性能化あるいは高機能化した半導体デバイスであっても、その製造歩留まり低下の虞が解消されるようになる。
(第2の実施形態)
図8および図9を参照して本発明の第2の実施形態を説明する。ここで、図8は本実施形態にかかるアニールウェーハの作製工程と固溶酸素の注入工程とを連続して行う熱処理プロセスの一例を示す説明図である。そして、図9は図8の熱処理プロセスの中で固溶酸素の注入工程に切換える温度と表層部の酸素濃度の関係を示したグラフである。なお、本実施形態で使用される初期のシリコンウェーハは、第1の実施形態の場合と同じであり、例えばCZ法により引上げ育成して製造され、その表裏面又は表面が鏡面に研磨加工され、結晶内の格子間酸素濃度[Oi]が1.0〜1.8×1018atoms/cmのものである。
第1の実施形態で説明したのと同様に、多数枚の初期のシリコンウェーハを横型拡散炉あるいは縦型拡散炉のような熱処理炉に投入する。そして、はじめのアニールウェーハの作製工程では、この熱処理炉内は、例えばアルゴンのような希ガスの雰囲気にして、適宜な昇温プロセス、保持滞在プロセス、降温プロセスの熱処理が行われる。
すなわち、図8に示す昇温プロセスでは、例えば、室温から900℃までは15〜100℃/min程度の範囲とし、900℃から1100〜1300℃となる保持滞在の温度例えば1200℃までは1〜15℃/minの昇温速度に設定する。そして、この昇温プロセスにおいては、第1の実施形態で説明したのと同じように低温熱処理のBMDの縮小・消滅の調整および析出核形成がなされ、中温熱処理のバルク部でのBMD成長、表層部では酸素の外方拡散が行われる。
そして、保持滞在プロセスにおいて、シリコンウェーハが保持滞在の温度に所要の時間保持されて、表層部では酸素はより一層外方拡散し、BMDの消滅が加速され、表層部に残存するグローンイン欠陥である格子空孔の凝集物が効果的に消滅し高品質の結晶性を有するDZ層になる。
次に、降温プロセスにおいて、所定のガス切換え温度Tまでは例えば3℃/min以下の降温速度で降温する。そして、このガス切換え温度の時点で上記アルゴンのような希ガスから酸素含有ガスに切換える。ここで、酸素含有ガスは100%のOガスでもよいし、その他の酸素を含有するガスであってもよい。そして、所定のKeep時間のあいだガス切換え温度に維持した後に、上記酸素含有ガスの雰囲気中において、再度、上記降温プロセスの例えば10℃/min以上(図8では−10℃/min以下)の降温速度による降温を例えば700℃の温度まで行う。
上記ガス切換え温度から固溶酸素の注入工程になる。この固溶酸素の注入では、ガス切換え温度が重要である。これについて図9を参照して説明する。図9は、ガス切換えの温度時での酸素含有ガスをドライOガスとした場合のシミュレーション結果である。ここで、降温速度は10℃/minに固定して、横軸をガス切換え温度Tとし、ガス切換え温度のKeep時間を条件1〜4のパラメータにして、縦軸にシリコンウェーハ表層部に固溶する酸素濃度を示している。なお、上記固溶酸素を注入しない場合の表層部の酸素濃度は6.0×1016atoms/cmである。
図9に示されるように、表層部の固溶酸素の濃度は、ガス切換え温度に対しほぼ比例して増加するが、Keep時間を0〜20分と変えても僅かな増加しかない。ここで、表層部の酸素濃度が1×1017atoms/cm以上になるように制御するためのガス切換え温度とKeep時間の相関を表3にまとめて示す。表3では適切な条件に○印を付し、不適切となる条件に×印を付している。表3から、ガス切換え温度が1150,1200℃であれば、Keep時間に関係なく上記所要の固溶酸素の濃度が得られる。そして、ガス切換え温度が1100℃の場合には、Keep時間が5分以上であれば所要の固溶酸素の濃度が得られるが、1000℃の場合にはKeep時間を長くしても不適切となることが判る。
Figure 2009231429
第2の実施形態では、第1の実施形態の降温プロセスの場合と異なり、ガス切換え温度時以降は、酸素含有ガスが雰囲気ガスとなるが、DZ層におけるBMD析出はそれほど進行しない。これは、DZ層に注入される酸素量が固溶度以下に保持されるからである。一方、バルク部では再びBMDが析出・成長する。このようにして、ウェーハの両面領域に適度な固溶酸素を有するDZ層を形成すると共に、バルク部に所要密度のBMDを形成する。また、上記酸素含有ガスを雰囲気ガスとする降温プロセスにおいて、その降温速度は、例えば横型あるいは縦型拡散炉のような熱処理炉で可能であれば、第1の実施形態で説明したのと同様な急速降温にしても構わない。
第2の実施形態では、第1の実施形態で説明したのとほぼ同様の効果が得られる。また、アニールウェーハの作製工程と固溶酸素の注入工程とが一連の熱処理により行えることから、その製造コストが大きく低減する。
次に、実施例により本発明の効果について具体的に説明するが、本発明は下記の実施例に限定されるものではない。以下、初期のシリコンウェーハとしてCZ法で引上げ育成した単結晶シリコンインゴットから製造した8インチ径のシリコンウェーハを使用した。ここで、ウェーハ中の初期の格子間酸素濃度[Oi]は1.4×1018atoms/cmである。そして、アニールウェーハの作製およびその表層部への適度な固溶酸素の注入を行い、アニールウェーハ作製の段階と固溶酸素の注入後の段階のそれぞれのシリコンウェーハの酸素濃度を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定し、DZ層の深さおよびBMD量を赤外散乱トモグラフ法で計測して評価した。
(実施例1)
本実施例では、第1の実施形態で説明したような方法でアニールウェーハを作製し、その後の表層部への固溶酸素の注入および濃度制御を行った。アニールウェーハ作製のための熱処理では、雰囲気ガスは水素ガスであり、保持滞在プロセスの保持温度は1200℃、保持滞在時間を1時間とした。なお、昇温プロセスおよび降温プロセスにおける昇降温速度は標準的なものを用いた。そして、上記作製したアニールウェーハ(この実施例において水素アニールウェーハともいう)の表層部への固溶酸素の注入では、枚葉式のRTA装置を利用し、ドライOガス雰囲気において等温の熱処理温度T=1100℃、保持時間t=0.5分、熱処理温度Tから所定の温度T=700℃までの降温速度(ΔT/min)を100℃/minとした。
図10はシリコンウェーハの酸素濃度の深さ方向分布を示す。ここで、実線が上記アニールウェーハ表層部に固溶酸素の注入をした実施例1のシリコンウェーハの濃度分布を示し、点線が比較例1とした水素アニールウェーハの場合の濃度分布を示す。なお、ウェーハ表面に形成されたシリコン酸化膜は除去してある。図10に示されるように、実施例1では、図中の破線に示すウェーハ表面から1μmまでの深さ領域内において、酸素濃度が最小値を示す。そして、この最小値は1×1017atoms/cm以上であり、ウェーハの最表面近くの濃度は略2×1017atoms/cmである。また、酸素濃度は、図中の一点鎖線に示すウェーハ表面から2μm深さ、そして20μm深さにかけて単調に増加しバルク部で1.2×1018atoms/cm程度になる。
これに対して、比較例1である水素アニールウェーハの場合の酸素濃度は、ウェーハの最表面近くが略6×1016atoms/cmになり、ウェーハ表面から1μm深さから実施例1の場合とほぼ同じで単調に増加してバルク部で1.2×1018atoms/cm程度になる。
DZ層の深さは実施例1および比較例1とも11.4μmで差はなかった。そして、DZ層におけるBMD量は共に赤外散乱トモグラフの検出限界以下(10個/cm)であった。また、バルク部におけるBMD量は、実施例1および比較例1とも約1.7×10個/cmであった。
(実施例2)
本実施例では、第2の実施形態で説明したような方法によりアニールウェーハ作製工程と表層部への固溶酸素の注入工程とを連続的に行った。アニールウェーハ作製工程の熱処理では、雰囲気ガスはアルゴンガスであり、保持滞在プロセスの保持温度は1200℃、保持滞在時間を0.5時間とした。ここで、昇温プロセスは標準的なものを用いた。その後、ガス切換え温度は1200℃のままにしてアルゴンガスをドライOガスに切換えて5分間保持した。その後の降温プロセスはドライOガス雰囲気において700℃まで降温速度を5℃/minとした。また、比較例2として上記ドライOガスへの切換えをしないでアルゴンガス雰囲気のままで実施例2と同じ熱処理プロセスを施したアニールウェーハ(この実施例においてアルゴンアニールウェーハともいう)を作製した。
図11はシリコンウェーハの酸素濃度の深さ方向分布を示す。ここで、実線が実施例2のシリコンウェーハの濃度分布を示し、点線が比較例2としたアルゴンアニールウェーハの濃度分布を示す。なお、ウェーハ表面に形成されたシリコン酸化膜は除去してある。図11に示されるように、実施例2では、酸素濃度は、図中の一点鎖線に示す深さ2μmからウェーハ表面にかけて急激に減少するが、ウェーハの最表面近くの濃度は略1.3×1017atoms/cmである。そして、酸素濃度は、ウェーハ表面から2μm深さ〜20μm深さにかけて単調に増加しバルク部で1.3×1018atoms/cm程度になる。
これに対して、比較例2であるアルゴンアニールウェーハの酸素濃度は、一点鎖線に示す深さ2μmから実施例2の場合と同様に減少し、図中の破線に示す深さ1μmからウェーハ表面にかけて実施例2よりも急減する。そして、ウェーハの最表面近くの濃度は略5.2×1017atoms/cmになる。また、酸素濃度は、実施例2と同様にウェーハ表面から2μm深さ〜20μm深さにかけて単調に増加しバルク部で1.3×1018atoms/cm程度になる。
DZ層の深さは実施例2および比較例2とも10μm程度で差はなかった。そして、DZ層におけるBMD量は共に2.5×10個/cm以下であった。また、バルク部におけるBMD量は、実施例2および比較例2とも約5×10個/cmであった。
以上のことから、本実施形態で説明したシリコンウェーハの製造方法は、アニールウェーハの表層部に適度の固溶酸素を簡便にしかも効果的に注入しその濃度を調節できることが確認された。また、この固溶酸素を注入したシリコンウェーハを用い、その表面に形成した転位の伝播を測定し、デバイス活性領域となる表層部が高い応力耐性を示すことが確かめられている。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
第1の実施形態においては、IG処理付きエピタキシャルウェーハについて説明しているが、特にIG処理が施されていないシリコンエピタキシャルウェーハであっても本発明は全く同様に適用できる。実施形態で説明したBMDを用いたいわゆる緩和誘起ゲッタリングのメカニズムの他に、EG効果を有するシリコンエピタキシャルウェーハ、偏析誘起ゲッタリングのメカニズムを有するp/p+構造のシリコンエピタキシャルウェーハであっても構わない。
第2の実施形態においては、アニールウェーハ作製は希ガスを雰囲気ガスとしているが、水素ガスのような還元性ガスあるいはその希ガスとの混合ガスを用いる場合にもほぼ同様に行うことができる。但し、この場合には、上記還元性ガスを希ガスで置換してから、ガス切換え温度において酸素含有ガスに切換えるようにする。上記還元性ガスの希ガスによる置換は、上述した保持滞在プロセスであってもよいし、あるいは降温プロセスでも構わない。
また、対象とするシリコンウェーハは、その口径、抵抗率、導電型に限定されるものではない。そして、SOI(Silicon on Insulator)ウェーハであっても構わない。
本発明の第1の実施形態にかかるシリコンウェーハの製造方法を示す工程フロー図である。 本発明の第1の実施形態のアニールウェーハ作製における熱処理の温度プロセスの一例を示す図である。 本発明の第1の実施形態にかかるアニールウェーハを用いたシリコンウェーハの製造工程別断面図である。 本発明の第1の実施形態にかかるIG処理付きエピタキシャルウェーハを用いたシリコンウェーハの製造工程別断面図である。 本発明の第1の実施形態にかかるシリコンウェーハ表層部に対する酸素注入/濃度制御における熱処理プロセスを示す説明図である。 本発明の第1の実施形態にかかるシリコンウェーハ表層部への酸素注入における固溶酸素の濃度と降温速度の関係を示すグラフである。 本発明の第1の実施形態にかかるシリコンウェーハ表層部への酸素注入における固溶酸素の濃度と等温熱処理の時間の関係を示すグラフである。 本発明の第2の実施形態にかかるアニールウェーハの作製工程と固溶酸素の注入工程とを連続して行う熱処理プロセスの一例を示す説明図である。 図8の熱処理プロセスの中で固溶酸素の注入工程に切換える温度と表層部の固溶酸素の濃度の関係を示すグラフである。 本発明の実施例1におけるシリコンウェーハの酸素濃度の深さ方向分布を示すグラフである。 本発明の実施例2におけるシリコンウェーハの酸素濃度の深さ方向分布を示すグラフである。
符号の説明
11 アニールウェーハ
12,12a,12b,22,22a,22b DZ層
13,24 ゲッタリングサイト
14 注入酸素
21 IG処理付きエピタキシャルウェーハ
23 シリコンエピタキシャル層

Claims (9)

  1. 引上げ育成した単結晶シリコンインゴットから形成したシリコンウェーハに対し、還元性ガス雰囲気中、希ガス雰囲気中あるいは還元性ガスと希ガスの混合ガス雰囲気中において少なくとも1100℃〜1300℃の温度範囲で熱処理し、前記シリコンウェーハの表面にDZ層を形成するとともに前記シリコンウェーハの前記DZ層より内部に所要量のBMDを形成する工程と、
    前記DZ層および前記所要量のBMDを有する前記シリコンウェーハに対して、酸素含有ガス雰囲気中の所定温度で等温熱処理し、その後に急速降温して前記DZ層の少なくとも表層部に酸素注入する工程と、
    を有し、
    前記DZ層の固溶酸素の濃度を調節することを特徴とするシリコンウェーハの製造方法。
  2. 引上げ育成した単結晶シリコンインゴットから形成したシリコンウェーハ上にシリコンエピタキシャル層を成長させる工程と、
    前記シリコンエピタキシャル層を有する前記シリコンウェーハに対して、酸素含有ガス雰囲気中の所定温度で等温熱処理し、その後に急速降温して前記シリコンエピタキシャル層の少なくとも表層部に酸素注入する工程と、
    を有し、
    前記シリコンエピタキシャル層の固溶酸素の濃度を調節することを特徴とするシリコンウェーハの製造方法。
  3. 前記等温熱処理の温度は1000℃以上であり、前記急速降温の速度が15℃/min以上であることを特徴とする請求項1又は2に記載のシリコンウェーハの製造方法。
  4. 前記等温熱処理の温度は1100℃以上であり、前記急速降温の速度が10℃/min以上であることを特徴とする請求項1又は2に記載のシリコンウェーハの製造方法。
  5. 前記急速降温は900℃以下まで行われることを特徴とする請求項1ないし4のいずれか一項に記載のシリコンウェーハの製造方法。
  6. 前記DZ層あるいはシリコンエピタキシャル層の表面から1μm深さまでの領域の固溶酸素の濃度を1×1017atoms/cm以上に制御することを特徴とする請求項1ないし5のいずれか一項に記載のシリコンウェーハの製造方法。
  7. 引上げ育成した単結晶シリコンインゴットから形成したシリコンウェーハに対し、希ガス雰囲気中において1100℃〜1300℃の温度範囲で熱処理し、前記熱処理の後に酸素含有ガス雰囲気に切換えて前記シリコンウェーハの表面に形成されるDZ層の少なくとも表層部の固溶酸素の濃度を調節することを特徴とするシリコンウェーハの製造方法。
  8. 前記酸素含有ガス雰囲気に切換える際の温度は1100℃以上であって前記希ガス雰囲気中における熱処理の温度以下であり、前記酸素含有ガス雰囲気に切換える際の温度からの降温における降温速度は10℃/min以上であることを特徴とする請求項7に記載のシリコンウェーハの製造方法。
  9. 前記シリコンウェーハの前記DZ層あるいは前記シリコンエピタキシャル層より内部のBMD密度を5×10以上にし、前記シリコンウェーハの表面から2μm深さまでの領域のBMD密度を2.5×10atoms/cm以下にすることを特徴とする請求項1ないし8のいずれか一項に記載のシリコンウェーハの製造方法。
JP2008073259A 2008-03-21 2008-03-21 シリコンウェーハの製造方法 Pending JP2009231429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008073259A JP2009231429A (ja) 2008-03-21 2008-03-21 シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008073259A JP2009231429A (ja) 2008-03-21 2008-03-21 シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2009231429A true JP2009231429A (ja) 2009-10-08

Family

ID=41246524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008073259A Pending JP2009231429A (ja) 2008-03-21 2008-03-21 シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2009231429A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040589A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010258074A (ja) * 2009-04-22 2010-11-11 Sumco Corp ウェーハ加熱方法及びエピタキシャルウェーハ製造方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175144A (ja) * 2017-05-01 2017-09-28 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
CN111279461A (zh) * 2017-10-26 2020-06-12 硅电子股份公司 由单晶硅组成的半导体晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001503009A (ja) * 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の理想的酸素析出シリコン
JP2002524852A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP2005322875A (ja) * 2004-05-10 2005-11-17 Siltron Inc シリコンウェーハ及びその製造方法
JP2006269896A (ja) * 2005-03-25 2006-10-05 Sumco Corp シリコンウェーハ及びシリコンウェーハの製造方法
JP2007536738A (ja) * 2004-05-07 2007-12-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコンウエハ中の金属汚染低減のための方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001503009A (ja) * 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の理想的酸素析出シリコン
JP2002524852A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP2007536738A (ja) * 2004-05-07 2007-12-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコンウエハ中の金属汚染低減のための方法
JP2005322875A (ja) * 2004-05-10 2005-11-17 Siltron Inc シリコンウェーハ及びその製造方法
JP2006269896A (ja) * 2005-03-25 2006-10-05 Sumco Corp シリコンウェーハ及びシリコンウェーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040589A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010258074A (ja) * 2009-04-22 2010-11-11 Sumco Corp ウェーハ加熱方法及びエピタキシャルウェーハ製造方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175144A (ja) * 2017-05-01 2017-09-28 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
CN111279461A (zh) * 2017-10-26 2020-06-12 硅电子股份公司 由单晶硅组成的半导体晶片
CN111279461B (zh) * 2017-10-26 2023-08-15 硅电子股份公司 由单晶硅组成的半导体晶片

Similar Documents

Publication Publication Date Title
JP5276863B2 (ja) シリコンウェーハ
US20030054641A1 (en) Control of thermal donor formation in high resistivity CZ silicon
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
JP2007329488A (ja) シリコンウェーハの製造方法
JP6115651B2 (ja) シリコンウェーハの製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
US7211141B2 (en) Method for producing a wafer
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2009231429A (ja) シリコンウェーハの製造方法
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
WO2012114659A1 (ja) シリコン基板の製造方法及びシリコン基板
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2002184779A (ja) アニールウェーハの製造方法及びアニールウェーハ
TWI855103B (zh) 摻雜碳之矽單晶晶圓及其製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
KR102808350B1 (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP2005064254A (ja) アニールウエーハの製造方法
JP2001270796A (ja) シリコン半導体基板およびその製造方法
JP2017157812A (ja) ウェハの熱処理方法
JP2005064256A (ja) エピタキシャルウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100917

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528