[go: up one dir, main page]

JP2003100759A - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法

Info

Publication number
JP2003100759A
JP2003100759A JP2001287392A JP2001287392A JP2003100759A JP 2003100759 A JP2003100759 A JP 2003100759A JP 2001287392 A JP2001287392 A JP 2001287392A JP 2001287392 A JP2001287392 A JP 2001287392A JP 2003100759 A JP2003100759 A JP 2003100759A
Authority
JP
Japan
Prior art keywords
silicon wafer
oxygen
temperature
wafer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001287392A
Other languages
English (en)
Inventor
Akira Yamaguchi
昭 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEMC Japan Ltd
Original Assignee
MEMC Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Japan Ltd filed Critical MEMC Japan Ltd
Priority to JP2001287392A priority Critical patent/JP2003100759A/ja
Publication of JP2003100759A publication Critical patent/JP2003100759A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 エピタキシャルシリコンウェーハ基板の初期
酸素濃度が低い場合、デバイスプロセス中にBMDの形
成が不十分なためにゲッタリング能力が不足する。加え
て近年のプロセスの低温化で一層その傾向が顕著になっ
ているため、低酸素濃度の基板を用いたp/p+型のエ
ピタキシャルウェーハにおいて、デバイスプロセス中の
温度に左右されることなく、十分なゲッタリング効果を
有するエピタキシャルシリコンウェーハの製造方法を提
供する。 【解決手段】 格子間酸素濃度が13×1017(ato
ms/cm3)以下、比抵抗が0.005〜0.05Ω
・cmのいわゆる中〜低酸素濃度の低抵抗率p/p+型
シリコンウェーハにエピタキシャル層を形成させたの
ち、このものを非酸化性雰囲気内、好ましくはアルゴン
ガスなどの不活性ガスの存在下で1150℃以上に昇温
し、同温度で数秒間保持後、降温速度20℃/秒以上で
900℃まで冷却する処理に付し、所望により酸素析出
のための加熱処理をすることにより達成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、格子間酸素濃度
が13×1017(atoms/cm3)以下のいわゆる
中〜低酸素濃度品の基盤シリコンウェーハ(以下サブス
トレートウェーハという。)を用いたエピタキシャルウ
ェーハにおいて、デバイスプロセス中に遭遇する様々な
温度領域においても十分なゲッタリング効果を有するエ
ピタキシャルシリコンウェーハの製造方法に関する。
【0002】
【従来の技術】 シリコンウェーハのゲッタリング効果
を向上させる方法としては、数多くの方法が提案されて
いる。例えば、あらかじめ1100℃以上の高温熱処理
を施し、シリコン半導体基板の表層格子間酸素を外方拡
散させ無欠陥層を形成させたのち、比較的低温条件で熱
処理することにより内部に残存した過飽和の酸素の析出
核を形成させ、成長させることで基板内部に欠陥(Bu
lk Micro Defect:以下BMDという。)
を形成させたウェーハを得る方法が知られている。
【0003】
【発明が解決しようとする課題】 近年の半導体デバイ
スでは、一層の微細化によりセルサイズや配線幅が微小
化すると同時に接合深さも浅くなってきた。このため、
プロセスの最高温度は従来1200℃前後あったもの
が、1050℃程度にまで下がってきており、熱処理時
間も短くなっている。このような低温・短時間プロセス
下では、BMDが成長しにくく、ゲッタリング能力低下
が問題となっている。
【0004】 また、これまで、数ミリ〜数百ミリΩ・
cmという低抵抗率のウェーハ基盤に数〜数十Ωといっ
た抵抗率のエピタキシャル層を積層したいわゆるp/p
+エピウェーハが広く用いられてきた。このタイプのウ
ェーハはサブストレート中の高濃度の硼素がFeと化合
物を作ることから、ゲッタリング能力が強いとされてき
た。ところが、最近の研究で、Fe以外の金属不純物、
特にNiやCuなどには、この効果はないことがわかっ
てきた。このような金属不純物をゲッターするために
は、p/p+においても、酸素析出をコントロールし
て、BMDが持つひずみ場のゲッタリングを確保する必
要がある。
【0005】 通常、エピウェーハにおけるBMD形成
は格子間酸素濃度とプロセス熱処理条件で決まる。プロ
セス条件はデバイス構造の要求から決まり、変更できな
いため、結晶の酸素濃度をコントロールし、析出核形成
および成長をプロセス中に自然に起こさせるいわゆるナ
チュラルイントリンシックゲッタリング(以下、N−I
Gという。)が用いられる。BMDの量が酸素濃度に依
存し、少なすぎればゲッタリング能力不足となり、多す
ぎるとウェーハ強度の低下やスリップ発生の原因となる
ため、プロセス毎にチューニングしたターゲットでかつ
狭い範囲の酸素濃度の結晶を引き上げる必要がある。結
晶の頭部や尾部は酸素濃度のコントロールが難しく、結
晶収率を犠牲にするか、あるいはデバイス側で理想ウェ
ーハからのずれを吸収せざるを得ない状況にある。
【0006】
【課題を解決するための手段】 すなわち、本発明者
は、上記の目的を達成するために種々検討の結果、格子
間酸素濃度が13×1017(atoms/cm3)以下
のいわゆる中〜低酸素濃度で、比抵抗率が0.005〜
0.05Ω・cmのサブストレートウェーハにエピタキ
シャル層を形成させたのち、このものを非酸化性雰囲気
内、好ましくはアルゴンガスなどの不活性ガスの存在下
で1150℃以上に昇温し、同温度で数秒間保持後、降
温速度20℃/秒以上で900℃まで冷却する処理に付
することにより、強力なゲッタリング効果を有するエピ
タキシャルウェーハが得られることを見出して、本発明
を完成させたものである。
【0007】
【発明の実施の形態】 本発明において、使用されるサ
ブストレートウェーハは、N−IGをゲッタリングサイ
トとするエピタキシャルウェーハでは不適当とされる1
3×1017(atoms/cm3)以下の低〜中酸素濃
度品であって、比抵抗率が0.005〜0.05Ω・c
mの基板である。この様な酸素濃度のものであっても、
上記の条件下での熱処理を施すことにより、強力なゲッ
タリング効果を発揮する。
【0008】 以下に、この発明による製造方法につい
て説明する。本発明に係る製造方法は、エピタキシャル
層をサブストレートウェーハ上に形成後、非酸化性雰囲
気内、好ましくは、アルゴン雰囲気下で行うことが好ま
しい。なお、この際同雰囲気下での酸素の濃度は、厳密
に管理されることが好ましく、10000ppma以
下、より好ましくは、5000ppma以下、さらに好
ましくは1000ppma以下である。昇温速度は、必
ずしも限界的ではなく、通常市販の急速加熱アニール炉
を使用することにより、達成できる程度の速度であれば
十分である。温度は、通常1150℃以上であればよ
く、必ずしも、1200℃を大幅に超えることは必要で
はない。好ましくは、1150℃以上〜1200℃未満
である。所望とする温度、例えば、1150℃に到達し
たら、同温度で数秒間、好ましくは、3秒以上〜5秒未
満の間保持する。保持時間は、どんな場合でも、10秒
を超える必要はない。
【0009】 同温度に保持した後、直ちに、炉内温度
を降下させる。炉内温度の降下速度は20℃/sec以
上、好ましくは、50℃/sec以上、より好ましくは
100℃/sec以上である。降下させて炉内温度が9
00℃に到達して時点で、急速冷却操作は停止させ、後
は自然冷却によればよい。
【0010】 なお、デバイスプロセス初期からゲッタ
リング能力を所望する場合は、上記熱処理後、酸素析出
物を安定化させる熱処理を加えてもよい。例えば、70
0℃〜800℃で少なくとも2時間+900℃〜100
0℃で少なくとも2時間の2段階熱処理を行うことで、
BMDまで成長し、強力なゲッタリング作用を発揮させ
ることができる。なお、低温と高温の各温度の組み合わ
せ、各処理時間については、格子間酸素濃度を考慮し定
めればよく、必要に応じて、予備試験をした上で定めれ
ばよい。これによりその後のデバイス加工工程での熱遍
歴に左右されることのないエピタキシャルウェーハが得
られる。
【0011】
【実施例】 以下本発明について、実施例を挙げて説明
するが、勿論、本発明はこの実施例により何ら制限され
るものではない。
【0012】 CZ法により育成された面方位(10
0)、格子間酸素濃度が約10.90×1017(ato
ms/cm3)、比抵抗が0.007Ω・cmの200
mm外径のシリコンウェーハをサブストレートウェーハ
として使用し、定法によりエピタキシャル層を形成した
のち、毎葉式の急速加熱アニール炉内の雰囲気をアルゴ
ン雰囲気とし、かつ、同炉内の酸素濃度を3000pp
maとして、1200℃まで昇温し、約3秒保持したの
ち、降温速度100℃/秒で900℃まで冷却する熱処
理を施した。また、同熱処理を施さないものを効果の確
認用の比較例として準備した。
【0013】(ゲッタリング能力評価1)上記の実施例
で得られた急速加熱/冷却熱処理付きエピタキシャルシ
リコンウェーハを用いて、表1に示す低温デバイスプロ
セスを含む種々の模擬プロセス熱処理を施した後、ウェ
ーハをへき開し、ライト液等の選択エッチングを用いて
BMDを顕在化させ、微分干渉顕微鏡を用いてその密度
を求めた。
【0014】(ゲッタリング能力評価2)実際に金属を
故意汚染させて、プロセス時のゲッタリング能力を評価
した。 ゲッタリング能力試験法 (被験試料):実施例で得られた急速加熱/冷却熱処理
に付したエピタキシャルシリコンウェーハに、表1に示
す低温デバイスプロセスを含む種々の模擬プロセス熱処
理を施したものを用いた。 (使用金属):使用金属としては硼素との化合物を形成
しないNiを使用した。Niを各試料の裏面に次の濃度
で図1のように塗布した。 (Ni濃度):1×1012、1×1013、1×1014
および1×1015(各atoms/cm2)。 (拡散処理条件):試料を950℃で10分間加熱し、
裏面からウェーハの内部にNiを拡散させた。 (ゲッタリング効果の判定):加熱処理後の各試料を希
塩酸とアンモニア水+過酸化水素水+超純粋混合液とで
それぞれ洗浄してゴミを除いた後、ウェーハ内のBMD
にゲッタリングされずに裏から表側に拡散したNiを、
パーティクルカウンターLS6000(日立デコ社製)
を用いてヘイズとして測定した。
【0015】
【表1】
【0016】 以下に能力評価1のBMD密度の測定結
果を表2に示す。なお、能力評価2のNiゲッタリング
効果についても、良好なものは〇で、不良なものは×で
示した。また、良好と判断したものの例を図2に、不良
と判断したものの例を図3にそれぞれ示した。
【0017】
【表2】
【0018】 シリコン半導体基板の格子間酸素濃度が
いわゆる低〜中濃度品である13×1017(atoms
/cm3)以下のものであっても、急速加熱/冷却熱処
理を施すことにより、上記のような低温・短時間デバイ
スプロセス熱処理でも、シリコン基板内部に3.0×1
7〜7.6×107(個/cm-3)のBMDが得られ
た。また、BMD密度とNiのゲッタリング能力に一貫
した相関が見られた。
【0019】
【発明の効果】 この発明によれば、シリコン半導体基
板上にエピタキシャル層を形成したのち、非酸化性雰囲
気内で急速加熱および急速冷却の高温短時間熱処理を施
し、さらに、必要に応じ酸素析出のための加熱処理をす
ることにより、強力なゲッタリング効果を有するエピタ
キシャルシリコンウェーハを製造できる。
【図面の簡単な説明】
【図1】 Ni故意汚染の位置と濃度を示す模式図であ
る。
【図2】 ゲッタリング能力評価2に従い、本発明の方
法による処理を施したエピタキシャルウェーハに、表1
のプロセス模擬熱処理を加え、さらにNiで故意に汚染
したウェーハのうち、ゲッタリング効果があったものの
表面状態を示すヘイズマップを示す写真である。
【図3】 ゲッタリング能力評価2に従い、本発明の方
法による処理を施したエピタキシャルウェーハに、表1
のプロセス模擬熱処理を加え、さらにNiで故意に汚染
したウェーハのうち、ゲッタリング効果がなかったもの
の表面状態を示すヘイズマップを示す写真である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 エピタキシャルシリコンウェーハを、非
    酸化性雰囲気下で1150℃以上に昇温し、同温度で数
    秒保持した後、降温速度10℃/秒以上で900℃まで
    冷却することを特徴とするゲッタリング能力の高いエピ
    タキシャルシリコンウェーハの製造方法。
  2. 【請求項2】 上記エピタキシャルシリコンウェーハ製
    造に用いる基盤シリコンウェーハに含まれる酸素濃度が
    13×1017(atoms/cm3 ASTM F121
    −76規格)以下の、いわゆる中〜低酸素濃度であるこ
    とを特徴とする請求項1に記載の製造方法。
  3. 【請求項3】 非酸化雰囲気がアルゴン雰囲気であるこ
    とを特徴とする請求項1または2に記載の製造方法。
  4. 【請求項4】 非酸化雰囲気下での酸素の濃度が100
    00ppma以下であることを特徴とする請求項1〜3
    のいずれか1項に記載の製造方法。
JP2001287392A 2001-09-20 2001-09-20 エピタキシャルシリコンウェーハの製造方法 Withdrawn JP2003100759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001287392A JP2003100759A (ja) 2001-09-20 2001-09-20 エピタキシャルシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001287392A JP2003100759A (ja) 2001-09-20 2001-09-20 エピタキシャルシリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2003100759A true JP2003100759A (ja) 2003-04-04

Family

ID=19110211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001287392A Withdrawn JP2003100759A (ja) 2001-09-20 2001-09-20 エピタキシャルシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2003100759A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142063A (ja) * 2005-11-17 2007-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2021174783A (ja) * 2020-04-17 2021-11-01 信越半導体株式会社 シリコンウェーハの評価方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142063A (ja) * 2005-11-17 2007-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2021174783A (ja) * 2020-04-17 2021-11-01 信越半導体株式会社 シリコンウェーハの評価方法
JP7279682B2 (ja) 2020-04-17 2023-05-23 信越半導体株式会社 シリコンウェーハの評価方法

Similar Documents

Publication Publication Date Title
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP3381816B2 (ja) 半導体基板の製造方法
JP2003502836A (ja) イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法
KR20060040733A (ko) 웨이퍼의 제조방법
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
CN100400721C (zh) 晶圆的制造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JP3080501B2 (ja) シリコンウェーハの製造方法
JP4465141B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPS60247935A (ja) 半導体ウエハの製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH05326467A (ja) 半導体基板及びその製造方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JP2019149471A (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202