TWI224367B - HV device with improved punch through voltage and a method integrated with a LV device process for forming the same - Google Patents

Description

1224367 五、發明說明（1) 發明所屬之技術領域： 本發明有關於一種低壓元件與高壓元件之整合製程， 特別有關一種應用於線縮小設計下的高壓元件豆斑低 壓元件製程匹配之製作方法，可以增加高壓元=穿透電 壓（punch through voltage)以及主體—汲極電壓 (bulk-drain voltage，VBD) 〇 先前技術： 於現今半導體技術中，為了達成單晶片系統 (single-chiP system)之操作，係將控制器、記憶體、低 壓操作之電路以及咼壓操作之功率元件高度整合至單一晶 片上，其中功率元件的研發種類包含有垂直式=率金氧半 電晶體（VDM0S)、絕緣閘極雙載子電晶體（IGBT)、橫 向式功率電晶體（LDM0S)等幾種，其研發目的在於提高電 源轉換效率來降低能源的損耗。由於在單一晶片上需同時 提仏具有不同朋潰電壓要求之高壓元件以及低壓元件，因 此如何整合半導體製程以使高壓元件製程可與低壓元件製 程匹配成為當前重要的問題。 在傳統的高壓元件製程中，係利用矽基底上的多晶矽 閘極作為罩幕’以於石夕基底中幵》成一自行對準之源/汲極 區，其提供作為一雙擴散汲極（d〇uble diffused drain， DDD)…構。一般而吕，為了要抑制熱電子效應並增加源/ 汲極區的崩潰電壓，會先在矽基底之源/汲極區的下方形 成一輕摻雜汲極（light doped drain，LDD)結構，再藉由 一南溫驅動製程完成DDD結構。但是，在高壓元件以及低

1224367 五、發明說明（2) 壓7L件的製程整合中，由於兩者的結構與熱預算不同，因 此在對高壓元件區域之LDD結構進行高溫驅動製程以形成 ODD結構的過程中，會影響到低壓元件區域之擴散區域而 無法確保其電性品質的穩定性。 美國專利第6, 5 0 9, 2 43號提出一種低壓元件與高壓元 件之整合製程，以下係配合所附圖示第丨A至丨E圖作詳細說 ，。如第1A圖所示，一半導體矽基底1〇表面上定義有一高 壓元件區域12H以及一低壓元件區域12L。首先，於半導體 矽基底1 0表面上沉積一氮化矽絕緣層丨6，再將氮化矽絕緣 層16之圖案定義於高壓元件區域12h以及低壓元件區域 之範圍内，以暴露一預定隔離區域。然後，進行氧化製 可於半導體矽基底10之暴露的預定隔離區域上長成一 氧化層’用來作為一場氧化隔離區域14，其可區隔高壓元 件區域1 2 Η低壓元件區域1 2 L。然後，如第1 β圖所示，於半 導體矽基底10表面上覆蓋一光阻層18，僅暴露出高壓元件 區域1 2 Η之預定源/汲極區域。而後，進行離子佈植製程， 以於高壓元件區域12Η之暴露區域的半導體矽基底1〇表面 形成一輕摻雜區域20。接著，如第1C圖所示，依序將光阻 層18以及氮化矽絕緣層16去除之後，進行一高溫驅動製 程，可促使輕摻雜區域20向下擴散至半導體矽基底1〇内部 並橫向擴散至場氧化隔離區域14下方，而成為一梯度擴散 區域2 0 a。 然後，如第1D圖所示，分別於高壓元件區域丨2 H以及 低壓元件區域12L内形成一高壓元件之閘極結構26Η以及一

1224367 五、發明說明（3) =壓元件，閘極結構26L，其中每個閘極結構“Η、2礼係 閘極氧化層2 2以及一多晶矽閘極層2 4所構成，而且上 ^之梯度擴散區域2〇a係位於閘極結構26H週邊的半導體矽 二^ 1 〇中。接著，如第1 E圖所示，利用一光阻遮蔽高壓元 區域12H之後，利用閘極結構26L作為罩幕以進行一輕摻 雜離子佈植製程，以於低壓元件區域12L的半導體矽基底 10中形成一 LDD結構28。隨後，去除高壓元件區域12H之光 阻遮蔽之後，分別於閘極結構2 6 Η、2 6L之側壁上形成一側 壁子30，再利用閘極結構26H、2 6L以及側壁子30作為罩幕 以進行一重摻雜離子佈植製程，可於高壓元件區域12L之 梯度擴散區域20a中形成一重摻雜區域32H，並可同時於低 壓元件區域1 2L之LDD結構28中形成一源/汲極擴散區域 32L。如此一來，在高壓元件區域12ίΙ中，梯度擴散區域 2 0a以及重摻雜區域32H之組合係構成為一DDD結構。 然而’在局壓元件之線寬縮小的設計下，上述技術係 同時進行高壓元件區域1 2H以及低壓元件區域1 2L之重摻雜 離子佈植製程，不易控制高壓元件之塊體-汲極電壓 (bulk-drain voltage，VBD)。而且，隨著通道長度變短， 若無法改善高壓元件製程以增加源/汲極之有效距離，還 會遭遇到電子穿透（punch through)問題。 發明内容： 有鑑於此，本發明的目的在於提供一種應用於線寬縮 小設計下的高壓元件及其與低壓元件製程匹配之製作方 法，可於不同步驟中進行高壓元件與低壓元件之重摻雜離

0516-9425TWF(nl)；91011;cherry.ptd

1224367 一案號 五、發明說明（5) 成於該閘極結 高壓元件區域 低壓元件區域 重摻雜區域； 層’係覆蓋該 面；形成一第 行一第二重摻 壁子表面之該 域，其中該第 一松向間距。去除該第二 一自動對準 層，以及進行 輕摻雜區域以 準金屬矽化物 實施方式 _a 92106485 構之侧壁上 ’進行一第 之側壁子側 去除該第一 低壓元件區 二光阻層， 雜離子佈植 光阻保護氧 及該重摻雜 年 ;形成一第 一重摻雜離 邊之該輕摻 光阻層；形 域以及該面 係覆蓋該低 製程，以於 化層側邊形 域與該相鄰 光阻層；去 矽化製程， 區域之暴露 一光阻層， 子佈植製程 雜區域内形 成一光阻保 壓元件區域 壓元件區域 該南壓元件 成一第二重 之側壁子之 除該光阻保 以於該閘極 表面上形成 係覆蓋讀 ，以於該 成~*第 護氧化 之整個表 ，以及進 區域之側 摻雜區 間維持有 護氧化 結構、該 一自動對 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實施例，並配合所附圖示， 詳細說明如下： 請參閱第2A至2E圖，其顯示本發明低壓元件與高壓元 件之整合製程的剖面示意圖。 首先’如第2A圖所示，提供一半導體矽基底4〇，其表 面上定義有一低壓元件區域42L以及一高壓元件區域42 Η， 且包含有一場氧化隔離區域用以區隔高壓元件區域4 2 Η 低壓元件區域42L。而且在低元件區域42L以及高壓元件區

0516-9425TWFl(nl);91011;cherry.ptc 1224367 案號 92106485 五、發明說明（6) 域42H内的半導體梦基底4G表面上，分 件之開極結構50L以及—高壓元件之 二-低7 結構50L、50H周圍的半導體石夕基底4〇内分二0H二= 雜區域52，例如：N-離子摻雜區域。其中，每 = 50L、5 0Η係由：閘極絕緣層46以及一閘極導電層二所； 成，而且閘極結構50L、50Η之側壁上製作有一 本發明不限定場氧化隔離區域44、輕摻雜區域上二: 構50L、50Η以及侧壁子54之製作方法、順序所Μ、、，口 ，然後’如第2Β圖所示’於半導體矽基底4〇表二上 一第一光阻層56，用以覆蓋高壓元件區域4別， ，、 壓元件區域42L。隨後，進行一第一重 ^=低 57,例如：離子推雜製程，利用低壓元 Γ域中形成-第一重推雜區域58，;:如=之= 域。如此- I，在低壓元件區域42L内，第一重㈣區^ =用作為一源"及區域，而輕摻雜區峨係用作為二丄 接著，如第2C圖所示，將第一光阻層56去除 半導體矽基底40之表面上沉積一光阻保護氧化; protection oxide，RP0)層60，用以覆蓋低壓元 42L以及高壓元件區域42H。然後，々口㈣圖所示 ^ 一第二光阻層62以覆蓋低壓元件區域42L，再進行一一’、 重離子佈植製程63，例如：N+離子摻雜製程，利用古^ 元件之間極結構50H、側壁子54以及_部份的Rp〇層6〇W 罩幕，可於輕摻雜區域5 2之暴露部份區 兩 — 月 曰 修正 域中形成一第 重 0516-9425™Fl(nl);91011；cherry.ptc 第10頁 1224367 曰 修正 案號921064奶 五、發明說明（7) 摻雜區域64，例如·· N+離子摻雜區祕。缽a (RPO denslfy) , I ^ ^ ^ ^ ,:來達成。#目的在緻密化RP0層氧化物二m二) 力之，製程之崎擇率，㈣，此高溫驅動製； 均貝化並恢復離子植入所造成的基底晶格損傷，同時活化 (Active)咼壓兀件和低壓元件兩者之摻雜區。如此一 則壁子54表面之RP0層60可以作為作為第二重離 子佈植製㈣的罩幕’因此作為源/沒極區域之第二重摻 雜區域64的有效距離L會隨著Rp〇層6〇的厚度增加而變長' I增有效通道長度，進而改善高壓元件之穿透電壓（punch through voltage)以及主體—汲極電壓（bulk_drain vol tage，VBD)。 最後，如第2E圖所示，依序將第二光阻層62以及Rp〇 層60去除之後，進行自動對準矽化製程（sal icidat ion process) ’可於閘極導電層48以及源/汲極區域52、64之 暴露表面上形成一自動對準金屬矽化物（self —aligned 31丨10：1(16，通稱別1丨(：丨(^)層66，以達到降低電阻值的效 ，。舉例來說’當閘極導電層4 g的材質為多晶石夕時，可於 半導體矽基底40表面上濺鍍一金屬層，其厚度範圍為 3 0 0〜8 0 0 A、材質可選用鈷或鈦，以覆蓋住閘極導電層 48、側壁子54與源/汲極區域52、64之曝露表面。然後對 金屬層進行一熱處理製程，可以使金屬層之金屬原子向下 擴散’並與多晶石夕以及矽基底之矽原子產生矽化反應。結 果暴露表面處會反應形成TiSi2 4c〇Si2材質，至於未發生 1 第11頁 0516-9425TWFl(nl);91011;cherry.ptc 1224367 五、發明說明（幻 反應之金屬層係以選擇性蝕刻方式去除掉。 ^ 相較於習知技術，本發明技術具有以下優點。第一， 明參閱第2E圖，側壁子54表面之RPO層60可以作為第二重 幸二離子佈植製程6 3的罩幕，因此第二重摻雜區域6 4與相鄰 ^側壁子54維持有一橫向間距L!，可使閘極結構5〇h的兩 :重摻雜區域6 4的橫向間距增加為兩倍的l，可有效改善 增加高壓元件之穿透電壓（punch thr〇ugh v〇ltage)以及 ，體〜汲極電壓（bulk — drain voltage，Vbd)。第二，本發 明，先進行低壓元件區域42L之第一重摻雜區域58，再進 订高壓元件區域42 Η之第二重摻雜區域64，可避免發生同 時進行高壓元件與低壓元件之重離子摻雜製程的缺點。 雖然本發明已以較佳實施例揭露如上，然其並非 =本發明何熟習此技藝者，在不脫離本發 ::範圍内’當可作些許之更動與潤飾，因此本發明之：： 乾圍當視後附之申請專利範圍所界定者為準。 °

1224367 圖式簡單說明 第1 A至1 E圖顯示習知低壓元件與高壓元件之整合製程 的剖面示意圖。 第2A至2E圖顯示本發明低壓元件與高壓元件之整合製 程的剖面示意圖。 符號說明： 半導體矽基底〜1 0 ; 高壓元件區域〜12H ; 低壓元件區域〜12L ; 場氧化隔離區域〜14 ;

氮化矽絕緣層〜1 6 ; 光阻層〜1 8 ; 輕摻雜區域〜20 ; 梯度擴散區域〜2 0 a ; 閘極結構〜26H、26L ; LDD結構〜28 ; 側壁子〜3 0 ; 重摻雜區域〜32H ; 源/汲極擴散區域〜32L。

半導體矽基底〜40 ; 低壓元件區域〜4 2 L ; 高壓元件區域〜42H ; 場氧化隔離區域〜44 ; 閘極絕緣層〜4 6 ;

0516-9425TWF(nl);91011;cherry.ptd 第13頁 1224367 圖式簡單說明 閘極導電層〜4 8 ; 閘極結構〜50L、50H ; 輕摻雜區域〜52 ; 側壁子〜5 4 ; 第一光阻層〜56 ; 第一重摻雜區域〜58 ; 光阻保護氧化層〜6 0 ; 第二光阻層〜62 ; 第二重摻雜區域〜64 ;

自動對準金屬矽化物層〜6 6。

0516-94251W(nl) ;91011;cherry.ptd 第14頁

Claims (1)

1224367 案號 92106485 年孓月I ?曰

六、申請專利範圍 1. 一種可增加穿 一半導體矽基底 一閘極結構，係 一輕摻雜區域， 矽基底内； 一側壁 一重摻 其中， 橫向間距。 2.如申 之高壓元件 相同導電型 3 ·如申 之高壓元件 極導電層所 4.如申 之高壓元件 壓元件區域 件區域以及 5 ·如申 之高壓元件 該閘極結構 6. 一種 配之製作方 子，係形 雜區域^ 該重摻雜 請專利範 ，其中該 式的摻質 請專利範 ，其中該 構成。 請專利範 ，其中該 ，且包含 該高壓元 請專利範 ，更包括 、該輕摻 可增加穿 法，包括 透電壓之高壓元件，包括有： ，其表面上定義有一高壓元件區域； 形成於該南壓元件區域内， 係形成於該閘極結構側邊之該半導體 成於該閘極結構之側壁上；以及 係形成於該側壁子側邊； 區域與該相鄰之側壁子之間維持有一 圍第1項所述之一種可增加穿透電壓 輕摻雜區域以及該重摻雜區域内具有 〇 圍第1項所述之一種可增加穿透電壓 閘極結構係由一閘極絕緣層以及一閘 圍第1項所述之一種可增加穿透電壓 半導體矽基底表面上另外定義有一低 有一氧化隔離區域用以區隔該低壓元 件區域。 圍第1項所述之一種可增加穿透電壓 有一自動對準金屬石夕化物，係形成於 雜區域以及該重摻雜區域之表面上。 透電壓之高壓元件與低壓元件製程匹 下列步驟：

0516-9425TWFl(nl);91011;cherry.ptc 第15頁 1224367 案號 92106485 曰 修正 六、申請專利範圍 提供一半 域以及一高壓 元件區 於該閘 成於該 形 進 域之側 域； 去 形 該南壓 形 進 域之側 域中分 極結構 導體矽 元件區 別製作 側邊之 閘極結構之側 成一第 行一第 光阻 重摻 壁子側邊之該 基底，其表面上定義有一低壓元件區 域，其中該低壓元件區域以及該而壓 有一閘極結構、一輕摻雜區域係形成 該半導體矽基底内以及一側壁子係形 壁上； 層，係覆蓋該高壓元件區域； 雜離子佈植製程，以於該低壓元件區 輕摻雜區域内形成一第一重摻雜區 除該第一光阻層 成一光 元件區 成一第 行一第 壁子表 雜區域，其中 持有一橫向間 7.如申請 之高壓元件與 列步驟： 進行一高 去除該第 去除該光 進行一自 阻保護氧化層，係覆蓋該低壓元件區域以及 域之整個表面； 二光阻層，係覆蓋該低壓元件區域；以及 二重摻雜離子佈植製程，以於該高壓元件區 面之該光阻保護氧化層側邊形成一第二重摻 該第二重摻雜區域與該相鄰之側壁子之間維 距。 專利範圍第6項所述之一種可增加穿透電壓 低壓元件製程匹配之製作方法，更包括有下 溫驅動製程； 二光阻層； 阻保護氧化層；以及 動對準矽化製程，以於該閘極結構、該輕摻

0516-9425TWFl(nl);91011;cherry.ptc 第16頁 1224367 案號 92106485 年_η 修正 六、申請專利範圍 雜區域以及該重摻雜區域之暴露表面上形成一自動對準金 屬石夕化物。 8. 如申請專利範圍第6項所述之一種可增加穿透電壓 之高壓元件與低壓元件製程匹配之製作方法，其中該半導 體矽基底表面上包含有一氧化隔離區域，用以區隔該低壓 元件區域以及該南壓元件區域。 9. 如申請專利範圍第6項所述之一種可增加穿透電壓 之高壓元件與低壓元件製程匹配之製作方法，其中該閘極 結構係由一閘極絕緣層以及一閘極導電層所構成。 1 0 .如申請專利範圍第6項所述之一種可增加穿透電壓 之高壓元件與低壓元件製程匹配之製作方法，其中該輕摻 雜區域以及該重摻雜區域内具有相同導電型式的摻質。

0516-9425TWFl(nl);91011;cherry.ptc 第17頁 1224367 案號 092106485 93年5月18日 修正本 12L 12H ^ 20a

第1C圖 12H 12L ——A-- t-Λ- 26Η 26L 24 24

第1D圖 1224367 42H

60 42L 人 42L 42H _ __A_

第2D圖