[go: up one dir, main page]

JPH07153953A - ポリサイド構造を有するゲート電極形成方法 - Google Patents

ポリサイド構造を有するゲート電極形成方法

Info

Publication number
JPH07153953A
JPH07153953A JP6098773A JP9877394A JPH07153953A JP H07153953 A JPH07153953 A JP H07153953A JP 6098773 A JP6098773 A JP 6098773A JP 9877394 A JP9877394 A JP 9877394A JP H07153953 A JPH07153953 A JP H07153953A
Authority
JP
Japan
Prior art keywords
oxide film
forming
gate electrode
thermal oxide
polycide structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6098773A
Other languages
English (en)
Inventor
Sang Hoon Park
相 ▲くん▼ 朴
Ho Gi Jeong
鎬 基 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH07153953A publication Critical patent/JPH07153953A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【目的】シリコン基板に突出部を形成し有効チャンネル
長さを増加させ、スペーサ酸化膜なしにＬＤＤ構造が形
成されるようにし、しきい値電圧や破壊電圧が低下して
半導体素子の特性が低下しないようにできるポリサイド
構造を有するゲート電極の形成方法を提供する。 【構成】シリコン基板１上に第１熱酸化膜９を形成し、
感光膜８でパターンを形成後写真食刻法により露出した
第１熱酸化膜９と基板１を所定深さにエッチングする。
感光膜を除去して基板と第１熱酸化膜上に第２熱酸化膜
１０を形成し、低濃度不純物を注入し第１不純物注入領
域１１を形成する。第１、第２熱酸化膜をＨＦ溶液で除
去後露出基板上にゲート酸化膜１２を形成し、その表面
にドープポリシリコン１３とシリサイド１４を形成後所
定のゲート電極を形成する。次に第３熱酸化膜１５を形
成後高濃度不純物を注入し第２不純物注入領域１６の形
成によりポリサイド構造のゲート電極が形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はポリサイド構造を有する
ゲート電極形成方法にかんするもので、特にゲート電極
の有効チャンネルの長さを延長させ半導体素子の電器的
特性を改善させたポリサイド構造を有するゲート電極形
成方法に関するものである。
【０００２】
【従来の技術】従来のポリサイド構造を有するゲート電
極の構成が第１図に示されているが、これを説明すれば
下記の通りである。
【０００３】シリコン基板（１）上にゲート酸化膜
（２），ポリシリコン（３）およびシリサイド（４）を
形成した状態で感光マスク（図示していない）を所定の
幅で配列したのち、写真エッチング法によって露出した
ゲート酸化膜（２），ポリシリコン（３）およびシリサ
イド（４）をエッチングし所定のゲート電極を形成し、
ゲート電極の表面に所定の熱酸化膜（５）を形成してか
らＮ- 形不純物イオン注入をしたのち、スペーサ酸化膜
（７）を形成した状態でＮ+ 形不純物イオン注入を通じ
て不純物イオン注入領域（６）を形成し、ポリサイド構
造を有する電極が完成される。
【０００４】
【発明が解決しようとする課題】しかし、このような方
法によって形成されるポリサイド構造を有するゲート電
極は有効チャンネルの長さが短くなりしきい値電圧（Ｖ
Ｔ）および破壊電圧（ＢＶＤＳＳ）が低くなるばかりで
はなく、基板電流が増加し半導体素子の特性が低下する
という短所がある。
【０００５】したがって、本発明はシリコン基板に突出
部分を形成し有効チャンネルの長さを増加させる一方、
ＬＤＤ(Lightly Doped Drain) 構造がスペーサ酸化膜な
しに簡単に形成されるようにし上記の短所を解消するこ
とができるポリサイド構造を有するゲート電極の形成方
法を提供するにその目的がある。
【０００６】
【課題を解決するための手段】上記した目的を達成する
ための本発明のポリサイド構造を有するゲート電極形成
方法はシリコン基板（１）上に第１熱酸化膜（９）を形
成してから感光膜（８）でパターンを形成したのち、写
真エッチング法によって露出した第１熱酸化膜（９）お
よびシリコン基板（１）を所定の深さでエッチングする
第１工程と、上記第１工程から感光膜（８）を除去した
のち第２熱酸化膜（１０）を形成し低濃度の不純物を注
入し第１不純物注入領域を形成する第２工程と、上記第
２工程から上記第１および第２熱酸化膜（９および１
０）を除去したのち所定の厚みのゲート酸化膜（１２）
を形成し、ゲート酸化膜（１２）表面にドープポリシリ
コン（１３）とシリサイド（１４）を形成してから写真
エッチング法によって所定のゲート電極を形成する第３
工程と、上記第３工程から第３熱酸化膜（１５）を形成
したのち高濃度の不純物を注入し第２不純物注入領域
（１６）を形成する第４工程から成ることを特徴とす
る。
【０００７】
【実施例】以下、添付した図面を参照し本発明を詳細に
説明することにする。
【０００８】図２Ａないし図２Ｅは本発明によるポリサ
イド構造を有するゲート電極の形成段階を示す断面図で
ある。
【０００９】図２Ａはシリコン基板（１）上に例えば1,
000 ないし5,000 Åの第１熱酸化膜（９）を形成したの
ち感光膜（８）によって所定のパターンが形成された状
態の断面図である。
【００１０】図２Ｂは図２Ａの状態で写真エッチング法
によって露出した第１熱酸化膜（９）と上記のシリコン
基板（１）を所定の深さでエッチングした状態から上記
の感光膜（８）を除去した状態の断面図である。
【００１１】図２Ｃは図２Ｂの状態でシリコン基板
（１）と第１熱酸化膜（９）の表面に例えば100 ないし
500 Åの第２熱酸化膜（１０）を形成したのちに低濃度
の不純物をイオン注入し第１不純物注入領域（１１）を
形成した状態の断面図である。
【００１２】図２Ｄは図２Ｃの状態で上記第１および第
２熱酸化膜（９および１０）をエッチング溶液であるＨ
Ｆで除去した後露出したシリコン基板（１）上にゲート
酸化膜（１２）を形成し、ゲート酸化膜（１２）の表面
にドープポリシリコン（１３）とシリサイド（１４）を
形成したのち写真エッチング法によって所定のゲート電
極を形成した状態の断面図であり、上記ポリシリコン
（１３）は必ず傾斜するようにエッチングしなければな
らない。
【００１３】図２Ｅは図２Ｄの状態で第３熱酸化膜また
は窒化膜（１５）を形成したのち高濃度の不純物をイオ
ン注入し第２不純物注入領域（１６）が形成された状態
の断面図である。
【００１４】
【発明の効果】上述した方法によって形成されたポリサ
イド構造を有するゲート電極は、有効チャンネルの長さ
が延長され、しきい値電圧および破壊電圧が高くなるば
かりでなく、基板電流が減少し半導体素子の電気的特性
が改善され、さらにスペーサ酸化膜なしに簡単にＬＤＤ
構造を形成することができる卓越した効果を有する。
【図面の簡単な説明】
【図１】従来のポリサイド構造を有するゲート構造が形
成された状態の半導体素子の断面図である。
【図２】本発明によりポリサイド構造を有するゲート電
極が形成される各段階を示す半導体素子の断面図であ
る。
【符号の説明】
１ シリコン基板 2,12 ゲート酸
化膜 3,13 ポリシリコン 4,14 ポリサイ
ド ５ 熱酸化膜 ６ 不純物イ
オン注入領域 ７ スペーサ酸化膜 ８ 感光膜 ９ 第１熱酸化膜 10 第２熱酸
化膜 11 第１不純物注入領域 15 第３熱酸
化膜 16 第２不純物注入領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｂ 7352−4Ｍ 21/3205

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体素子のポリサイド構造を有するゲー
    ト電極の形成方法において、 シリコン基板（１）上に第１熱酸化膜（９）を形成し
    て、感光膜（８）でパターンを形成したのち写真エッチ
    ング法によって露出した第１熱酸化膜（９）およびシリ
    コン基板（１）を所定の深さでエッチングする第１工程
    と、 前記第１工程から感光膜（８）を除去したのち第２熱酸
    化膜（１０）を形成し低濃度の不純物を注入し第１不純
    物注入領域を形成する第２工程と、 前記第２工程から前記第１および第２熱酸化膜（９およ
    び１０）を除去したのち所定の厚みのゲート酸化膜（１
    ２）を形成し、ゲート酸化膜（１２）の表面にドープポ
    リシリコン（１３）とシリサイド（１４）を形成したの
    ち写真エッチング法によって所定のゲート電極を形成す
    る第３工程と、 前記第３工程から第３熱酸化膜（１５）を形成したのち
    高濃度の不純物を注入し第２不純物注入領域を形成する
    第４工程から成されることを特徴とするポリサイド構造
    を有するゲート電極形成方法。
  2. 【請求項２】第１項において、前記の第１熱酸化膜
    （９）は1,000 ないし5,000 Åの厚みで形成し第２およ
    び第３熱酸化膜（１０および１５）は夫々100 ないし50
    0 Åの厚みで形成することを特徴とするポリサイド構造
    を有するゲート電極形成方法。
  3. 【請求項３】第１項において、前記のポリシリコン（１
    ３）は傾斜するようにエッチングされることを特徴とす
    るポリサイド構造を有するゲート電極形成方法。
  4. 【請求項４】第１項において、前記の第３熱酸化膜（１
    ５）の代わりに窒化膜が形成されることを特徴とするポ
    リサイド構造を有するゲート電極形成方法。
JP6098773A 1993-05-13 1994-05-12 ポリサイド構造を有するゲート電極形成方法 Pending JPH07153953A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-8192 1993-05-13
KR1019930008192A KR960014720B1 (ko) 1993-05-13 1993-05-13 폴리 사이드 구조를 갖는 게이트 전극 형성 방법

Publications (1)

Publication Number Publication Date
JPH07153953A true JPH07153953A (ja) 1995-06-16

Family

ID=19355336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6098773A Pending JPH07153953A (ja) 1993-05-13 1994-05-12 ポリサイド構造を有するゲート電極形成方法

Country Status (4)

Country Link
US (1) US5407848A (ja)
JP (1) JPH07153953A (ja)
KR (1) KR960014720B1 (ja)
DE (1) DE4416735C2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008820B1 (en) * 1993-12-28 1997-05-29 Hyundai Electronics Ind Mos fet manufacture
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
US6197673B1 (en) * 1999-06-08 2001-03-06 United Semiconductor Corp. Method of fabricating passivation of gate electrode
US6316322B1 (en) * 1999-09-24 2001-11-13 Advanced Micro Devices, Inc. Method for fabricating semiconductor device
JP2002184716A (ja) * 2000-12-11 2002-06-28 Sharp Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097300A (en) * 1989-03-28 1992-03-17 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
JP2765976B2 (ja) * 1989-08-18 1998-06-18 沖電気工業株式会社 半導体装置の製造方法
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
KR940004269B1 (ko) * 1991-03-13 1994-05-19 금성일렉트론 주식회사 모오스 fet 제조방법 및 구조

Also Published As

Publication number Publication date
KR960014720B1 (ko) 1996-10-19
US5407848A (en) 1995-04-18
KR940027060A (ko) 1994-12-10
DE4416735C2 (de) 2003-07-24
DE4416735A1 (de) 1994-11-17

Similar Documents

Publication Publication Date Title
JP2835216B2 (ja) 半導体装置の製造方法
US6300207B1 (en) Depleted sidewall-poly LDD transistor
US6054357A (en) Semiconductor device and method for fabricating the same
US6077736A (en) Method of fabricating a semiconductor device
JPH0766427A (ja) 薄膜トランジスタの製造方法
US6258675B1 (en) High K gate electrode
JP3200701B2 (ja) 半導体装置の構造及び製造方法
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPH08125180A (ja) 半導体装置およびその製造方法
JP3057439B2 (ja) 半導体デバイスの製造方法
JPH07153953A (ja) ポリサイド構造を有するゲート電極形成方法
KR100519248B1 (ko) 반도체 소자 형성방법
JPH07326752A (ja) モスフェット（ｍｏｓｆｅｔ）及びその製造方法
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
JP3182609B2 (ja) 半導体素子の製造方法
JP2852901B2 (ja) Ｍｏｓｆｅｔの製造方法
US6987038B2 (en) Method for fabricating MOS field effect transistor
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP3063051B2 (ja) 半導体装置の製造方法
JP2757491B2 (ja) 半導体装置の製造方法
JP3113863B2 (ja) マスクｒｏｍセル及びその製造方法
JP3320476B2 (ja) 半導体装置の製造方法
US5969394A (en) Method and structure for high aspect gate and short channel length insulated gate field effect transistors
KR0147678B1 (ko) 반도체 소자 제조방법
KR940010543B1 (ko) 모스 트랜지스터의 제조방법