[go: up one dir, main page]

TW403996B - Decoupling capacitor structure distributed in a thin film layer above an integrated circuit, and method for making same - Google Patents

Decoupling capacitor structure distributed in a thin film layer above an integrated circuit, and method for making same Download PDF

Info

Publication number
TW403996B
TW403996B TW087112826A TW87112826A TW403996B TW 403996 B TW403996 B TW 403996B TW 087112826 A TW087112826 A TW 087112826A TW 87112826 A TW87112826 A TW 87112826A TW 403996 B TW403996 B TW 403996B
Authority
TW
Taiwan
Prior art keywords
metal
layer
capacitor
dielectric
insulator
Prior art date
Application number
TW087112826A
Other languages
English (en)
Inventor
Philip G Emma
Wei Hwang
Stephen M Gates
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW403996B publication Critical patent/TW403996B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00Three-dimensional [3D] integrated devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

經漪部中央標準局只工消f合作社印裝 A7 4〇399fi ___ 五、發明説明(1 ) 發明領域 本發明概言之係關於積體電路(ic),其中包含高頻微處 理器,之穩定電源電壓之維持。尤其,本發明係針對加入 高度可靠之薄膜電容器,且該等薄膜電容器是製造於積體 電路之接線層以内,並連接至電源接線層。所增加之薄膜 電容器是充當解耦合電容器,且該等電容器使得電源電壓 位準之變動最小化。 發明背景 在以前所製造之積體電路中,例如微處理器,頻率一直 是在100-400百萬赫茲(MHz)之範圍。通常,邏輯及記憶體 裝置密布於該等處理器,且只有極少之剩餘空間可用於其 他功能,例如解耦合電容器。以前技術之解耦合電容器是 建構成爲整合於矽主體之金屬-絕緣體-半導體(MIS)結 構,如Grzyb之美國專利第5,656,834號所述。傳統上,就 低於十億赫茲之範圍而言,增加MIS電容器至資料流是一 事後措施,亦即使用在主邏輯設計完成之後可供使用之任 何剩餘空間,無論該剩餘空間碰巧位於何處。 當處理器頻率低於數百萬赫茲時,此種製造解耦合電容 之隨機型傳統方法是足以穩定電源電壓,Vdd。在運作於 十億赫茲(GHz)或更高頻率之未來設計中,則將需要更大 之解耦合電容,且該電容與產生切換之裝置的接近程度更 爲重要。換句話説,在GHz範圍,隨機型製造電容之方法 是無法接受的,因爲需要極多電容,且該電容必須在邏輯 及記憶體資料流之每一處以一鄰近及有規則之方式來分 -4 - 本紙張尺度適用中國國家標準(CNS )八4说格(2丨OX 297公总) (請先閱讀背面之注意事項再填寫本頁) -裝 訂 經濟部中央標準局貝工消t合作社印製 403996 A7 "*1 · β 7 五、發明説明(2 ) — "--- 佈。 就功率之觀點來看,理想之1(:庵使用其面積之百分 於解耗合電容及電流分佈,且其之面積皆未用於邏輯或吃 憶體。就邏輯及記憶體之觀點來看,理想之^應使用其面 積(百分之百於邏輯及記憶體,且未使用任何面積於電容 架2,且就計算而言,電容器沒有功能。在美國專利 第5,366,93 1號中,Kim試圖利用一結構來化解此項矛盾, 且在孩結構中晶片之整個背面皆是用於解耦合電容。 發明概述 本發明描述—新奇方案。更明確地説,本發明是一積體 電路晶片,且該積體電路晶片包含一矽層之積體電路,' = 需之金屬層以提供所需之互連,與一組分離之薄膜UF) 層,且該等薄膜層位於矽及金屬層之上。這是—種金屬_ 絕緣體-金屬(MIM)結構。該等TF層是用以建構TF電容 器,而該TF電容器可利用一種方式來連接至前述之該等 金屬層以提供適當之電容C,且該電容實體上接近於該晶 片之所有邏輯及記憶體裝置。 除此之外’本發明是一種用以製造前裝置之方法。 請注意T F層可利用具有大電介質常數之材料來加以製 ,且因此C可很大_ _遠大於以前技術使用剩餘石夕晶圓層 所能製造之電容。同時,C在此種1C中可距離主動電晶體 只有數微米(而非數毫米),且所以C可充當電荷之局部供 應站以穩定Vdd。最後,T F電容器對於邏輯及記憶體之資 料/瓦之貫體佈局沒有影響,亦即建構T F解輕合電容器大 -5- 本紙張尺度適用中國國家標準(CNS ) Λ心見掊(2丨0 X 297公兑) ~~ 裝11 (請先聞讀背面之注意事項再填it-5本頁) 經滴部中央標4,局貝工消费合作社印裝 ^03996_B7__ 五、發明説明(3 ) 幅簡化實體佈局,因爲實體佈局可獨立(或隨後)進行。 製造於矽晶圓層之解耦合電容器具有一金屬-絕緣體-半 導體(MIS)結構,其中半導體是矽晶圓本身,且絕緣體是 二氧化矽(Si02),而二氧化矽之電介質常數大約3.9。當根 據本發明來製造成爲TF型態時,C具有金屬-絕緣體-金屬 (MIM)結構,且絕緣體可爲一具有高電介質常數之薄膜電 介質(TFD)。高電介質常數之TFD使得C可爲較MIS電容大 10-100倍之數量級。 除此之外,絕緣體可包含運用不同材料之多於一層以致 產生一高度可靠之結構。在任何電容器中,電容是與絕緣 體之厚度成反比。因此,最好使得絕緣體愈薄愈好以獲得 大電容。但是,薄絕緣體易於隨著年齡及使用而出現短路 情形,且因此是可靠度考量之一項原因。 在本發明中,我們描述包含多層之薄絕緣體,且該等多 層之至少一層是因爲其之高電介質特性而受到使用,且該 等多層之至少一層受到使用是因爲其不易擊穿(短路)。 因此,本發明之一目標是使得高密度微處理器可在十億 赫茲範圍及更高之頻率下運作於非常穩定之電源電壓 Vdd。更明確地説,這是藉由使用增加之解耦合電容來達 成,且該等解耦合電容係製造於I C之薄膜金屬接線層。此 增加之解耦合電容具有金屬-絕緣體-金屬(MIM)結構,且 該絕緣體可爲一具有該電介質常數之薄膜電介質(TFD), 而此可達成每單位面積之非常高電容。 本發明之另一目標是置放MIM電容器成爲非常接近主動 -6 - 本紙張尺度適用中國國家標準(CNS ) Λ4規枋(210X29?公於) -II - I n - I I Jn I I - n - - 丁______ (請先閱讀背面之注意事項再填寫本頁) A7 403996 五、發明説明(4 電路’例如’在—較佳實例中在“1〇微米以内。 本發明之一實例之另一 θ ^ -a M os ^ ^ ‘疋使用所有可用之矽基質i 積於邏輯及5己t思體組件,以致沒 合電容器。 致,又有任何石夕面積是用於㈣ 本發明之另一相標是以一此专π杏 . / 卜吊可靠 < 結構來製造薄膜卑 核σ私合益,而此是藉由形成 ρ 盗電介質於多層(例如 一 ϋ ),而非單一層,來達成。因此,本發明 之薄膜電容器藉由該等高電介 机7告由穴七 〒门% ;丨貝存腠層來結合二重要特 點.可非度及每—單位面積之非常高電容。 圖式之簡單説明 藉由參看附圖及本發明之一舻 ^ ^ #又佳貫例之下列詳細説明應 可更加瞭解本發明之前述其 、叹夬他目柘,特點,及優點,其 中: m前技術結構之圖形,其中—小剩餘衫晶圓面 積疋用以製造平坦MIS電容器於一石夕晶圓基質。 圖2展示本發明之一實“ Λ vi立及貫例措由在CMOS 1C之 M 2及Μ 3接線層之間使用―雷冬晳甩,槌p 發明之可靠薄膜電容器 層(雙層結構)來整合本 經潢部中央標卑局只工消费合作社印^ 圖展丁本1明〈另-實例,且該實例藉由在cm〇s電 私及M4(接地)層之間使用三電介質層(三層結構)來 正&本發明之可靠薄膜電容器。 圖3b展示圖33之結構之電路示意圖。 :4a-4d展示—用以製造圖2所示之薄膜電容器結構之步 階式程序。 本紙張尺度適用中國國家榡率(CNS )Λ4ΜΜ ( 210X 297/>^ ) __4〇3Mj〇l_ 五、發明説明(5 A7 B7 發明之一較佳具體實施例之詳細説明 請參看圖1(以前技術),在以前uc晶片中,其中包含 CMOS處理益’値仔汪意的是大部份之碎基質面積1 1是專 明用於主動裝置。-小剩餘之矽基質面積("R") 13接著可 用以製造平坦之MIS電容器於石夕圓基質。圖】之橫剖面圖 展不傳統之刪電容器結構,而該電容器結構包含一碎基 質15,一n-型接點17,且n_型接點”是電容器之一電 極。二氧切絕緣體19及上電極21(多碎或金屬)完成該 電容器’且該電容器製造於^圓基質層。 圖2展TF本發明(第—實例:藉由在cM〇s⑴之及 M3接線層之間使用二電介質層(雙層結構)來整合本發明 少"5Γ告球nit咖6 μ » 經潢部中央標苹局Κ工消费合作社印¾ 之可靠薄膜電容器。請參看圖2,—n_型裝置及一p_型 置展不於秒基#以内以代表—通屬積體電路。該二裝置〜 終端是M1接線層。薄膜電容器如圖所示位於-M2金屬接 線之上。 M2層是沉積於層際電介質119之平坦化表面。M2層 以光刻法來圖樣化’且—錐形邊緣蚀刻程序是用以削 Μ 2島1 2 1之側壁。一保开;;+人挤< , 保屯电介負受到沉積以構成第一電 質層m。此第-電介質最好是石夕或銘之氧化物或氮 物。'如,藉由化學氣相沉積(CVD)來形成之高度保 一 ‘乳化物,疋較佳之第'電介質層123。M2層構成1 靠海膜電"容器之-電極。M2之錐形邊緣促成層123之絕佳 保$覆I ’與至屬121之所有表面之層123的均勻厚度 M2之錐形邊緣使得此電容器結構較不易產生電流线漏 裝 之 是 尖 介 化 形 可 ---------裝------訂------泉 {請先閱讀背面之注意事一?再填ΪΪ?本頁) 8- 本紙ft尺度賴巾關家轉(CNS ) 403996 37 1 —·*__ - __ 五、發明説明(6 ) 經滴部中央標4'·局負工消贽合作社印% 所以電容器非常可靠。 第二電介質層125接著受到沉積。此層最好是一金屬之 氧化物或氮化物,而該金屬可爲例如鈦,鈕,釔,或類似 金屬。隨意地,該第二電介質可爲二或三金屬之氧化物, 例如混鈦酸鹽。特別之範例包含鈦酸鋇锶(BST),鈦酸鏐 (ST) ’飲酸鋇锆(BZT)。BST ’ ST,BZT這些鈥酸鹽是較佳 之電介質,雖然也可使用其他具有高電介質常數之氧化 物,例如氧化鉛。該等電介質可藉由CVD來沉積,或旋轉 於來自微粒子懸浮體之薄膜,且随後緊接著進行乾化及退 火(溶膠-凝膠程序)。 在本發明之另一實例中,第一電介質層123不存在,且 電容器是只利用一高電介質常數層125來加以製造。接著 此電介質是-些金屬之混合之氧化物,例如混鈦酸鹽,而 BST,ST,或BZT是較佳之材料,如前段文章所討論。 Μ 3金屬層127接著受到沉積及圖樣化,且隨後緊接著層 際電介質129之沉積。M3層127構成可靠薄膜雷宏装土曰 電極。在剩餘之接線金屬層中,只有到達Μ3層之間柱 到展示。隨後之接線層(Μ4,等等)之細節則視應用而定 圖3 a展示本發明之另一實例:藉由在CM〇s電路之 M4(接地)層之間使用三電介質層(三層結構)來整合本香 明之可靠薄膜電容器。圖3b展示—電路示意圖。在圖^ 中,G1及G2是二電晶體之間電極,而該二電晶體分別 一 PMOS及一 NMOS電晶體。M3是電路之電源電壓Vdd M4連接至接地,且該電容器連接於該二電壓位準 上 受 及 31 是 :i - ml I H- I--* 士^^^1 ^^^1 1---1-- —^n ^^^1 (請先閱讀背面之注意事項再填寫本頁) 9- 衣纸乐尺度適用中國國家標準(CNS ) Λ4ϋ~Υ 210X 297 公片 A7 B7 403996 — —— 五、發明説明( 接地)間。橫剖面圖展示於圖3 a。 --------I私农 訂 (請先閱讀背面之注意事項再填寫本頁) 請參看圖3a,M3層321受到沉積及平坦化,且—層構 成可靠薄膜電容器之—電極。_薄層之層際電介質M3受 到沉積。電介質323包切之氧化物,例如藉由化學氣相 況積來製造之"讎‘氧化物,,’或矽之氮化物,或石夕之混 氮氧化物’或可爲絕緣聚合物,例如聚亞胺。高電介質常 數層325接著受到沉積。此高電介質可爲_金屬之氧化物 或氮化物:而該金屬可爲例如飲,M,或把。隨意地,該 電介質可屙二或三金屬之氧化物,例如混鈦酸鹽。特別之 範例包含鈦酸鋇锶(BST),鈦酸鳃(ST),鈦酸鋇锆(bzt)。 BST,ST,ΒΖΤ這些鈦酸鹽是較佳之電介質,雖然也可使 用其他具有高電介質常數之氧化物,例如氧化鉛。該等電 介質可藉由CVD來沉積,或旋轉於來自微粒子懸浮體之薄 膜,且隨後緊接著進行乾化及退火(溶膠_凝膠程序)。 經求部中央標準局只工消费合作社印ii 層際電介質323'接著進一步受到沉積。M4金屬層327受 到沉積及平坦化,且M4層127構成可靠薄膜電容器之上電 極。當通孔329冗全且填滿時,μ 4層327連接至接地。接 著最後一層際電介質331受到沉積及平坦化。在剩餘之接 線金屬層中,只有電源Vdd及接地GND受到展示。接線層 之完成細節則視應用而定。 在本發明之另一實例中,第一電介質層323不存在,且 電容器是利用二電介質層來製造。首先,高電介質常數層 3 2 5受到沉積。此電介質可爲一金屬之氧化物或氮化物, 而該金屬可爲例如鈦,钽,釔,或類似金屬。另外,可使 -10 本紙張尺度適用中國國家樣準(CNS ) Λ4規格(210X297公筇) 經消部中央標孽局员工消费合作社印奴 403996 五、發明説明(8 ) 用二或二金屬之氧化物,例如鈥酸鹽’且再一次BSt, ST ’或BZT是較佳之材料,如前所討論。接著,一傳統之 電介質3231受到沉積。此種結構非常類似於前所討論之第 —實例之結構,但是二電介質層之沉積順序則相反。 現在參照圖4A,4B,4C,及4D來説明一用於圖2所示 之可靠電容器結構之製造程序。請參看圖4A,層際電介 質119圍繞第一金屬接線層Ml。層際電介質之上表面是藉 由化學機械研磨(CMP)程序來平坦化以留下平坦之上表面 120。通往Ml之接觸是藉由通孔118來達成,而通孔ns受 到蝕刻且填滿金屬。Μ 2層是藉由沉積一覆蓋金屬臘來加 以製造,如圖4Α之150。較佳之金屬是高導電性金屬, 鋁’銅,與鋁及銅之合金。隨意地,可增加一小濃度之一 或更多額外元素,例如矽及第二過渡金屬系列(釔,锆, 鏡)。 在此之前,Fryer等人已説明許多用以製造錐形邊緣輪廓 於金屬線或島之不同方法。該等方法説明於"C〇nference Record of International Display Research Conference"之第 424-427頁,且該篇論文之作者爲 T. Tsujimura, H. Kitahara, H. Makita,P_ Fryer 及 J_ Batey,且該項會議是於 1994 年 i 〇 日於美國,加州,Monterey召開,而在此提及該篇論文以 供參考。另一技術則説明於共同擁有之美國專利申請第 08/730,432號,且該項專利申請是於1996年1 0月1 5日歸 檔,而在此提及該專利申請以供參考。
Fryer等人之該等方法可用以削尖Μ 2層之邊緣,當進行 -11 - 本紙張尺度適用中國國家標準(從格(21〇Χ 297Λ>^ ") H - - H - - - - - - ----- T I - ------ - (讀先閱讀背面之注意事項再填寫本頁) A7 i〇39l£L___ 五、發明説明(9 圖樣化時。另外,可使用下列方法。 現在叫參看圖4B,一光阻層152沉積於覆蓋金屬150之 請 先 閱 讀 背 © 5: I 事 項 再 填 寫 本 頁 上且該光阻劑是以光刻法來圖樣化。光阻劑之側壁具有 a〒46所不之錐形輪廓,其中包含薄光阻區⑸。該輪廓 疋藉由適备選擇紫外線劑量及所選光阻劑之顯影時間來達 成a隨地,經圖樣化之光阻劑可加熱至攝氏$ 〇至1 〇〇度 長適當(時間。此種加熱處理導致光阻劑流出邊緣,以 產生所要之錐形輪廓。 妾著Μ 2層是藉由下列二方法之一方法來加以姑刻:活 "離子蝕幻(Ιέ蝕刻”)或運用_混合酸液之液相("濕蝕刻 ^。錐形光阻輪廟是利用乾或濕蚀刻來轉移至M2層,因 \ ^之尽始階奴蝕刻焚到位於邊緣之光阻劑154之阻 礙接著隨著姓刻之進行,薄光阻劑i 54受到去除,且邊 緣之金屬㈣㈣。邊㈣龍狀衫 緣:_,如圖-所示,是藉由調辑間之長 精由光阻邊緣輪廓154來加以控制。 二:4C中,光阻劑已受到去除,且M2金屬層特徵121現 在具有錐形輪廓。另外,此輪 倂女土卡* 此輪廓疋措由則又所列之以前技 經"部中央標卑局貝工消费合作社印裝 何万法來產生。此輪廓在第— 容易且可靠地受到覆…人:二積期間可 致薄膜電容器之高二層3因此可很薄’而導 合斋又问私奋値。(如果金屬特徵具 廓’例如圖2之Μ 1岸1 1 7,日丨丨十人讲 /輪 土疮 7則電介質必須製造得戸以可 就具有二電介質層之薄膜電容器而論 #覆蓋金屬特徵,而接著合成之電容則會較低)子了 氧化矽是第 -12- (210χ 297公兑 本纸伕尺度適用中國國家標準(CNS) Λϋ 403996 A7 B7 五、發明説明(1〇 ) 經"'部中央標準局ti!x消资合作社印說 氣介負123之較佳材料。此電介質最好是使用一保形程序 來沉積,且最好是非常不活潑的,例如二氧化矽。運用先 添劑四乙氧基矽烷("TEOS ")以沉積"TE〇s氧化物,,之常用二 氧化梦電漿增強化學氣相沉積程序是用以沉積第一電介^ 123之較佳程序。 第二電介質層125接著沉積於層123之上。爲達成高電 容,第二電介質層125具有一高電介質常數且包含一金^ 之氧化物或氮化物,而該金可爲例如鈦,釔,或鋰。隨意 地’電介質層125可爲混合金屬之氧化物,例如混二 鹽,而且特別之範例包含鈦酸鋇鳃(BST),鈦酸鳃(st), 及鈥酸H(PZT)。該等電介質可藉由適當之cvd程序來 沉積,或旋轉於來自微粒子懸浮體之薄膜,且隨後緊接著 進行乾化及退火(溶膠-凝膠程序)。 現在請參看圖4D,M3金屬層127接著受到沉積及圖樣 化二士隨後緊接著層際電介質129之沉積。M3層⑺構成 可罪薄膜電容器之上電極。可藉由蝕刻通孔於所要之位置 來形成通往層127之接觸(如圖2所示)。 雖然已特別針對本發明之較佳實例來説明本發明,應可 認知在不脱離本發明之精神及料之下可對所揭示之實例 (請先閱讀背面之注意事項再填寫本頁) .裝------訂---- ,7不----- ---- —I— I -I . |_ - 13- 本纸張尺㈣财

Claims (1)

  1. 403996
    A8 B8 C8 D8 ^、申請專利範圍 1. ·種位於·一積體電路晶片之一對薄膜1金屬接線層間之金 屬/絕緣體/金屬(MIM)薄膜電容器結構,其導致一個雙 層架構,該雙層架構包含一 MIM電容器層及一積體電路 層0 2. 如申請專利範圍第1項之結構,其中該薄膜電容器是可 靠之多層型式,且絕緣體包含多於一電介質層。 3. 如申請專利範圍第1項之結構,其中電容器之絕緣體層 是一金屬之氧化物,且具有高電介質常數。 4. 如申請專利範圍第2項之結構,其中包含絕緣體之該等 多個電介質層之至少一電介質層是一金屬之氧化物,且 具有高電介質常數。 5. 如申請專利範圍第1項之結構,其中該薄膜電容器是可 靠之多層型式,且該電容器之金屬下電極具有錐形側壁 輪廓。 6. 如申請專利範圍第2項之結構,其中該薄膜電容器是可 靠之多層型式,且該電容器之金屬下電極具有錐形側壁 輪廓。 7. —種積體電路晶片,包含: 一積體電路層;以及 :Ί 經濟部中央標準局員工消費合作社印製 001 (請先閱讀背面之注意事項再填寫本頁) 一電容器層。 8. 如申請專利範圍第7項之積體電邊、/;其中電容器層包含 多個金屬-絕緣體-金屬薄膜電容# 9. 一種用以製造一金屬-絕緣體-金屬薄膜電容器結構於一 積體電路之方法,包含: -14- 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 403996 ab8s C8 D8 六、申請專利範圍 沉積一覆蓋金屬膜於一電介質材料; 沉積一遮罩層於該覆蓋金屬膜之上; 移除遮罩層之一部份以暴露覆蓋金屬層之一部份,而 留下具有錐形邊緣之遮罩的一部份; 蚀刻該暴露之覆蓋金屬及遮罩,直到剩下一金屬層特 徵爲止,且該金屬層特徵具有錐形邊緣; 沉積一電介質於該金屬層特徵之上;以及 沉積一金屬層於該電介質層之上。 11 - - - - 1- - -I - - -I I- - I 1. - II I -- .------.. I (諳先閣讀背面之注意事項再填寫本頁) , 經濟部中央標準局員工消費合作社印裝 -15- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087112826A 1997-12-24 1998-08-04 Decoupling capacitor structure distributed in a thin film layer above an integrated circuit, and method for making same TW403996B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/998,084 US6285050B1 (en) 1997-12-24 1997-12-24 Decoupling capacitor structure distributed above an integrated circuit and method for making same

Publications (1)

Publication Number Publication Date
TW403996B true TW403996B (en) 2000-09-01

Family

ID=25544727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112826A TW403996B (en) 1997-12-24 1998-08-04 Decoupling capacitor structure distributed in a thin film layer above an integrated circuit, and method for making same

Country Status (4)

Country Link
US (1) US6285050B1 (zh)
KR (1) KR100318777B1 (zh)
CN (1) CN1134066C (zh)
TW (1) TW403996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075780A3 (en) * 2001-03-21 2004-02-05 Koninkl Philips Electronics Nv Electronic device having dielectric material of high dielectric constant

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276007B2 (ja) * 1999-07-02 2002-04-22 日本電気株式会社 混載lsi半導体装置
US6352944B1 (en) * 1999-02-10 2002-03-05 Micron Technology, Inc. Method of depositing an aluminum nitride comprising layer over a semiconductor substrate
US7294544B1 (en) * 1999-02-12 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a metal-insulator-metal capacitor in the CMOS process
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
KR100368976B1 (ko) * 2001-04-19 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
US6596579B1 (en) * 2001-04-27 2003-07-22 Lsi Logic Corporation Method of forming analog capacitor dual damascene process
JP2003051501A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
EP1306862A1 (de) * 2001-10-23 2003-05-02 Abb Research Ltd. Folie für einen Folienkondensator und Folienkondensator
US6656786B2 (en) * 2001-11-02 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. MIM process for logic-based embedded RAM having front end manufacturing operation
FR2839581B1 (fr) * 2002-05-07 2005-07-01 St Microelectronics Sa Circuit electronique comprenant un condensateur et au moins un composant semiconducteur, et procede de conception d'un tel circuit
DE60239391D1 (de) * 2002-06-07 2011-04-21 St Microelectronics Srl rgungsringes mit großem parasitärem Widerstand
US6960510B2 (en) * 2002-07-01 2005-11-01 International Business Machines Corporation Method of making sub-lithographic features
TW548779B (en) * 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
TW200403872A (en) * 2002-08-30 2004-03-01 Matsushita Electric Ind Co Ltd MIM capacitor
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
JP2004119709A (ja) * 2002-09-26 2004-04-15 Nec Corp 半導体集積回路
US6919233B2 (en) 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
US6829127B1 (en) * 2003-03-05 2004-12-07 Altera Corporation High performance capacitor structure
JP2004327619A (ja) * 2003-04-23 2004-11-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US7390518B2 (en) * 2003-07-11 2008-06-24 Cadbury Adams Usa, Llc Stain removing chewing gum composition
US6934143B2 (en) * 2003-10-03 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US20050258512A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Topographically elevated microelectronic capacitor structure
US7768044B2 (en) * 2004-07-30 2010-08-03 Agere Systems Inc. Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7193262B2 (en) * 2004-12-15 2007-03-20 International Business Machines Corporation Low-cost deep trench decoupling capacitor device and process of manufacture
US7375002B2 (en) * 2005-06-28 2008-05-20 Freescale Semiconductor, Inc. MIM capacitor in a semiconductor device and method therefor
US8742540B2 (en) * 2005-08-31 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Insulation layer to improve capacitor breakdown voltage
US20080122032A1 (en) * 2006-08-16 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof
WO2008051973A1 (en) 2006-10-24 2008-05-02 Bradley Fixtures Corporation Capacitive sensing for washroom fixture
KR100829789B1 (ko) * 2006-11-29 2008-05-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8587046B2 (en) * 2010-07-30 2013-11-19 Mosys, Inc. System with logic and embedded MIM capacitor
US8659121B2 (en) * 2011-07-21 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof
CN102332447A (zh) * 2011-07-28 2012-01-25 上海宏力半导体制造有限公司 电容器及其形成方法
CN103296003A (zh) * 2013-05-29 2013-09-11 上海宏力半导体制造有限公司 电容结构及其形成方法
US20140374877A1 (en) * 2013-06-21 2014-12-25 Altera Corporation Integrated Circuits With On-Die Decoupling Capacitors
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
JP2015133392A (ja) 2014-01-10 2015-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN104934441B (zh) * 2015-04-29 2018-03-30 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件
KR102491069B1 (ko) * 2015-12-03 2023-01-26 삼성전자주식회사 반도체 소자
CN105632897A (zh) * 2016-02-23 2016-06-01 中航(重庆)微电子有限公司 一种mim电容及其制备方法
US10608076B2 (en) * 2017-03-22 2020-03-31 Advanced Micro Devices, Inc. Oscillating capacitor architecture in polysilicon for improved capacitance
US10109575B1 (en) * 2017-03-30 2018-10-23 International Business Machines Corporation Non-planar metal-insulator-metal capacitor formation
CN107424991A (zh) * 2017-06-19 2017-12-01 南京中感微电子有限公司 一种集成电路及印刷电路板
US11195324B1 (en) 2018-08-14 2021-12-07 Certainteed Llc Systems and methods for visualization of building structures
CN112466760B (zh) * 2020-12-03 2022-07-05 大连圣博达科技有限公司 一种具有去耦结构的半导体装置及其制造方法
US11515247B2 (en) * 2021-01-14 2022-11-29 Qualcomm Incorporated Capacitance fine tuning by fin capacitor design

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US5032892A (en) 1988-05-31 1991-07-16 Micron Technology, Inc. Depletion mode chip decoupling capacitor
US5266821A (en) 1988-05-31 1993-11-30 Micron Technology, Inc. Chip decoupling capacitor
JPH0834297B2 (ja) * 1988-12-28 1996-03-29 三菱電機株式会社 半導体装置
KR930008891A (ko) 1991-10-30 1993-05-22 정몽헌 온-칩 디카플링 캐패시터 구성방법
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JPH06252362A (ja) * 1993-03-02 1994-09-09 Nec Yamaguchi Ltd 半導体集積回路
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5656834A (en) 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
JP3160198B2 (ja) 1995-02-08 2001-04-23 インターナショナル・ビジネス・マシーンズ・コーポレ−ション デカップリング・コンデンサが形成された半導体基板及びこれの製造方法
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
JPH1012838A (ja) * 1996-06-21 1998-01-16 Mitsubishi Electric Corp 半導体装置
US5760474A (en) * 1996-07-09 1998-06-02 Micron Technology, Inc. Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
US5932905A (en) * 1997-11-26 1999-08-03 Lucent Technologies Inc. Article comprising a capacitor with non-perovskite Sr-Ba-Ti oxide dielectric thin film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075780A3 (en) * 2001-03-21 2004-02-05 Koninkl Philips Electronics Nv Electronic device having dielectric material of high dielectric constant

Also Published As

Publication number Publication date
US6285050B1 (en) 2001-09-04
KR19990062990A (ko) 1999-07-26
KR100318777B1 (ko) 2002-03-08
CN1221985A (zh) 1999-07-07
CN1134066C (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
TW403996B (en) Decoupling capacitor structure distributed in a thin film layer above an integrated circuit, and method for making same
US6528366B1 (en) Fabrication methods of vertical metal-insulator-metal (MIM) capacitor for advanced embedded DRAM applications
TW564547B (en) Semiconductor integrated circuit device and manufacturing method thereof
TWI267948B (en) Method for fabricating a capacitor arrangement, and capacitor arrangement
US8610248B2 (en) Capacitor structure and method of manufacture
TW385513B (en) Metal-insulator-metal capacitor
TWI238441B (en) Semiconductor device and the manufacturing method thereof
JP4180716B2 (ja) 半導体装置の製造方法
US20090273881A1 (en) Metal-Insulator-Metal Capacitor
TWI241710B (en) Semiconductor device and its manufacture
TWI260730B (en) Semiconductor device substrate with embedded capacitor
TW486813B (en) Damascene capacitors for integrated circuits
US11765888B2 (en) Methods of manufacturing dynamic random access memory
TW392282B (en) Manufacturing method for cylindrical capacitor
TW383487B (en) Manufacturing method for semiconductor device
TW200305997A (en) Semiconductor device and method of manufacturing the same
TW449880B (en) Metal planarization method of embedded DRAM
TW201937602A (zh) Dram及其製造方法
TW202249251A (zh) 半導體裝置及其製造方法
TW200901379A (en) Semiconductor device and fabrication method thereof
TW406415B (en) Method for forming a memory integrated circuit
TW444396B (en) Semiconductor memory and manufacturing method thereof
CN112635438B (zh) 一种半导体结构及其形成方法
TW200412663A (en) Manufacturing method of semiconductor device
JP2004128466A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees