[go: up one dir, main page]

KR970009491B1 - 배선재료와 이를 이용한 전자장치 및 액정표시장치 - Google Patents

배선재료와 이를 이용한 전자장치 및 액정표시장치 Download PDF

Info

Publication number
KR970009491B1
KR970009491B1 KR1019900019728A KR900019728A KR970009491B1 KR 970009491 B1 KR970009491 B1 KR 970009491B1 KR 1019900019728 A KR1019900019728 A KR 1019900019728A KR 900019728 A KR900019728 A KR 900019728A KR 970009491 B1 KR970009491 B1 KR 970009491B1
Authority
KR
South Korea
Prior art keywords
alloy
tan
film
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900019728A
Other languages
English (en)
Other versions
KR910010223A (ko
Inventor
미쯔히시 이게다
미찌오 무로오까
Original Assignee
가부시끼가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 사토 후미오 filed Critical 가부시끼가이샤 도시바
Publication of KR910010223A publication Critical patent/KR910010223A/ko
Application granted granted Critical
Publication of KR970009491B1 publication Critical patent/KR970009491B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

배선재료와 이를 이용한 전자장치 및 액정표시장치
제1도, 제2도 및 제3도는 본 발명에 관한 적층형 배선재료의 특성예를 나타낸 곡선도.
제4도는 액티브 매트릭스형 액정표시장치의 등가회로도.
제5도는 본 발명에 관한 적층형의 배선재료를 적용한 액티브 매트릭형 액정표시장치용 기판의 구성을 나타낸 주요부 단면도.
제6도는 본 발명에 관한 적층형 배선재료를 적용한 MIM 소자의 구성을 나타낸 주요부 단면도.
제7도,제8도 및 제9도는 본 발명에 관한 다른 적층형의 배선재료를 적용한 액티브 매트릭스형 액정표시 장치용 기판의 상이한 구성예를 나타낸 주요부 단면도.
제10도 및 제11도는 본 발명에 관한 다른 적층형의 배선재료를 적용한 MIM소자의 다른 구성예를 나타낸 주요부 단면도.
제12도는 본 발명에 관한 적층형의 배선 재료를 적용한 DRAM의 구성예를 나타낸 주요부 단면도.
제13도 및 제14도는 본 발명에 관한 것 외의 다른 적층형 배선 재료의 저항을 나타낸 곡선도.
제15도, 제16도 및 제17도는 본 발명에 관한 것 이외의 다른 적층형 배선 재료의 산화막에 대해서 각각 전압-전류 특성(저항성 내지 절연성)을 나타낸 곡선도.
제18도는 종래의 α-TaMo/TaMo계 및 TaMo의 조성과 저항율 관계를 나타낸 곡선도이다.
* 도면의 주요부분에 대한 부호의 설명
1(1a,1b...) : 어드레스배선 2(2a,2b...) : 데이터배선
3 : TFT 4 : 액정셀
5 : 유리기판 6 : 게이트전극
6a : TaN층 6b : Ta층
6c : 산화층 6d,13 : 축적용량선
7 : 절연막 8 : a-Si막
9 : n+a-Si막 10 : 투명전극
11 : 소스(source)전극 12 : 드레인(drain)전극
14 : 상부전극 배선 15 : Si 기판
16 : n+영역 17 : LOCOS SiN
18 : 워드선 19 : 콘덴서
20 : 플레이트
본 발명은 배선재료와 이를 이용한 전자장치 및 액정표시장치에 관한 것이다.
최근, 비정질 실리콘(a-Si)막을 이용한 박막 트랜지스터(TFT)가 스위칭 소자로서 구성된 액티브 매트랙스형 액정 표시 소자가 주목되고 있다.
다시 말하면, 값싼 유리기판면에 저온 상태에서 막의 형성이 가능한 a-Si막을 이용하여 TFT어레이를 구성함으로서 큰 면적, 고정밀도, 고화질이며 값이 싼 패널 디스플레이(평면형 TV)를 실현할 수 있는 가능성이 있기 때문이다. 그런데,이러한 종류의 액티브 매트릭스형 액정표시소자는 수 100개-수 1,000개의 어드레스선과 데이터선으로 구성되어 그 교차점마다 TFT, 화소 및 축적용량이 설치되어 있다. 또한, 상기 TFT축적용량의 수는 수만-수 100만에 달하고 이 생산성이 액티브 매트릭스형 액정표시소자의 결함에 대해서 지배적으로 영향을 미친다.
한편, 상기 어드레스선 및 데이터선과의 교차점 및 TFT 부에서의 어드레스선/데이터선 사이는 절연막에 의해 절연되어 있지만, 상기 절연막에 핀홀이 존재하면, 이 부분을 통과하는 어드레스선과 데이터선 2개의 선결함이 발생한다. 동일하게 축적용량 소자용 배선과 화소전극 사이의 절연막에 핀홀이 존재하면 점결함이 발생한다. 절연막의 형성에는 저온에서 막의 형성이 가능한 플라즈마 CVD가 이용되지만 플라즈마 CVD막의 경우 챔버 벽에 부착된 먼지에 의한 핀홀은 피할 수 없다. 상기한 바와 같은 결함 발생방지에는 양극(陽極)산화막이 효과적이다.
즉, 양극 산화막은 그 형성 과정에 있어서 핀홀부에 전계가 인가되어 자기보수 하기 때문에 핀홀이 없어지게 되기 마련이다. 이와 같은 양극산화 가능한 금속재료로서는 Ta와 Mo-Ta 합금을 들 수 있지만, Ta산화막은 저항율이 충분하지 않고, 또한 Mo-Ta 합금의 산화막은 내열성이 약하다는 문제가 있으며, 상기 데이터선과 어드레스선에 대해서 요구되는 내열성 및 고정항을 만족할 수 없다. 소형 디스플레이의 경우는 상기 절연저항이 높은 산화막이라는 조건만으로 충분하지만 액티브 매트릭스형 액정표시소자의 표시화소를 될 수 있는한 작게 하고, 또한 큰 면적으로 하기 위해서는 TFT로의 신호선, 즉 게이트 배선과 데이터 배선을 얇게 또한 길게 하는 것이 필요하기 때문에 배선저항 증대가 필연적으로 발생한다.
한편, 펄스신호의 파형왜곡을 없애기 위해서는 배선저항을 충분히 낮게 할 필요성이 있기 때문에 배선용 금속의 저항율은 작은 것이 바람직하다. 더우기, 예를 들면 게이트 전극배선을 유리기판 상에 형성하고 이 위에 a-Si 막을 겹쳐서 TFT를 구성하는 역 스태커형의 TFT구조를 채용할 경우 게이트 전극배선은 얇게하지 않으면 안되며, 또한 그후의 공정에서 이용하는 약품처리에 견딜 수 있는 재료가 요구된다.
종래 이와 같은 요구를 만족하는 데이터 전극 배선 재료로서, Ta와 Ti등의 금속이 알려져 있지만 보다 대 면적화, 고정밀도화를 도모하기에는 저항율이 너무 크다. 이 때문에 보다 낮은 저항에서 가공성이 좋고, 또한 각종 약품 처리 공정에서 내약품성이 우수한 재료가 바람직하다. 또한 소스, 드레인 전극 배선을 기판측에 설치하는 스태거형의 TFT구조의 경우에는 소스 드레인 전극 재료에 낮은 저항에서 가공성이 좋고, 또한 각종 약품 처리 공정에서 내약품성이 우수한 특성이 요구되게 한다. 동일한 문제는, TFT 이외의 액티브 매트릭스형 표시소자의 경우에도 존재한다.
상기 문제에 대한 개선책으로서, 다시 말해서 낮은 저항성 및 양극산화 가능성을 만족하는 배선 패턴막으로서, 제18도에 표시한 바와 같은 특성을 가지는 Mo-Ta합금(일본 특공소 61-48910호 공보), 입방정(立方晶) 금속상의 Ta막(일본 특공소 63-65669호 공보)이 제안되고 있다. 그러나, 이들 Mo-Ta합금과 입방정 금속(Ta제외)의 양극 산화막은 내열성이 약하다고 하는 불합리가 있다. 즉, 상기 금속으로 형성되는 양극 산화막은 형성 직후에는 양호한 절연특성을 나타내지만, 200℃이상의 열처리를 실시하면 절연특성의 악화가 일어난다. 그리고, 이 이유는 적층막의 바탕층을 이루는 입방정 금속과 Mo-Ta양극 산화막의 열처리한 후의 열화에 의한 것이라고 생각된다.
본 발명의 목적은 낮은 저항에서 산화처리에 의해 용이하게 양질인 절연막을 형성할 수 있는 배선 재료를 제공하는 것이다.
또, 본 발명은 낮은 저항에서 산화처리에 의해 용이하게 양질인 절연막이 형성된 배선을 구비한 전자장치의 제공을 목적으로 한다.
또한, 본 발명은 구성이 용이하고 신뢰성이 높은 기능을 가진 액정표시 장치의 제공을 목적으로 한다.
본 발명의 배선재료는, TaN합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금의 그룹으로부터 선택된 적어도 한가지 종류의 합금으로 구성된 제1의 금속인 바탕층인 Ta계 N합금층과 이 제1의 금속면상에 일체적으로 형성된 Ta, Ta-Mo 합금, Ta-Nb합금, Ta-W합금, TaN합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금의 그룹으로부터 선택된 적어도 한가지 종류의 합금으로 구성된 제2의 금속층 및/또는 핀홀이 없는 산화막과의 적층 구조를 가지고 있는 것을 특징으로 한다.
또한, 본 발명의 전자장치는, 상기 적층구조의 배선재료로 예를 들면 액정표시장치 등의 신호 배선 내지 전극을 형성하는 것을 골자로 한다.
여기서, 제1의 금속을 이루는 TaN합금의 경우는 N의 함유량이 30원자%이상으로 선택된다.
한편, 제2의 금속을 이루는 TaN합금의 경우는 N의 함유량이 20원자% 이하로 선택되고 Ta-Mo합금, Ta-Nb합금, Ta-W합금, TaN합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금의 경우는 상기한 바와 같이 N을 전혀 포함하지 않아도 좋고 Ta-Mo-N합금의 경우는 Mo의 함유량을 26원자% 이하로, Ta-Nb-N합금의 경우는 Nb함유량을 40원자% 이하로, 또한 Ta-W-N합금의 경우는 W의 함유량을 40원자% 이하로 각각 선택한다.
또한, 본 발명에 있어서는, 상기 제2의 금속층 상에 전술한 것보다 N의 함유량이 많은 Ta계 합금질화층을 또한 적층해도 좋다.
본 발명에 관한 배선재료는, 제1의 금속과 제2의 금속과의 적층에 의해서 구성된다. 여기서, 제1의 금속층은 속하는 금속의 1종 또는 2종 이상으로 구성되지만 2종 이상으로 구성하는 경우의 형태는 혼합계 또는 적층형이어도 좋다.
본 발명에 따르면, TaN합금 내지 Ta-M-N(단 M은 Mo, Nb, W)을 바탕층 소재로 함에 따라 유리 기판상에 퇴적된 경우 형성되는 고저항인 β-Ta와 상이하고 저항이 낮은 α구조를 용이하게 형성할 수 있다.
또한, 제2의 금속층이 N을 함유하는 계의 경우, 예를 들면 양극산화 처리를 실시하여 표면에 일체적으로 형성한 산화막은 용이하게 양호한 절연성(고저항률)을 가지고 열처리에 의한 누설(leak)의 증가도 감소되어 내열성이 향상한다. 다시 말하면, 바탕층을 이루는 TaN과 Ta-M-N의 합금은 낮은 저항배선(라인 저항이 낮음)으로 기능하는 한편, 상층을 이루는 제2의 금속으로부터 형성되는 양극산화막 등이 양질인 층간 절연층으로서 기능한다. 따라서, 상기 TaN, Ta-M-N/Ta, Ta-M 또는 TaN, Ta-M-N의 산화막계의 적층형 배선재료를 어드레스 라인 등으로서 이용함에 따라 열처리후에 결함이 적은 액정 디스플레이(액정 표시장치)등을 용이하게 실현할 수 있다.
또한, TaNx의 양극산화막 콘덴서 등에 이용되지만 TaOx의 누설 전류가 N의 첨가에 의해 저하한다고 하는 것은 지금까지 알려지지 않은 현상이다.
(실시예)
이하 본 발명의 실시예를 설명한다.
실시예 1
우선, 본 발명에 관한 배선재료의 예 및 그 응용예에 대해서 설명한다. 제1도는 본 발명에 대한 배선재료, 예를 들면 제1의 금속으로서 바탕층인 TaNx합금층 상에 제2의 금속으로서의 Ta층 또는 N을 도핑(doping)한 상층인 Ta층을 일체적으로 피착형성하여 이루어진 적층형 배선재료의 구성예에서 TaNx합금의 조성을 변화시켰을때의 Ta층(막)의 저항율을 곡선(a) 또는 곡선(b)로 나타낸 것이다. 제1도의 곡선(a)에서 알 수 있는 바와 같이, 바탕층인 TaNx합금층 중의 N이 대략 35원자%를 넘으면 상층인 Ta층의 저항률이 저하되기 시작하고, 40원자%에서 35-40μΩcm, 그것 이상의 N에서 30μΩcm가 된다. 또한,곡선(b)로 나타낸 바와 같이 상층의 Ta층에 N을 도핑한 경우에는 바탕층으로서의 TaNx의 한계 N농도가 내려가는 것을 알았다. 상층 Ta층에 N를 도핑(첨가)함으로서 저저항화에 대한 바탕층인 TaNx의 한계 N농도는 약 20원자%이다.
한편, 제2도는 상기 적층형의 배선재료에 있어서, 상층을 이루는 제2금속으로서의 Ta에 N을 도핑(첨가)한 구성으로, N의 도핑량과 상층 Ta저항율 관계의 예를 나타내고, N의 도핑량과 상층 Ta저항율 관계의 예를 나타내고, N의 도핑량이 20원자% 정도까지는 β-Ta의 180μΩcm보다도 낮은 저항을 가지고 있다.
또한, 제3도는 상기 적층형의 배선재료에 있어서, 상층을 이루는 제2금속으로서의 N을 도핑한 Ta층에, 양극 산화처리를 실시하여 절연막(절연층)을 형성한 경우의 절연특성예를 나타낸 것으로 N의 첨가에 의해 저항율이 증가하여 절연특성이 개선된다. 제4도로부터 알 수 있는 바와 같이 N의 첨가량과 함께 절연특성이 개선되고, 상층의 N이 도핑된 Ta이 형성하는 산화막 중에 포함되는 N이 45원자% 이하에서 효과가 안정된다.
또한, 상기 적층형 배선재료의 구성에 있어서, 바탕층을 이루는 제1금속으로서의 TaNx의 N비(X의 수치) 및 상층을 이루는 제2금속으로서 Ta에 N를 도핑할 경우의 도핑량은 상기 수치에 한정되는 것은 아니다.
다시 말해서, TaNx층과 N도핑된 Ta층의 형성조건, 예를 들면 스퍼터링장치, 스퍼터링 조건 등에 의해서도 좌우되기 때문이다. 적층금속으로서는, Ta-N에 한정되지 않고 Ta-M-N(M=Mo, Nb,W)에서도 동일한 효과가 있다. 이 경우에는 제2의 금속인 M,N은 제1금속인 M,N보다 작은 편이 저항율의 관점에서 바람직스럽다.
다음으로, 본 발명에 관한 적층형의 배선재료를 신호배선 등에 이용한 액정표시장치의 예에 대해서 설명한다.
제4도는 한 실시예의 액티브 매트릭스형 액정표시 소자의 등가회로도이다.
유리기판면상에 어드레스배선(1)(1a,1b...)과 데이터배선(2)(2a,2b...)이 매트릭스상으로 배선되고 그 각각의 교차 위치에 TFT(3)가 배치된다. 그러나, TFT(3)는 게이트가 어드레스 배선(1)에 드레인이 데이터 배선(2)에 각각 접속되어, 소스가 화소전극을 통해서 액정셀(4)에 접속되어 있다. 제4도에서는 축적용량 C를 부가하고 있지만, 이것은 생략할 수 있고 또한, TFT(3)의 게이트 전극은 어드레스 배선(1)과 일체적으로 형성되어 있다. 또한, 이 축적용량 C는 액정셀(4)과 병렬로 형성되어 있는 용량으로, 액정셀(4)의 용량을 보조하기 위하여 설치되어 있다.
제5도는, 상기 액티브 매트릭스형 액정표시장치의 구성에 이용하는 액티브 매트릭스 기판의 주요부 단면도이다. 유리기판(5) 면상에 어드레스 배선(1)과 일체인 게이트 전극(6)이 제1의 금속으로서 TaN막(N40원자%)(6a)과 제2금속으로서 Ta막(6b)의 적층막에 의해 형성되고, 이 위에 게이트 절연막이 되는 SiO2(7)가 적층되며 또한 그 절연막 (7)위에 도핑되지 않은 a-Si막(8)과 n+형 a-Si막(9)이 적층되고 TFT영역에 섬형상으로 패턴 형성되어 있다.
표시용 투명 전극층(10)을 형성한 후에 Mo/Al막에 의한 소스전극(11), 드레인 전극(12)이 형성되어 있다. 드레인 전극(12)은 상기 제4도에서 설명한 데이터배선(2)과 일체적으로 형성되어 있다. 한편, 축적용량선(13)은 어드레스선(1)과 동일하게 Tax/Ta의 적층형 배선재료로 형성된다.
이상과 같은 구성에서, 표시면적이 19.2cm×25.6cm, 화소피치 400μ의 액티브 매트릭스형 기판을 제조했다. 각 부분의 구체적인 수치 내지 구성을 설명하면, 게이트전극(6)은 바탕층을 이루는 제1의 금속인 TaNx(6a)가 막두께 300Å, 상층을 이루는 제2의 금속인 Ta막(6b)이 2200Å이다. 또 어드레스 배선(1)은 상기 게이트 전극(6)과 일체 형성되어 있고, 그 폭은 30μm로 했다. 이 전극배선 등은 CF4와 O2를 이용한 플라즈마 에칭에 의해 테이퍼 부착을 행한다.
상기에 따라 구성한 어드레스 배선(1)의 저항은 12.3KΩ이였다. 덧붙여서 다른 배선재료를 이용하여 구성한 두께 2500Å의 어드레스 배선의 수치를 열거하면, Ti의 경우 160.4KΩ, Mo의 경우 22.6KΩ, Ta의 경우 88KΩ, Ta60%의 Mo-Ta합금의 경우 15.3KΩ이였다. 상기 어드레스 배선(1) 형성후의 기판은 H2SO4+ H2O2의 용액에 의해 유기막 제거를 행하고 세정하여 게이트 절연층(SiO2막)(7)을 CVD에 의해 두께 3500Å로 적층하고 계속하여 a-Si막(8)을 두께 3000Å, n+형 a-Si막(9)을 두께 500Å로 적층시켰다. 그런후에, 전술한 바와 같이 이들 A-Si막(9)을 패턴 형성하고 난후, 화소전극을 형성하여 TFT의 드레인 전극(12)을 겸한 데이터배선과 소스전극(11)을 형성했다.
이와같이 해서 형성된 액티브 매트릭스형 기판을 이용하여 구성된 액정 표시소자에서는 어드레스 배선(1)과 데이터 배선(2)간의 단락은 거의 인정되지 않았다. 이것에 대해서, 어드레스 배선으로서 Ti막을 이용할 경우 단락사고가 많다는 것이 알려졌다. 이 이유는, H2SO4+H2O2등 강산에 의한 처리를 할 수 없기 때문에 어드레스 배선(1)상의 유기물 등의 부착 먼지를 제거할 수 없기 때문이라고 말할 수 있다. 또, Ti나 Cr을 어드레스배선(1)에 이용했을 경우 테이퍼 에칭을 할 수 없기 때문에 배선단부에서 SiO2막(7)이 얇아지게 되어, 역시 어드레스배선(1)과 데이터배선(2)상의 단락사고가 많이 발생했다. 상기와 같이하여 TaNx/Ta적층막(배선 재료)를 이용함으로서 낮은 저항에서 결함이 적은 표시를 할 수 있는 어드레스선을 형성할 수 있었다.
즉, 제5도에 도시한 구성에 있어서, 두께 300Å의 TaNx(N40원자%)층상에 두께 2200Å의 N첨가 Ta(N2원자%)층을 적층하여 어드레스선(1), 게이트 전극(6) 및 축적용량선(13)을 형성하고 이들 표면에 산화물층(절연층)을 형성하는 경우는 절연성의 점에서 보다 유효하였다. 즉, 상기 어드레스선(1), 게이트전극(6) 및 축적용량선(13)의 표면을 쿠엔산 0.01중량% 용액속에서 양극산화하여 상층을 이루는 N첨가 Ta(N원자%)층 표면에 두께 약 2000Å의 산화막을 형성한 후 전술한 것과 같은 양상의 과정에 의해 TFT어레이를 형성했다.
어드레스배선(1), 게이트전극(6) 및 축적용량선(13)의 표면에 핀홀이 없는 양극산화막이 형성되고 먼지 등에 의해 SiOx막(7)에 핀홀이 있어도 TaNx/Ta(6)의 산화막에 의해 절연되어 있기 때문에 데이터선(2)과 어드레스선(1)의 쇼트, 표시화소와 축적용량선(13)과의 사이에서 쇼트의 발생도 없게 되고 결함이 적은 디스플레이가 형성될 수 있었다.
제6도는 본 발명에 관한 배선재료를 MIM소자에 적용한 구성예이고 유리기판(5) 면상에 제1금속으로서의 TaN막(6a)(N40원자%)을 막두께 300Å, 제2금속으로서의 Ta막(6b)(N2원자%)을 2200Å으로 적층하고 이것을 CDE에 의해 패터닝하여 기저층 전극배선을 형성했다.
이 하부전극 배선의 도체부를 포토레지스트로 커버한 상태로 배선 적층막의 표면에 선택적으로 양극산화막(6c)을 형성했다. 양극산화의 조건은 0.01% 쿠엔산을 이용하여 25V까지 정전류 산화하고, 계속해서 25V로 1시간 동안 정전압 산화를 행한다. 그 후, Cr막 1000Å과 Al막 1μm와의 적층막을 적층하고 이 적층막을 패터닝하여 상부 전극배선(14)을 형성했다. 상기 TaN/Ta적층막을 하부전극으로서 이용함으로서, 어드레스 라인의 저항이 내려가고 내열성이 좋은 MIM소자를 형성할 수 있었다.
또한, 소형 LCD등 저항의 문제가 없는 응용에 있어서는 2층이 아니고 1층 구조이어도 좋다. 또한, 상기 예시된 배선재료에서 기저층을 이루는 제1금속으로서의 TaNx의 막두께는 300Å정도 이하가 좋고 스퍼터링 조건을 최적화하면 50Å이상이라면 상층을 이루는 제2금속으로서의 Ta막은 α형이 된다. 적층금속으로서는 TaN에 한정되지 않고 Ta-M-N(M=Mo,Nb,W)합금을 제1, 제2층에 이용해도 동일한 효과가 있다. 이 경우에는, 상층 제2층의 M,N은 제1층의 M,N보다 작은 쪽이 저항율이 낮아지기 때문에 바람직하다. 또한, Al, Cu 등의 낮은 저항 금속층을 우선 형성하고, 이 위에 상기 TaNx를 형성해도 좋다.
또 전자부품(장치)의 배선 내지 전극으로서는, TFT, MIM에 한정되지 않고 다른 디바이스에서의 적용에 있어서도 효과가 있고, 또한 TFT반도체는 a-Si에 한정되지 않고 p-Si이라도 좋으며 게이트 절연층도 SiNx등 다른 절연층과 2종 이상의 적층구조에 있어서도 좋다. 그러나, 이 TFT의 구조는 백채널 커트형에 한정되지 않고 게이트가 하측이 되는 구조이라면 좋으며, 예를 들면 채널상에서 절연층에 의한 에칭 방지막을 설치한 구조이어도 좋다. 더우기 양극산화는 쿠엔산 용액의 사용에 한정되지 않고 다른 처리용액을 이용해도 좋으며, 산화막의 형성도 열산화법 등에 의해서도 좋아서 상기 TaN/Ta적층형 배선막을 데이터선으로 이용해도 같은 양상의 효과가 있다.
실시예 2
본 실시예에서는 본 발명에 관한 다른 배선재료의 예 및 그 응용예에 대해서 설명한다. 상기 제3도에 도시된 특성을 가진 본 발명에 관한 배선재료, 즉 제1금속으로서의 TaN합금막(바탕층)위에 제2금속으로서의 TaN합금의 양극산화층 내지 막(상층)을 일체적으로 형성하여 이루어지는 적층형 배선 재료의 구성예에 있어서, 제1금속으로서의 TaN합금막의 조성을 변화시켰을때의 양극산화층(막)의 저항율을 나타낸 것이다. 제3도의 곡선에서 알 수 있는 바와 같이 상기 제1의 금속으로서의 TaN합금중의 N성분비를 45원자%이하로 선택했을 경우 TaN합금막의 형성조건 등에 의존하지만 TaO막 보다도 저항율이 높은 양극 산화막이 형성된다.
다음으로 상기 적층형 배선재료를 제4도에 도시했을 경우와 등가회로의 액티브 매트릭스형 액정표시소자의 구성에 응용된 예를 설명한다. 제7도는 액티브 매트릭스 기판의 주요부 단면도이다. 유리기판(5)면상에 어드레스 배선(1)과 일체인 게이트 전극(6')이 TaN막(6a) 과이 TaN막의 양극산화에 의해서 형성된 Ta-N-O막(6c)과의 적층막에 의해 형성되고 그 위에 게이트 절연막이 되는 SiO막(7)이 적층되어 있다.
또한, 상기 SiO2막(7)상에 도핑이 안된 a-Si막(8)과 n+형 a-Si막(9)이 적층되고, TFT영역에 섬모양으로 패턴이 형성되어 있다. 표시용 ITO전극(10)을 형성한 후에 Mo/Al막에 의한 소스전극(11'), 드레인 전극(12')이 형성되어 있다. 드레인 전극(12')은 상기 제4도에서 설명한 경우와 같은 양상으로 데이터 배선(2)과 일체적으로 형성되어 있다. 또 축적용량선(13')은 어드레스선(1)과 같은 양상으로 TaNx막(6a)과 TaN-Ox막(6c)과의 적층에 의해 형성되어 있다. 상기 어드레스 배선으로서는 TaN에 한정되지 않고 Ta-M-N(M=Mo,Nb,W)이어도 좋고 양호한 양극 산화막의 절연특성을 얻을 수 있다.
이상과 같은 구성에 의해, 충분한 양극 산화막의 절연저항이 높아지기 때문에 P-CVD절연막 SiOx막(7)에 핀홀이 있어도 충분한 양극산화막에 의해 절연이 유지되고, 선결함 및 점결함을 대폭적으로 감소시킬 수 있었다.
또한, 상기 구성에 있어서는 소형 디스플레이의 경우, 충분히 필요한 효과를 발휘할 수 있지만, 대형 디스플레이에서는 라인저항이 높기 때문에, 어드레스 펄스 지연의 발생이 인정된다. 이 지연은 어드레스 라인저항과 부하 용량의 CR 지연에 의한 것이다. 이 지연 발생기의 문제는 다음과 같이 함으로서 용이하게 해소할 수 있었다. 즉, 제8도에서 주요부를 단면적으로 도시한 바와 같이 Mo-Ta의 스퍼터링에 의해 어드레스선(6d) 및 축적 용량선(6d)을 형성한 후, 그들 표면에 실질적으로 제1 및 제2의 금속을 이루는 TaN막(6a)을 각각 스퍼터링에 의해 형성하고 또한, 그 표면을 양극산화 처리를 실시하여 Ta-N-O막(6c)을 형성한다.
그렇게 한 후, 상기와 같은 양상으로 하여 어레이 기판을 형성한다. 이 구성에 있어서는, 상기 Mo-Ta막(6d) 대신에, 동일하게 양극산화가 가능한 Ta 및 Ta와 Mo-Ta의 적층막, 더우기 낮은 저항이 필요하다면 Al, Cu,Cr 등의 낮은 저항금속과 합금을 이용해도 좋다. 또한 상기 구성의 액티브 매트릭스 기판에 있어서, 누설 전류에 대한 제한이 약한 경우에는 Mo-Ta막, Ta막 또는 Ta와 Mo-Ta의 적층막(6d)상에 TaN막을 적층하여 스퍼터링에 의해 형성하고, 그후 어드레스 라인(1)과 축적 용량선(13')을 형성하여 그 표면을 양극 산화해서 산화막(6c)을 형성한다. 이 경우에는 측면의 산화막이 Mo-Ta-O막 또는 Ta-O막이기 때문에 상기 구성예의 경우보다도 누설이 조금 많지만 표면의 대부분이 Ta-N-O막이기 때문에, 종래 구성의 경우보다도 절연저항을 높일 수 있다.
더우기, 제9도는 다른 구성예의 주요부를 단면적으로 나타낸 것으로 이 구성예에서는 제1금속으로서 TaN막(6a)의 위에 제2금속으로서 Ta막 또는 N를 소량 첨가한 Ta(TaN)막(6b), 그 위에 TaN(6a')을 적층하여 스퍼터링에 의해 순차적으로 형성한 후, 패터닝하여 어드레스선(1), 동일하게 축적용량선(13')을 형성하고 그 표면을 양극산화하여 산화막(6c)을 형성한다.
여기에서, 상기 형성된 측벽부의 산화막(6c)은 적층막(6a)(6a')(6b)에 대응하는 산화물이 적층된 형태로 형성되게 된다.
상기 TaN막(6a)상에 Ta막 또는 TaN막(6b)을 적층한 경우의 저항을 변화는,상기 제1도에 도시한 경우와 같은 경향을 나타내고 상층의 Ta막 또는 TaN막(6b)의 저항이 저하되기 때문에 Mo-Ta막과 같이 양극 산화막의 내열성을 악화시키지 않도록 낮은 저항화화 시킬 수 있다.
또한, 표면의 TaN양극산화막은 N을 다량 첨가하여 절연성을 최적화한 것을 이용할 수 있다. 이 구성예에 있어서도, 표면의 TaN막(6a')은 기저층의 Ta/TaN막(6a) 또는 TaN/TaN막(6b)을 패터닝한 후에 표면 전체를 커버해도 좋고 또한 누설을 감소시킬 수 있다. 또한, TaN 대신에, Ta-M-N(M=Mo,Nb,W)을 이용해도 동일한 효과가 있다. 라인 저항을 문제시 하지 않는 경우에는 한층 만으로도 좋다.
제10도는 본 실시예에 관한 배선 재료를 MIM소자에 적용한 예이다. 유리기판(5)면 상에 Ta막(6a)을 2200Å 적층하고 이것을 CDE에 의해 패터닝하여 하부 전극 배선을 형성했다. 이 하부 전극 배선의 접촉부를 포토 레지스트로 커버한 상태로 상기 TaN막(6a)의 표면에 양극산화막(6c)을 형성했다. 양극산화 조건은 0.01% 쿠엔산을 이용하여, 25V까지 정전류 산화하고, 계속해서, 25V에서 1시간 동안 정전압 산화를 행하였다. 이후, Al 막을 1μm적층하고 이것을 패터닝하여 상부 전극배선(14)을 형성했다.
또, TFT의 경우와 동일하게, 하부전극으로서 Ta 또는 Mo-Ta/Ta의 적층 구조 또는 Al,Cu 또는 Cr등의 낮은 저항 금속 또는 합금(6b)을 패터닝하여 그 외표면에 TaN막(6a)을 커버하여 양극 산화하고, Ta-N-O막(6c)을 형성한 구성예의 주요부를 단면적으로 제11도에 나타낸다.
또한, 제11도의 구성에 있어서, TaN막(6a)을 하부전극(Ta) 또는 Mo-Ta/Ta의 적층막(6b)면 상에만 적층한 후 패터닝하여 TaN막(6a)면 및 Ta 또는 Mo-Ta/Ta의 적층막(6b)의 측면을 양극산화한 구성으로서도, 또는 TaN막(6a), Ta막(6b), TaN막(6a')을 순차 적층한 후, 패터닝하여 TaN막(6a')면, Ta막(6b) 및 TaN막(6a)의 측면을 양극산화한 구성으로서도 TFT의 경우와 동일한 효과를 가진다. 또한, 제12도는 Ta0.9N0.1의 양극산화막을 DRAM에 응용한 예를 단면적으로 나타낸 것으로 15는 Si기판, 16은 n+영역, 17은 LOCOS(Local Oxidation of Silicon)라고 불리는 선택 산화 방법에 의해 형성되는 산화마스크 SiNx로 예를 들면 Si3N4, 18은 Poly-Si(다결정 실리콘)으로 이루어진 워드선, 19는 Ta0.9N0.1의 양극산화막으로 이루어진 콘덴서, 20은 플레이트로 기본적인 구성은 종래에 통상적으로 알려져 있는 것으로 구성되어 있습니다.
이 구성예의 경우 Ta2O5막의 경우에 비해서 전류 누설이 작다. 또한 상기에서의 산화막의 형성은 스퍼터링법, CVD법 또는 PVCD법 등에 의해서 행하여도 좋다.
또한, DRAM의 구조도 예시된 것에 한정되지 않고 상기 산화막의 응용도 DRAM 이외의 다른 장소(소자)의 콘덴서로도 이용할 수 있다.
상기 각 실시예에서 알 수 있는 바와 같이 상층을 이루는 제2금속으로서의 TaN합금막의 N양은 제2도에서 명백한 바와 같이 소량의 첨가함유에서도 효과가 있고, 약 45원자%까지는 양극산화로 형성되는 Ta-N-O막의 쪽이 TaOx막 보다도 저항율이 높다고 하는 작용효과가 있다.
또한, TaN막의 형성은 스퍼터링 뿐만 아니라 질소 분위기 중에서 Ta의 증기를 플라즈마하여 질화하는 Ta의 플라즈마 질화처리 또는 질소 및 Ta의 분위기 중 시료를 가열하여 질화를 열질화 처리에 따라 형성해도 좋다. 이 경우는, 표면 전체가 TaN으로 되고 소정의 효과향상을 꾀하며 바람직스럽다. 또한, 바탕을 이루는 TaN막의 두께는 300Å이하이어도 좋고 50Å이상이라면, 상층의 Ta막은 α형이 된다. 본 발명에 관한 배선재료는 TFT, MIM에 한정되지 않고 다른 디바이스에서의 적용내지 응용에 있어서도 효과가 있다.
그러나, TFT반도체는 a-Si에 한정되지 않고 p-Si이어도 좋다.
또한, 상기 TaN산화막은 누설 전류가 적고 SiOx에 비해 비유전율이 크기 때문에 예를 들면 DRAM의 축적용량의 축적막으로서 이용함에 따라 점유면적을 적게 할 수 있다고 하는 이점이 있다.
본 발명에 관한 배선재료의 내열성은, 400℃정도에서는 열화가 충분히 작고(거의 무시할 수 있을 정도), 또는 TaN/Ta 적층막을 데이터선으로 이용해도 동일한 효과가 있다.
또한 양극산화는 쿠엔산에 한정되지 않고 다른 용액을 이용해도 같은 양상의 효과가 있다. 또한, TFT의 게이트 절연막은 SiOx막에 한정되지 않고 SiNx막과 다른 절연막 또는 2종류 이상의 절연막을 적층해도 좋으며 TFT의 구조도 전술한 실시예의 백채널 컷트 형만으로 한정되지 않고, 게이트가 아래로 되는 구조이라면 어느 구조이어도 유효하다. 채널 상에 절연막에 의한 에칭 방지막을 설치한 구조이어도 좋다.
또, 상기 각 실시예에 있어서, 제1금속으로서 TaN 대신에 Ta-Mo-N, Ta-Nb-N, 는 Ta-W-N 또는 제2금속으로서 Ta 또는 TaN의 대신에 Ta-Mo와 Ta-Mo-N, Ta-Nb와 Ta-Nb-N, 혹은 Ta-W와 Ta-W-N을 각각 이용한 경우도 제13도에서 특성예를 나타낸 바와 같이, 동일한 경향이 인정되었다. N이 0에서 50원자%의 전범위에서 상층 Ta의 저항이 Ta 180μΩcm보다 저하한다. 예를 들면, 바탕층을 이루는 제1금속으로서의 Ta-Nb-N막 조성(단, N의 구성비는 20원자%이다)과, 상층을 이루는 제2금속으로서의 Ta 막의 저항율과의 관계는 제14도에 나타낸 바와 같은 것이고, N을 합금화 함에 따라서 Nb의 전조성 범위내에서 저항율이 저하해간다. 즉, N의 첨가에 의해 저항율이 180μΩcm에서 25μΩcm로 저하하여 같은 양상의 효과가 인정되었다.
제13도, 제14도에서 Ta-Nb-N의 Nb, N의 전조성 범위에서 합금화의 효과를 상정할 수 있다. 또한, 바탕층을 이루는 제1금속으로서의 Ta-W-N막 조성과 상층을 이루는 제2금속으로서의 Ta막 및 Ta-Mo-N, Ta-Mo의 경우도 동일하다. 이와 같은 낮은 저항성은 상기 TaN/Ta 또는 TaN/TaN의 경우와 동일하고, 또한 양극산화 처리로 절연막의 형성도 가능하며 제15,16,17도에 각각 나타낸 바와 같이, 형성된 Ta-M-N(M=Mo,Nb,W)산화막의 절연성은 N의 첨가에 의해서 향상하고 있다.
상기 N의 첨가에 의한 절연성 향상의 이유는 바탕층을 이루는 Ta-M-N(M=Nb,Mo,W)의 N이 상층을 이루는 Ta-M의 결정형을 정방 결정에서 입방 결정으로 바꾸어 낮은 저항으로 만드는 효과를 증대시키기 때문이라고 생각된다.
또한, 상기 N는 Ta-M(M=Nb,Mo, W)의 산화막 저항을 높이고 내열성을 증가시키는 효과가 있는 것에서도 기인한다. 여기서, M는 Ta와 전체 비율이 고용체를 형성하는 금속이라면 좋고 그와 같은 관점에서 전술한 Nb,Mo,W가 선택되어진다. 또한, Ta-M-N의 3원소계 뿐만 아니라 Nb,Mo, W중의 2종 혹은 3종을 포함하는 4원소계 혹은 4원소계에서 같은 양상의 효과가 인정된다. 또 이들 양극산화막과 동일한 양상으로 내누설성 및 내열성이 우수하다.
또한, 전술한 배선재료를 예를 들면 Ta-M-N/Ta Ta/-M-N(단 M은 Mo, Nb, W의 적어도 1종 이상의 원자)과 3층 구조로 됐을 경우는 O2의 확산방지 작용에 의해서 저항변화 등도 억제되어 우수한 안정성을 나타낸다.
또한, 본 발명에 관한 배선재료에서 산화에 의한 절연층의 형성은 전술한 예시된 양극 산화 처리가 보다 바람직하지만 이것에 한정되는 것은 아니다. 이상 기술한 바와 같이 본 발명에 관한 배선재료는 낮은 저항성에서 또한,양극 산화 등에 의해 형성 구비된 절연층(막)도 우수한 절연성과 열안정성을 지지한다. 따라서 각종 전자장치의 신호용 배선에 이용된 경우 양호한 기능발휘에 크게 기여한다. 또 예를 들면 액정 표시 장치의 신호배선과 장치하는 구동용 반도체 소자의 전극형성을 이용할 경우는 낮은 저항의 어드레스 라인 등을 실현할 수 있고 표면 산화에 의해서 형성된 절연막과 절연성 내열성이 좋기 때문에 액정표시장치 제조공정에서의 열처리후에도 충분한 소요절연특성을 유지하고 신뢰성이 높은 기능을 항상 발휘한다.

Claims (7)

  1. TaN합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금으로 이루어진 그룹으로부터 선택된 적어도 한가지 종류의 금속으로 구성된 제1금속층과, 상기 제1합금층상에 일체적으로 형성된 Ta,Ta-Mo합금, Ta-Nb합금, Ta-W합금, Ta-N합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금으로 이루어진 그룹으로부터 선택된 적어도 한가지 종류의 금속으로 구성된 제2의 금속층으로 이루어진 것을 특징으로 하는 적층형 배선재료.
  2. 제1항에 있어서, TaN합금을 제1금속으로 하고, 상기 제1의 TaN합금보다도 N의 합금량이 적거나 N을 함유하고 있지 않은 TaN합금을 제2금속으로 하여 구성되는 것을 특징으로 하는 적층형 배선재료.
  3. 제1항에 있어서, 제1의 금속으로 하는 TaN합금 금속상에 일체적으로 형성된 제2금속층으로서 TaN합금층의 적어도 표면이 산화막화하여 이루어지는 것을 특징으로 하는 적층형 배선재료.
  4. 절연성 기판, 상기 절연성 기판 면에 설치된 전자소자 및,상기 전자소자에 전기적으로 접속하는 절연성 기판면에 설치된 구동용 배선을 구비하여 이루어지고, 상기 구동용 배선이 TaN합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금으로 이루어진 그룹으로부터 선택된 적어도 1종의 금속으로 구성된 제1의 금속층 및, 상기 제1의 합금층상에 일체적으로 형성된 Ta, Ta-Mo합금, Ta-Nb합금, Ta-W합금, Ta-N합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금으로 이루어진 그룹으로부터 선택된 적어도 1종의 금속으로 구성되는 제2의 금속층으로 이루어진 적층형의 배선재료로 형성되어 있는 것을 특징으로 하는 전자장치.
  5. 구동용 배선기판, 상기 구동용 배선기판에 대향하여 설치된 표시전극판 및, 상기 구동용 배선기판-표시전극 판 사이에 전체적으로 액체가 봉입된 액정재료층을 구비하고 구동용 신호 배선 또는 구동용 배선기판에 탑재, 장치된 전자부품 소자의 전극이 TaN합금, Ta-Mo-N합금, Ta-Nb-N합금 및 Ta-W-N합금으로 이루어진 그룹으로부터 선택된 적어도 1종의 금속으로 구성된 제1의 금속층과, 상기 제1의 합금층 상에 일체적으로 형성된 Ta, Ta-Mo합금, Ta-Nb합금, Ta-W합금, Ta-N합금, Ta-Mo-합금, Ta-Nb-N합금 및 Ta-W-N합금으로 이루어진 그룹으로부터 선택된 적어도 1종의 금속으로 구성된 제2의 금속층으로 이루어진 적층형의 배선재료로 구성된 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 구동용 신호배선 또는 구동용 배선기판에 탑재, 장치된 전자부품소자의 전극이 TaN을 제1합금층으로 하고, 상기 TaN합금층상에 일체적으로 형성된 제1의 합금층을 이루는 TaN보다 N의 함유량이 적거나 N을 함유하고 있지 않은 TaN을 제2의 합금층을 하여 이루어진 적층형의 배선재료로 형성되어 있는 것을 특징으로 하는 액정 표시장치.
  7. 구동용 배선기판, 전술한 구동용 배선기판에 대향하여 설치된 표시전극판 및, 전술한 구동용 배선기판-표시전극판 사이에 전체적으로 액체가 봉입된 액정재료층을 구비하고 구동용 신호배선 또는 구동용 배선기판에 탑재,장치된 전자부품 소자의 전극이 TaN을 제1합금층으로 하여 상기 제1합금층 상에 일체적으로 형성된 제2금속으로서의 TaN합금층의 적어도 표면이 산화막화하여 이루어진 적층형 배선재료로 형성되어 있는 것을 특징으로 하는 액정표시장치.
KR1019900019728A 1989-11-30 1990-11-30 배선재료와 이를 이용한 전자장치 및 액정표시장치 Expired - Fee Related KR970009491B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP31367489 1989-11-30
JP01-313674 1989-11-30
JP??01-313674 1989-11-30
JP4702890 1990-02-26
JP02-047028 1990-02-26
JP??02-047028 1990-02-26

Publications (2)

Publication Number Publication Date
KR910010223A KR910010223A (ko) 1991-06-29
KR970009491B1 true KR970009491B1 (ko) 1997-06-13

Family

ID=26387183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019728A Expired - Fee Related KR970009491B1 (ko) 1989-11-30 1990-11-30 배선재료와 이를 이용한 전자장치 및 액정표시장치

Country Status (4)

Country Link
US (2) US5264728A (ko)
EP (1) EP0430702B1 (ko)
KR (1) KR970009491B1 (ko)
DE (1) DE69032893T2 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032893T2 (de) * 1989-11-30 1999-07-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige
JPH0555575A (ja) * 1991-08-29 1993-03-05 Sharp Corp 半導体装置
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR950010661B1 (ko) * 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
JPH06186590A (ja) * 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
SG86965A1 (en) * 1993-02-10 2002-03-19 Seiko Epson Corp Nonlinear resistance element, manufacturing fabrication method thereof, and liquid crystal display device
US5861672A (en) * 1993-02-10 1999-01-19 Seiko Epson Corporation Nonlinear resistance element, manufacturing fabrication method thereof, and liquid crystal display device
US5506449A (en) * 1993-03-24 1996-04-09 Kawasaki Steel Corporation Interconnection structure for semiconductor integrated circuit and manufacture of the same
US5644415A (en) * 1993-12-20 1997-07-01 Casio Computer Co., Ltd. Liquid crystal display device having wide field angle
US5600153A (en) * 1994-10-07 1997-02-04 Micron Technology, Inc. Conductive polysilicon lines and thin film transistors
JP3494720B2 (ja) * 1994-11-01 2004-02-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー
US5777710A (en) * 1995-04-28 1998-07-07 Canon Kabushiki Kaisha Electrode substrate, making the same, liquid crystal device provided therewith, and making the same
US5804838A (en) * 1995-05-26 1998-09-08 Micron Technology, Inc. Thin film transistors
US5831694A (en) * 1995-06-14 1998-11-03 Hitachi, Ltd. TFT panel for high resolution- and large size- liquid crystal display
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
KR100278561B1 (ko) * 1996-10-15 2001-02-01 포만 제프리 엘 테이퍼를구비하며에칭성이감소된다층의금속샌드위치구조및그형성방법
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
US5936831A (en) * 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
JP3270361B2 (ja) 1997-06-09 2002-04-02 日本電気株式会社 薄膜トランジスタアレイ及びその製造方法
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
EP0895282A3 (en) * 1997-07-30 2000-01-26 Canon Kabushiki Kaisha Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
US6346175B1 (en) * 1997-11-20 2002-02-12 International Business Machines Corporation Modification of in-plate refractory metal texture by use of refractory metal/nitride layer
TWI226470B (en) 1998-01-19 2005-01-11 Hitachi Ltd LCD device
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
US6559906B1 (en) * 1998-01-30 2003-05-06 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6204521B1 (en) 1998-08-28 2001-03-20 Micron Technology, Inc. Thin film transistors
CN1163954C (zh) * 1998-10-05 2004-08-25 库利克及索发投资有限公司 半导体铜键合焊点表面保护
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US6114735A (en) * 1999-07-02 2000-09-05 Micron Technology, Inc. Field effect transistors and method of forming field effect transistors
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6409930B1 (en) 1999-11-01 2002-06-25 Bmc Industries, Inc. Lamination of circuit sub-elements while assuring registration
US6468439B1 (en) 1999-11-01 2002-10-22 Bmc Industries, Inc. Etching of metallic composite articles
US6365057B1 (en) 1999-11-01 2002-04-02 Bmc Industries, Inc. Circuit manufacturing using etched tri-metal media
WO2001059849A1 (en) * 2000-02-09 2001-08-16 Matsushita Electric Industrial Co., Ltd. THIN-FILM TRANSISTOR COMPRISING GATE ELECTRODE OF MoW ALLOY
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6781646B2 (en) 2000-07-28 2004-08-24 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP3810681B2 (ja) * 2001-12-20 2006-08-16 シャープ株式会社 薄膜トランジスタ基板および液晶表示装置
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP6282474B2 (ja) 2014-01-31 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701931A (en) * 1971-05-06 1972-10-31 Ibm Gold tantalum-nitrogen high conductivity metallurgy
JPS4988076A (ko) * 1972-12-27 1974-08-22
US3877063A (en) * 1973-06-27 1975-04-08 Hewlett Packard Co Metallization structure and process for semiconductor devices
US4251326A (en) * 1978-12-28 1981-02-17 Western Electric Company, Inc. Fabricating an RC network utilizing alpha tantalum
FR2505070B1 (fr) * 1981-01-16 1986-04-04 Suwa Seikosha Kk Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage
DE3229203A1 (de) * 1982-08-05 1984-02-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiterbauelement und verfahren zu dessen herstellung
JPS59131974A (ja) * 1983-01-18 1984-07-28 セイコーエプソン株式会社 液晶表示装置
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
GB2169746B (en) * 1984-11-13 1988-09-14 Sharp Kk Thin film transistor
US4730903A (en) * 1985-01-23 1988-03-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric crystal display panel and manufacturing method thereof
JPS61206243A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp 高融点金属電極・配線膜を用いた半導体装置
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
JPH0715990B2 (ja) * 1985-09-11 1995-02-22 三菱電機株式会社 半導体装置
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
JPH07105486B2 (ja) * 1986-09-05 1995-11-13 株式会社東芝 電極配線材料
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
GB2213987A (en) * 1987-12-18 1989-08-23 Philips Electronic Associated MIM devices and liquid crystal display devices incorporating such devices
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JPH0675143B2 (ja) * 1988-09-09 1994-09-21 シャープ株式会社 アクティブマトリクス基板
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
DE69032893T2 (de) * 1989-11-30 1999-07-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige
US5164850A (en) * 1990-01-29 1992-11-17 Sanyo Electric Co., Ltd. Liquid crystal device including tantalum nitride with specific nitriding ratio

Also Published As

Publication number Publication date
DE69032893D1 (de) 1999-02-25
US5428250A (en) 1995-06-27
EP0430702A2 (en) 1991-06-05
DE69032893T2 (de) 1999-07-22
KR910010223A (ko) 1991-06-29
EP0430702B1 (en) 1999-01-13
EP0430702A3 (en) 1993-09-01
US5264728A (en) 1993-11-23

Similar Documents

Publication Publication Date Title
KR970009491B1 (ko) 배선재료와 이를 이용한 전자장치 및 액정표시장치
KR950006028B1 (ko) 액정표시장치
KR100896565B1 (ko) 화상 표시 장치 및 그 제조 방법
US4905066A (en) Thin-film transistor
KR910001872B1 (ko) 반도체장치
KR100258487B1 (ko) 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법
KR101415132B1 (ko) 커패시터와 그 제조 방법, 반도체 디바이스, 및액정표시장치
EP0570205B1 (en) A method for producing metal wirings on an insulating substrate
US5187557A (en) Semiconductor capacitor with a metal nitride film and metal oxide dielectric
US5352907A (en) Thin-film transistor
JP3139764B2 (ja) 配線材料及び液晶表示装置
US5478971A (en) Metallic circuit board and thin film diode array and method of manufacturing the same
JP2585267B2 (ja) 液晶表示装置
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JP2000035592A (ja) 液晶表示装置
JPH0675143B2 (ja) アクティブマトリクス基板
JPH05289091A (ja) 電極基板
JPH08160452A (ja) アクティブマトリクス基板
JP3031056B2 (ja) マトリックス型表示装置
KR950003897A (ko) 액티브 매트릭스 액정 디스플레이(lcd) 및 그 제조방법
KR960001616B1 (ko) 박막 트랜지스터 및 이의 제조방법
KR100247279B1 (ko) 액정표시 패널 및 그 제조방법
JPH07105486B2 (ja) 電極配線材料
KR0150985B1 (ko) 산화물 전극을 이용한 커패시터 제조방법
JPH02162771A (ja) アクテイブマトリクス基板及び製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E801 Decision on dismissal of amendment
T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20050930

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061101

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061101

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000