[go: up one dir, main page]

JPS61296764A - 金属電極配線膜を有する半導体装置 - Google Patents

金属電極配線膜を有する半導体装置

Info

Publication number
JPS61296764A
JPS61296764A JP60141021A JP14102185A JPS61296764A JP S61296764 A JPS61296764 A JP S61296764A JP 60141021 A JP60141021 A JP 60141021A JP 14102185 A JP14102185 A JP 14102185A JP S61296764 A JPS61296764 A JP S61296764A
Authority
JP
Japan
Prior art keywords
film
ysi
electrode wiring
metal electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60141021A
Other languages
English (en)
Inventor
Tatsuro Okamoto
岡本　龍郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60141021A priority Critical patent/JPS61296764A/ja
Priority to KR1019850009076A priority patent/KR890004463B1/ko
Publication of JPS61296764A publication Critical patent/JPS61296764A/ja
Priority to US07/159,401 priority patent/US4910578A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は大規模集積回路（ＬＳＩ）における金属電極
配線膜を有する半導体装置に関するものである。
［従来の技術１ 第３図は従来の半導体装置をホラ断面図である。
初めにこの装置の構成について説明する。図において１
は半導体シリコン基板、２ａ、２ｂは素子間分離用に形
成された絶縁膜、５．９は不純物拡散層、５ａ、５ｂは
層間絶縁用の絶縁膜、７はコンタクト孔、１１はアルミ
合金膜である。
次にこの装置の作用について説明する。不純物拡散層５
は半導体シリコン基板１との間でＰ／Ｎ接合を形成して
おり、たとえばＭＯ３素子であればソース／ドレイン層
に相当し、電気信号の経路にあたる。また、この不純物
拡散層５と上層の電気信号の経路であるアルミ合金膜１
１とは、選択的に形成されたコンタクト孔７の底部で電
気的に接触する。また、不純物拡散層９は、たとえば半
導体シリコン基板１がＰ形の場合はこの基板にイオン注
入法、熱拡散法によりＮ形の不純物を導入することによ
って形成されるもので、その目的は■Ｐ／Ｎ接合の逆耐
圧特性、特にサージ耐圧を向上させる。■この不純物拡
散層９はコンタクト孔７を通して自己整合的に形成され
るので、コンタクト孔７が絶縁１ｍ２ａ、２ｂにかかつ
てずれて形成され、その部分で先に形成されていた不純
物拡散層５がなくても、この不純物拡散１１９によりＰ
／Ｎ接合が形成できる。
［発明が解決しようとする問題点］ 従来の半導体装置は以上のように構成されているため、
以下のような欠点がある。■素子の高集積化が進むに従
い、平面方向の微細化だけでなく縦方向の縮小も必要と
なり、たとえば浅い不純物拡散層の形成が素子特性を維
持向上させるのに重要な課題となってきたが、その反面
不純物拡散層のシート抵抗は高くなる。■金属同士のコ
ンタクトに比ベアルミと不純物拡散層とのコンタクト抵
抗は元来高い。■アルミ合金膜を形成した後の熱処理時
にアルミと不純物拡散層中のシリコンとが相互拡散反応
してＰ／Ｎ接合を破損する、いわゆる゛突接り”、゛ス
パイク”現象を防止するため、一般にアルミ中に過飽和
濃度の３ｉを添加するが、上記熱処理の降温時に添加し
ていた３ｉがコンタクト孔７底部、特に第４図に示すよ
うにコンタクト孔７区部の周辺部の不純物拡散層５．９
上に析出し、この析出シリコン１２ａ、１２ｂにより実
効的なコンタクト開口面積が減少してコンタクト抵抗が
上昇する。特にこの析出シリコン１２ａ。
１２ｂはＡＵを含むためＰ形の８１になり、このため不
純物拡散層５．９がＮ形の場合はＰ／Ｎ接合が形成され
、逆バイアス方向に電流が流れるときの抵抗はより高く
なる。■アルミ中に８１を添加していてもその分布が不
均一であったり、高温で長時間熱処理を行なった場合に
は、上記の゛突接け”、°゛スパイク現象が発生し、Ｐ
／Ｎ接合が破損する。このような問題点は、素子の高集
積化、微細化が進むにつれコンタクト孔の径が小さくな
り、また不純物拡散層の深さが浅くなってきた今日では
深刻である。
この発明は上記のような問題点を解消するためになされ
たもので、電極配線用コンタクト孔部において、半導体
シリコン基板の不純物拡散層、または多結晶シリコン膜
自体のシート抵抗およびこれらとのコンタクト抵抗が低
く、かつ耐熱性、耐薬品性の優れた金属電極配線膜を有
する半導体装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る金属電極配線膜を有する半導体装置は、
電極配線用コンタクト孔部の、少なくとも半導体シリコ
ン基板の不純物拡散層、または多結晶シリコン膜に接す
る底部は金罵シリサイド膜であるようにしたものである
。
［作用］ この発明においては、半導体シリコン基板の不純物拡散
層、または多結晶シリコン謹上に形成された金属シリナ
イド膜は、上記不純物拡散層または多結晶シリコン膜自
体のシート抵抗を下げる。
また、金属シリナイド膜と、上記不純物拡散層または多
結晶シリコン膜との間のコンタクト抵抗は、アルミ合金
膜と、上記不純物拡ＷＩＩｉ１または多結晶シリコン膿
との間のコンタクト抵抗より低くなる。
［発明の実施例］ 以下、この発明の実施例を図について説明する。
第１図（ａ）〜（１）は、この発明の実施例である、金
属電極配線膜を有する半導体装置の製造の主要工程段階
における状態を示す断面図である。
第１図（ａ　）は、従来法と同様、半導体シリコン基板
１の主面上に選択的に素子間分離用の比較的厚い絶縁膜
２ａ、２ｂを形成した状態を示す。
第１図（ｂ）で３は、たとえばスパッタ法などにより形
成されたチタン＜ＴＩ　）！ｌである。第１図（Ｃ）で
４は、熱処理によりシリコン（Ｓｌ）とＴｉとの間のシ
リサイド反応により形成されたチタンシリサイド（Ｔｉ
　Ｓｉ　２　）ＩＩＭで、この膜は自己整合的に形成さ
れるため絶縁Ｍ！２ａ、２ｂ上にチタン１１３ａ　、３
ｂが残っている。第１図（ｄ　）で５は、イオン注入法
と熱処理により形成された不純物拡散層で半導体シリコ
ン基板１とＰ／Ｎ接合を形成している。また前の段階で
絶縁膜２ａ。
２ｂ上に残っていたチタンＩｍ！３ａ　、　３ｂはチタ
ンシリサイドに対し選択的にエツチング除去されている
。第１図（ｅ）で５ａ、５ｂはＣＶＤ法などにより眉間
絶縁のために形成された絶縁膜で、７は写真製版とエツ
チング法により選択的に形成されたコンタクト孔である
。第１図（ｆ）で８は、スパッタ法などにより形成され
た、たとえばモリブデンシリサイド（ＭＯＳｉ２）ＩＩ
Ｍである。第１図（ｇ）で９は、従来法と同様、コンタ
クト孔７を通して自己整合的に形成された不純物拡散層
である。第１図（ｈ）で１０は、スパッタ法などで形成
された、たとえばチタンナイトライド（ＴｉＮ）膜であ
る。第１図（ｉ）で１１は、スパッタ法などで形成され
た、たとえばＡｆＬＳ＋などのアルミ合金膜である。
まず、半導体シリコン基板１上に形成されたチタンシリ
サイド膜の作用について説明する。第１図（ｂ）で示す
ようにチタンｌＩ３が形成された半導体シリコン基板１
を熱処理すると、チタンとシリコンとの間のシリサイド
反応により半導体シリコン基板１のシリコンと接したチ
タンがチタンシリサイド膜４となる。実際にはこのシリ
サイド反応はシリコンの拡散に律速した反応であるため
高温長時間の熱処理を行なうと、絶縁１２ａ　、２ｂ上
にもシリナイドが形成され隣接する素子領域と翔絡した
り、半導体シリコン基板１から絶縁膜２ａ、２ｂ上のチ
タン膜３にシリコンが拡散し半導体シリコン基板１にシ
リコンの扱けた凹部が形成されるといった問題が生じる
が、熱処理の温度・時間を最適化寸れば、第１図（Ｃ）
に示すようにうまく自己整合的にチタンシリサイド膜４
を形成することができる。そして絶縁ｇｌｓ２ａ、２ｂ
上のチタン１Ｉ３ａ　、３ｂは、Ｈ２０２とＮ１−１．
０Ｈｆ７）混合液によりチタンシリサイドＭ４を腐蝕す
ることなく選択的に除去することができる。この実施例
で示すように、この除去の後でイオン注入法などにより
不純物拡散層５を形成する。このような構造により、チ
タンシリサイド膜４が不純物拡散層５の低抵抗化に寄与
し、Ｐ／Ｎ接合の形成には通常通り不純物拡散層５が寄
与できることになる。
今侵、たとえばＭＯＳデバイスではトランジスタのチャ
ンネル長がサブミクロン領域に入っていくに従い、“シ
ョートチャンネル効果”を防止するために不純物拡散層
の接合深さを浅くすることが必要となってきた。しかし
そのためには、不純物拡散層のシート抵抗を犠牲にしな
ければならなかったが、この構造を用いると両立が可能
となる。
−例として、半導体シリコン基板にＡＳを注入して０．
１５μｌの不純物拡散層を形成した場合そのシート抵抗
は約１００Ω／口であったが、チタン膜を５０　ｎ１ｌ
ｌ？！１１看してこの構造を形成することにより接合深
さは同じでシート抵抗が約２〜３Ω／口の不純物拡散層
が得られた。
次に、モリブデンシリサイド膜の作用について説明する
。不純物拡散層５を形成する際にはチタンシリサイド［
１４上に酸化物が形成される。たとえば不純物拡散層５
がリンにより構成され、しかも熱拡散法により形成され
た場合には、リンガラスと、熱処理時にチタンシリサイ
ド１１４が酸化されてシリコン酸化膜またはチタンの酸
化膜が形成される。当然侵のアルミ合金膜との電気的接
触を得るためこの酸化物を除去しなければならない。
この場合には、フッ酸系の溶液でエツチングを行なうが
、チタンシリサイド膜４はフッ酸にエツチングされる。
しかしながら、予めコンタクト孔７を形成した侵に、上
述のようにモリブデンシリサイド膜８を形成しておけば
、この物質はフッ酸に不溶であるため下地にあるチタン
シリサイド膜４を腐蝕することなくモリブデンシリサイ
ド［１８表面にできた酸化物を除去できる。但し、不純
物拡散１ｉ１９を形成する際の熱処理によりチタンシリ
サイドｌ１１４とモリブデンシリサイドｌｌ＄８との間
で合金反応が置き、三元シリサイド膜が形成されること
がある。これはチタンシリサイド膜４．モリブデンシリ
サイド膜８の膜厚、熱処理温度・時間にもよるが、たと
えば下地のチタンシリサイド膜４が薄ければ、第２図（
ａ）に示すようにチタンシリサイドＩ！Ｉ４が上のモリ
ブデンシリサイド膜８とすべて反応してＴｆｘＭＯｙＳ
ｆｚ　　（Ｘ、ｙ、Ｚは組成比を示す。以下同様とする
。）膜３ｏと残りのモリブデンシリサイド（’Ｍ　ｏ　
Ｓ　ｉ　ｚ　）　躾８となる。逆に、モリブデンシリサ
イド膜８が薄ければ、第２図（ｂ　）に示すように残り
のチタンシリサイド（Ｔｉ　Ｓ　ｉ　２　）　１３１４
とＴｉ　ｘ　ＭＯｙ　Ｓ！　ｚ躾３０となる。また熱処
理温度が高いが熱処理時間が長ければ、第２図（Ｃ）に
示すようにチタンシリサイド膜４とモリブデンシリサイ
ド！１８は完全に合金化してすべてＴ　Ｉ　ｘ　ＭＯＹ
　Ｓ　ｆ　ｚ膜３０となる。また熱処理温度が低く熱処
理時間が届ければ、チタンシリサイド膜４とモリブデン
シリサイドｌｌｌ８の界面部のみ反応し、第２図（ｄ　
）に示すように残りのチタンシリサイド（Ｔｉ　Ｓ２　
）　Ｈａ４とＴｉ　Ｘ　Ｍｏｙ　Ｓｉ　Ｚ　１１１３０
とモリブデンシリサイド（ＭＯＳｉ　２　）膜８となる
。たとえ表面がＴｉ　ｘ　Ｍｏ　Ｙ　Ｓｉ　ｚ　ＩＩＩ
となっても、ｙ＝ｏｒなければこの三元シリサイド膜の
フッ酸に対する耐蝕性はチタンシリサイドｌＩ４より十
分に優れておりその効果は問題ない。
ＲＩＩｋに、チタンナイトライド膜の作用について説明
する。一般にアルミ合金膜を形成した模、この膜のアニ
ールやパッシベーション膜の形成などの際に３００〜５
００℃程度の熱処理を行なう。
アルミ合金膜の下地が金属シリサイド膜である場合、こ
の熱処理によりアルミ合金膜が金属シリサイド膜と反応
してコンタクト抵抗が劣化したり、最悪の場合、分解し
たＡｆＬが半導体シリコン基板まで進入してＰ／Ｎ接合
を破損することがある。
また、アルミ合金配線幅が小さくなるにつれエレクトロ
マイグレーションなどの信頼性にかかわる問題が生じて
きた。チタンナイトライド（Ｔｉ　Ｎ）はＡｍの拡散に
対するバリア性が優れており、この実施例のようにモリ
ブデンシリサイドｌ！Ｉ８上にチタンナイトライド膜１
０を形成することによって、モリブデンシリサイドｌｌ
ｌ８とアルミ合金膜１１との熱反応を防止することがで
きる。また、Ａ迂合金／ｒ＋　Ｎ構造はエレクトロマイ
グレーション特性を向上させる効果がある。
追記として、１５０ＡのＭＯＳ！　２　／２００ＯＡの
７ｉ３ｉ２の膜を、たとえば８００℃Ｘ２０分で熱処理
を行なうとＴｌ　ｘ　ＭＯＹ　Ｓ　！　ｚ　／Ｔ　ｔＳ
＋２となっていることをラブフォード後方散乱法により
１ｉ１１認した。また、ｘ、ｙ、ｚは深さ方向に対し分
布があり、表面ではＭＯが過剰で逆に深いはどＴｉが多
くなっていた。
このように、電極配線用コンタクト孔部を構成すること
により、半導体シリコン基板１の不純物拡散１１５．９
自体のシート抵抗が下がり、また不純物拡散層５，９と
チタンシリサイド膜４との間のコンタクト抵抗は、アル
ミ合金膜１１と不純物拡散層５．９との間のコンタクト
抵抗より低くなる。また、フッ酸などの薬品に対する耐
性が高くなり、さらにアルミ合金膜１１と下地の金属シ
リサイドとの熱反応がなくかつアルミ合金摸１１自身も
エレクトロマイグレーション耐性の優れたものとなる。
なお、上記実施例ではＴｉｎ！を形成する場合について
示したが、この膜の代わりにＴａ１ｌＵ、ｚｒｓ、Ｈｒ
　ｍのいずれかの袋を形成してもよく、これらの場合に
も上記実Ｍ＠と同様の効果を奏する。
また、上記実施例では、ＭＯ８１□膜を形成する場合に
ついて示したが、この膜の代わりにＷＳｉ２膜を形成し
てもよく、この場合にも上記実施例と同様の効果を奏す
る。
また、上記実施例では、ＴｔＳｆ２膜／Ｍｏ　Ｓ１２ｗ
ｊ４、ＭＯｘ　Ｔｌ　ｙ　Ｓｆ　ｚ膜／ＭＯＳｔ　２　
ＩＩ。
Ｔ！Ｓ！２膜／　Ｍ　ｏ　ｘ　Ｔ　ｉ　ｙ　Ｓ　ｉ　ｚ
　ｉ！、Ｍ　ｏ　ｘ　Ｔｉｙ３ｉｚｌｔｌ、Ｔｉ　Ｓｔ
　２　Ｍｌ／Ｍｏ　Ｘ　Ｔｉ　Ｙ　Ｓｉ２膜／ＭＯ３！
ｚｍを形成する場合について示したが、これらの代わり
にＢｓ；　２膜／ｌｙｌｏｓｆ２ｗＡ（Ｂ−Ｔａ　、　
ｌｒ　、　＠ｆ　、以下同様トスル）、ＡＳｉ　２　Ｍ
Ｉ／ＷＳｉ　２　Ｍｌ　（Ａ−Ｔｉ　、　Ｔａ　、　Ｚ
ｒ　。
Ｈｒ、以下同様とする）、ＭＯつＢｙＳｉｚ膜／Ｍｏ　
Ｓ　＋　２膜、Ｗ　ｘ　Ａ　Ｙ　Ｓ　ｉ　ｚ　ＩＡ　／
　Ｗ　Ｓ　ｉ　ｚ　ＩＩ　ｓｓｓ＋　　２　　膜／ＭＯ
ｘ　　Ｂｙ　　Ｓ！　　ｚ　　ｉＩＩ、　　ＡＳｉ　　
２　　膜／′ｗｘ　　ＡＹ　　Ｓｒ　　Ｚ　　ＭＬ　　
〜ｊｏ　　ｘ　　Ｂｙ　　Ｓｔ　　ｚ　　Ｒ１ＷＸＡｙ
Ｓ！ｚｌｌＷ、ＢＳｉ　　？　　ＩＩＩ／Ｍｏ　　ｘ　
　Ｂｙ　　Ｓｔ　　ｚ　　ｍ／’ＭｏＳｉ　　２　ｇＧ
Ｓ、Ａ　Ｓ　ｆ　　２　ｇ４／　Ｗｘ　　Ａｙ　　Ｓ　
ｔ　　ｚ　　ＩＩ／ＷＳｉｚｌｌＩＪのいずれかを形成
してもよく、これらの場合にも上記実施例と同様の効果
を奏する。
また、上記実施例では、ＴｉＮ膜を形成する場合につい
て示したが、この膜の代わりにＴｉＷ膜またはＴａＮ１
１を形成してもよく、これらの場合にも上記実施例と同
様の効果を奏する。
また、上記実施例では、ＡｕＳｉ膿を形成する場合につ
いて示したが、この膜の代わりにＡｌｕｌｌｌ、Ａ　ｆ
Ｊ、　ｓ　＋と他の金属との合金膜、ＡｆＬと他の金属
との合金膜のいずれかの膜を形成してもよく、これらの
場合にも上記実施例と同様の効果を奏する。
また、上記実施例では、不純物拡散層上のコンタクト孔
部の構造について示したが、この発明はＭＯ８素子にお
けるゲート電極配線構造、すなわち多結晶シリコン謹上
のコンタクト孔部の構造についても適用でき、この場合
にも上記実施例と同様の効果を秦する。
［発明の効果］ 以上のようにこの発明によれば、電極配線用コンタクト
孔部の、少なくとも半導体シリコン基板の不＠吻鉱敗層
、または多結晶シリコン摸に接する底部は金属シリサイ
ド膜であるようにしたので、上記不純物拡散層または多
結晶シリコン膜自体のシート抵抗が低くなり、また、金
属シリサイド膜と上記不純物拡散１との間のコンタクト
抵抗は、アルミ合金膜と上記不純物拡散層との間のコン
タクト抵抗より低くなる。
【図面の簡単な説明】
１１図（ａ）〜（ｉ）は、この発明の実施例である、金
属電極配線膜を有する半導体装置の製造の主要工程段階
における状態を示す断面図である。 第２図（ａ）〜（ｄ　）は、この発明の実施例である、
金属電極配線膜を有する半導体装置の製造において、三
元シリサイド膜が形成される場合の状態を示す断面図で
ある。 第３図は、従来の半導体装Ｕを示す断面図である。 第４図は、従来の半導体装置においてコンタクト孔底部
にシリコンが析出した状態を示す断面図である。 図において、１は半導体シリコン！！板、２ａ。 ２ｂ　、５ａ　、（３ｂは絶縁膜、３．３ａ　、３ｂは
チタン摸、４．４ａ　、４ｂはチタンシリサイド咲、５
．９は不純物拡散層、７はコンタクト孔、８゜８ａ　、
　８ｂはモリブデンシリサイド族、１ｏはチタンナイト
ライド膜、１１はアルミ合金膜、３０はＭＯｘ　Ｔｉ　
ｙ　Ｓ！　ｚ　ｌｉｌである。−なお、各図中同一符号
は同一また【よ相当部分を示す。 代理人　　　大　　岩　　増　　雄 第１図 ５ニアＦ民Ｑ循ｙ層 第２図 第３図 も４図 ｈ 手続補正書（方式） ２１発明の名称 金属電極配線膜を有する半導体装置 ３、補正をする者 名　称　　（６０１）三菱電機株式会社代表者　＝＝±
＝＝＝云：鄭 ４、代理人　　　志岐守哉 住　所　　　　東京都千代田区丸の内二丁目２番３号６
６補正の対象 図面の第１図および第２図 ７、補正の内容 図面の第１図および第２図を別紙のとおり。 以上 第１図 ５：季民物拡７ｉダ層 第　　１　１困　（糸δきノ ソ；つ−ネモ、７１２１丁ｈ【冨又信シ第２図 第　２．　図　（禾剋き〕 手続補正書（自発） ２９発明の名称 金属電極配線膜を有する半導体装置 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者　−二　　
　し ４４代理人　　志岐守哉 住　所　　　　東京都千代田区丸の内二丁目２番３号５
゜補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第１５頁第３行および第５行の「不純物拡散層５
」を「不純物拡散層９」に訂正する。 以上

Claims (24)

    【特許請求の範囲】
  1. （１）半導体シリコン基板の不純物拡散層、または多結
    晶シリコン膜上に選択的に形成され、そのまわりに絶縁
    膜を有する電極配線用コンタクト孔部の構造であつて、 前記コンタクト孔部の少なくとも前記半導体シリコン基
    板の不純物拡散層または前記多結晶シリコンに接する底
    部は金属シリサイド膜である、金属電極配線膜を有する
    半導体装置。
  2. （２）前記金属シリサイド膜は１層である特許請求の範
    囲第１項記載の金属電極配線膜を有する半導体装置。
  3. （３）前記金属シリサイド膜は、Ｍｏ＿ＸＴｉ＿ＹＳｉ
    ＿Ｚ（ｘ、ｙ、ｚは組成比を示す。以下同様とする。）
    膜、Ｍｏ＿ＸＴａ＿ＹＳｉ＿Ｚ膜、Ｍｏ＿ＸＺｒ＿ＹＳ
    ｉ＿Ｚ膜、Ｍｏ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜、Ｗ＿ＸＴｉ＿
    ＹＳｉ＿Ｚ膜、Ｗ＿ＸＴａ＿ＹＳｉ＿Ｚ膜、Ｗ＿ＸＺｒ
    ＿ＹＳｉ＿Ｚ膜、Ｗ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜の群から任
    意に選ばれた１つの膜である特許請求の範囲第２項記載
    の金属電極配線膜を有する半導体装置。
  4. （４）前記金属シリトイド膜は多層膜である特許請求の
    範囲第１項記載の金属電極配線膜を有する半導体装置。
  5. （５）前記多層膜は、第１の膜と、該第１の膜上に形成
    される第２の膜とを含む特許請求の範囲第４項記載の金
    属電極配線膜を有する半導体装置。
  6. （６）前記第１の膜は、ＴｉＳｉ＿２膜、ＴａＳｉ＿２
    膜、ＺｒＳｉ＿２膜、ＨｆＳｉ＿２膜の群から任意に選
    ばれた１つの膜であり、 前記第２の膜は、ＭｏＳｉ＿２膜またはＷＳｉ＿２膜で
    ある特許請求の範囲第５項記載の金属電極配線膜を有す
    る半導体装置。
  7. （７）前記第１の膜は、Ｍｏ＿ＸＴａ＿ＹＳｉ＿Ｚ膜、
    Ｍｏ＿ＸＴａ＿ＹＳｉ＿Ｚ膜、Ｍｏ＿ＸＺｒ＿ＹＳｉ＿
    Ｚ膜、Ｍｏ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜の群から任意に選ば
    れた１つの膜であり、 前記第２の膜はＭｏＳｉ＿２膜である特許請求の範囲第
    ５項記載の金属電極配線膜を有する半導体装置。
  8. （８）前記第１の膜は、Ｗ＿ＸＴｉ＿ＹＳｉ＿Ｚ膜、Ｗ
    ＿ＸＴａ＿ＹＳｉ＿Ｚ膜、Ｗ＿ＸＺｒ＿ＹＳｉ＿Ｚ膜、
    Ｗ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜の群から任意に選ばれた１つ
    の膜であり、 前記第２の膜はＷＳｉ＿２膜である特許請求の範囲第５
    項記載の金属電極配線膜を有する半導体装置。
  9. （９）前記第１の膜はＴｉＳｉ＿２膜であり、前記第２
    の膜はＭｏ＿ＸＴｉ＿ＹＳｉ＿Ｚ膜またはＷ＿ＸＴｉ＿
    ＹＳｉ＿Ｚ膜である特許請求の範囲第５項記載の金属電
    極配線膜を有する半導体装置。
  10. （１０）前記第１の膜はＴａＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＴａ＿ＹＳｉ＿Ｚ膜またはＷ＿ＸＴａ
    ＿ＹＳｉ＿Ｚ膜である特許請求の範囲第５項記載の金属
    電極配線膜を有する半導体装置。
  11. （１１）前記第１の膜はＺｒＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＺｒ＿ＹＳｉ＿Ｚ膜またはＷ＿ＸＺｒ
    ＿ＹＳｉ＿Ｚ膜である特許請求の範囲第５項記載の金属
    電極配線膜を有する半導体装置。
  12. （１２）前記第１の膜はＨｆＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜またはＷ＿ＸＨｆ
    ＿ＹＳｉ＿Ｚ膜である特許請求の範囲第５項記載の金属
    電極配線膜を有する半導体装置。
  13. （１３）前記多層膜は、第１の膜と、該第１の膜上に形
    成される第２の膜と、該第２の膜上に形成される第３の
    膜とを含む特許請求の範囲第４項記載の金属電極配線膜
    を有する半導体装置。
  14. （１４）前記第１の膜はＴｉＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＴｉ＿ＹＳｉ＿Ｚ膜であり、前記第３
    の膜はＭｏＳｉ＿２膜である特許請求の範囲第１３項記
    載の金属電極配線膜を有する半導体装置。
  15. （１５）前記第１の膜はＴａＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＴａ＿ＹＳｉ＿Ｚ膜であり、前記第３
    の膜はＭｏＳｉ＿２膜である特許請求の範囲第１３項記
    載の金属電極配線膜を有する半導体装置。
  16. （１６）前記第１の膜はＺｒＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＺｒ＿ＹＳｉ＿Ｚ膜であり、前記第３
    の膜はＭｏＳｉ＿２膜である特許請求の範囲第１３項記
    載の金属電極配線膜を有する半導体装置。
  17. （１７）前記第１の膜はＨｆＳｉ＿２膜であり、前記第
    ２の膜はＭｏ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜であり、前記第３
    の膜はＭｏＳｉ＿２膜である特許請求の範囲第１３項記
    載の金属電極配線膜を有する半導体装置。
  18. （１８）前記第１の膜はＴｉＳｉ＿２膜であり、前記第
    ２の膜はＷ＿ＸＴｉ＿ＹＳ１＿Ｚ膜であり、前記第３の
    膜はＷＳｉ＿２膜である特許請求の範囲第１３項記載の
    金属電極配線膜を有する半導体装置。
  19. （１９）前記第１の膜はＴａＳｉ＿２膜であり、前記第
    ２の膜はＷ＿ＸＴａ＿ＹＳｉ＿Ｚ膜であり、前記第３の
    膜はＷＳｉ＿２膜である特許請求の範囲第１３項記載の
    金属電極配線膜を有する半導体装置。
  20. （２０）前記第１の膜はＺｒＳｉ＿２膜であり、前記第
    ２の膜はＷ＿ＸＺｒ＿ＹＳｉ＿Ｚ膜であり、前記第３の
    膜はＷＳｉ＿２膜である特許請求の範囲第１３項記載の
    金属電極配線膜を有する半導体装置。
  21. （２１）前記第１の膜はＨｆＳｉ＿２膜であり、前記第
    ２の膜はＷ＿ＸＨｆ＿ＹＳｉ＿Ｚ膜であり、前記第３の
    膜はＷＳｉ＿２膜である特許請求の範囲第１３項記載の
    金属電極配線膜を有する半導体装置。
  22. （２２）さらに、前記金属シリサイド膜上に形成される
    拡散防止膜を備える特許請求の範囲第１項記載の金属電
    極配線膜を有する半導体装置。
  23. （２３）前記拡散防止膜は、ＴｉＷ膜またはＴｉＮ膜ま
    たはＴａＮ膜である特許請求の範囲第２２項記載の金属
    電極配線膜を有する半導体装置。
  24. （２４）さらに、前記拡散防止膜上に形成される表面配
    線膜を備える特許請求の範囲第２２項記載の金属電極配
    線膜を有する半導体装置。
JP60141021A 1985-06-25 1985-06-25 金属電極配線膜を有する半導体装置 Pending JPS61296764A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60141021A JPS61296764A (ja) 1985-06-25 1985-06-25 金属電極配線膜を有する半導体装置
KR1019850009076A KR890004463B1 (ko) 1985-06-25 1985-12-03 금속 전극 배선막을 가진 반도체 장치
US07/159,401 US4910578A (en) 1985-06-25 1988-02-11 Semiconductor device having a metal electrode interconnection film with two layers of silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60141021A JPS61296764A (ja) 1985-06-25 1985-06-25 金属電極配線膜を有する半導体装置

Publications (1)

Publication Number Publication Date
JPS61296764A true JPS61296764A (ja) 1986-12-27

Family

ID=15282357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60141021A Pending JPS61296764A (ja) 1985-06-25 1985-06-25 金属電極配線膜を有する半導体装置

Country Status (3)

Country Link
US (1) US4910578A (ja)
JP (1) JPS61296764A (ja)
KR (1) KR890004463B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPS6459954A (en) * 1987-08-31 1989-03-07 Nec Corp Semiconductor integrated circuit
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
JPH0228320A (ja) * 1988-04-06 1990-01-30 Fujitsu Ltd 半導体装置の製造方法
JPH0341734A (ja) * 1989-07-10 1991-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132775A (en) * 1987-12-11 1992-07-21 Texas Instruments Incorporated Methods for and products having self-aligned conductive pillars on interconnects
US5273937A (en) * 1988-01-08 1993-12-28 Kabushiki Kaisha Toshiba Metal semiconductor device and method for producing the same
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
EP0430702B1 (en) * 1989-11-30 1999-01-13 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
JP2662446B2 (ja) * 1989-12-11 1997-10-15 キヤノン株式会社 記録ヘッド及び記録ヘッド用素子基板
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
EP0491433A3 (en) * 1990-12-19 1992-09-02 N.V. Philips' Gloeilampenfabrieken Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US5392189A (en) 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US6791131B1 (en) 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US6531730B2 (en) 1993-08-10 2003-03-11 Micron Technology, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US6030847A (en) * 1993-04-02 2000-02-29 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
JP3224907B2 (ja) * 1993-06-08 2001-11-05 株式会社東芝 不揮発性半導体記憶装置
US5828131A (en) * 1993-10-29 1998-10-27 International Business Machines Corporation Low temperature formation of low resistivity titanium silicide
JP3337825B2 (ja) * 1994-06-29 2002-10-28 三菱電機株式会社 内部配線を有する半導体装置およびその製造方法
KR970052186A (ko) * 1995-12-04 1997-07-29 김주용 반도체 소자 제조 방법
TW316326B (en) * 1996-09-21 1997-09-21 United Microelectronics Corp Manufacturing method of word line
GB2319658B (en) * 1996-09-21 2001-08-22 United Microelectronics Corp Method of fabricating a word line
US5747882A (en) * 1996-11-07 1998-05-05 Advanced Micro Devices, Inc. Device including means for preventing tungsten silicide lifting, and method of fabrication thereof
US7701059B1 (en) 1997-08-21 2010-04-20 Micron Technology, Inc. Low resistance metal silicide local interconnects and a method of making
TW464966B (en) * 2000-08-17 2001-11-21 Macronix Int Co Ltd Semiconductor wafer clean method to prevent corrosion of metal silicide layer
JP4680433B2 (ja) * 2001-07-04 2011-05-11 ルネサスエレクトロニクス株式会社 コンタクト形成方法、及び半導体装置の製造方法
US7229920B2 (en) * 2005-01-11 2007-06-12 United Microelectronics Corp. Method of fabricating metal silicide layer
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US20220406909A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor with dual silicide and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863165A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 多層電極構造を有した半導体装置
JPS6074675A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1758701A1 (de) * 1968-07-24 1971-03-11 Siemens Ag Lot zum Kontaktieren eines Halbleiterkoerpers und Verfahren zu seiner Herstellung
US3537174A (en) * 1968-10-07 1970-11-03 Gen Electric Process for forming tungsten barrier electrical connection
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS6014475A (ja) * 1983-07-05 1985-01-25 Mitsubishi Electric Corp 半導体装置
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863165A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 多層電極構造を有した半導体装置
JPS6074675A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPS6459954A (en) * 1987-08-31 1989-03-07 Nec Corp Semiconductor integrated circuit
JPH0228320A (ja) * 1988-04-06 1990-01-30 Fujitsu Ltd 半導体装置の製造方法
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
JPH0341734A (ja) * 1989-07-10 1991-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR870000765A (ko) 1987-02-20
US4910578A (en) 1990-03-20
KR890004463B1 (ko) 1989-11-04

Similar Documents

Publication Publication Date Title
JPS61296764A (ja) 金属電極配線膜を有する半導体装置
US5196360A (en) Methods for inhibiting outgrowth of silicide in self-aligned silicide process
JP3057435B2 (ja) 半導体デバイスの電極保護膜の形成方法
US5652183A (en) Method for fabricating semiconductor device containing excessive silicon in metal silicide film
JP3252397B2 (ja) 配線形成方法
JPH0562456B2 (ja)
JP2623659B2 (ja) Ｍｉｓ型トランジスタの製造方法
JPH05335330A (ja) 接続孔埋め込み形成方法
JP3061027B2 (ja) 半導体装置の製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
JP3067433B2 (ja) 半導体装置の製造方法
JP2632159B2 (ja) 半導体装置の製造方法
JP2761032B2 (ja) 半導体装置
JP3360835B2 (ja) 配線形成方法
JPH0845877A (ja) 半導体装置の製造方法
US6403422B2 (en) Semiconductor device and method of manufacturing the same
JP3333501B2 (ja) 半導体装置
JP3298183B2 (ja) 半導体装置の製造方法
JPS60176240A (ja) 半導体装置の製造方法
JPS61247073A (ja) 半導体装置の製造方法
JPH06163877A (ja) 半導体装置
JPH06104428A (ja) 半導体装置及びその製造方法
JP2632159C (ja)
JPH07111969B2 (ja) 半導体装置の製造方法