KR900004466B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR900004466B1 KR900004466B1 KR1019850002594A KR850002594A KR900004466B1 KR 900004466 B1 KR900004466 B1 KR 900004466B1 KR 1019850002594 A KR1019850002594 A KR 1019850002594A KR 850002594 A KR850002594 A KR 850002594A KR 900004466 B1 KR900004466 B1 KR 900004466B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- base
- potential barrier
- collector
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000005036 potential barrier Methods 0.000 claims description 91
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 239000000969 carrier Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 6
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 6
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910004613 CdTe Inorganic materials 0.000 claims description 4
- 229910005542 GaSb Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 3
- 239000010931 gold Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000005283 ground state Effects 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/165—Tunnel injectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 npn형 바이폴라 반도체 장치의 에너지 밴드 도표.
제2도는 본 발명의 원리에 의한 반도체 장치의 열평형상태를 나타내는 에너지 밴드 도표.
제3도는 본 발명의 원리에 의한 반도체 장치의 동작상태를 나타내는 에너지 밴드 도표.
제4도는 종래의 npn바이폴라 반도체 장치의 전달특성과 비교한 본 발명의 원리에 의한 반도체 장치의 전달특성을 나타내는 도표.
제5도는 본 발명의 실시예에 의한 반도체 장치의 기본구조의 횡단면도.
제6도는 제5도에 보인 반도체 장치의 베이스 접지 콜렉터 특성을 나타내는 도표.
제7도는 제5도에 보인 반도체 장치의 전달특성을 나타내는 도표.
제8도는 본 발명의 다른 실시예에 의한 반도체 장치의 열평형상태를 나타내는 에너지 밴드 도표.
제9도는 개선될 점을 설명하기 위한 본 발명의 제1 실시예에 의한 반도체 장치의 동작 상태를 나타내는 에너지 밴드 도표.
제10도는 상기 개선될 점이 개선된 본 발명의 다른 실시예에 의한 반도체 장치의 동작 상태를 나타내는 에너지 밴드 도표.
제11도는 본 발명의 다른 실시예에 의한 반도체 장치의 회로도.
제12도는 제11도에 보인 반도체 장치에서 베이스폭과 에너지 레벨간의 상호관계를 나타내는 그래프도.
본 발명은 종래의 바이폴라트랜지스터의 동작원리와 전혀 다른 동작원리를 갖고 있으며 초고속으로 동작될 수 있는 바이폴라형 반도체 장치(양자 베이스 트랜지스터(QBT)에 관한 것이다.
일반적으로, 바이폴라 반도체 장치의 동작 원리는 잘 알려져 있다. 즉, 종래의 바이폴라 트랜지스터의 동작속도는 제1도를 참조하여 상세히 후술되는 바와같은 트랜지스터를 통하여 흐르는 전자의 확산시간에 의해 제한된다. 소위 "공진턴넬링(rosonant tunneling)"의 아주 새로운 동작원리 또한 1974년 6월 15일 응용 물리 논문집 볼륨 24, 제12호에서 L.L.Chang,L.Esaki R. Tsu에 의해서 "반도체 이중장벽내의 공진턴넬링"에 발표되어 공지되어 있다.
공진턴넬링의 원리를 근거한 3극 반도체 장치는 출원인이 인터내쇼날 비지네스 머신스 코오포레이숀이고, 발명자가 엘.에사끼인 1982년 2월 5일에 출원된 미국특허원 제280141호를 근거하여 우선권 주장한 1983년 1월 10일에 공고된 일본 미심사 특허공보(공개) 소 58-3277호에 발표되어 있다. 이 문헌에 발표된 장치는 베이스전위를 제어함으로써 공진턴넬링 현상을 이용하여 에미터로부터 콜렉터로 전송되는 다수 캐리어를 처리한다. 에미터영역, 베이스영역, 그리고 콜렉터영역은 모두 동일한 도전형으로서 n형 도전성을 갖고 있다. 본 발명의 목적은 적은 소비전력으로 공진턴넬링 현상을 이용하여 초고속으로 그를 통하여 다수 캐리어를 전송시키기 위한 반도체 장치를 제공하는데 있다.
본 발명의 또 다른 목적은 공진턴텔링의 현상을 이용하여 초고속으로 동작할 수 있는 npn 또는 pnp트랜지스터를 갖는 반도체 장치를 제공하는데 있다. 본 발명의 또 다른 목적은 공진턴넬링의 현상을 이용하여 초고속으로 동작할 수 있는 두 트랜지스터들을 갖는 반도체 장치, 즉 콤프리멘타리 반도체 장치를 구성하는 트랜지스터들을 제공하는데 있다. 본 발명의 또 다른 목적은 공진턴넬링 현상을 이용하여 초고속으로 동작할 수 있는 반도체 장치를 제공하는데 있는 것으로 여기서 증폭율은 무효베이스 전류를 방지하므로서 개선된다.
이하 첨부된 도면을 참고로 본 발명의 양호한 실시예들을 상세히 설명하면 상술한 목적 및 특징들을 명백히 이해할 수 있다.
본 발명의 실시예들을 설명하기 전에 종래의 바이폴라 트랜지스터에 대해 우선 본 발명의 실시예들과 비교할 수 있도록 설명한다.
제1도는 종래의 npn형 바이폴라 트랜지스터의 에너지 밴드 도표이다. 여기서, E는 에미터, B는 베이스, C는 콜렉터, EF는 페르미준위, Ev는 가전자대의 최고 에너지 레벨. Ec는 전도대의 최저 에너지 레벨, 그러고 n과 p는 도전형이다.
그러한 종래의 바이폴라 트랜지스터의 기본동작원리는 다음과 같다. 순방향 전압이 에미터 E와 베이스 B사이에 인가된다고 가정하면 그때 에미터 E로부터 베이스 B로 주입된 전자들은 열확산으로 인해 베이스 B를 통해 콜렉터 C에 도달하도록 이동하며, 그에 의해 신호는 에미터 E로부터 콜렉터 C로 전송된다.
따라서, 이 바이폴라 트랜지스터의 동작속도는 최종적으로 에미터 E로부터 콜렉터 C로 전자들이 이동하는데 필요한 시간 즉, 주로 열확산으로 인한 이동시간에 의해 제한된다.
본 발명은 주로 상술한 열확산으로 인한 이동시간에 의해 제한됨이 없이 고속 동작할 수 있고 또한 필요에 따라 각종 특성을 가질 수 있는 양자 베이스 트랜지스터(QBT)를 포함하는 반도체 장치를 제공한다.
본 발명의 양자 베이스 트랜지스터의 동작 원리는 종래의 바이폴라 반도체 장치의 것과 전혀 다르다. 다음에서 동작원리에 대해 제2내지 4도를 참조하여 설명한다.
제2도는 본 발명의 원리에 의한 양자 베이스 트랜지스터의 열평형상태의 에너지 밴드 도포이다. 제2도를 참조하면 양자 베이스 트랜지스터는 n형 에미터 E, 에미터 전위장벽 PBE, P형 베이스 B, 콜렉터 전위장벽 PBc, 그리고 n형 콜렉터 C를 갖는다. 비록 동일한 표시문자로서 제1도와 제2도의 에미터 베이스와 콜렉터를 표시했지만 제2도에 보인 양자화 베이스 트랜지스터의 에미터 베이스와 콜렉터는 상세히 후술되는 바와같이 제1도에 보인 종래의 바이폴라 트랜지스터의 것들과 전혀 다르다. 제2도에서 표시문자들 EF,EvEc는 각각 페르미준위, 가전자대의 최고 에너지레벨 그리고 전도대의 최저 에너지 레벨을 나타낸다.
E1,E2,‥En은 베이스 B에서의 개별적인 에너지 레벨들을 나타내며, LB는 베이스 B의 폭(두께), Z는 에미터 E로부터 콜렉터 C로 이동하는 전자들의 방향을 나타낸다.
에미터 전위장벽 PBE와 콜렉터 전위장벽 PBc간의 베이스 B에서 소수 캐리어의 이동 즉, 본 실시예에서 전자이동은 2차원 즉, Z방향에 수직한 방향이다. 그리고 베이스 B는 상당히 얇게 예를들어 50Å 정도로 세트되므로 Z방향으로의 전자(캐리어들)의 이동은 양자화될 수 있다. Z방향에 수직한 방향으로의 전자이동은 부밴드 내에 있다.
베이스 B를 그렇게 얇게 만들어주므로서 베이스 B는 전위 우물을 닮아서 여기서 에미터 E로부터 콜렉터 C로 인도되는 전자들 즉 Z방향으로 이동하는 전자들은 어떤 특정 에너지 레벨에서만 이동될 수 있다. 즉, 상술한 양자화에 의해 수반되는 개별 에너지 레벨들 E1,E2,‥En은 베이스 B 내에서 형성된다. 전위장벽이 무한대인 것으로 가정할때 부밴드의 에너지 레벨 En은 거의 다음과 같이 주어진다.
여기서 ξ=h/2π h : 플랭크 상수 n : 에너지 양자수 m*: 전자의 유효질량 LB: 베이스 폭
그러한 양자 베이스 트랜지스터에서, 순방향 전압 VEB가 에미터 E와 베이스 B간에 인가될때 에너지 밴드 도표는 제3도에 보인 바와같이 변경된다.
제3도에서, 제2도를 참고하여 설명된 것과 동일한 부분은 동일 문자로 표시된다. 도면에서, VEB는 베이스 B와 에미터 E간의 전압을 나타내며, VCB는 콜렉터 C와 베이스 B간의 전압, DB는 드 블로이의 파장(de Bloglie wave)을 나타낸다. 베이스전위는 접지전위, 전압 VEB는 음전압 그리고 전압 VCB은 양전압이다. 에미터 전위장벽 PBE의 두께와 콜렉터 전위장벽 PBC의 두께는 전자들이 턴넬링에 의해 그를 통해 이동될 수 있는 식으로 각각 선택된다.
상술한 바와같이 전압이 인가될 경우, 그리고 베이스 내의 에너지 레벨과 동일한 에너지를 갖는 전자들 예를들어 E1이 Z방향으로 에미터 E로부터 주입될때 이 전자들은 드 블로이의 파장으로 보인 바와같이 전송율 1 즉 완전전송으로 콜렉터 C에 도달한다. 공지된 바와같이, 전자파장의 순서적인 크기를 갖는 얇은 영역 내의 전자들은 미립자로서 보다 드 블로이의 파장으로 행동한다. 드 블로이의 파장은 부밴드 내에 있고, 개별 에너지 E1E2‥‥로서 Z방향으로 이동한다.
에미터 E로부터 콜렉터 C에 도달하는 전자들에 대한 과정에서 전송은 확산으로 인한 종래의 주행에 의해 원인이 되는 것이 아니고 두 전위장벽들을 통하는 텐넬링 즉, 공진텐넬링에 의해 원인이 되는 것이다. 공진텐넬링에 의한 전자전송은 열확산에 의한 전송에 비해 초고속으로 시행된다.
트랜지스터로서 양자 베이스 트랜지스터를 동작시키기 위해 개별 에너지 레벨들 El,E2...En중 하나로 에미터 내의 전자의 에너지 레벨을 맞추는 것만이 필요하다. 이러한 조정은 에미터-베이스 전압VEB를 조정함으로써 실현된다. 원칙적으로, 베이스 전류없이도 콜렉터 전류가 얻어진다. 따라서 베이스 B가 입력이고, 콜렉터 C가 출력이라고 가정하면 그때 양자 베이스 트랜지스터는 원칙적으로 무한전류중폭율을 갖는 증폭기이다.
그러나, 원칙적으로 정전용량은 에미터 E와 베이스 B간에 형성된다. 그러므로, 정전용량을 충전시키기 위해 변위전류가 정전용량을 통하여 흐른다. 이 변위전류가 양자 베이스 트랜지스터 내의 손실이다. 그럼에도 불구하고 본 발명에 의한 양자베이스 트랜지스터는 변위 전류 출현에 무관하게 상당히 큰 전류 증폭율을 갖고 있다. 일반적으로 출력파워는 콜렉터전류와 콜렉터-베이스전압VCB의 적으로 나타낸다. 만일 베이스-에미터 전압의 절대값을 증가시켜 베이스 B 내의 에너지레벨 E1과 E2간의 에너지레벨로 에미터 E내의 전도대의 최저 에너지 레벨을 조정할 경우 그때 베이스 내의 전자의 전송율은 "0" 즉, 에미터 E로부터 전자들이 에미터 전위장벽 PBE와 베이스 B간의 계면에 완전히 반사되는 상태로 되어 콜렉터 전류도 0이 된다.
베이스-에미터전압 VEB의 절대값을 증가시켜서 에미터 E의 전도대의 최저 에너지레벨 Ec를 베이스 B에서 제2에너지 레벨 E2로 조정하면, 공진턴넬링이 다시 시행되어 전자들이 원칙적으로 에미터로부터 콜렉터로 완전히 전송되므로 결국 콜렉터 전류는 0이 안된다.
따라서, 상술한 바와같이, 본 발명에 의한 양자 베이스는 공진턴넬링으로 인하여 초고속 동작을 한다. 일본 미심사 특허공보(공개) 소58-3277호에 기술된 장치와 다르게 본 실시예에서 전송된 캐리어들은 P형 베이스 B 내의 소수 캐리어들인 전자들이다. 그밖에 본 실시예에서 양자 베이스 트랜지스터는 상기 설명에서 기술된 종래의 nnn구조와 다른 npn구조를 갖는다. 또한, 본 발명에 의한 양자 베이스 트랜지스터는 여러가지 기능들을 실현시킬 수 있는 강한 비직선성을 갖는다.
제4도는 종래의 npn 바이폴라 트랜지스터의 전송특성에 비교되는 본 발명의 원리에 의한 양자 베이스 트랜지스터의 전송특성을 나타내는 도표이다. 제4도는 수직축은 콜렉터전류 IC를 나타내며, 수평축은 에미터 베이스전압 VEB를 나타낸다. 곡선 A는 양자 베이스 트랜지스터의 특성곡선을 나타내며, 곡선 B는 종래의 바이폴라 트랜지스터의 특성곡선을 나타낸다. 전압 Vl과 V2는 베이스 B에서 개별 에너지 레벨들 E1과 E2로 양자 베이스 트랜지스터의 에미터 E 내의 전도대 Ec의 최저 에너지 레벨들 E1과 E2를 조정하기 위한 에미터-베이스 전압들을 각각 나타낸다.
제4도로부터 볼 수 있는 바와같이, 종래의 바이폴라 트랜지스터 내의 콜렉터전류 Ic는 에미터-베이스전압 VEB의 증가로서 증가한다. 반대로, 양자 베이스 트랜지스터에서, 스파이크(Spike)형 콜렉터전류 Ic는 에미터-베이스전합 VEB가 전압 V1또는 V2와 일치할때만 발생한다. 스파이크형 콜렉터 전류 Ic는 에미터-베이스전압에 관한 현저한 비선형 특성을 갖는다. 즉, 에미터-베이스전압 VEB가 전압 V1또는 V2에 도달하기 전에 콜렉터전류 Ic는 종래의 바이폴라 트랜지스터의 경우에 비하여 아주 급격히 에미터-베이스전압 VEB의 증가에 따라 증가하며, 또한 에미터-베이스 전압 VEB가 전압 V1또는 V2에 도달한 후 콜렉터 전류 Ic는 전압 VEB의 증가에 따라서 아주 급격히 감소한다.
상술한 바와같은 현저한 비선형 특성과 선택적인 전달특성은 종래의 2진 논리회로를 실현시키기 위해서 뿐만 아니라 다값논리회로와 같은 고도의 기능적인 논리회로들을 실현시키기 위해 효과적일 수 있다. 본 발명의 실시예들을 기술하면 다음과 같다.
제5도는 본 발명의 제1 실시예에 의한 양자 베이스 트랜지스터의 횡단면도이다.
제5도에서 콜렉터 2는 반절연 GaAs기판 1상에 형성되며, 콜렉터 2상에는 콜렉터 전위장벽(CPB) 3이 형성되며, 이 위에 베이스 4가 형성되며 에미터-전위장벽(EPB) 5는 베이스 4상에 형성된다. 에미터 6은 에미터 전위장벽 5상에 형성되며 금, 게르마늄/금(Au,Ge/Au)로 제조된 콜렉터 전극 7은 콜렉터 2와 저항접촉되도록 콜렉터 2상에 형성된다. 용어 Au.Ge/Au는 합금 Au.Ge가 Au 층에 의해 피복된 상태를 나타낸다. 금.아연/금(Au.Zn/Au)로 제조된 베이스전극 8은 베이스 4와 저항접촉상태가 되도록 에미터 전위장벽 5상에 형성된다 용어 Au.Zn/Au는 합금 AuZn이 Au 층에 의해 피복된 상태를 나타낸다. 금.게르마늄/금(Au.Ge/Au)로 제조된 에미터 전극 9는 에미터 6과 저항 접촉상태로 되도록 에미터 6상에 형성된다.
제5도에 보인 제1 실시예의 재질의 조합은 다음과 같다.
콜렉터 2와 콜렉터 전위장벽 3 사이, 콜렉터 전위장벽 3과 베이스 4 사이, 베이스 4와 에미터 전위장벽 5사이 그리고 에미터 전위장벽 5와 에미터 6 사이의 계면들은 본 발명의 제1 실시예에서 이질접합이다.
상기 실시예에서, 에미터 전위장벽 5 또는 콜렉터전위장벽 3의 도전형은 P형으로 제조된다. 이 전위장벽 3 또는 5는 얇은 베이스층이 콜렉터 2 또는 에미터 6과 콜렉터 전위장벽 3 또는 에미터 전위장벽 5간의 pn 접합으로부터 연장되는 공핍층에 의해 충만되는 것을 방지하기 위한 배려이다. 본 발명의 제2 실시예에 의하면, P형 전위장벽 3 또는 5의 위치에서 콜렉터 2 내의 불순물 농도가 약 2×1017(cm-3)일 정도로 낮거나 에미터 6 내의 불순물 농도가 2×1017(cm-3)일 정도로 낮을 경우 그 층 지체를 전위장벽으로 사용할 수도 있다. 이 구성은 베이스 4 내의 공핍층의 형성이 방지되도록 에미터측이나 콜렉터측으로 공핍층이 연장되는 것을 보장해준다. 제2 실시예의 양자 베이스 트랜지스터의 구조는 도시되지 않았지만 제5도에 보인 것과 비슷하다.
제5도에 보인 구조의 수정으로서 본 발명의 다른 실시예에 의하면 콜렉터 2는 에미터로 대치될 수도 있으며 또한 에미터6 은 콜렉터로 대치될 수도 있다.
제1 실시예의 양자베이스 트랜지스터의 제조방법의 개요는 다음과 같다.
(a) 첫째, n형 GaAs콜렉터 2, p형 Al±.3Ga0.7As 콜렉터 전위장벽 3,p형 GaAs베이스 4, p형 Al0,3Ga0,7As 에미터 전위장벽 5 그리고 n형 GaAs 에미터 6이 예를들어 분자비임 에피택시(MBE)에 의해 반절연 GaAs기판 1상에 순서적으로 성장된다. n형 GaAs에미터 6이 에미터 전극 9가 에미터 6과 에미터전극 9를 합금하기 위한 열처리 중 n형 GaAs에미터 6을 통하여 돌출되지 않도록 충분한 두께예, 약 1(㎛)를 갖는다. 그러나, 만일 n형 GaAs에미터 내의 불순물 농도가 충분히 높은 경우 상술한 열처리가 필요 없으므로 결국 n형 GaAs에미터 6의 두께는 상기예 보다 더 얇게 제조될 수 있다.
(b) 메사식각은 예를들어 불화수소산(HF)형 식각제를 이용하여 소자들을 상호 분리시키도록 수행된다. 이 메사식각은 양자 베이스 트랜지스터가 기타 소자들 또는 다른 양자 베이스트랜지스터들로부터 전기적으로 분리되는 식으로 반절연 GaAs기판에 도달하도록 상부로부터 식각된다.
(c) 베이스 패턴을 갖는 제1광저항 필름(도시안됨)이 형성된다. 마스크로서 광저항 필름을 사용하고 불화수소산(HF)형 식각제를 사용함으로써 메사식각은 식각제가 n형 GaAs 콜렉터 2에 도달하는 식으로 시행된다. 따라서 콜렉터 전위장벽 3, 베이스 4, 에미터 전위장벽 5, 그리고 에미터 6이 선택적으로 제거된다.
(d) 개구들을 갖는 제2광저항 필름(도시안됨)은 장치의 전체표면을 덮도록 형성된다. 개구들은 에미터전극 9와 콜렉터전극 7이 형성될 위치들에 제공된다.
(e) Au·Ge/Au 필름은 증발에 의해 장치의 전 표면을 피복하도록 형성된다. Au·Ge/Au 필름을 패턴시키도록 상술한 제2광저항 필름을 용융시킨다음 제거기술에 의해 제거한다. 그다음 합금공정이 콜렉터전극 7과 에미터전극 9를 형성하도록 시행된다.
(f) 베이스전극 8을 형성하도록 제3광저항 필름(도시안됨)이 장치의 전체표면을 피복시키도록 형성된다. 그다음, CC12F2형 식각제를 사용하여 건조식각 시킴으로써 에미터 6이 선택적으로 제거된다.
(g) Au·Ge/Au 필름이 진공증착에 의해 장치의 전체표면을 피복시키도록 형성된다. Au·Ge/Au 필름을 패턴시키도록 제3의 광저항 필름은 제거기술에 의해 용융제거된다. 그다음 합금공정은 베이스전극 8을 형성하도록 시행된다.
제2 실시예의 제조공정은 제1 실시예의 것과 비슷하다. 따라서, 제1 또는 제2 실시예들에 의해 형성된 양자 베이스 트랜지스터는 제3도 및 제4도를 참조하여 기술된 동작원리하에 동작한다.
본 발명에 의한 반도체장치에서 필수적인 점들은 다음과 같다.
(a) 소수 캐리어에 대한 개별 에너지 레벨들(부밴드) 베이스 4내에 형성되어야 한다.
(b) 콜렉터 전위장벽 3과 에미터 전위장벽 5는 턴넬효과를 허용할 수 있는 두께를 가져야만 한다.
그러므로, 재질구성은(1) 내지(5)항에 기술된 바와같이 상술한 실시예에 제한되지 않으며 상술한 피할수 없는 점들(a)와(b)가 만족되는 한 어떤 구성으로 될 수도 있다.
또한 베이스 4의 도전형은 상술한 제1 또는 제2 실시예들에서와 같이 p형일 필요없고 n형일 수도 있다.
만일, 베이스 4가 n형으로 형성될 경우 물론 에미터 6과 콜렉터 2도의 도전형은 p형이어야만 한다.
제6도 및 제7도는 제5도를 참조하여 상술한 제1 또는 제2 실시예들에 의한 양자 베이스 트랜지스터로 부터 얻은 전기특성을 나타내는 도표들이다.
제6도는 양자베이스 트랜지스터의 베이스접지 콜렉터 특성을 나타낸다. 제6도에서, 수직축은 콜렉터 전류 Ic를 나타내며, 수평축은 콜렉터 베이스전압 VCB를 나타낸다. 에미터전류 IE는 파라메터이다. 제6도에 보인 데이타에서 얻은 온도 T는 77(K)이었음을 주목해야 한다.
제6도로부터 알 수 있는 바와같이, 에미터전류 IE가 0일때 콜렉터 전류1C는 거의 0과 동일하다. 그러므로, 에미터전류 IE는 콜렉터 전류와 거의 동일하다. 이는 베이스전류가 아주 작으므로 전류 증폭률 β가 대단히 큼을 뜻한다.
그 다음, 제1 또는 제2 실시예와 다른 여러 기타 실시예들을 설명한다.
제5도는 또한 이러한 기타 실시예들에 응용될 수도 있다.
[A. 반도체 이질접합을 갖는 실시예들 제3 실시예]
(1) 에미터 6 : Ge
(2) 에미터 전위 장벽 5 : GaAs
(3) 베이스 4 : Ge
(4) 콜렉터 전위장벽 3 : GaAs
(5) 콜렉터 2 : Ge
[실시예 4]
(1) 에미터 6 : Si1-xGex
(2) 에미터 전위장벽 5 : Si
(3) 베이스 4 : Si1-xGex
(4) 콜렉터 전위장벽 3 : Si
(5) 콜렉터 2 : Si1-xGe
[실시예 5]
(1) 에미터 6 : Alx Ga,1-xAs
(2) 에미터 전위 장벽 5 : Aly Ga1-yAs
(3) 베이스 4 : Alz, Ga1-zAs
(4) 콜렉터 전위장벽 3 : AlvGa1-vAs
(5) 콜렉터 2 : AluGa1-uAs
[실시예 6]
(1) 에미터 6 : InSb
(2) 에미터 전위장벽 5 : CdTe
(3) 베이스 4 : InSb
(4) 콜렉터 전위장벽 3 : CdTe
(5) 콜렉터 2 : InSb
[실시예 7]
(1) 에미터 6 : InAs
(2) 에미터 전위장벽 5 : GaSb
(3) 베이스 4 : InAs
(4) 콜렉터 전위장벽 3 : GaSb
(5) 콜렉터 2 : InAs
상기 모든 실시예들에서, 에미터 전위장벽 5 또는 콜렉터 전위장벽 3내의 에너지 갭은 베이스 4내의 에너지 갭보다 더 크며, 에미터 6의 격자상수, 에미터 전위장벽 5, 베이스 4, 콜렉터 전위장벽 3 그리고 콜렉터는 E와 PBE, PBE와 B, B와 PBc그리고 PBc와 C간의 수직계면들을 형성할 수 있도록 근접해 있다. 상기 조건들이 만족되는 한 상술한 재료이외의 재료가 양자베이스 트랜지스터를 제조하기 위해 적당히 선택될 수 있다. 본 발명에서, 상술한 이질접합 뿐만아니라 기타 각종 접합들이 적용될 수도 있다. 예를들어 재료는 상술한 조건들이 만족되는 한 반도체 및 절연성일 수도 있다. 또한 에미터 6은 순수금속으로 제조될 수도 있다. 왜냐하면 에미터 6은 베이스의 소수 캐리어들을 공급하기 위한 기능만을 갖고 있어야 하기 때문이다.
그다음, 상술한 각종 실시예들을 설명한다. 제5도는 또한 이 실시예들에 응용된다.
[B. 반도체-절연체 접합을 갖는 제8 실시예]
(1) 에미터 6
반도체 : n형 Si
불순물 농도 : 1019(cm-3)
불순물 As
두께 : 1(㎛)
(2) 에미터 전위장벽 5
재료 : SiO2(이산화 실리콘)
두께 : 20(Å)
(3) 베이스 4
반도체 : p형 Si
불순물 농도 : 4×1019(cm-3)
불순물 : B(붕소)
두께 : 50(Å)
(4) 콜렉터 전위장벽 3
재료 : SiO2
두께 : 20(Å)
(5) 콜렉터 2
반도체 : n형 Si
불순물 농도 : 5×1018(cm-3)
불순물 : As
두께 : 1(㎛)
상술한 반도체-절연체 반도체장치의 제조방법은 다음과 같다.
(a) n형 콜렉터 2는 MBE 공정에 의해 Si기판상에 형성된다.
(b) 그 장치는 공기에 노출됨이 없이 플라즈마 산화실내로 이동된다. 그다음 그 장치는 플라즈마 산화되어 SiO2로 제조된 콜렉터 전위장벽 3이 콜렉터 2상에 형성된다. 이러한 공정중 산화실내의 입력은 10-3(토르)일 수도 있으며 에너지는 100(W)일 수도 있다.
산화에 의해 SiO2의 콜렉터 전위장벽 3을 성장시키는 동안 콜렉터 전위장벽의 두께는 항상 예를 들어 죠셉슨 소자의 제조시에 산화필름의 두께를 측정하기 위해 사용되는 에립소메트리(elipsometry)방법을 사용하여 소위 "인사이튜(in-situ)"식으로 항상 검출될 수 있다.
콜렉터 전위장벽 3의 산화는 그의 두께가 설계값 즉, 20(Å)에 달할때까지 계속된다.
(c) 다시 p형 Si베이스 4는 MBE 방법에 의해 형성된다. 이 방법에서 실리콘은 다결정 실리콘이나 무정형 실리콘으로 형성된다. 그러나, 다결정 또는 무정형 실리콘은 전자비임 어니일링 또는 레이저 어니일링 기술에 의해 단결정 실리콘으로 쉽게 변경될 수 있다.
(d) 그다음 에미터 전위장벽 5는 상술한 방법(b)와 동일한 방법에 의해 형성된다.
(e) 반도체 또는 절연체의 패턴닝방법 또는 전극들의 형성은 종래의 바이폴라 반도체장치의 제조방법과 동일한 방법으로 시행된다. 따라서 본 발명의 제8 실시예에 의한 반도체-절연체 양자 베이스트랜지스터가 완성된다.
C. 금속에미터를 갖는 제9 실시예
전술한 바와같이, 에미터 6은 금속으로 만들어질 수도 있다. 이 경우에 재료조합은 다음과 같다.
(1) 에미터 6
재료 : AI(알미늄)
두께 : 1(㎛)
(2) 에미터 전위장벽 5
재료 : SiO2
두께 : 20(Å)
(3) 베이스 4
반도체 : p형 Si
불순물 농도 : 4×1019(cm-3)
불순물 : B
두께 : 50(Å)
(4) 콜렉터 전위장벽 3
재료 : SiO2
두께 : 20(Å)
(5) 콜렉터 2
반도체 : n-형 Si
불순물 농도 : 5×1018(cm-3)
불순물 : As
두께 : 1(㎛)
제8도는 금속에미터를 갖는 상술한 제9 실시예들의 에너지 밴드 도표를 나타낸다. 제8도에서, 제2 및 제3도의 것들과 동일한 참조문자들은 대응부분들을 나타낸다. 그러나 사실상 재료구성은 전술한 실시예들과 다르며, 에너지레벨들 E1, E2, Ev, Ec, EF는 직선으로 도시되며 두 층들간의 계면들 근처의 굽혀진 부분들은 간략히 하기위해 생략된다.
제8도에서, 에미터 E는 AI(알미늄)으로 제조되며, 베이스 B는 p형 반도체이고, 콜렉터 C는 n형 Si이고, 에미터 전위장벽 PBE와 콜렉터 전위장벽 CBE는 전술한 바와같이 SiO2로 제조된다.
에미터 E의 재료와 같은 알미늄을 사용함으로써 에미터의 저항은 감소될 수 있고 미세한 에미터가 쉽게 형성될 수 있다. 금속으로된 에미터 E는 에너지 밴드를 갖지 않음을 주목해야 한다. 제9 실시예 C의 제조방법은 반도체-절연체 접합들을 갖는 전술한 실시예들 B의 것과 아주 비슷하다.
전술한 바와같이, 전술한 실시예들 중 어떤 것에 의한 양자 베이스 트랜지스터는 종래의 바이폴라 트랜지스터와 비교하여 여러 우수한 특성들을 갖고있다. 그러나, 전술한 양자 베이스 트랜지스터를 개선할 수 있다.
제9도는 본 발명의 제1 실시예에 의한 양자 베이스 트랜지스터의 동작상태를 나타내는 에너지 밴드 도표로서 개량될 점을 설명하기 위한 것이다. 제3도에 사용된 것과 동일한 표시문자는 제9도의 동일부분을 나타낸다. 제9도의 변질된 베이스 B는 제3도의 에너지 밴드 도표에서와 동일한 방식으로 개별적인 에너지 레벨들 E1,E2‥를 갖고 있다. 전도대 Ec의 최저 에너지 레벨은 제3도에서와 동일한 방식으로 베이스 B에서의 개별적인 에너지레벨 E1으로 조정될 수 있다. 전도대 Ec와 에미터 E내의 가전자대 Ev간의 에너지 갭이 베이스 B내의 에너지 갭과 동일하거나 그보다 작다고 가정하자. 그때 가전자대 Ev의 최고 에너지레벨은 베이스 B내의 준 페르미 레벨 EF보다 더 높거나 베이스 B내의 가전자대 Ev의 최고 에너지레벨보다 더 높다. 따라서 에미터 E의 가전자대내의 평형전자들은 화살표 TN으로 표시된 바와같이 에미터 전위장벽 PBE를 통하여 베이스 B가 가전자대 Ev로 관통한다. 이러한 현상은 베이스 B내의 정공들 즉, 베이스 B내의 다 수 캐리어들이 에미터 E내로 주입되어 무효전류를 야기시키는 것과 등가이다. 베이스 B로부터 에미터 E로 정공들의 주입으로 인하여 제1 실시예의 양자 베이스 트랜지스터의 전류 증폭율 hED가 열화된다.
본 발명의 제10 실시예에 의하면, 제1 실시예에서의 상술한 문제는 베이스 B내의 에너지 갭보다 더 큰 에너지 갭을 갖는 새로운 에미터를 제공함으로써 해결된다. 이러한 구성에 의해 에미터내의 가전자대의 최고 에너지 레벨은 에미터내의 평형전자들이 베이스 B내로 턴넬링 되지 않도록 베이스 B내의 가전자대 또는 준페르미 레벨보다 낮게된다. 결과적으로 베이스 B내의 정공들은 베이스 B내로 주입되지 않으므로 결국 전류 증폭율이 개선된다.
에미터에서 넓은 에너지 갭을 갖는 양자 베이스 트랜지스터의 구조는 에미터내의 넓은 에너지갭을 제외하고 제5도내에 보인 제1 실시예의 구조와 비슷하다. 넓은 에너지 갭은 제1 실시예의 양자 베이스 트랜지스터의 에미터 E내에 알미늄을 혼입시킴으로써 실현될 수 있다.
제10 실시예내의 재료조합들의 예는 다음과 같다.
[실시예 10]
(1) 에미터
반도체 : AlxGal-xAs
두께 : 1(㎛)
불순물 농도 : 1×1018(cm-3)
불순물 : Si
(2) 에미터 전위장벽
반도체 : AlyGa1-yAs 여기서 x<y
두께 : 20(Å)
불순물 농도 : 2X1019(cm-3)
불순물 : Be
(3) 베이스
반도체 : GaAs
두께 : 50(Å)
불순물 농도 : 2×1019(cm-3)
불순물 Be
(4) 콜렉터 전위장벽
반도체 : AlzGal-zAs
두께 : 20(Å)
불순물 농도 : 2×1018(cm-3)
불순물 : Be
(5) 콜렉터
반도체 : GaAs
불순물 농도 : 2×1018(cm-3)
불순물 : Si
제10 실시예의 양자 베이스 트랜지스터를 형성하기 위한 제조방법은 제1 실시예에 대한 설명과 아주 유사하다. 그러므로 여기서 설명은 생략한다.
제10 실시예에서, 에미터내의 알미늄의 양은 조건 X Y가 만족되는 한 어떤 값이라도 좋다. 예를들어 X=0.2이고, Y=1일때 AI0.2Ga0.8As에 의해 형성된 에미터 E는 1.7eV와 동일한 에너지갭을 갖고 있으며, AIGaAs에 의해 형성된 에미터 전위장벽 PBE는 2.3eV와 동일한 에너지갭을 갖고 있다. 반면, GaAs에 의해 형성된 베이스 B는 1.4eV와 동일한 에너지갭을 갖고 있다.
제10도는 본 발명의 제10 실시예에 의한 양자 베이스 트랜지스터의 동작상태를 나타내는 에너지 밴드 도표이다. 제9도에 사용된 것들과 동일한 표시문자들은 제10도에서 대응하는 부분들에 대해 제공된다.
제10도로부터 알 수 있는 바와같이, 에미터 E내의 도전밴드 Ec의 최저 에너지 레벨이 베이스 B내의 개별 에너지레벨 E1으로 조정될때 에미터 E내의 가전자대 Ev의 최고 에너지레벨은 베이스 B내의 준 페르미 레벨 EF보다 낮게 되거나 또는 베이스 B내의 가전자대 Ev보다 낮게 된다. 그러므로, 에미터 E내의 평형전자들은 에미터 전위장벽 PBE를 통하여 베이스 B로 턴넬될 수 없으므로 그 결과로서 베이스 B내의 다수 캐리어들 즉, 정공들은 에미터 E내로 주입되지 않는다. 따라서 무효전류가 흐르지 않는다. 결과적으로 본 발명의 제10 실시예에 의한 양자 베이스 트랜지스터의 전류 증폭율은 약 1정도까지 개선되므로 결국 전류 증폭율은 약 3000 내지 5000이 된다.
전술한 여러 실시예들에서 베이스의 두께는 20옹스트롱과 200옹스트롱간의 범위내의 있을 수 있으며, 에미터 전위장벽의 두께는 10옹스트롱과 200옹스트롱간의 범위내에 있을 수 있으며, 콜렉터 전위장벽의 두께는 10옹스트롱과 299옹스트롱간의 범위내에 있을 수 있다.
전술한 여러 실시예들은 다음 표에서와 같이 요약된다.
이제본 발명의 제11 실시예에 대해 제11 및 제12도를 참조하여 설명한다.
제11도는 본 발명의 제11 실시예에 의한 반도체장치의 회로도이다. 제11도에서 두 양자 베이스 트랜지스터들 QBT 11과 QBT 12는 직렬로 연결된다. 이 트랜지스터들 QBT 11과 QBT 12는 직렬로 연결된다 이 트랜지스터들 QBT 11과 QBT 12는 전술한 제1 내지 제10실시예들 중 어느것으로 부터라도 각각 얻을 수 있다.
제11 실시예에 의하면, 제1트랜지스터 QBT 11의 베이스 B내의 개별에너지레벨들을 제2트랜지스터 QBT 12의 것들과 다르게 만들어진다. 제1트랜지스터 QBT 11의 콜렉터는 저항 R을 통하여 양전원 Vcc에 연결된다. 트랜지스터들 QBT 11및 QBT 12의 베이스들은 입력신호를 수신하기 위해 입력단자 Vin에 공통으로 연결된다.
트랜지스터들 QBT 11 에미터와 트랜지스터 QBT 12의 콜렉터는 출력신호를 출력시키기 위해 출력단자 Vout에 공통으로 연결된다.
제2트랜지스터 QBT 11의 에미터는 접지된다.
제12도는 제11도에 보인 반도체장치내의 베이스폭들과 에너지레벨들간의 상호관계를 설명하는 그래프도이다.
제12도에서, 수평축은 베이스폭 LB를 나타내며, 수직축은 실시예들 중 어떤것에 의한 양자 베이스 트랜지스터의 에너지 레벨 EY를 나타낸다. 전술한 바와같이 에너지레벨 En과 베이스폭 LB간의 상호관계는 다음과 같이 표현된다.
제12도는 n=1과 n=2에 대한 두 곡선들을 나타낸다. LB2는 제2트랜지스터 QBT 12의 베이스폭을 나타낸다. LBX는 제2트랜지스터 QBT 12에 대해 n=1에 대한 에너지 레벨 E1과 일치하는 n=2에 대한 에너지 레벨 E2를 갖는 양자 베이스폭을 나타낸다. 제1트랜지스터 QBT 11의 베이스폭 LB1은 베이스폭 LB2보다 더 커야만 하며 또한 베이스폭 LBX보다 더 작아야 한다. 베이스폭들이 그렇게 결정될때 제1트랜지스터 QBT 11의 n=1에 대한 접지상태 에너지레벨 E1(QBT 11)은 제2트랜지스터 QBT 12의 n=1에 대한 접지상태 에너지 레벨 E1(QBT 12)보다 낮으며, 또한 제2트랜지스터 QBT 12의 n=1에 대한 접지상태 에너지레벨 E1(QBT 12)는 제1트랜지스터 QBT 11의 n=2에 대한 여기상태 에너지레벨 E2(QBT 11)보다 낮다.
제11도에 보인 회로의 동작에 대해 제12도를 참조하여 설명한다.
입력단자 Vin에서의 에너지의 전압이 저전압 V1과 일치할때 제1트랜지스터 QBT 11의 에미터내의 전자의 에너지 레벨은 제1트랜지스터 QBT 11만이 도통되도록 제1트랜지스터 QBT 11의 베이스내의 에너지레벨 E1으로 조정된다. 이 상태에서, 출력단자 Vout에서의 전압은 고레벨 즉, Vout=Vcc-Ic.R이다 여기서 Vout는 출력단자 Vout에서의 전압이며, Vcc는 전원 Vcc의 전압이며 R은 저항 R의 저항이고, Ic는 QBT 11을 통하여 흐르는 콜렉터 전류이다. 이 상태에서 제2트랜지스터 QBT 12는 오프상태에 있다.
입력전압 Vin이 고전압 V2와 일치할때 제2트랜지스터 QBT 12의 에미터 E의 전자들의 에너지레벨은 단지 제2트랜지스터 QBT 12만이 도통되고 제1트랜지스터 QBT 11이 차단되도록 제2트랜지스터 QBT 12의 베이스내의 에너지레벨 E1(QBT12)으로 조정되므로 결국 출력전압 Vout는 접지레벨 즉, 저레벨에 있다.
따라서, 제11도에 보인 회로는 입력신호에 반응하여 반전된 신호를 제공한다. 따라서 회로는 반전기로서 작동한다.
만일 제1트랜지스터 QBT 11의 베이스폭 LB1이 LB2와 LBX간에 있도록 선택되지 않을경우 제11도에 보인 회로는 반전기로서 동작하지 않는다.
입력전압 Vin이 전압 V1또는 V2와 일치하지 않을때 반전기회로를 통하여 직류가 전혀 흐르지 않는다. 그러므로 그 회로는 공지된 콤프리멘타리 금속산화 반도체(CMOS)FET회로에서와 같이 직류전류 소비가 없는 장점을 갖고 있다.
제11 실시예에 의한 회로는 동일한 도전형을 갖는 두 트랜지스터들로 구성된다. 그럼에도 불구하고 입력전압 Vin이 전압들 V1과 V2간에서 변동될때 트랜지스터들을 통하여 과도전류가 흐르지 않는다.
또한, 제11 실시예에 의한 회로는 전술한 10개의 실시예들 중 어떤 것을 근거로 해서라도 쉽게 제조될 수 있다. 제11 실시예에서 베이스 폭들에 차이가 있는 두 양자베이스 트랜지스터들은 상이한 베이스들을 성장시키도록 MBE방법을 두번 적용함으로써 제조된다.
전술한 설명으로부터 본 발명에 의한 반도체 장치는 공진턴넬링에 의해 초고속으로 소수캐리어를 그를 통하여 전송시킬 수 있음을 명백히 알 수 있다. 실험에 의하면, 속도는 본 발명의 한 양자 베이스 트랜지스터마다 0.1과 1피코초 사이에 있다. 종래의 죠셉슨 소자와 비교하면 신호 전송속도는 약수 퍼코초이다. 또한 종래의 고전자 이동도 트랜지스터(HEMT)에서 속도는 약 10피코초이다.
또한, 본 발명에 의하면, 에미터의 소수 캐리어들은 캐리어들의 에너지 레벨이 베이스내의 개별 에너지레벨들 중 어느 하나로 조정될때에만 에미터로부터 베이스를 통해 콜렉터로 전송될 수 있기 때문에 본 발명의 반도체장치의 소비전력은 아주 적다.
또한, 본 발명에 의한 반도체장치는 종래의 2진 논리회로들 뿐만아니라 다중벨브(valve) 논리회로와 같은 고도의 기능 논리회로들을 실현시키기에 아주 효과적인 현저한 비선형 특성을 갖고 있다.
또한 에미터가 베이스내의 에너지 갭보다 더 큰 에너지 갭을 갖게됨으로써 무효 베이스 전류가 방지될 수 있어 본 발명의 반도체장치의 전류 증폭율이 증가될 수 있다.
또한, 상이한 베이스 폭들을 갖는 두 양자 베이스 트랜지스터들을 연결시킴으로써 초고속으로 동작될 수 있고 적은 소비전력으로 동작되는 반전기가 얻어질 수 있다.
Claims (14)
- 턴넬링 효과를 허용할 수 있는 두께를 갖는 에미터 전위장벽(5)과, 턴넬링 효과를 허용할 수 있는 두께를 갖는 콜렉터전위장벽(3)과, 상기 에미터 전위장벽과 상기 콜렉터 전위장벽사이에서 샌드위치되어 있는 소수 캐리어의 개별적인 에너지 레벨들을 발생시킬 수 있는 베이스 폭을 갖고 있으며, 또한 베이스 도전밴드와 베이스 가전자대 사이에 베이스 에너지 갭을 갖고 있는 베이스(4)와, 상기 에미터 전위장벽을 통하여 상기 베이스와 접촉되어 있는 에미터(6)와 그리고 상기 콜렉터 전위장벽을 통하여 상기 베이스와 접촉되어 있는 콜렉터(2)와, 상기 베이스 에너지 갭보다 더 큰 에너지 갭을 갖는 상기 에미터 전위장벽(5)과, 상기 베이스 에너지 갭보다 더 큰 에너지 갭을 갖는 상기 콜렉터 전위장벽(3)과, 그리고 상기 베이스(4)내의 상기 개별 에너지 레벨(E1-En)들을 통하여 상기 에미터로 부터 상기 콜렉터로의 턴넬링에 의해 전달되는 캐리어들을 포함하는 것이 특징인 반도체 장치.
- 제1항에 있어서, 상기 에미터(6)는 상기 베이스 에너지 갭보다 더 큰 에미터 에너지 갭을 갖는 것이 특징인 반도체 장치.
- 제1항에 있어서, 상기 반도체장치는 제1트랜지스터(QBT 11)이며, 또한 제2트랜지스터(QBT 12)를 더 포함하되, 제2트랜지스터의 구조는 상기 제1트랜지스터와 동일하며, 단지 상기 제2트랜지스터의 베이스내의 개별 에너지레벨들이 상기 제1트랜지스터의 베이스내의 개별 에너지 레벨들과 다르며, 상기 제1트랜지스터와 상기 제2트랜지스터는 직렬로 연결되는 것이 특징인 반도체 장치.
- 제1항에 있어서, 상기 에미터(6)는 에미터 전도대(EC)와 에미터 가전자대(Ev)와 에미터 가전자대(Ev)간에 에너지 갭을 갖고 있으며 또한 상기 베이스(4)내의 상기 개별 에너지 레벨(E1-En)들중 어느것으로 상기 에미터 전도대의 최저 에너지 레벨을 조정하기 위한 바이어스수단(VEB)을 더 포함하는 것이 특징인 반도체 장치.
- 제1항에 있어서, 상기 베이스(4)는 20옹스트롱과 200옹스트롱간의 범위내의 두께를 가지며, 상기 에미터 전위장벽(5)은 10옹스트롱과 200옹스트롱간의 범위내의 두께를 가지며 또한 상기 콜렉터 전위장벽(3)은 10옹스트롱과 200옹스트롱간의 범위 내의 두께를 갖는 것이 특징인 반도체 장치.
- 제1항에 있어서, 상기 에미터(6)는 n형 GaAs에 의해 형성되며, 상기 에미터 전위장벽(5)은 P형 AIGaAs에 의해 형성되며, 상기 베이스(4)는 p형 GaAs에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 p형 AIGaAs에 의해 형성되며 그리고 상기 콜렉터(2)는 n형 GaAs에 의해 형성되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)는 n형 GaAs에 의해 형성되며, 상기 에미터 전위장벽(5)은 진성반도체에 의해 형성되며, 상기 베이스(4)는 p형 GaAs에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 진성 반도체에 의해 형성되며, 그리고 상기 콜렉터(2)는 n형 GaAs에 의해 형성되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)는 Ge에 의해 형성되며, 상기 에미터 전위장벽(5)은 GaAs에 의해 형성되며, 상기 베이스(4)는 Ge에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 GaAs에 의해 형성되며, 그리고 상기 콜렉터(2)는 Ge에 의해 형성되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)는 SiGe에 의해 형성되며, 상기 에미터 전위장벽(5)은 Si에 의해 형성되며, 상기 베이스(4)는 SiGe에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 Si에 의해 형성되며 그리고 상기 콜렉터(2)는 SiGe에 의해 형성되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6), 상기 에미터 전위장벽(5), 상기 베이스(4). 상기 콜렉터 전위장벽(3) 그러고 상기 콜렉터(2)는 AIGaAs에 의해 형성되며, 상기 에미터 전위장벽(5)내에 단위용적의 양은 상기 베이스내에 단위용적당 AI의 양과 다른 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)은 InSb에 의해 형성되며, 상기 에미터 전위장벽(5)은 CdTe에 의해 형성되며, 상기 베이스(4)는 InSb에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 CdTe에 의해 형성되며, 그리고 상기 콜렉터(2)는 InSb에 의해 성형되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)는 InAs에 의해 형성되며, 상기 에미터 전위장벽(5)은 GaSb에 의해 형성되며, 상기 베이스(4)는 InAs에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 GaAs에 의해 형성되며, 그리고 상기 콜렉터(2)는 InAs에 의해 형성되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)는 n형 Si에 의해 형성되며, 상기 에미터 전위장벽(5)은 SiO2에 의해 형성되며, 상기 베이스(4)는 p형 Si에 의해 형성되며, 상기 콜렉터 전위장벽(3)은 SiO2에 의해 형성되며, 그리고 상기 콜렉터(2)는 n형 Si에 의해 형성되는 것이 특징인 반도체장치.
- 제1항에 있어서, 상기 에미터(6)는 A1에 의해 형성되며, 상기 에미터 전위장벽(5)은 SiO2에 의해 형성되며, 상기 에미터 전위장벽(5)은 SiO2에 의해 형성되며, 상기 베이스(4)는 p형 Si에 의해 형성되며 상기 콜렉터 전위장벽(3)은 SiO2에 의해 형성되며, 그러고 상기 콜렉터(2)는 n형 Si에 의해 형성되는 것이 특징인 반도체 장치.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59-109436 | 1984-04-17 | ||
| JP59-075885 | 1984-04-17 | ||
| JP59075886A JPS60219767A (ja) | 1984-04-17 | 1984-04-17 | 半導体装置 |
| JP59075885A JPS60219766A (ja) | 1984-04-17 | 1984-04-17 | 半導体装置 |
| JP075885 | 1984-04-17 | ||
| JP59-075886 | 1984-04-17 | ||
| JP59109436A JPS60254657A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850008247A KR850008247A (ko) | 1985-12-13 |
| KR900004466B1 true KR900004466B1 (ko) | 1990-06-28 |
Family
ID=27301977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850002594A KR900004466B1 (ko) | 1984-04-17 | 1985-04-17 | 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4958201A (ko) |
| EP (1) | EP0159273B1 (ko) |
| KR (1) | KR900004466B1 (ko) |
| CA (1) | CA1237824A (ko) |
| DE (1) | DE3583302D1 (ko) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| US5214297A (en) * | 1984-11-19 | 1993-05-25 | Fujitsu Limited | High-speed semiconductor device |
| US4691215A (en) * | 1985-01-09 | 1987-09-01 | American Telephone And Telegraph Company | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter |
| EP0240567B1 (en) * | 1985-07-26 | 1992-10-07 | Hitachi, Ltd. | Semiconductor device |
| US5059545A (en) * | 1985-08-23 | 1991-10-22 | Texas Instruments Incorporated | Three terminal tunneling device and method |
| US4716445A (en) * | 1986-01-17 | 1987-12-29 | Nec Corporation | Heterojunction bipolar transistor having a base region of germanium |
| JPS62176162A (ja) * | 1986-01-30 | 1987-08-01 | Agency Of Ind Science & Technol | 負性抵抗素子 |
| JPS62211948A (ja) * | 1986-03-13 | 1987-09-17 | Fujitsu Ltd | ヘテロ接合半導体装置 |
| GB2191035A (en) * | 1986-05-23 | 1987-12-02 | Philips Electronic Associated | Hot charge-carrier transistors |
| US4780749A (en) * | 1986-07-01 | 1988-10-25 | Hughes Aircraft Company | Double barrier tunnel diode having modified injection layer |
| JPS6331165A (ja) * | 1986-07-18 | 1988-02-09 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 共鳴トンネリング半導体デバイス |
| US4973858A (en) * | 1986-07-18 | 1990-11-27 | Ibm Corporation | Resonant tunneling semiconductor devices |
| US4849799A (en) * | 1986-07-31 | 1989-07-18 | American Telephone And Telegraph Company At&T Bell Laboratories | Resonant tunneling transistor |
| EP0268512B1 (en) * | 1986-10-22 | 1994-05-25 | Fujitsu Limited | Semiconductor device utilizing the resonant-tunneling effect |
| US4873555A (en) * | 1987-06-08 | 1989-10-10 | University Of Pittsburgh Of The Commonwealth System Of Higher Education | Intraband quantum well photodetector and associated method |
| JPS6453570A (en) * | 1987-08-25 | 1989-03-01 | Mitsubishi Electric Corp | Superlattice device |
| JPH01171269A (ja) * | 1987-12-26 | 1989-07-06 | Fujitsu Ltd | 半導体装置 |
| US4912539A (en) * | 1988-08-05 | 1990-03-27 | The University Of Michigan | Narrow-band-gap base transistor structure with dual collector-base barrier including a graded barrier |
| JP2527060B2 (ja) * | 1990-01-29 | 1996-08-21 | ソニー株式会社 | 半導体装置 |
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| US5316958A (en) * | 1990-05-31 | 1994-05-31 | International Business Machines Corporation | Method of dopant enhancement in an epitaxial silicon layer by using germanium |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| EP0510557A3 (en) * | 1991-04-22 | 1994-06-22 | Nippon Telegraph & Telephone | Resonant tunneling transistor |
| US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
| US5389803A (en) * | 1993-03-29 | 1995-02-14 | International Business Machines Corporation | High-gain Si/SiGe MIS heterojunction bipolar transistors |
| US5883404A (en) * | 1994-08-29 | 1999-03-16 | Motorola, Inc. | Complementary heterojunction semiconductor device |
| GB9600469D0 (en) * | 1996-01-10 | 1996-03-13 | Secr Defence | Three dimensional etching process |
| US20040189141A1 (en) * | 1997-09-08 | 2004-09-30 | Avto Tavkhelidze | Thermionic vacuum diode device with adjustable electrodes |
| US6720704B1 (en) | 1997-09-08 | 2004-04-13 | Boreaiis Technical Limited | Thermionic vacuum diode device with adjustable electrodes |
| US7658772B2 (en) * | 1997-09-08 | 2010-02-09 | Borealis Technical Limited | Process for making electrode pairs |
| US6117344A (en) * | 1998-03-20 | 2000-09-12 | Borealis Technical Limited | Method for manufacturing low work function surfaces |
| DE19824111A1 (de) * | 1998-05-29 | 1999-12-02 | Daimler Chrysler Ag | Resonanz Phasen Transistor mit gegenphasiger Ladungsträgerinjektion |
| GB0415426D0 (en) * | 2004-07-09 | 2004-08-11 | Borealis Tech Ltd | Thermionic vacuum diode device with adjustable electrodes |
| US7904581B2 (en) | 2005-02-23 | 2011-03-08 | Cisco Technology, Inc. | Fast channel change with conditional return to multicasting |
| US7798268B2 (en) * | 2005-03-03 | 2010-09-21 | Borealis Technical Limited | Thermotunneling devices for motorcycle cooling and power generation |
| US7589348B2 (en) * | 2005-03-14 | 2009-09-15 | Borealis Technical Limited | Thermal tunneling gap diode with integrated spacers and vacuum seal |
| GB0518132D0 (en) * | 2005-09-06 | 2005-10-12 | Cox Isaiah W | Cooling device using direct deposition of diode heat pump |
| US7427786B1 (en) | 2006-01-24 | 2008-09-23 | Borealis Technical Limited | Diode device utilizing bellows |
| US8713195B2 (en) * | 2006-02-10 | 2014-04-29 | Cisco Technology, Inc. | Method and system for streaming digital video content to a client in a digital video network |
| US8866194B2 (en) * | 2006-09-28 | 2014-10-21 | Semiconductor Components Industries, Llc | Semiconductor device |
| KR100747657B1 (ko) | 2006-10-26 | 2007-08-08 | 삼성전자주식회사 | 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로 |
| US8816192B1 (en) | 2007-02-09 | 2014-08-26 | Borealis Technical Limited | Thin film solar cell |
| FI20085896A0 (fi) * | 2008-09-23 | 2008-09-23 | Upm Kymmene Wood Oy | Puulevyn päällyste ja puulevy |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4286275A (en) * | 1980-02-04 | 1981-08-25 | International Business Machines Corporation | Semiconductor device |
| US4396931A (en) * | 1981-06-12 | 1983-08-02 | International Business Machines Corporation | Tunnel emitter upper valley transistor |
| EP0068064A1 (en) * | 1981-06-30 | 1983-01-05 | International Business Machines Corporation | Semiconductor circuit including a resonant quantum mechanical tunnelling triode device |
-
1985
- 1985-04-10 CA CA000478704A patent/CA1237824A/en not_active Expired
- 1985-04-16 EP EP85400744A patent/EP0159273B1/en not_active Expired - Lifetime
- 1985-04-16 DE DE8585400744T patent/DE3583302D1/de not_active Expired - Lifetime
- 1985-04-17 KR KR1019850002594A patent/KR900004466B1/ko not_active IP Right Cessation
-
1987
- 1987-06-05 US US07/059,216 patent/US4958201A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4958201A (en) | 1990-09-18 |
| CA1237824A (en) | 1988-06-07 |
| DE3583302D1 (de) | 1991-08-01 |
| EP0159273B1 (en) | 1991-06-26 |
| EP0159273A2 (en) | 1985-10-23 |
| KR850008247A (ko) | 1985-12-13 |
| EP0159273A3 (en) | 1986-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004466B1 (ko) | 반도체 장치 | |
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US4366493A (en) | Semiconductor ballistic transport device | |
| US5798540A (en) | Electronic devices with InAlAsSb/AlSb barrier | |
| JP2604349B2 (ja) | 半導体装置 | |
| US5345097A (en) | Heterojunction bipolar transistor including collector region of InP and method of fabricating the same | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| US4959696A (en) | Three terminal tunneling device and method | |
| US5059545A (en) | Three terminal tunneling device and method | |
| EP0566591B1 (en) | Semiconductor device | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| EP0216155A2 (en) | Three-terminal tunnelling device | |
| US4786957A (en) | Negative differential resistance element | |
| JPH0337735B2 (ko) | ||
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JPH0337737B2 (ko) | ||
| US4994882A (en) | Semiconductor device and method | |
| EP0361759A2 (en) | Heterostructure bipolar transistor | |
| JPH0795598B2 (ja) | 半導体装置 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19850417 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19890930 Patent event code: PE09021S01D |
|
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19900528 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19900917 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19901011 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19901011 End annual number: 3 Start annual number: 1 |
|
| FPAY | Annual fee payment |
Payment date: 19930512 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 19930512 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |