JPS62176162A - 負性抵抗素子 - Google Patents
負性抵抗素子Info
- Publication number
- JPS62176162A JPS62176162A JP61016700A JP1670086A JPS62176162A JP S62176162 A JPS62176162 A JP S62176162A JP 61016700 A JP61016700 A JP 61016700A JP 1670086 A JP1670086 A JP 1670086A JP S62176162 A JPS62176162 A JP S62176162A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- negative resistance
- gallium arsenide
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
アルミニウムヒ素とガリウムヒ素との組を複数組積層し
た超格子に固有のミニバンドを利用して、外部から変調
することを回部にした負性抵抗素子である。
た超格子に固有のミニバンドを利用して、外部から変調
することを回部にした負性抵抗素子である。
ホットエレクトロントランジスタのコレクタとベースと
の間に上記の超格子の層が挿入された構造の負性抵抗素
子であり、挿入される超格子のミニバンドのエネルギー
レベルに一致スるｍ度−ｒ−ネルギーをホットエレクト
ロンに与えるようなエミッタ・ベース間電圧とこの電圧
よりいくらか高いエミッタ・ベース間電圧との間の電圧
領域で負性抵抗が実現するものである。しかも、この負
性抵抗特性は、コレクタ・ベース間電圧をもって制御し
うる。
の間に上記の超格子の層が挿入された構造の負性抵抗素
子であり、挿入される超格子のミニバンドのエネルギー
レベルに一致スるｍ度−ｒ−ネルギーをホットエレクト
ロンに与えるようなエミッタ・ベース間電圧とこの電圧
よりいくらか高いエミッタ・ベース間電圧との間の電圧
領域で負性抵抗が実現するものである。しかも、この負
性抵抗特性は、コレクタ・ベース間電圧をもって制御し
うる。
本発明は負性抵抗素子に関する。特に、３端子型であり
外部より変調することの可能な負性抵抗素子に関する。
外部より変調することの可能な負性抵抗素子に関する。
従来技術において知られている負性抵抗素子には、縮退
したｐ−ｎ接合ダイオード（エキサダイオード）と、Ａ
ｌＧａＡｓ／ ＧａＡｓの量子井戸による共鳴ダイオー
ドとがある。
したｐ−ｎ接合ダイオード（エキサダイオード）と、Ａ
ｌＧａＡｓ／ ＧａＡｓの量子井戸による共鳴ダイオー
ドとがある。
これら従来技術において知られている負性抵抗素子は、
いづれも２端子型であり固定特性であり、外部から変調
することはできない。
いづれも２端子型であり固定特性であり、外部から変調
することはできない。
本発明の目的は、負性抵抗特性を有し、しかも、この負
性抵抗の値を外部から変調・制御しうる半導体素子すな
わち負性抵抗素子を提供することにある。
性抵抗の値を外部から変調・制御しうる半導体素子すな
わち負性抵抗素子を提供することにある。
」二記の目的を達成するため、本発明が採った手段は、
エミッタとコレクタとが一導電型のガリウムヒ素であり
、ベースがノンドープアルミニウムガリウムヒ素層であ
るホットエレクトロントランジスタのベースとコレクタ
との間に、アルミニウムヒ素とガリウムヒ素との組より
なる超格子の層を介在させたものであり、より正確には
、第１ａ図、第１ｂ図に示すように、一導電型のガリウ
ムヒ素層よりなる第１の半導体Ｒ５と、この第１の半導
体層５と接触して設けられ、アルミニウムヒ素とガリウ
ムヒ素との組が複数組積層され・ｒなる第１のバリヤ層
４と、この第１のバリヤ＋４と接触して設けられ、一導
電型のガリウムヒ藷層よりなる第３の半導体層３と、こ
の第３の半導体層３と接触して設けられ、ノンドープの
アルミニウムガリウムヒ素層よりなる第２のバリヤ層２
と、この第２のバリヤ層２と接触して設けられ、一導電
型のガリウムヒ素層よりなる第２の半導体Ｒ１と、第１
の半導体層５と接触して設けられる第１の電極９と、第
２の半導体層１と接触して設けられる第２の電極６と、
第３の半導体層３と接触して設けられる制御電極７とを
有する負性抵抗素子である。
エミッタとコレクタとが一導電型のガリウムヒ素であり
、ベースがノンドープアルミニウムガリウムヒ素層であ
るホットエレクトロントランジスタのベースとコレクタ
との間に、アルミニウムヒ素とガリウムヒ素との組より
なる超格子の層を介在させたものであり、より正確には
、第１ａ図、第１ｂ図に示すように、一導電型のガリウ
ムヒ素層よりなる第１の半導体Ｒ５と、この第１の半導
体層５と接触して設けられ、アルミニウムヒ素とガリウ
ムヒ素との組が複数組積層され・ｒなる第１のバリヤ層
４と、この第１のバリヤ＋４と接触して設けられ、一導
電型のガリウムヒ藷層よりなる第３の半導体層３と、こ
の第３の半導体層３と接触して設けられ、ノンドープの
アルミニウムガリウムヒ素層よりなる第２のバリヤ層２
と、この第２のバリヤ層２と接触して設けられ、一導電
型のガリウムヒ素層よりなる第２の半導体Ｒ１と、第１
の半導体層５と接触して設けられる第１の電極９と、第
２の半導体層１と接触して設けられる第２の電極６と、
第３の半導体層３と接触して設けられる制御電極７とを
有する負性抵抗素子である。
本発明に係る負性抵抗素子のエネルギーバンドダイヤグ
ラムは第４図（無電圧時）と、第５図（電圧印加時）の
ようになる０図に示すΔＥはミニハンドレベルである。
ラムは第４図（無電圧時）と、第５図（電圧印加時）の
ようになる０図に示すΔＥはミニハンドレベルである。
このミニバンドはこのエネルギーレベルΔＥのキャリヤ
のみに選択的に導通を許すエネルギーバンドである。よ
って、もし、ホットエレクトロンがこのΔＥに等しいエ
ネルギーを持っていれば、そのホットエレクトロンのみ
は第１のバリヤ層を選択的に透過し、他の大きさのエネ
ルギーを有するホットエレクトロン１１散乱される。そ
こで、第６図に示すように、第２の半導体層ｌと第３の
半導体層３との間、及び、第３の半導体層３と第１の半
導体層５との間とに、それぞれ電圧Ｖ およびＶＢＧを
印加すれＢ ば第２の半導体層１と第１の半導体層５との間が導通す
るが、この導通は、第２のバリヤ層２を通過するホー２
トエレクトロンの運動エネルギーすなわち第２の半導体
層１と第３の半導体層３との間の電圧ｖＥＢに依存する
。すなわち、第２のバリヤ層２を通過するホットエレク
トロンの運動エネルギーがミニバンドΔＥに一致するよ
うな電圧が第２の半導体層１と第３の半導体層３との間
に印加されているときのみ導通状態になる。
のみに選択的に導通を許すエネルギーバンドである。よ
って、もし、ホットエレクトロンがこのΔＥに等しいエ
ネルギーを持っていれば、そのホットエレクトロンのみ
は第１のバリヤ層を選択的に透過し、他の大きさのエネ
ルギーを有するホットエレクトロン１１散乱される。そ
こで、第６図に示すように、第２の半導体層ｌと第３の
半導体層３との間、及び、第３の半導体層３と第１の半
導体層５との間とに、それぞれ電圧Ｖ およびＶＢＧを
印加すれＢ ば第２の半導体層１と第１の半導体層５との間が導通す
るが、この導通は、第２のバリヤ層２を通過するホー２
トエレクトロンの運動エネルギーすなわち第２の半導体
層１と第３の半導体層３との間の電圧ｖＥＢに依存する
。すなわち、第２のバリヤ層２を通過するホットエレク
トロンの運動エネルギーがミニバンドΔＥに一致するよ
うな電圧が第２の半導体層１と第３の半導体層３との間
に印加されているときのみ導通状態になる。
一方ミニバンドΔＥは超格子の両端に印加される電圧、
すなわち、第２の半導体層１と第３の半導体層３との間
に印加される電圧ｖＢＣに依存してそのエネルギーの大
きさを変化する。よって、導通状態は、第２の半導体層
１と第３の半導体層３との間に印加される電圧ｖＥＢと
第３の半導体層３と第１の半導体層５との間に印加され
る電圧ｖ８゜との双方に依存して変化する。
すなわち、第２の半導体層１と第３の半導体層３との間
に印加される電圧ｖＢＣに依存してそのエネルギーの大
きさを変化する。よって、導通状態は、第２の半導体層
１と第３の半導体層３との間に印加される電圧ｖＥＢと
第３の半導体層３と第１の半導体層５との間に印加され
る電圧ｖ８゜との双方に依存して変化する。
そこで、第３の半導体層３に注入されたホットエレクト
ロンは、はぼパリスティックに第３の半導体層３を通過
して、第１のへリヤ層４を確率Ｔをもって通過する。こ
のとき、素子のＴ！！流利得βは、 但し、α。は第３の半導体層３をパリスティックに通過
するホットエレクトロンの割合いでほぼ１である。
ロンは、はぼパリスティックに第３の半導体層３を通過
して、第１のへリヤ層４を確率Ｔをもって通過する。こ
のとき、素子のＴ！！流利得βは、 但し、α。は第３の半導体層３をパリスティックに通過
するホットエレクトロンの割合いでほぼ１である。
旨なる。
そのため、第２の半導体層ｌと第１の半導体層５の間の
ＴＩｔ流Ｉ。は、第６図に示すようにｖＢｃをパラメー
タとしてＡ−Ｃのように変化し、この素子が外部変調可
能な負抵抗として機能することを示す。
ＴＩｔ流Ｉ。は、第６図に示すようにｖＢｃをパラメー
タとしてＡ−Ｃのように変化し、この素子が外部変調可
能な負抵抗として機能することを示す。
以下２図面を参照しつ一１本発明の一実施例に係る負性
抵抗素子についてさらに説明する。
抵抗素子についてさらに説明する。
第２図参照
リソグラフィー法を使用して、半絶縁性ガリウムヒ素基
板８上に、深さ約２．０００人の開口を形成した後、レ
ジストマスク１０を除去することなく、分子線エピタキ
シー法またはＭＯＣＶＤ法を使用してｎ型のガリウムヒ
素層を厚さ約２．０００人に形成し、その後レジストマ
スク１０を除去して、半絶縁性ガリウムヒ素基板８に埋
め込まれた、ｎ型のガリウムヒ素層よりなる第１の半導
体Ｂ５を形成する。この第１の半導体層５の不純物濃度
は約２ Ｘ １０１１０１８Ｃが適当である。
板８上に、深さ約２．０００人の開口を形成した後、レ
ジストマスク１０を除去することなく、分子線エピタキ
シー法またはＭＯＣＶＤ法を使用してｎ型のガリウムヒ
素層を厚さ約２．０００人に形成し、その後レジストマ
スク１０を除去して、半絶縁性ガリウムヒ素基板８に埋
め込まれた、ｎ型のガリウムヒ素層よりなる第１の半導
体Ｂ５を形成する。この第１の半導体層５の不純物濃度
は約２ Ｘ １０１１０１８Ｃが適当である。
第３図参照
レジストマスク１０を溶解除去して不要の領域か・′均
ら１ｎ型のガリウムヒ素層をリフトオフ除去し、１・ｊ
して、アルミニウムヒ素とガリウムヒ素との組が一数組
積層された超格子の層よりなる第１のバリ′ヤ・層４を
形成する。この超格子の層を構成する（ア□ルミニウム
ヒ素の層の厚さは２０人であり、ガリウムヒ素層の厚さ
は２５人であり、このアルミニウムヒ素層とガリウムヒ
素層との組が４５組積層される。
積層された超格子の層よりなる第１のバリ′ヤ・層４を
形成する。この超格子の層を構成する（ア□ルミニウム
ヒ素の層の厚さは２０人であり、ガリウムヒ素層の厚さ
は２５人であり、このアルミニウムヒ素層とガリウムヒ
素層との組が４５組積層される。
つづいて、分子線エピタキシー法またはＭＯＣＶＤ法を
使用して、約１０１９Ｃ１１−３にｎ型不純物を含み厚
さが約２００人のｎ型のガリウムヒ素層よりなる第３の
半導体層３を形成する。
使用して、約１０１９Ｃ１１−３にｎ型不純物を含み厚
さが約２００人のｎ型のガリウムヒ素層よりなる第３の
半導体層３を形成する。
さらにつづいて、分子線エピタキシー法またはＭＯＣＶ
Ｄ法を使用して、厚さが約２００人のアルミニウムガリ
ウムヒ素層よりなる第３の半導体層２を形成する。この
アルミニウムガリウムヒ素層の混晶比は０．３である。
Ｄ法を使用して、厚さが約２００人のアルミニウムガリ
ウムヒ素層よりなる第３の半導体層２を形成する。この
アルミニウムガリウムヒ素層の混晶比は０．３である。
分子線エピタキシー法またはＭＯＣＶＤ法を使用して、
最後に、約１０１９ｃ＋＊−”にｎ型不純物を含み厚さ
が約４．０００人のｎ型のガリウムヒ素層よりなる第２
の半導体層ｌを形成する。
最後に、約１０１９ｃ＋＊−”にｎ型不純物を含み厚さ
が約４．０００人のｎ型のガリウムヒ素層よりなる第２
の半導体層ｌを形成する。
第１ａ図参照
リソグラフィー法とウェットエツチング法を使用して、
第１の半導体層５に対向する領域を除いて第２の半導体
層１の厚さを約 ｔ 、ｏｏｏ人に減少して、制御電極
形成φ域を形成する。
第１の半導体層５に対向する領域を除いて第２の半導体
層１の厚さを約 ｔ 、ｏｏｏ人に減少して、制御電極
形成φ域を形成する。
この制御電極形成領域に選択的に金層を形成した後熱処
理を施してオーミックコンタクトとし、制御電極７を形
成する。
理を施してオーミックコンタクトとし、制御電極７を形
成する。
第１の半導体層５に対向する領域において第２の半導体
層ｌに接触して金層を形成した後熱処理を施してオーミ
ックコンタクトとし、第２の電極６を形成する。
層ｌに接触して金層を形成した後熱処理を施してオーミ
ックコンタクトとし、第２の電極６を形成する。
第１ｂ図参照
第１の半導体層５に接触して金層を形成した後熱処理を
施してオーミックコンタクトとし、第１の電極９を形成
する。
施してオーミックコンタクトとし、第１の電極９を形成
する。
以上の工程をもって製造された素子のエネルギーバンド
ダイヤグラムは第４図（無電圧時）と、第５図（電圧印
加時）のようになり、第３の半導体層３と第１の半導体
層５の間の電圧ｖＢＧによって決定されるミニバンドの
値ΔＥに等しい速度エネルギーを有するホットエレクト
ロンのみが第１のバリヤ層４を通過することができる。
ダイヤグラムは第４図（無電圧時）と、第５図（電圧印
加時）のようになり、第３の半導体層３と第１の半導体
層５の間の電圧ｖＢＧによって決定されるミニバンドの
値ΔＥに等しい速度エネルギーを有するホットエレクト
ロンのみが第１のバリヤ層４を通過することができる。
そのため、このｖＢｃを一定にしておいて、第２の半導
体層１と第３の半導体層３との間の電圧ｖＥＢを変゛凪
１すれば、第２の半導体層１と第１の半導体層５几１、
ＡＥに等しい値の■、：Ｂとそれよりいくらか大きな値
の■Ｅ８との間の電圧領域で負性抵抗が実現し、しかも
、この負性特性はｖ８ｏを制御することにより、第６図
にＡ、Ｂ、Ｃをもって示すように制御可能である。
体層１と第３の半導体層３との間の電圧ｖＥＢを変゛凪
１すれば、第２の半導体層１と第１の半導体層５几１、
ＡＥに等しい値の■、：Ｂとそれよりいくらか大きな値
の■Ｅ８との間の電圧領域で負性抵抗が実現し、しかも
、この負性特性はｖ８ｏを制御することにより、第６図
にＡ、Ｂ、Ｃをもって示すように制御可能である。
■ のピーク値がｖＢＧに依存して変化する様子Ｂ
は第７図に示すようになる。
以上説明せるとおり、本発明に係る負性抵抗素子は、エ
ミッタとコレクタとが一導電型のガリウムヒ素層であり
、ベースがノンドープアルミニウムガリウムヒ素層であ
るホットエレクトロントランジスタのベースとコレクタ
との間に、アルミニウムヒ素とガリウムヒ素との組より
なる超格子層を介在させたものであり、より正確に表現
すれば、一導電型のガリウムヒ素層よりなる第１の半導
体層５と、この第１の半導体層５と接触して設けられ、
アルミニウムヒ素とガリウムヒ素層と、この第１のバリ
ヤ層４と接触して設けられ。
ミッタとコレクタとが一導電型のガリウムヒ素層であり
、ベースがノンドープアルミニウムガリウムヒ素層であ
るホットエレクトロントランジスタのベースとコレクタ
との間に、アルミニウムヒ素とガリウムヒ素との組より
なる超格子層を介在させたものであり、より正確に表現
すれば、一導電型のガリウムヒ素層よりなる第１の半導
体層５と、この第１の半導体層５と接触して設けられ、
アルミニウムヒ素とガリウムヒ素層と、この第１のバリ
ヤ層４と接触して設けられ。
一導電型のガリウムヒ素層よりなる第３の半導体層３と
、この第３の半導体層３と接触して設けられ、ノンドー
プのアルミニウムガリウムヒ素層よりなる第２のバリヤ
層２と、この第２のバリヤＲ２と接触して設けられ、−
導ｆｉ型のガリウムヒ素層よりなる第２の半導体層ｌと
、第１の半導体１１５と接触して設けられる第１の電極
９と、第２−４半導体層ｌと接触して設けられる第２の
電極６１と、第３の半導体層３と接触して設けられる制
御電極７とを有する負性抵抗素子であるから、ｔ５２の
半導体層ｌと第３の半導体層３との間に流れる電流Ｉ。
、この第３の半導体層３と接触して設けられ、ノンドー
プのアルミニウムガリウムヒ素層よりなる第２のバリヤ
層２と、この第２のバリヤＲ２と接触して設けられ、−
導ｆｉ型のガリウムヒ素層よりなる第２の半導体層ｌと
、第１の半導体１１５と接触して設けられる第１の電極
９と、第２−４半導体層ｌと接触して設けられる第２の
電極６１と、第３の半導体層３と接触して設けられる制
御電極７とを有する負性抵抗素子であるから、ｔ５２の
半導体層ｌと第３の半導体層３との間に流れる電流Ｉ。
は第２の半導体層ｌと第３の半導体層３との間に印加さ
れる電圧■ＥＢと第３の半導体層３と第１の半導体層５
との間に印加される電圧■Ｂ。
れる電圧■ＥＢと第３の半導体層３と第１の半導体層５
との間に印加される電圧■Ｂ。
との双方に依存して変化し、ｖＥＢ（ホットエレクトロ
ンの運動エネルギーを決定する）がミニバンドの値に対
応する点といくらか高いｖＥＢの値との間の電圧領域で
、負性抵抗特性を有し、この特性はｖＢｃをパラメータ
として変化するので、ＩｏとＶ との間には、ｖＢｃに
よって外部変調可能な負Ｂ 性抵抗特性が実現する。
ンの運動エネルギーを決定する）がミニバンドの値に対
応する点といくらか高いｖＥＢの値との間の電圧領域で
、負性抵抗特性を有し、この特性はｖＢｃをパラメータ
として変化するので、ＩｏとＶ との間には、ｖＢｃに
よって外部変調可能な負Ｂ 性抵抗特性が実現する。
第１ａ図、第１ｂ図は、本発明の一実施例に係る負性抵
抗素子の断面図（正面図と側面図）である。 第２．３図は１本発明の一実施例に係る負性抵抗素子の
製造工程図である。 第４．５図は１本発明の一実施例に係る負性抵抗素子の
エネルギーバンドダイヤグラムである。 第６図は、本発明の一実施例に係る負性抵抗素子ｂ■
のピーク値対ｖＢＣのカーブである。 Ｂ １・１第２の半導体層、 ２Φ・・第２のバリヤ層、
３・・・第３の半導体層、 ４・・・第１のバリヤ層
、 ５・・・第１の半導体層、 ６・１第２の電極、
７・・・制御電極、 ８・１半絶縁性ガリウムヒ素基板
、 ９・・・第１の電極、１０−−−レジストマスク、
ΔＥ・・・ミニバンドレベル、Ａ−Ｃ・・・パラメー
タｖＢｃ。 特許出願人 工業技術院長 等々力達 第１ａ図 １１ｂ図 工程図 第２図 第３図 ６＋１＋２＋３＋４−＋５÷９ ハ゛ンドり゛′４ヤフ゛ラヘ （意９ｔと）第４図 ハパ〉ドタ゛°１で フ゛シム （電圧ｌ型刃０）第
５図 ΔＥ／ｑ − ｔｓ ＩＣ鰐ＶＥＢＱ、）Ｌ 第６１！！ ＶＢＣ ＶＥＢ Ｂ ＶＢＣ％／）Ｌ 第 ７ｇｌ
抗素子の断面図（正面図と側面図）である。 第２．３図は１本発明の一実施例に係る負性抵抗素子の
製造工程図である。 第４．５図は１本発明の一実施例に係る負性抵抗素子の
エネルギーバンドダイヤグラムである。 第６図は、本発明の一実施例に係る負性抵抗素子ｂ■
のピーク値対ｖＢＣのカーブである。 Ｂ １・１第２の半導体層、 ２Φ・・第２のバリヤ層、
３・・・第３の半導体層、 ４・・・第１のバリヤ層
、 ５・・・第１の半導体層、 ６・１第２の電極、
７・・・制御電極、 ８・１半絶縁性ガリウムヒ素基板
、 ９・・・第１の電極、１０−−−レジストマスク、
ΔＥ・・・ミニバンドレベル、Ａ−Ｃ・・・パラメー
タｖＢｃ。 特許出願人 工業技術院長 等々力達 第１ａ図 １１ｂ図 工程図 第２図 第３図 ６＋１＋２＋３＋４−＋５÷９ ハ゛ンドり゛′４ヤフ゛ラヘ （意９ｔと）第４図 ハパ〉ドタ゛°１で フ゛シム （電圧ｌ型刃０）第
５図 ΔＥ／ｑ − ｔｓ ＩＣ鰐ＶＥＢＱ、）Ｌ 第６１！！ ＶＢＣ ＶＥＢ Ｂ ＶＢＣ％／）Ｌ 第 ７ｇｌ
Claims (1)
- 【特許請求の範囲】 一導電型のガリウムヒ素層よりなる第１の半導体層（
５）と、 該第１の半導体層（５）と接触して設けられ、アルミニ
ウムヒ素とガリウムヒ素との組が複数組積層されてなる
第１のバリヤ層（４）と、 該第１のバリヤ層（４）と接触して設けられ、一導電型
のガリウムヒ素層よりなる第３の半導体層（３）と、 該第３の半導体層（３）と接触して設けられ、ノンドー
プのアルミニウムガリウムヒ素層よりなる第２のバリヤ
層（２）と、 該第２のバリヤ層（２）と接触して設けられ、一導電型
のガリウムヒ素層よりなる第２の半導体層（１）と、 前記第１の半導体層（５）と接触して設けられる第１の
電極（９）と、 前記第２の半導体層（１）と接触して設けられる第２の
電極（６）と、 前記第３の半導体層（３）と接触して設けられる制御電
極（７）とを有する負性抵抗素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016700A JPS62176162A (ja) | 1986-01-30 | 1986-01-30 | 負性抵抗素子 |
| US07/008,240 US4786957A (en) | 1986-01-30 | 1987-01-29 | Negative differential resistance element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016700A JPS62176162A (ja) | 1986-01-30 | 1986-01-30 | 負性抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62176162A true JPS62176162A (ja) | 1987-08-01 |
| JPH0459786B2 JPH0459786B2 (ja) | 1992-09-24 |
Family
ID=11923562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016700A Granted JPS62176162A (ja) | 1986-01-30 | 1986-01-30 | 負性抵抗素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4786957A (ja) |
| JP (1) | JPS62176162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299072A (ja) * | 1986-06-18 | 1987-12-26 | Sanyo Electric Co Ltd | ホツトエレクトロントランジスタ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666519B2 (ja) * | 1986-08-14 | 1994-08-24 | 東京工業大学長 | 超格子構造体 |
| US5162877A (en) * | 1987-01-27 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device and method of producing same |
| US4907196A (en) * | 1987-04-28 | 1990-03-06 | Fujitsu Limited | Semiconductor memory device using resonant-tunneling transistor |
| EP0380168B1 (fr) * | 1989-01-24 | 1995-04-26 | Laboratoires D'electronique Philips | "Dispositif semiconducteur intégré incluant un transistor à effet de champ à grille isolée et polarisée en continu à un niveau élevé" |
| US5132981A (en) * | 1989-05-31 | 1992-07-21 | Hitachi, Ltd. | Semiconductor optical device |
| EP0530942B1 (en) * | 1991-09-06 | 1997-10-22 | Trw Inc. | Novel quantum well optoelectric switching device with stimulated emission |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0068064A1 (en) * | 1981-06-30 | 1983-01-05 | International Business Machines Corporation | Semiconductor circuit including a resonant quantum mechanical tunnelling triode device |
| JPH0665217B2 (ja) * | 1982-02-19 | 1994-08-22 | 日本電気株式会社 | トランジスタ |
| CA1237824A (en) * | 1984-04-17 | 1988-06-07 | Takashi Mimura | Resonant tunneling semiconductor device |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
-
1986
- 1986-01-30 JP JP61016700A patent/JPS62176162A/ja active Granted
-
1987
- 1987-01-29 US US07/008,240 patent/US4786957A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299072A (ja) * | 1986-06-18 | 1987-12-26 | Sanyo Electric Co Ltd | ホツトエレクトロントランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459786B2 (ja) | 1992-09-24 |
| US4786957A (en) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827346B2 (ja) | 負差分抵抗素子を有する論理回路およびその製造方法 | |
| JPS63140570A (ja) | 半導体装置 | |
| JPH01146390A (ja) | 半導体デバイス | |
| JPS62176162A (ja) | 負性抵抗素子 | |
| US6303941B1 (en) | Integrated asymmetric resonant tunneling diode pair circuit | |
| JPH0337737B2 (ja) | ||
| JPH06334175A (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH03196573A (ja) | 半導体装置 | |
| JPH03284876A (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0818036A (ja) | 半導体装置 | |
| JPH02155263A (ja) | 半導体光メモリ | |
| JPH0250436A (ja) | 高速半導体装置 | |
| JPH0630399B2 (ja) | 共鳴トンネル・ダイオ−ド | |
| JPS62141772A (ja) | バイポ−ラトランジスタ | |
| JPH01223775A (ja) | 二重障壁共鳴トンネル素子 | |
| JPS63147382A (ja) | 共鳴トンネル型負性抵抗素子 | |
| JPS62130521A (ja) | 半導体装置およびその製造方法 | |
| JP2004071876A (ja) | 共鳴トンネル半導体装置 | |
| JPH01189968A (ja) | 量子干渉型トランジスタ | |
| JPH0382184A (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JPS62293783A (ja) | 共鳴トンネル・ダイオ−ド | |
| JPH08330529A (ja) | ＩｎＡｓ／ＧａＳｂ／ＡｌＳｂ材料系ＳＲＡＭおよびその製法 | |
| JPH06244452A (ja) | 光電子集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |