[go: up one dir, main page]

KR20160078424A - 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템 - Google Patents

전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템 Download PDF

Info

Publication number
KR20160078424A
KR20160078424A KR1020167013994A KR20167013994A KR20160078424A KR 20160078424 A KR20160078424 A KR 20160078424A KR 1020167013994 A KR1020167013994 A KR 1020167013994A KR 20167013994 A KR20167013994 A KR 20167013994A KR 20160078424 A KR20160078424 A KR 20160078424A
Authority
KR
South Korea
Prior art keywords
protective layer
coating liquid
effect transistor
layer coating
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020167013994A
Other languages
English (en)
Other versions
KR101856078B1 (ko
Inventor
료이치 사오토메
나오유키 우에다
유키 나카무라
유키코 아베
신지 마츠모토
유지 소네
사다노리 아라에
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20160078424A publication Critical patent/KR20160078424A/ko
Application granted granted Critical
Publication of KR101856078B1 publication Critical patent/KR101856078B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H01L29/78606—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H01L27/1225—
    • H01L27/1248—
    • H01L27/3244—
    • H01L29/78618—
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기재; 보호층; 이들 사이에 형성된 게이트 절연층; 게이트 절연층과 접하도록 형성된 소스 전극 및 드레인 전극; 적어도 소스 전극 및 드레인 전극 사이에 형성되며, 게이트 절연층, 소스 전극 및 드레인 전극과 접하는 반도체층; 및 게이트 절연층과 접하며, 게이트 절연층을 통하여 반도체층과 대향하는 게이트 전극을 포함하며, 보호층이 Si 및 알칼리 토금속을 함유하는 제1의 복합 금속 산화물을 함유하는 제1의 보호층 및, 제1의 보호층과 접하도록 형성되며, 알칼리 토금속 및 희토류 원소를 함유하는 제2의 복합 금속 산화물을 함유하는 제2의 보호층을 함유하는 전계 효과형 트랜지스터에 관한 것이다.

Description

전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템{FIELD-EFFECT TRANSISTOR, DISPLAY ELEMENT, IMAGE DISPLAY DEVICE, AND SYSTEM}
본 발명은 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템에 관한 것이다.
전계 효과형 트랜지스터 (FET)는 전자 또는 정공의 흐름을 위한 게이트에 전계의 채널을 제공하여 소스 전극 및 드레인 전극 사이에서의 전류를 제어하는 트랜지스터이다.
FET는 그의 특성으로 인하여 스위칭 소자 또는 증폭 소자로서 사용되어 왔다. FET는 평면 구조를 가질 뿐 아니라, 낮은 게이트 전류를 사용하므로, FET는 양극성 트랜지스터에 비하여 제조 및 집적화가 용이할 수 있다. 이러한 이유로, FET는 현재의 전자 기기의 집적 회로에 사용된 필수 소자이다. FET는 박막 트랜지스터 (TFT)로서 액티브 매트릭스 디스플레이에 적용된다.
평면 패널 디스플레이(FPD)로서, 액정 표시 (LCD), 유기 전계발광 (EL) 디스플레이 및 전자 페이퍼가 최근 실용화되었다.
이러한 FPD는 비정질 실리콘 또는 다결정 실리콘을 활성층에 사용한 TFT를 함유하는 구동 회로에 의하여 구동된다. FPD는 대형화, 높은 선명도 및 화질, 고속 구동성에 대한 수요가 존재한다. 이를 위하여, 높은 캐리어 이동도, 높은 온/오프 비, 특성의 작은 경시 변화 및 소자간 작은 변동을 갖는 TFT에 대한 수요가 존재한다.
그러나, 활성층에 비정질 실리콘 또는 다결정 실리콘을 사용하는 TFT는 잇점과 단점을 갖는다. 그러므로, 모든 요구를 동시에 달성하는 것은 곤란하다. 모든 요구에 대응하기 위하여, 비정질 실리콘보다 더 높은 이동도가 예상되는 산화물 반도체를 활성층에 사용하는 TFT의 개발은 활발하게 이루어져 왔다. 예를 들면 반도체층에서의 InGaZnO4를 사용하는 TFT가 개시되어 있다 (예를 들면 NPL 1 참조).
TFT는 역치 전압의 변동이 작은 것이 요구되고 있다.
TFT의 역치 전압을 변동시키는 요인 중 하나는 대기 중에 함유된 수분, 수소 또는 산소가 반도체층에 또는 반도체층으로부터 흡착 및 탈리되는 것이다. 그러므로, 반도체를 대기 중에 함유된 수분, 수소 또는 산소로부터 보호하기 위한 보호층이 제공된다.
게다가, 장시간 다수회로 TFT의 온 및 오프를 반복하여 역치 전압을 변경시킨다. 장시간 및 다수회의 구동의 결과로서 역치 전압의 변동을 평가하는 방법으로서, 바이어스 온도 스트레스 (BTS) 테스트는 널리 실시되어 왔다. 이러한 테스트는 전계 효과형 트랜지스터의 게이트 전극 및 소스 전극 사이에서 일정 시간 동안 전압을 인가하고, 이러한 기간 동안 역치 전압의 변동을 평가하는 방법 또는, 게이트 전극과 소스 전극 사이에서 및 드레인 전극과 소스 전극 사이에서 일정 시간 동안 전압을 인가하는 방법 및, 이러한 기간 중에 역치 전압의 변동을 평가한다.
TFT의 역치 전압에서의 변동을 방지하기 위하여 수개의 보호층이 개시되어 있다. 예를 들면, 보호층으로서 SiO2, Si3N4 또는 SiON을 사용한 전계 효과형 트랜지스터가 개시되어 있다 (예를 들면 PTL 1 참조). 이러한 보호층이 형성되는 전계 효과형 트랜지스터는 트랜지스터 특징이 진공 및 대기와 같은 분위기에 의하여 영향을 받지 않으면서 안정하게 작동되는 것으로 보고되었다. 그러나, BTS 시험과 관련된 데이타는 이 문헌에 개시되어 있지 않다.
게다가, Al2O3, AlN 또는 AlON을 보호층으로서 사용하는 전계 효과형 트랜지스터가 개시되어 있다 (예를 들면 PTL 2 참조). 전계 효과형 트랜지스터는 수분 및 산소와 같은 불순물이 반도체층에 혼입되는 것을 방지하여 그의 트랜지스터 특성에서의 변동을 억제할 수 있는 것으로 보고되어 있다. 그러나, BTS 시험과 관련된 데이타는 이에 개시되어 있지 않다.
게다가, Al2O3 및 SiO2를 함유하는 적층막을 보호층으로서 사용하는 전계 효과형 트랜지스터가 개시되어 있다 (예를 들면 PTL 3 참조). 이러한 적층막을 보호층으로서 사용하는 전계 효과형 트랜지스터는 반도체 층으로의 수분의 혼입 및 흡착을 방지할 수 있으며, 고온-고습 환경하에서 보관 시험 후 그의 트랜지스터 특성이 변경되지 않는 것으로 보고되었다. 그러나, BTS 시험과 관련된 데이타는 이에 개시되어 있지 않다.
게다가, SiO2, Ta2O5, TiO2, HfO2, ZrO2, Y2O3 또는 Al2O3의 단층막 또는 그의 적층막을 보호층으로서 사용하는 전계 효과형 트랜지스터가 개시되어 있다 (예를 들면 PTL 4 참조). 전술한 보호층이 형성되어 있는 전계 효과형 트랜지스터는 산화물 반도체로부터 산소의 탈리를 방지할 수 있으며, 신뢰성을 향상시킬 수 있는 것으로 보고되었다. 그러나, BTS 시험과 관련된 데이타는 이에 개시되어 있지 않다.
더욱이, Al2O3을 보호층으로서 사용하는 전계 효과형 트랜지스터가 개시되어 있다 (예를 들면 NPL 2 참조). 전술한 보호층이 형성된 전계 효과형 트랜지스터의 BTS 시험에 의하여 수행된 신뢰성 평가의 결과는 보고되어 있으나, 스트레스 시간 경과에 대한 역치 전압의 변동량 (ΔVth)은 크다. 그래서, 전계 효과형 트랜지스터의 신뢰성은 충분히 보장된다고 말할 수 없다.
임의의 전술한 기법에서, BTS 시험에 의한 신뢰성 평가는 충분하지 않다.
따라서, 현재 BTS 시험에서 역치 전압의 변동량이 작아서 높은 신뢰성을 나타내는 전계 효과형 트랜지스터에 대한 수요가 존재한다.
PTL 1: 일본 특허 출원 공개 공보 (JP-A) 제2007-073705호 PTL 2: JP-A No. 2010-135770 PTL 3: JP-A No. 2010-182819 PTL 4: JP-A No. 2010-135462
NPL 1: K. Nomura, and 5 others, "Room-temperature fabrication of transparent flexible thin film transistors using amorphous oxide semiconductors," NATURE, VOL. 432, 25, NOVEMBER, 2004, p. 488-492 NPL 2: T. Arai, and 1 other, "Manufacturing Issues for Oxide TFT Technologies for Large-Sized AMOLED Displays," SID 2012 Digest, 2012, p. 756-759
본 발명은 종래 기술의 전술한 다양한 문제를 해소하고, 하기 목적을 달성하고자 한다. 구체적으로, 본 발명의 목적은 바이어스 스트레스 온도 (BTS) 테스트에서 역치 전압의 변동량이 작아서 높은 신뢰성을 나타내는 전계 효과형 트랜지스터를 제공하고자 한다.
전술한 문제를 해소하기 위한 수단은 하기와 같다:
본 발명의 전계 효과형 트랜지스터는
기재;
보호층;
기재 및 보호층 사이에 형성된 게이트 절연층;
게이트 절연층과 접하도록 형성된 소스 전극 및 드레인 전극;
적어도 소스 전극 및 드레인 전극 사이에 형성되며, 게이트 절연층, 소스 전극 및 드레인 전극과 접하는 반도체층; 및
게이트 절연층과 접하며, 게이트 절연층을 통하여 반도체층과 대향하는 게이트 전극을 포함하며,
보호층은 Si 및 알칼리 토금속을 함유하는 제1의 복합 금속 산화물을 함유하는 제1의 보호층 및, 제1의 보호층과 접하도록 형성되며, 알칼리 토금속 및 희토류 원소를 함유하는 제2의 복합 금속 산화물을 함유하는 제2의 보호층을 포함한다.
본 발명은 종래 기술에서의 전술한 다양한 문제를 해소할 수 있으며, 바이어스 스트레스 온도 (BTS) 테스트에서의 역치 전압의 변동량이 작아서 높은 신뢰성을 나타내는 전계 효과형 트랜지스터를 제공할 수 있다.
도 1은 영상 표시 장치를 설명하는 다이아그램이다.
도 2는 본 발명의 표시 소자의 일례를 설명하는 다이아그램이다.
도 3a는 본 발명의 전계 효과형 트랜지스터의 일례 (하부 콘택트/하부 게이트)를 예시하는 다이아그램이다.
도 3b는 본 발명의 전계 효과형 트랜지스터의 일례 (상부 콘택트/하부 게이트)를 예시하는 다이아그램이다.
도 3c는 본 발명의 전계 효과형 트랜지스터의 일례 (하부 콘택트/상부 게이트)를 예시하는 다이아그램이다.
도 3d는 본 발명의 전계 효과형 트랜지스터의 일례 (상부 콘택트/상부 게이트)를 예시하는 다이아그램이다.
도 4는 유기 EL 소자의 일례를 예시하는 개략적 다이아그램이다.
도 5는 본 발명의 표시 소자의 일례를 예시하는 개략적 다이아그램이다.
도 6은 본 발명의 표시 소자의 또 다른 일례의 개략적 다이아그램이다.
도 7은 표시 제어 장치를 설명하는 다이아그램이다.
도 8은 액정 표시를 설명하는 다이아그램이다.
도 9는 도 8에서 표시 소자를 설명하는 다이아그램이다.
도 10은 실시예 12에서 얻은 전계 효과형 트랜지스터의 Vgs = +20 V 및 Vds = 0 V의 BTS 시험에서 트랜지스터 특성 (Vgs-Ids)을 평가하는 그래프이다.
도 11은 실시예 12에서 얻은 전계 효과형 트랜지스터의 Vgs = +20 V 및 Vds = +20 V의 BTS 시험에서 트랜지스터 특성 (Vgs-Ids)을 평가하는 그래프이다.
도 12는 실시예 12에서 얻은 전계 효과형 트랜지스터의 Vgs = -20 V 및 Vds = 0 V의 BTS 시험에서 트랜지스터 특성 (Vgs-Ids)을 평가하는 그래프이다.
도 13은 실시예 12에서 얻은 전계 효과형 트랜지스터의 Vgs = -20 V 및 Vds = + 20 V의 BTS 시험에서 트랜지스터 특성 (Vgs-Ids)을 평가하는 그래프이다.
도 14는 실시예 12 및 비교예 8에서 얻은 전계 효과형 트랜지스터의 Vgs = +20 V 및 Vds = 0 V의 BTS 시험에서 스트레스 시간 변화를 평가하는 그래프이다.
도 15는 실시예 1 내지 16 및 비교예 4 및 7 각각에서 생성된 전계 효과형 트랜지스터를 예시하는 개략 다이아그램이다.
(전계 효과형 트랜지스터)
본 발명의 전계 효과형 트랜지스터는 적어도 기재, 보호층, 게이트 절연층, 소스 전극, 드레인 전극, 반도체층 및 게이트 전극을 포함하며, 필요에 따라 기타 부재를 추가로 포함할 수 있다.
<기재>
기재의 형상, 구조 및 크기는 임의의 제한 없이 의도하는 목적에 의존하여 적절하게 선택된다.
기재의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 유리 기재 및 플라스틱 기재를 들 수 있다.
유리 기재는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 무알칼리 유리 및 실리카 유리를 들 수 있다.
플라스틱 기재는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 폴리카르보네이트 (PC), 폴리이미드 (PI), 폴리에틸렌 테레프탈레이트 (PET) 및 폴리에틸렌 나프탈레이트 (PEN)를 들 수 있다.
전처리, 예컨대 산소 플라즈마, UV 오존 및 UV 조사 세정을 기재에 수행하여 그의 표면을 클리닝하고, 또 다른 층과의 밀착성을 향상시키는 것이 바람직하다는 점에 유의한다.
<보호층>
보호층은 통상적으로 기재 위에 형성된다.
보호층은 제1의 보호층 및, 제1의 보호층과 접하여 형성된 제2의 보호층을 포함한다.
보호층에서 제1의 보호층 및 제2의 보호층의 배치는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다. 제1의 보호층은 제2의 보호층에 대하여 기재측에 배치될 수 있다. 대안으로, 제2의 보호층은 제1의 보호층에 대하여 기재측에 배치될 수 있다. 게다가, 제2의 보호층은 제1의 보호층의 상면 및 측면을 덮도록 배치될 수 있다. 제1의 보호층은 제2의 보호층의 상면 및 측면을 덮도록 배치될 수 있다.
-제1의 보호층-
제1의 보호층은 제1의 복합 금속 산화물을 포함한다.
제1의 보호층은 제1의 복합 금속 산화물 그 자체로 형성되는 것이 바람직하다.
--제1의 복합 금속 산화물--
제1의 복합 금속 산화물은 Si (규소) 및 알칼리 토금속을 함유하며, 바람직하게는 Al (알루미늄) 또는 B (붕소) 또는 둘다를 추가로 함유하며, 필요에 따라 기타 성분을 추가로 함유할 수 있다.
제1의 복합 금속 산화물에서, 전술한 Si로 형성된 SiO2는 비정질 구조를 취한다. 게다가, 알칼리 토금속은 Si-O 결합을 절단하는 기능을 갖는다. 그러므로, 형성되는 제1의 복합 금속 산화물의 유전율 및 선 팽창 계수는 Si 및 알칼리 토금속의 조성비로 제어될 수 있다.
제1의 복합 금속 산화물은 Al 또는 B 또는 둘다를 함유하는 것이 바람직하다. Al로 형성된 Al2O3 및 B로 형성된 B2O3는 각각 SiO2와 유사하게 비정질 구조를 형성한다. 그러므로, 비정질 구조는 제1의 복합 금속 산화물에서 더욱 안정하게 형성되며, 더욱 균일한 절연막을 형성할 수 있다. 알칼리 토금속은 조성비에 의존하여 Al 및 B의 배위 구조를 변경시키므로, 제1의 복합 금속 산화물의 유전율 및 선 팽창 계수를 제어할 수 있다.
제1의 복합 금속 산화물 중의 알칼리 토금속의 예로는 Be (베릴륨), Mg (마그네슘), Ca (칼슘), Sr (스트론튬) 및 Ba (바륨)을 들 수 있다. 이들은 단독으로 또는 조합하여 사용될 수 있다.
제1의 복합 금속 산화물 중의 Si 및 알칼리 토금속의 조성비는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위 내에 포함되는 것이 바람직하다.
제1의 복합 금속 산화물에서, Si 및 알칼리 토금속의 조성비 (Si:알칼리 토금속)는 산화물 (SiO2, BeO, MgO, CaO, SrO, BaO) 환산을 기준으로 50.0 몰% 내지 90.0 몰%:10.0 몰% 내지 50.0 몰%인 것이 바람직하다.
제1의 복합 금속 산화물 중의 Si, 알칼리 토금속 및 Al 및/또는 B의 조성비는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제1의 복합 금속 산화물에서, Si, 알칼리 토금속 및 Al 및/또는 B의 조성비 (Si:알칼리 토금속:Al 및/또는 B)는 산화물 (SiO2, BeO, MgO, CaO, SrO, BaO, Al2O3, B2O3) 환산을 기준으로 50.0 몰% 내지 90.0 몰%:5.0 몰% 내지 20.0 몰%:5.0 몰% 내지 30.0 몰%인 것이 바람직하다.
제1의 복합 금속 산화물 중의 산화물 (SiO2, BeO, MgO, CaO, SrO, BaO, Al2O3, B2O3)의 비율은 예를 들면 X선 형광 분광학, 전자선 마이크로분석 (EPMA) 또는 유전 결합 플라즈마 발광 분광 분석 (ICP-AES)에 의하여 산화물의 양이온 원소를 분석하여 계산할 수 있다.
제1의 보호층의 유전율은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
유전율은 예를 들면 하부 전극, 유전층 (보호층) 및 상부 전극이 적층된 캐패시터를 생성하고, LCR 계기를 사용하여 측정하여 측정될 수 있다.
제1의 보호층의 선 팽창 계수는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
선 팽창 계수는 예를 들면 열기계 분석 장치에 의하여 측정될 수 있다. 이러한 측정에서, 선 팽창 계수는 전계 효과형 트랜지스터를 생성하지 않아도 보호층과 동일한 조성을 갖는 측정 샘플을 별도로 생성하여 측정될 수 있다.
-제2의 보호층-
제2의 보호층은 제2의 복합 금속 산화물을 함유한다.
제2의 보호층은 제2의 복합 금속 산화물 그 자체로 형성되는 것이 바람직하다.
--제2의 복합 금속 산화물--
제2의 복합 금속 산화물은 적어도 알칼리 토금속 및 희토류 원소를 함유하며, 바람직하게는 Zr (지르코늄) 또는 Hf (하프늄) 또는 둘다를 함유하며, 필요에 따라 기타 성분을 추가로 함유할 수 있다.
제2의 복합 금속 산화물은 대기 중에서 안정하며, 광범위한 조성으로 비정질 구조를 안정하게 형성할 수 있다. 이는 본 발명자들이 알칼리 토금속 및 희토류 원소를 함유하는 복합 금속 산화물이 대기 중에서 안정하며, 광범위한 조성으로 비정질 구조를 안정하게 형성할 수 있다는 것을 발견하였기 때문이다.
통상적으로, 알칼리 토금속의 단순 산화물은 대기 중의 수분 또는 이산화탄소와 반응하여 수산화물 또는 탄산염을 형성하기가 쉬우며, 그리하여 단순 산화물은 전자 장치에 사용하기에 적절하지 않다. 게다가, 희토류 원소의 단순 산화물은 결정화되기가 쉬우며, 전자 장치에 사용시 전자 회로의 전류의 누출을 야기한다. 그러나, 본 발명자들은 알칼리 토금속 및 희토류 원소를 함유하는 제2의 복합 금속 산화물이 광범위한 조성으로 비정질막을 안정하게 형성한다는 것을 발견하였다. 제2의 복합 금속 산화물은 그의 광범위한 조성으로 안정하게 존재하므로, 형성되는 제2의 복합 금속 산화물의 유전율 및 선 팽창 계수는 그의 조성비에 의존하여 광범위하게 제어될 수 있다.
제2의 복합 금속 산화물은 Zr (지르코늄) 또는 Hf (하프늄) 또는 둘다를 함유하는 것이 바람직하다. 제2의 복합 금속 산화물은 Zr 또는 Hf 또는 둘다를 함유하므로, 열안정성, 내열성 및 치밀성이 훨씬 더 향상될 수 있다.
제2의 복합 금속 산화물 중의 알칼리 토금속의 예로는 Be (베릴륨), Mg (마그네슘), Ca (칼슘), Sr (스트론튬) 및 Ba (바륨)을 들 수 있다. 이들은 단독으로 또는 조합하여 사용될 수 있다.
제2의 복합 금속 산화물 중의 희토류 원소의 예로는 Sc (스칸듐), Y (이트륨), La (란탄), Ce (세륨), Pr (프라세오디뮴), Nd (네오디뮴), Pm (프로메튬), Sm (사마륨), Eu (유로퓸), Gd (가돌리늄), Tb (테르븀), Dy (디스프로슘), Ho (홀뮴), Er (에르븀), Tm (툴륨), Yb (이테르븀) 및 Lu (루테튬)을 들 수 있다.
제2의 복합 금속 산화물 중의 알칼리 토금속 및 희토류 원소의 조성비는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제2의 복합 금속 산화물에서, 알칼리 토금속 및 희토류 원소의 조성비 (알칼리 토금속:희토류 원소)는 산화물 (BeO, MgO, CaO, SrO, BaO, Sc2O3, Y2O3, La2O3, Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3) 환산을 기준으로 10.0 몰% 내지 67.0 몰%:33.0 몰% 내지 90.0 몰%인 것이 바람직하다.
제2의 복합 금속 산화물 중의 알칼리 토금속, 희토류 원소 및 Zr 및/또는 Hf의 조성비는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제2의 복합 금속 산화물에서, 알칼리 토금속, 희토류 원소 및 Zr 및/또는 Hf의 조성비 (알칼리 토금속:희토류 원소:Zr 및/또는 Hf)는 산화물 (BeO, MgO, CaO, SrO, BaO, Sc2O3, Y2O3, La2O3, Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, ZrO2, HfO2) 환산을 기준으로 5.0 몰% 내지 22.0 몰%:33.0 몰% 내지 90.0 몰%:5.0 몰% 내지 45.0 몰%인 것이 바람직하다.
제2의 복합 금속 산화물 중의 산화물 (BeO, MgO, CaO, SrO, BaO, Sc2O3, Y2O3, La2O3, Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, ZrO2, HfO2)의 비율은 예를 들면 X선 형광 분광학, 전자선 마이크로분석 (EPMA) 또는 유전 결합 플라즈마 발광 분광 분석 (ICP-AES)에 의하여 산화물의 양이온 원소를 분석하여 계산할 수 있다.
제2의 보호층의 유전율은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
제2의 보호층의 유전율은 예를 들면 제1의 보호층의 유전율의 측정 방법과 동일한 방법에 의하여 측정할 수 있다.
제2의 보호층의 선 팽창 계수는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
제2의 보호층의 선 팽창 계수는 예를 들면 제1의 보호층의 선 팽창 계수의 측정 방법과 동일한 방법에 의하여 측정될 수 있다.
본 발명에서, 본 발명자들은 제1의 복합 금속 산화물을 함유하는 제1의 보호층 및 제2의 복합 금속 산화물을 함유하는 제2의 보호층을 적층시켜 형성된 보호층이 대기 중의 수분, 산소 및 수소에 대한 우수한 차단성을 나타낸다는 것을 밝혀냈다.
그러므로, 높은 신뢰성을 나타내는 전계 효과형 트랜지스터는 전술한 보호층을 사용하여 제공될 수 있다.
-제1의 보호층 및 제2의 보호층의 형성 방법-
제1의 보호층 및 제2의 보호층의 형성 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절하게 선택되며, 그의 예로는 스퍼터링, 펄스 레이저 증착 (PLD), 화학적 증착 (CVD) 및 원자층 증착 (ALD)과 같은 진공 공정에 의하여 성막한 후, 포토리토그래피에 의하여 막에 패턴을 형성하는 방법을 들 수 있다.
게다가, 제1의 보호층은 제1의 복합 금속 산화물의 전구체를 함유하는 도포액 (제1의 보호층 도포액)을 생성하고, 도포시키고자 하는 기재 위에 도포액을 적용 또는 인쇄하고, 적절한 조건 하에서 소성시켜 형성될 수 있다. 유사하게, 제2의 보호층은 제2의 복합 금속 산화물의 전구체를 함유하는 도포액 (제2의 보호층 도포액)을 생성하고, 도포시키고자 하는 기재 위에 도포액을 적용 또는 인쇄하고, 적절한 조건 하에서 소성시켜 형성될 수 있다.
제1의 보호층의 평균 막 두께는 바람직하게는 10 ㎚ 내지 1,000 ㎚, 보다 바람직하게는 20 ㎚ 내지 500 ㎚이다.
제2의 보호층의 평균 막 두께는 바람직하게는 10 ㎚ 내지 1,000 ㎚, 보다 바람직하게는 20 ㎚ 내지 500 ㎚이다.
--제1의 보호층 도포액 (제1의 절연막 도포액)--
제1의 보호층 도포액(제1의 절연막 도포액)은 적어도 규소-함유 화합물, 알칼리 토금속 화합물 및 용매를 함유하며, 바람직하게는 알루미늄-함유 화합물 또는 붕소-함유 화합물 또는 둘다를 추가로 함유하며, 필요에 따라 기타 성분을 추가로 함유할 수 있다.
최근, 스퍼터링, CVD 및 드라이 에칭과 같은 고가의 설비를 필요로 하는 진공 공정에 비하여 비용 절감이 가능한 도포 공정을 사용하여 인쇄된 일렉트로닉스의 개발은 활발히 수행되어 왔다. 반도체의 보호층에 관하여서는 폴리실라잔 (예를 들면 JP-A No. 2010-103203 참조) 및 스핀-온-유리의 도포에 의하여 보호층을 형성하는 검토가 보고되었다.
그러나, 유기 물질의 분해에 의한 치밀한 절연막을 얻기 위하여, 폴리실라잔 및 스핀-온-유리와 같은 SiO2를 함유하는 도포액은 450℃ 이상에서의 소성을 수행하는 것을 필요로 한다. 450℃ 이하의 온도에서 유기 물질을 분해하기 위하여, 마이크로파 처리 (예를 들면 JP-A No. 2010-103203 참조), 촉매 사용 및 수증기 대기에서의 소성 (예를 들면 일본 특허 (JP-B) 제3666915호 참조)와 같이 가열보다는 또 다른 반응 가속 공정의 병용이 필요하다. 그러므로, 소성 공정의 복잡화, 고 비용 및 불순물 잔존으로 인한 절연성 감소가 문제가 된다. 다른 한편으로, 제1의 보호층 도포액은 알칼리 토금속 산화물의 전구체를 함유하므로, SiO2 전구체보다 낮은 분해 온도는 SiO2 전구체만으로 이루어진 도포액보다 낮은 온도, 즉 450℃ 미만의 온도에서 전구체를 분해시키고, 치밀한 절연막을 형성할 수 있다. 알칼리 토금속 산화물 전구체와 유사하게 SiO2 전구체보다 분해 온도가 낮은 Al2O3 전구체 또는 B2O3 전구체 또는 둘다를 추가로 함유하므로, 저온에서 치밀한 절연막의 형성 효과는 향상될 수 있다.
---규소-함유 화합물---
규소-함유 화합물의 예로는 무기 규소 화합물 및 유기 규소 화합물을 들 수 있다.
무기 규소 화합물의 예로는 테트라클로로실란, 테트라브로모실란 및 테트라요오도실란을 들 수 있다.
유기 규소 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 이는 규소 및 유기 기를 함유하는 화합물이어야 한다. 규소 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합에 의하여 함께 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기 및 치환기를 가질 수 있는 페닐 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기를 들 수 있다.
유기 규소 화합물의 예로는 테트라메톡시실란, 테트라에톡시실란, 테트라이소프로폭시실란, 테트라부톡시실란, 1,1,1,3,3,3-헥사메틸디실라잔 (HMDS), 비스(트리메틸실릴)아세틸렌, 트리페닐실란, 규소 2-에틸헥사노에이트 및 테트라아세톡시실란을 들 수 있다.
제1의 보호층 도포액 중의 규소-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---알칼리 토금속-함유 화합물---
알칼리 토금속-함유 화합물의 예로는 무기 알칼리 토금속 화합물 및 유기 알칼리 토금속 화합물을 들 수 있다. 알칼리 토금속-함유 화합물 중의 알칼리 토금속의 예로는 Be (베릴륨), Mg (마그네슘), Ca (칼슘), Sr (스트론튬) 및 Ba (바륨)을 들 수 있다.
무기 알칼리 토금속 화합물의 예로는 알칼리 토금속 질산 염, 알칼리 토금속 황산 염, 알칼리 토금속 염화물, 알칼리 토금속 불소화물, 알칼리 토금속 브롬화물 및 알칼리 토금속 요오드화물을 들 수 있다.
알칼리 토금속 질산 염의 예로는 질산마그네슘, 질산칼슘, 질산스트론튬 및 질산바륨을 들 수 있다.
알칼리 토금속 황산 염의 예로는 황산마그네슘, 황산칼슘, 황산스트론튬 및 황산바륨을 들 수 있다.
알칼리 토금속 염화물의 예로는 염화마그네슘, 염화칼슘, 염화스트론튬 및 염화바륨을 들 수 있다.
알칼리 토금속 불소화물의 예로는 불소화마그네슘, 불소화칼슘, 불소화스트론튬 및 불소화바륨을 들 수 있다.
알칼리 토금속 브롬화물의 예로는 브롬화마그네슘, 브롬화칼슘, 브롬화스트론튬 및 브롬화바륨을 들 수 있다.
알칼리 토금속 요오드화물의 예로는 요오드화마그네슘, 요오드화칼슘, 요오드화스트론튬 및 요오드화바륨을 들 수 있다.
유기 알칼리 토금속 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 알칼리 토금속 및 유기 기를 함유하는 화합물이어야 한다. 알칼리 토금속 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 페닐 기, 치환기를 가질 수 있는 아세틸 아세토네이트 기 및 치환기를 가질 수 있는 술폰산 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기; 벤젠 고리로 치환된 아실옥시 기 부분, 예컨대 벤조산; 히드록실 기로 치환된 아실옥시 기 부분, 예컨대 락트산; 및 카르보닐 기 2개 이상을 함유하는 아실옥시 기, 예컨대 옥살산 및 시트르산을 들 수 있다.
유기 알칼리 토금속 화합물의 예로는 마그네슘 메톡시드, 마그네슘 에톡시드, 디에틸 마그네슘, 아세트산마그네슘, 포름산마그네슘, 마그네슘 아세틸아세토네이트, 마그네슘 2-에틸헥사노에이트, 락트산마그네슘, 나프텐산마그네슘, 구연산마그네슘, 살리실산마그네슘, 벤조산마그네슘, 옥살산마그네슘, 마그네슘 트리플루오로메탄-술포네이트, 칼슘 메톡시드, 칼슘 에톡시드, 아세트산칼슘, 포름산칼슘, 칼슘 아세틸아세토네이트, 칼슘 디피발로일 메타네이트, 칼슘 2-에틸헥사노에이트, 락트산칼슘, 나프텐산칼슘, 시트르산칼슘, 살리실산칼슘, 칼슘 네오데카노에이트, 벤조산칼슘, 옥살산칼슘, 스트론튬 이소프로폭시드, 아세트산스트론튬, 포름산스트론튬, 스트론튬 아세틸아세토네이트, 스트론튬 2-에틸헥사노에이트, 락트산스트론튬, 나프텐산스트론튬, 살리실산스트론튬, 옥살산스트론튬, 바륨 에톡시드, 바륨 이소프로폭시드, 아세트산바륨, 포름산바륨, 바륨 아세틸아세토네이트, 바륨 2-에틸헥사노에이트, 락트산바륨, 나프텐산바륨, 바륨 네오데카노에이트, 옥살산바륨, 벤조산바륨 및 바륨 트리플루오로메탄-술포네이트를 들 수 있다.
제1의 보호층 도포액 중의 알칼리 토금속-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---알루미늄-함유 화합물---
알루미늄-함유 화합물의 예로는 무기 알루미늄 화합물 및 유기 알루미늄 화합물을 들 수 있다.
무기 알루미늄 화합물의 예로는 염화알루미늄, 질산알루미늄, 브롬화알루미늄, 수산화알루미늄, 붕산알루미늄, 삼불소화알루미늄, 요오드화알루미늄, 황산알루미늄, 인산알루미늄 및 황산암모늄알루미늄을 들 수 있다.
유기 알루미늄 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 이는 알루미늄 및 유기 기를 함유하는 화합물이어야 한다. 알루미늄 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 아세틸아세토네이트 기 및 치환기를 가질 수 있는 술폰산 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기; 벤젠 고리로 치환된 아실옥시 기 부분, 예컨대 벤조산; 히드록실 기로 치환된 아실옥시 기 부분, 예컨대 락트산; 및 카르보닐 기 2개 이상을 함유하는 아실옥시 기, 예컨대 옥살산 및 시트르산을 들 수 있다.
유기 알루미늄 화합물의 예로는 알루미늄 이소프로폭시드, 알루미늄-sec-부톡시드, 트리에틸 알루미늄, 디에틸 알루미늄 에톡시드, 아세트산알루미늄, 알루미늄 아세틸아세토네이트, 알루미늄 헥사플루오로아세틸아세토네이트, 알루미늄 2-에틸헥사노에이트, 락트산알루미늄, 벤조산알루미늄, 알루미늄 디(s-부톡시드) 아세토아세테이트 킬레이트 및 알루미늄 트리플루오로메탄-술포네이트를 들 수 있다.
제1의 보호층 도포액 중의 알루미늄-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---붕소-함유 화합물---
붕소-함유 화합물의 예로는 무기 붕소 화합물 및 유기 붕소 화합물을 들 수 있다.
무기 붕소 화합물의 예로는 오르토붕산, 산화붕소, 삼브롬화붕소, 테트라플루오로붕산, 붕산암모늄 및 붕산마그네슘을 들 수 있다. 산화붕소의 예로는 이산화이붕소, 삼산화이붕소, 삼산화사붕소 및 오산화사붕소를 들 수 있다.
유기 붕소 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 붕소 및 유기 기를 함유하는 화합물이어야 한다. 붕소 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 페닐 기, 치환기를 가질 수 있는 술폰산 기 및 치환기를 가질 수 있는 티오펜 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 용어 "알콕시 기"로는 2개 이상의 산소 원자를 함유하며, 모든 산소 원자 중 2개의 산소 원자가 붕소에 결합되어 붕소와 함께 시클릭 구조를 형성하는 유기 기를 들 수 있다. 게다가, 알콕시 기로는 알콕시 기에 포함된 알킬 기가 유기 실릴 기로 치환된 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기를 들 수 있다.
유기 붕소 화합물의 예로는 (R)-5,5-디페닐-2-메틸-3,4-프로파노-1,3,2-옥사보롤리딘, 트리이소프로필 보레이트, 2-이소프로폭시-4,4,5,5-테트라메틸-1,3,2-디옥사보롤란, 비스(헥실렌글리콜라토)디붕소, 4-(4,4,5,5-테트라메틸-1,3,2-디옥사보롤란-2-일)-1H-피라졸, (4,4,5,5-테트라메틸-1,3,2-디옥사보롤란-2-일)벤젠, tert-부틸-N-[4-(4,4,5,5-테트라메틸-1,2,3-디옥사보롤란-2-일)페닐]카르바메이트, 페닐붕산, 3-아세틸페닐붕산, 삼불소화붕소 아세트산 착체, 삼불소화붕소 술폴란 착체, 2-티오펜붕산 및 트리스(트리메틸실릴)보레이트를 들 수 있다.
제1의 보호층 도포액 중의 붕소-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---용매---
용매는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 전술한 다양한 화합물을 안정하게 용해 또는 분산시킬 수 있는 용매이다. 용매의 예로는 톨루엔, 크실렌, 메시틸렌, 시멘, 펜틸벤젠, 도데실벤젠, 비시클로헥실, 시클로헥실벤젠, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 테트랄린, 데칼린, 이소프로판올, 에틸 벤조에이트, N,N-디메틸포름아미드, 프로필렌 카르보네이트, 2-에틸 헥사노에이트, 미네랄 스피릿, 디메틸프로필렌 우레아, 4-부티롤락톤, 2-메톡시 에탄올 및 물을 들 수 있다.
제1의 보호층 도포액 중의 용매의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
제1의 보호층 도포액 중의 규소-함유 화합물 및 알칼리 토금속-함유 화합물의 조성비 (규소-함유 화합물:알칼리 토금속-함유 화합물)는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제1의 보호층 도포액에서, Si 및 알칼리 토금속의 조성비 (Si:알칼리 토금속)는 산화물 (SiO2, BeO, MgO, CaO, SrO, BaO) 환산을 기준으로 바람직하게는 50.0 몰% 내지 90.0 몰%:10.0 몰% 내지 50.0 몰%이다.
제1의 보호층 도포액 중의 규소-함유 화합물, 알칼리 토금속-함유 화합물 및 알루미늄-함유 화합물 및/또는 붕소-함유 화합물의 조성비 (규소-함유 화합물:알칼리 토금속-함유 화합물:알루미늄-함유 화합물 및/또는 붕소-함유 화합물)는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제1의 보호층 도포액에서, Si, 알칼리 토금속 및 Al 및/또는 B의 조성비 (Si:알칼리 토금속:Al 및/또는 B)는 산화물 (SiO2, BeO, MgO, CaO, SrO, BaO, Al2O3, B2O3) 환산을 기준으로 50.0 몰% 내지 90.0 몰%:5.0 몰% 내지 20.0 몰%:5.0 몰% 내지 30.0 몰%인 것이 바람직하다.
--제2의 보호층 도포액 (제2의 절연막 도포액)--
제2의 보호층 도포액 (제2의 절연막 도포액)은 적어도 알칼리 토금속-함유 화합물, 희토류 원소-함유 화합물 및 용매를 함유하며, 바람직하게는 지르코늄-함유 화합물 또는 하프늄-함유 화합물 또는 둘다를 추가로 함유하며, 필요에 따라 기타 성분을 추가로 함유할 수 있다.
---알칼리 토금속-함유 화합물---
알칼리 토금속-함유 화합물의 예로는 무기 알칼리 토금속 화합물 및 유기 알칼리 토금속 화합물을 들 수 있다. 알칼리 토금속-함유 화합물 중의 알칼리 토금속의 예로는 Be (베릴륨), Mg (마그네슘), Ca (칼슘), Sr (스트론튬) 및 Ba (바륨)를 들 수 있다.
무기 알칼리 토금속 화합물의 예로는 알칼리 토금속 질산 염, 알칼리 토금속 황산 염, 알칼리 토금속 염화물, 알칼리 토금속 불소화물, 알칼리 토금속 브롬화물 및 알칼리 토금속 요오드화물을 들 수 있다.
알칼리 토금속 질산 염의 예로는 질산마그네슘, 질산칼슘, 질산스트론튬 및 질산바륨을 들 수 있다.
알칼리 토금속 황산 염의 예로는 황산마그네슘, 황산칼슘, 황산스트론튬 및 황산바륨을 들 수 있다.
알칼리 토금속 염화물의 예로는 염화마그네슘, 염화칼슘, 염화스트론튬 및 염화바륨을 들 수 있다.
알칼리 토금속 불소화물의 예로는 불소화마그네슘, 불소화칼슘, 불소화스트론튬 및 불소화바륨을 들 수 있다.
알칼리 토금속 브롬화물의 예로는 브롬화마그네슘, 브롬화칼슘, 브롬화스트론튬 및 브롬화바륨을 들 수 있다.
알칼리 토금속 요오드화물의 예로는 요오드화마그네슘, 요오드화칼슘, 요오드화스트론튬 및 요오드화바륨을 들 수 있다.
유기 알칼리 토금속 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 알칼리 토금속 및 유기 기를 함유하는 화합물이어야 한다. 알칼리 토금속 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 페닐 기, 치환기를 가질 수 있는 아세틸 아세토네이트 기 및 치환기를 가질 수 있는 술폰산 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기; 벤젠 고리로 치환된 아실옥시 기 부분, 예컨대 벤조산; 히드록실 기로 치환된 아실옥시 기 부분, 예컨대 락트산; 및 카르보닐 기 2개 이상을 함유하는 아실옥시 기, 예컨대 옥살산 및 시트르산을 들 수 있다.
유기 알칼리 토금속 화합물의 예로는 마그네슘 메톡시드, 마그네슘 에톡시드, 디에틸 마그네슘, 아세트산마그네슘, 포름산마그네슘, 마그네슘 아세틸아세토네이트, 마그네슘 2-에틸헥사노에이트, 락트산마그네슘, 나프텐산마그네슘, 구연산마그네슘, 살리실산마그네슘, 벤조산마그네슘, 옥살산마그네슘, 마그네슘 트리플루오로메탄-술포네이트, 칼슘 메톡시드, 칼슘 에톡시드, 아세트산칼슘, 포름산칼슘, 칼슘 아세틸아세토네이트, 칼슘 디피발로일 메타네이트, 칼슘 2-에틸헥사노에이트, 락트산칼슘, 나프텐산칼슘, 시트르산칼슘, 살리실산칼슘, 칼슘 네오데카노에이트, 벤조산칼슘, 옥살산칼슘, 스트론튬 이소프로폭시드, 아세트산스트론튬, 포름산스트론튬, 스트론튬 아세틸아세토네이트, 스트론튬 2-에틸헥사노에이트, 락트산스트론튬, 나프텐산스트론튬, 살리실산스트론튬, 옥살산스트론튬, 바륨 에톡시드, 바륨 이소프로폭시드, 아세트산바륨, 포름산바륨, 바륨 아세틸아세토네이트, 바륨 2-에틸헥사노에이트, 락트산바륨, 나프텐산바륨, 바륨 네오데카노에이트, 옥살산바륨, 벤조산바륨 및 바륨 트리플루오로메탄-술포네이트를 들 수 있다.
제2의 보호층 도포액 중의 알칼리 토금속-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---희토류 원소-함유 화합물---
희토류 원소-함유 화합물 중의 희토류 원소의 예로는 Sc (스칸듐), Y (이트륨), La (란탄), Ce (세륨), Pr (프라세오디뮴), Nd (네오디뮴), Pm (프로메튬), Sm (사마륨), Eu (유로퓸), Gd (가돌리늄), Tb (테르븀), Dy (디스프로슘), Ho (홀뮴), Er (에르븀), Tm (툴륨), Yb (이테르븀) 및 Lu (루테튬)를 들 수 있다.
희토류 원소-함유 화합물의 예로는 무기 희토류 원소 화합물 및 유기 희토류 원소 화합물을 들 수 있다.
무기 희토류 원소 화합물의 예로는 희토류 원소 질산 염, 희토류 원소 황산 염, 희토류 원소 불소화물, 희토류 원소 염화물, 희토류 원소 브롬화물 및 희토류 원소 요오드화물을 들 수 있다.
희토류 원소 질산 염의 예로는 질산스칸듐, 질산이트륨, 질산란탄, 질산세륨, 질산프라세오디뮴, 질산네오디뮴, 질산사마륨, 질산유로퓸, 질산가돌리늄, 질산테르븀, 질산디스프로슘, 질산홀뮴, 질산에르븀, 질산툴륨, 질산이테르븀 및 질산루테튬을 들 수 있다.
희토류 원소 황산 염의 예로는 황산스칸듐, 황산이트륨, 황산란탄, 황산세륨, 황산프라세오디뮴, 황산네오디뮴, 황산사마륨, 황산유로퓸, 황산가돌리늄, 황산테르븀, 황산디스프로슘, 황산홀뮴, 황산에르븀, 황산툴륨, 황산이테르븀 및 황산루테튬을 수 있다.
희토류 원소 불소화물의 예로는 불소화스칸듐, 불소화이트륨, 불소화란탄, 불소화세륨, 불소화프라세오디뮴, 불소화네오디뮴, 불소화사마륨, 불소화유로퓸, 불소화가돌리늄, 불소화테르븀, 불소화디스프로슘, 불소화홀뮴, 불소화에르븀, 불소화툴륨, 불소화이테르븀 및 불소화루테튬을 들 수 있다.
희토류 원소 염화물의 예로는 염화스칸듐, 염화이트륨, 염화란탄, 염화세륨, 염화프라세오디뮴, 염화네오디뮴, 염화사마륨, 염화유로퓸, 염화가돌리늄, 염화테르븀, 염화디스프로슘, 염화홀뮴, 염화에르븀, 염화툴륨, 염화이테르븀 및 염화루테튬을 들 수 있다.
희토류 원소 브롬화물의 예로는 브롬화스칸듐, 브롬화이트륨, 브롬화란탄, 브롬화프라세오디뮴, 브롬화네오디뮴, 브롬화사마륨, 브롬화유로퓸, 브롬화가돌리늄, 브롬화테르븀, 브롬화디스프로슘, 브롬화홀뮴, 브롬화에르븀, 브롬화툴륨, 이브롬화테르븀 및 브롬화루테튬을 들 수 있다.
희토류 원소 요오드화물의 예로는 요오드화스칸듐, 요오드화이트륨, 요오드화란탄, 요오드화세륨, 요오드화프라세오디뮴, 요오드화네오디뮴, 요오드화사마륨, 요오드화유로퓸, 요오드화가돌리늄, 요오드화테르븀, 요오드화디스프로슘, 요오드화홀뮴, 요오드화에르븀, 요오드화툴륨, 요오드화이테르븀 및 요오드화루테튬을 들 수 있다.
유기 희토류 원소 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 희토류 원소 및 유기 기를 함유하는 화합물이어야 한다. 희토류 원소 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 아세틸 아세토네이트 기 및 치환기를 가질 수 있는 시클로펜타디에닐 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기를 들 수 있다.
유기 희토류 원소 화합물의 예로는 스칸듐 이소프로폭시드, 아세트산스칸듐, 트리스(시클로펜타디에닐)스칸듐, 이트륨 이소프로폭시드, 이트륨 2-에틸헥사노에이트, 트리스(아세틸아세토나토)이트륨, 트리스(시클로펜타디에닐)이트륨, 란탄 이소프로폭시드, 란탄 2-에틸헥사노에이트, 트리스(아세틸아세토나토)란탄, 트리스(시클로펜타디에닐)란탄, 세륨 2-에틸헥사노에이트, 트리스(아세틸아세토나토)세륨, 트리스(시클로펜타디에닐)세륨, 프라세오디뮴 이소프로폭시드, 옥살산프라세오디뮴, 트리스(아세틸아세토나토)프라세오디뮴, 트리스(시클로펜타디에닐)프라세오디뮴, 네오디뮴 이소프로폭시드, 네오디뮴 2-에틸헥사노에이트, 네오디뮴 트리플루오로아세틸아세토네이트, 트리스(이소프로필시클로펜타디에닐)네오디뮴, 트리스(에틸시클로펜타디에닐)프로메튬, 사마륨 이소프로폭시드, 사마륨 2-에틸헥사노에이트, 트리스(아세틸아세토나토)사마륨, 트리스(시클로펜타디에닐)사마륨, 유로퓸 2-에틸헥사노에이트, 트리스(아세틸아세토나토)유로퓸, 트리스(에틸시클로펜타디에닐)유로퓸, 가돌리늄 이소프로폭시드, 가돌리늄 2-에틸헥사노에이트, 트리스(아세틸아세토나토)가돌리늄, 트리스(시클로펜타디에닐)가돌리늄, 아세트산테르븀, 트리스(아세틸아세토나토)테르븀, 트리스(시클로펜타디에닐)테르븀, 디스프로슘 이소프로폭시드, 아세트산디스프로슘, 트리스(아세틸아세토나토)디스프로슘, 트리스(에틸시클로펜타디에닐)디스프로슘, 홀뮴 이소프로폭시드, 아세트산홀뮴, 트리스(시클로펜타디에닐)홀뮴, 에르븀 이소프로폭시드, 아세트산에르븀, 트리스(아세틸아세토나토)에르븀, 트리스(시클로펜타디에닐)에르븀, 아세트산툴륨, 트리스(아세틸아세토나토)툴륨, 트리스(시클로펜타디에닐)툴륨, 이테르븀 이소프로폭시드, 아세트산이테르븀, 트리스(아세틸아세토나토)이테르븀, 트리스(시클로펜타디에닐)이테르븀, 옥살산루테튬 및 트리스(에틸시클로펜타디에닐)루테튬을 수 있다.
제2의 보호층 도포액 중의 희토류 원소-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---지르코늄-함유 화합물---
지르코늄-함유 화합물의 예로는 무기 지르코늄 화합물 및 유기 지르코늄 화합물을 들 수 있다.
무기 지르코늄 화합물의 예로는 불소화지르코늄, 염화지르코늄, 브롬화지르코늄, 요오드화지르코늄, 탄산지르코늄 및 황산지르코늄을 들 수 있다.
유기 지르코늄 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 지르코늄 및 유기 기를 함유하는 화합물이어야 한다. 지르코늄 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 아세틸아세토네이트 기 및 치환기를 가질 수 있는 시클로펜타디에닐 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기를 들 수 있다.
유기 지르코늄 화합물의 예로는 지르코늄 부톡시드, 지르코늄 이소프로폭시드, 지르코늄 (2-에틸헥사노에이트) 옥시드, 지르코늄 디(n-부톡시드) 비스아세틸아세토네이트, 테트라키스(아세틸아세토네이트) 지르코늄 및 테트라키스(시클로펜타디에닐) 지르코늄을 들 수 있다.
제2의 보호층 도포액 중의 지르코늄-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---하프늄-함유 화합물---
하프늄-함유 화합물의 예로는 무기 하프늄 화합물 및 유기 하프늄 화합물을 들 수 있다.
무기 하프늄 화합물의 예로는 불소화하프늄, 염화하프늄, 브롬화하프늄, 요오드화하프늄, 탄산하프늄 및 황산하프늄을 들 수 있다.
유기 하프늄 화합물은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 하프늄 및 유기 기를 함유하는 화합물이어야 한다. 하프늄 및 유기 기는 예를 들면 이온 결합, 공유 결합 또는 배위 결합으로 결합된다.
유기 기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 치환기를 가질 수 있는 알킬 기, 치환기를 가질 수 있는 알콕시 기, 치환기를 가질 수 있는 아실옥시 기, 치환기를 가질 수 있는 아세틸아세토네이트 기 및 치환기를 가질 수 있는 시클로펜타디에닐 기를 들 수 있다. 알킬 기의 예로는 C1-C6 알킬 기를 들 수 있다. 알콕시 기의 예로는 C1-C6 알콕시 기를 들 수 있다. 아실옥시 기의 예로는 C1-C10 아실옥시 기를 들 수 있다.
유기 하프늄 화합물의 예로는 하프늄 부톡시드, 하프늄 이소프로폭시드, 하프늄 2-에틸헥사노에이트, 하프늄 디(n-부톡시드)비스아세틸아세토네이트, 테트라키스(아세틸아세토네이트) 하프늄 및 비스(시클로펜타디에닐)디메틸 하프늄을 들 수 있다.
제2의 보호층 도포액 중의 하프늄-함유 화합물의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
---용매---
용매는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 전술한 다양한 화합물을 안정하게 용해 또는 분산시킬 수 있는 용매이어야 한다. 용매의 예로는 톨루엔, 크실렌, 메시틸렌, 시멘, 펜틸벤젠, 도데실벤젠, 비시클로헥실, 시클로헥실벤젠, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 테트랄린, 데칼린, 이소프로판올, 에틸 벤조에이트, N,N-디메틸포름아미드, 프로필렌 카르보네이트, 2-에틸 헥사노에이트, 미네랄 스피릿, 디메틸프로필렌 우레아, 4-부티롤락톤, 2-메톡시 에탄올 및 물을 들 수 있다.
제2의 보호층 도포액 중의 용매의 양은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
제2의 보호층 도포액 중의 알칼리 토금속-함유 화합물 및 희토류 원소-함유 화합물의 조성비 (알칼리 토금속-함유 화합물:희토류 원소-함유 화합물)는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제2의 보호층 도포액에서, 알칼리 토금속 및 희토류 원소의 조성비 (알칼리 토금속:희토류 원소)는 산화물 (BeO, MgO, CaO, SrO, BaO, Sc2O3, Y2O3, La2O3, Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3) 환산을 기준으로 10.0 몰% 내지 67.0 몰%:33.0 몰% 내지 90.0 몰%인 것이 바람직하다.
제2의 보호층 도포액 중의 알칼리 토금속-함유 화합물, 희토류 원소-함유 화합물 및 지르코늄-함유 화합물 및/또는 하프늄-함유 화합물의 조성비 (알칼리 토금속-함유 화합물:희토류 원소-함유 화합물:지르코늄-함유 화합물 및/또는 하프늄-함유 화합물)는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 조성비는 하기 범위내에 포함되는 것이 바람직하다.
제2의 보호층 도포액에서, 알칼리 토금속, 희토류 원소 및 Zr 및/또는 Hf의 조성비 (알칼리 토금속:희토류 원소:Zr 및/또는 Hf)는 산화물 (BeO, MgO, CaO, SrO, BaO, Sc2O3, Y2O3, La2O3, Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, ZrO2, HfO2) 환산을 기준으로 5.0 몰% 내지 22.0 몰%:33.0 몰% 내지 90.0 몰%:5.0 몰% 내지 45.0 몰%인 것이 바람직하다.
--제1의 보호층 도포액을 사용한 제1의 보호층의 형성 방법 및 제2의 보호층 도포액을 사용한 제2의 보호층의 형성 방법--
제1의 보호층 도포액을 사용한 제1의 보호층의 형성 방법 또는, 제2의 보호층 도포액을 사용한 제2의 보호층의 형성 방법 중 일례를 설명한다. 제1의 보호층 또는 제2의 보호층의 형성 방법은 도포 단계 및 열 처리 단계를 포함하며, 필요에 따라 기타 단계를 추가로 포함할 수 있다.
도포 단계는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 도포되는 기재에 제1의 보호층 도포액 또는 제2의 보호층 도포액을 도포시키는 것을 포함한다. 도포의 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 용액 공정에 의한 성막 후, 포토리토그래피를 통하여 패턴을 형성하는 방법; 및, 인쇄, 예컨대 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄에 의하여 원하는 형상을 갖는 막을 직접 형성하는 것을 포함하는 방법을 들 수 있다. 용액 공정의 예로는 딥 피복, 스핀 피복, 다이 피복 및 노즐 인쇄를 들 수 있다.
열 처리 단계는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 피복되는 기재에 도포된 제1의 보호층 도포액 또는 제2의 보호층 도포액을 열 처리하는 것을 포함한다. 열 처리를 실시할 경우, 피복되는 기재에 도포된 제1의 보호층 도포액 또는 제2의 보호층 도포액은 공기 건조에 의하여 건조될 수 있다는 점에 유의한다. 열 처리의 결과로서, 용매를 건조시키고, 복합 금속 산화물 (제1의 복합 금속 산화물 또는 제2의 복합 금속 산화물)이 생성된다.
열 처리 단계에서, 용매의 건조 (이하 "건조 처리"로서 지칭함) 및 제1의 복합 금속 산화물 또는 제2의 복합 금속 산화물의 생성 (이하 "생성 처리"로서 지칭함)은 상이한 온도에서 수행되는 것이 바람직하다. 구체적으로, 용매의 건조 후, 온도는 제1의 복합 금속 산화물 또는 제2의 복합 금속 산화물을 생성하도록 승온되는 것이 바람직하다. 제1의 복합 금속 산화물의 생성시, 예를 들면 규소-함유 화합물, 알칼리 토금속-함유 화합물, 알루미늄-함유 화합물 및 붕소-함유 화합물로 이루어진 군으로부터 선택된 1종 이상이 분해된다. 제2의 복합 금속 산화물의 생성시, 예를 들면 알칼리 토금속-함유 화합물, 희토류 원소-함유 화합물, 지르코늄-함유 화합물 및 하프늄-함유 화합물로 이루어진 군으로부터 선택된 1종 이상은 분해된다.
건조 처리의 온도는 임의의 한정 없이 이에 함유된 용매에 의존하여 적절하게 선택된다. 예를 들면 그의 온도는 80℃ 내지 180℃이다. 건조의 경우, 온도를 감소시키기 위하여 진공 오븐을 사용하는 것이 효과적이다. 건조 처리의 시간은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다. 예를 들면 그의 시간은 10 분 내지 1 시간이다.
생성 처리의 온도는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 온도는 바람직하게는 100℃ 이상, 450℃ 미만, 보다 바람직하게는 200℃ 내지 400℃이다. 생성 처리의 시간은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다. 예를 들면 그의 시간은 1 시간 내지 5 시간이다.
열 처리 단계에서, 건조 처리 및 생성 처리는 연속적으로 수행될 수 있거나 또는 복수의 단계로 분리하여 수행될 수 있다는 점에 유의한다.
열 처리 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 도포되는 기재를 가열시키는 것을 포함하는 방법을 들 수 있다. 열 처리에 사용된 대기는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 산소 대기가 바람직하다. 열 처리는 산소 대기 중에서 실시되므로, 분해 생성물은 신속하게 계로부터 배출될 수 있으며, 제1의 복합 금속 산화물 또는 제2의 복합 금속 산화물의 생성은 촉진될 수 있다.
생성 처리의 반응의 촉진에 관하여 열 처리시 건조 처리를 실시한 물질에 400 ㎚ 이하의 파장을 갖는 자외선을 조사하는 것이 효과적이다. 건조 처리를 실시한 물질에 함유된 유기 물질의 화학 결합을 절단하고, 유기 물질은 400 ㎚ 이하의 파장을 갖는 자외선을 가하여 분해될 수 있다. 그러므로, 제1의 복합 금속 산화물 또는 제2의 복합 금속 산화물이 효과적으로 형성될 수 있다. 400 ㎚ 이하의 파장을 갖는 자외선은 임의의 한정 없이 의도한 목적에 의존하여 적절하게 선택되며, 그의 예로는 엑시머 램프로부터 방출된 222 ㎚의 파장을 갖는 자외선을 들 수 있다. 또한, 자외선광의 조사 대신에 또는 이와 병용하여 오존을 적용하는 것이 바람직하다. 건조 처리한 물질에 오존을 적용함으로써, 산화물의 생성이 촉진된다.
<게이트 절연층>
게이트 절연층은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 기재 및 보호층 사이에 형성된 절연층이 존재하여야 한다.
게이트 절연층의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 예컨대 SiO2, SiNx 및 Al2O3의 제조에 널리 사용되어 온 재료; 고 유전율 재료, 예컨대 La2O3 및 HfO2; 및 유기 물질, 예컨대 폴리이미드 (PI) 및 불소계 수지를 들 수 있다.
-게이트 절연층의 형성 방법-
게이트 절연층의 형성 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 스퍼터링, 화학적 증착 (CVD) 및 원자층 증착 (ALD) 등의 진공 성막법; 및 인쇄법, 예컨대 스핀 코팅, 다이 코팅 및 잉크젯 인쇄법을 들 수 있다.
게이트 절연층의 평균 막 두께는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 평균 막 두께는 바람직하게는 50 ㎚ 내지 3 ㎛, 보다 바람직하게는 100 ㎚ 내지 1 ㎛이다.
<소스 전극 및 드레인 전극>
소스 전극 및 드레인 전극은 임의의 한정 없이 의도한 목적에 의존하여 적절하게 선택되지만, 단, 이는 전계 효과형 트랜지스터로부터 전류를 취하기 위한 전극이어야 한다.
소스 전극 및 드레인 전극은 게이트 절연층과 접하도록 형성되어야 한다.
소스 전극 및 드레인 전극의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 금속 (예, Mo, Al, Au, Ag 및 Cu) 및 그의 합금; 투명 도전성 산화물, 예컨대 산화인듐주석 (ITO) 및 안티몬-도핑된 산화주석 (ATO); 및 유기 도전체, 예컨대 폴리에틸렌 디옥시티오펜 (PEDOT) 및 폴리아닐린 (PANI)을 들 수 있다.
-소스 전극 및 드레인 전극의 형성 방법-
소스 전극 및 드레인 전극의 형성 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 (i) 스퍼터링 또는 딥 피복에 의하여 성막한 후, 포토리토그래피에 의하여 막에 패턴을 형성하는 것을 포함하는 방법; 및 (ii) 인쇄, 예컨대 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄에 의하여 원하는 형상을 갖는 막을 직접 형성하는 것을 포함하는 방법을 들 수 있다.
소스 전극 및 드레인 전극의 평균 막 두께는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 평균 막 두께는 바람직하게는 20 ㎚ 내지 1 ㎛, 보다 바람직하게는 50 ㎚ 내지 300 ㎚이다.
<반도체층>
반도체층은 적어도 소스 전극 및 드레인 전극 사이에서 형성된다.
여기서, "사이에서"라는 것은 반도체층이 소스 전극 및 드레인 전극과 함께 전계 효과형 트랜지스터를 기능시키는 위치에 있으며, 그의 위치는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 이는 전술한 위치에 있다는 것을 의미한다.
반도체층은 게이트 절연층, 소스 전극 및 드레인 전극과 접한다.
반도체층의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 실리콘 반도체 및 산화물 반도체를 들 수 있다.
실리콘 반도체의 예로는 비정질 실리콘 및 다결정 실리콘을 들 수 있다.
산화물 반도체의 예로는 InGa-Zn-O, In-Zn-O 및 In-Mg-O를 들 수 있다.
이들 중에서, 산화물 반도체가 바람직하다.
-반도체층의 형성 방법-
반도체층의 형성 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다. 그의 예로는 진공 공정, 예컨대 스퍼터링, 펄스 레이저 증착 (PLD), 화학적 증착 (CVD) 및 원자층 증착 (ALD) 또는 용액 공정, 예컨대 딥 피복, 스핀 피복 및 다이 피복에 의하여 성막한 후, 포토리토그래피에 의하여 패턴을 형성하는 것을 포함하는 방법; 및 인쇄법, 예컨대 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄에 의하여 원하는 형상을 갖는 막을 직접 형성하는 것을 포함하는 방법을 들 수 있다.
반도체층의 평균 막 두께는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 평균 막 두께는 바람직하게는 5 ㎚ 내지 1 ㎛, 보다 바람직하게는 10 ㎚ 내지 0.5 ㎛이다.
<게이트 전극>
게이트 전극은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 게이트 전압을 전계 효과형 트랜지스터에 인가하기 위한 전극이어야 한다.
게이트 전극은 게이트 절연층과 접하며, 게이트 절연층이 이들 사이에 있는 반도체층에 대향한다.
게이트 전극의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 금속 (예, Mo, Al, Au, Ag 및 Cu) 및 그의 합금; 투명 도전성 산화물, 예컨대 산화인듐주석 (ITO) 및 안티몬-도핑된 산화주석 (ATO); 및 유기 도전체, 예컨대 폴리에틸렌 디옥시티오펜 (PEDOT) 및 폴리아닐린 (PANI)을 들 수 있다.
-게이트 전극의 형성 방법-
게이트 전극의 형성 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, (i) 스퍼터링 또는 딥 피복에 의하여 성막한 후, 포토리토그래피에 의하여 막에 패턴을 형성시키는 것을 포함하는 방법; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄에 의하여 원하는 형상의 막을 직접 형성하는 것을 포함하는 방법을 들 수 있다.
게이트 전극의 평균 막 두께는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 그의 평균 막 두께는 바람직하게는 20 ㎚ 내지 1 ㎛, 보다 바람직하게는 50 ㎚ 내지 300 ㎚이다.
전계 효과형 트랜지스터의 구조는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 하기 구조의 전계 효과형 트랜지스터를 들 수 있다:
(1) 기재, 기재 위에 형성된 게이트 전극, 게이트 전극 위에 형성된 게이트 절연층, 게이트 절연층 위에 모두 형성된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이에 형성된 반도체층 및, 반도체층 위에 형성된 제1의 보호층 및, 제1의 보호층 위에 형성된 제2의 보호층을 포함하는 전계 효과형 트랜지스터.
(2) 기재, 기재 위에 모두 형성된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이에 형성된 반도체층, 소스 전극 위에 형성된 게이트 절연층, 드레인 전극 및, 반도체층, 게이트 절연층 위에 형성된 게이트 전극, 게이트 전극 위에 형성된 제1의 보호층 및, 제1의 보호층 위에 형성된 제2의 보호층을 포함하는 전계 효과형 트랜지스터.
(3) 기재, 기재 위에 형성된 게이트 전극, 게이트 전극 위에 형성된 게이트 절연층, 게이트 절연층 위에 모두 형성된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이에 형성된 반도체층, 반도체층 위에 형성된 제2의 보호층 및 제2의 보호층 위에 형성된 제1의 보호층을 포함하는 전계 효과형 트랜지스터.
(4) 기재, 기재 위에 모두 형성된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이에 형성된 반도체층, 소스 전극 위에 형성된 게이트 절연층, 드레인 전극 및 반도체층, 게이트 절연층 위에 형성된 게이트 전극, 게이트 전극 위에 형성된 제2의 보호층 및, 제2의 보호층 위에 형성된 제1의 보호층을 포함하는 전계 효과형 트랜지스터.
(1)의 구조를 갖는 전계 효과형 트랜지스터의 예로는 하부 콘택트/하부 게이트 전계 효과형 트랜지스터 (도 3a) 및 상부 콘택트/하부 게이트 전계 효과형 트랜지스터 (도 3b)를 포함한다.
(2)의 구조를 갖는 전계 효과형 트랜지스터의 예로는 하부 콘택트/상부 게이트 전계 효과형 트랜지스터 (도 3c) 및 상부 콘택트/상부 게이트 전계 효과형 트랜지스터 (도 3d)를 포함한다.
도 3a 내지 3d에서, 도면 부호 21은 기재를 나타내며, 22는 게이트 전극을 나타내며, 23은 게이트 절연층을 나타내며, 24는 소스 전극을 나타내며, 25는 드레인 전극을 나타내며, 26은 산화물 반도체층을 나타내며, 27a는 제1의 보호층을 나타내며, 27b는 제2의 보호층을 나타낸다.
전계 효과형 트랜지스터는 하기 기재된 표시 소자에 적절히 사용되지만, 그의 사용은 표시 소자에 한정되지 않는다. 예를 들면 전계 효과형 트랜지스터는 IC 카드 및 ID 태그에 사용될 수 있다.
(표시 소자)
본 발명의 표시 소자는 적어도 광 제어 소자 및, 광 제어 소자를 구동시키도록 구성된 구동 회로를 포함하며, 필요에 따라 기타 부재를 추가로 포함할 수 있다.
<광 제어 소자>
광 제어 소자는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 구동 신호에 의한 광 출력을 제어하도록 구성된 소자이어야 하며, 그의 예로는 전계발광 (EL) 소자, 전기변색 (EC) 소자, 액정 소자, 전기영동 소자 및 전기습윤 소자를 들 수 있다.
<구동 회로>
구동 회로는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 본 발명의 전계 효과형 트랜지스터를 포함하며, 광 제어 소자를 구동시키도록 구성된 회로이어야 한다.
<기타 부재>
전술한 기타 부재는 임의의 한정 없이 의도한 목적에 의존하여 적절하게 선택된다.
표시 소자는 본 발명의 전계 효과형 트랜지스터를 포함하므로, 긴 수명 및 고속 작동을 실현할 수 있다.
(영상 표시 장치)
본 발명의 영상 표시 장치는 적어도 복수의 표시 소자, 복수의 배선 및 표시 제어 장치를 포함하며, 필요에 따라 기타 부재를 추가로 포함할 수 있다.
영상 표시 장치는 영상 데이타에 상응하는 영상을 표시하도록 구성된 장치이다.
<표시 소자>
표시 소자는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 이는 매트릭스형으로 배치된 본 발명의 표시 소자이어야 한다.
<배선>
배선은 임의의 한정 없이 의도한 목적에 의존하여 적절하게 선택되며, 단, 이는 각각의 표시 소자에서 전계 효과형 트랜지스터에 게이트 전압을 별도로 인가하도록 구성된 배선이어야 한다.
<표시 제어 장치>
표시 제어 장치는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되지만, 단, 각각의 전계 효과형 트랜지스터의 게이트 전압을 영상 데이타에 대응하여 배선을 통하여 제어하도록 구성된 장치이어야 한다.
<기타 부재>
전술한 기타 부재는 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택된다.
영상 표시 장치는 본 발명의 표시 소자를 포함하므로, 긴 수명 및 고속 작동을 실현할 수 있다.
영상 표시 장치는 휴대 정보 기기 (예, 휴대 전화, 휴대형 음악 재생 장치, 휴대형 비디오 재생 장치, 전자책, 개인 휴대 정보 단말기 (PDA)) 또는 카메라 기기 (예, 스틸 카메라, 비디오 카메라)에서의 표시 유닛으로서 사용될 수 있다. 게다가, 영상 표시 장치는 이동 시스템 (예, 자동차, 항공기, 기차 및 선박)에서 다양한 유형의 정보를 위한 표시 유닛으로서 사용될 수 있다. 더욱이, 영상 표시 장치는 계측 장치, 분석 장치, 의료 기기 또는 광고 매체에서 다양한 유형의 정보를 위한 표시 유닛으로서 사용될 수 있다.
(시스템)
본 발명의 시스템은 적어도 본 발명의 영상 표시 장치 및 영상 데이타 작성 장치를 포함한다.
영상 데이타 작성 장치는 표시되는 영상 정보에 기초하여 화상 데이타를 작성하고, 작성된 영상 데이타를 영상 표시 장치에 출력시키도록 구성된 장치이다.
본 발명의 표시 소자, 영상 표시 장치 및 시스템은 하기 도면을 참조하여 설명된다.
우선, 본 발명의 시스템의 일례로서 텔레비젼 장치를 설명한다.
예를 들면 본 발명의 시스템의 일례로서 텔레비젼 장치는 JP-A No. 2010-074148의 단락 [0038] 내지 [0058] 및 도 1에 개시된 구조를 가질 수 있다.
그 다음, 본 발명의 영상 표시 장치를 설명한다.
예를 들면 본 발명의 영상 표시 장치는 JP-A No. 2010-074148의 단락 [0059] 내지 [0060] 및 도 2 및 3에 개시된 구조를 가질 수 있다.
그 다음, 본 발명의 표시 소자는 도면을 참조하여 설명한다.
도 1은 표시 소자가 매트릭스형으로 배치된 디스플레이(310)를 도시하는 도면이다.
도 1에 도시한 바와 같이, 디스플레이(310)는 X축 방향을 따라 등간격으로 배치된 "n"개의 주사 선 (X0, X1, X2, X3, ... Xn-2, Xn-1), Y축 방향을 따라 등간격으로 배치된 "m"개의 데이타 선 (Y0, Y1, Y2, Y3, ... Ym-1), Y축 방향을 따라 등간격으로 배치된 "m"개의 전류 공급선 (Y0i, Y1i, Y2i, Y3i, ...Ym-1i)을 포함한다.
상기 기재된 바와 같이, 표시 소자는 주사 선 및 데이타 선으로 특정될 수 있다.
도 2는 본 발명의 표시 소자의 일례를 예시하는 개략적 다이아그램이다.
도 2에서 일례로서 예시한 바와 같이, 표시 소자는 유기 전계발광 (EL) 소자(350) 및, 유기 EL 소자(350)로부터 발광하도록 구성된 구동 회로(320)를 포함한다. 구체적으로, 디스플레이(310)는 이른바 능동 매트릭스 시스템의 유기 EL 디스플레이이다. 게다가, 디스플레이(310)는 32-인치형 컬러 디스플레이이다. 디스플레이의 크기는 전술한 크기로 한정되지 않는다는 점에 유의한다.
도 2의 구동 회로(320)를 설명한다.
구동 회로(320)는 2개의 전계 효과형 트랜지스터(11, 12) 및 캐패시터(13)를 포함한다.
전계 효과형 트랜지스터(11)는 스위칭 소자로서 작용한다. 게이트 전극 G는 미리 결정된 주사 선에 접속되며, 소스 전극 S는 미리 결정된 데이타 선에 접속된다. 게다가, 드레인 전극 D는 캐패시터(13)의 한 단자에 접속된다.
캐패시터(13)는 전계 효과형 트랜지스터(11)의 상태, 즉 데이타를 기억하도록 구성된다. 캐패시터(13)의 다른쪽 단자는 미리 결정된 전류 공급선에 접속된다.
전계 효과형 트랜지스터(12)는 큰 전류를 유기 EL 소자(350)에 공급하도록 구성된다. 게이트 전극 G는 전계 효과형 트랜지스터(11)의 드레인 전극 D에 접속된다. 드레인 전극 D는 유기 EL 소자(350)의 애노드에 접속되며, 소스 전극 S는 미리 결정된 전류 공급선에 접속된다.
전계 효과형 트랜지스터(11)가 "온(On)"의 상태가 되면, 유기 EL 소자(350)는 전계 효과형 트랜지스터(12)에 의하여 구동된다.
도 3a에서 일례로서 도시한 바와 같이, 전계 효과형 트랜지스터(11, 12) 각각은 기재(21), 게이트 전극(22), 게이트 절연층(23), 소스 전극(24), 드레인 전극(25), 산화물 반도체층(26), 제1의 보호층(27a) 및 제2의 보호층(27b)을 포함한다.
전계 효과형 트랜지스터(11, 12)는 본 발명의 전계 효과형 트랜지스터의 설명에서 언급된 재료를 사용하여 공정에 의하여 형성될 수 있다.
도 4는 유기 EL 소자의 일례를 예시하는 개략적 다이아그램이다.
도 4에서, 유기 EL 소자(350)는 캐소드(312), 애노드(314) 및 유기 EL 박막층(340)을 포함한다.
캐소드(312)의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 알루미늄 (Al), 마그네슘 (Mg)-은 (Ag) 합금, 알루미늄 (Al)-리튬 (Li) 합금, 산화인듐주석 (ITO)을 들 수 있다. 마그네슘 (Mg)-은 (Ag) 합금은 그의 충분한 두께를 갖는 고 반사율 전극을 형성하며, 그의 예시의 박막 (약 20 ㎚ 미만)은 반투명 전극을 형성한다는 점에 유의한다. 도 4에서, 애노드쪽으로부터 광을 취하지만, 캐소드를 투명 또는 반투명 전극으로 만들어 캐소드쪽으로부터 광을 취할 수 있다.
애노드(314)의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 산화인듐주석 (ITO), 산화인듐아연 (IZO) 및 은 (Ag)-네오디뮴 (Nd) 합금을 들 수 있다. 은 합금을 사용할 경우, 생성된 전극은 캐소드쪽으로부터 광을 취하기에 적절한 고 반사율 전극이 된다는 점에 유의한다.
유기 EL 박막층(340)은 전자 수송층(342), 발광층(344) 및 정공 수송층(346)을 포함한다. 전자 수송층(342)은 캐소드(312)에 접속되며, 정공 수송층(346)은 애노드(314)에 접속된다. 애노드(314)와 캐소드(312) 사이에서 미리 결정된 전압을 인가하므로 발광층(344)이 발광된다.
여기서, 전자 수송층(342) 및 발광층(344)은 하나의 층을 형성할 수 있다. 게다가, 전자 수송층(342)과 캐소드(312) 사이에 전자 주입층이 제공될 수 있다. 추가로, 정공 수송층(346)과 애노드(314) 사이에는 정공 주입층이 제공될 수 있다.
도 4에서, 광 제어 소자로서 기재쪽으로부터 광을 취하는 이른바 "배면 발광" 유기 EL 소자는 상기에서 설명되어 있다. 그러나, 광 제어 소자는 기재의 반대쪽으로부터 광을 취하는 "전면 발광" 유기 EL 소자일 수 있다.
도 5는 유기 EL 소자(350) 및 구동 회로(320)을 조합한 표시 소자를 예시한다.
표시 소자는 기재(31), 게이트 전극 (I, II)(32, 33), 게이트 절연층(34), 소스 전극 (I, II)(35, 36), 드레인 전극 (I, II)(37, 38), 산화물 반도체층 (I, II)(39, 40), 보호층 (I-1, I-2, II-1, II-2)(41a, 41b, 42a, 42b), 층간 절연층(43), 유기 EL층(44) 및 캐소드(45)를 포함한다. 드레인 전극 (I)(37) 및 게이트 전극 (II)(33)은 게이트 절연층(34)에 형성된 쓰루-홀(through-hole)을 통하여 서로 접속된다.
실질적으로 편의상, 캐패시터는 도 5에서 게이트 전극 (II)(33) 및 드레인 전극 (II)(38) 사이에 형성되는 것으로 보인다. 사실상, 캐패시터의 형성 위치는 한정되지 않으며, 적절한 용량의 캐패시터는 적절한 위치에 설계될 수 있다.
게다가, 도 5의 표시 소자에서, 드레인 전극 (II)(38)은 유기 EL 소자(350)의 애노드로서 작용한다.
기재(31), 게이트 전극 (I, II)(32, 33), 게이트 절연층(34), 소스 전극 (I, II)(35, 36), 드레인 전극 (I, II)(37, 38), 산화물 반도체층 (I, II)(39, 40) 및 보호층 (I-1, I-2, II-1, II-2)(41a, 41b, 42a, 42b)은 본 발명의 전계 효과형 트랜지스터의 설명에 언급된 재료를 사용하여 공정에 의하여 형성될 수 있다.
보호층 (I-1)(41a)은 본 발명의 전계 효과형 트랜지스터의 제1의 보호층에 해당한다는 점에 유의한다. 보호층 (I-2)(41b)은 본 발명의 전계 효과형 트랜지스터의 제2의 보호층에 해당한다. 보호층 (II-1)(41c)은 본 발명의 전계 효과형 트랜지스터의 제1의 보호층에 해당한다. 보호층 (II-2)(41d)은 본 발명의 전계 효과형 트랜지스터의 제2의 보호층에 해당한다.
층간 절연층(43) (평탄화막)의 재질은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 유기 물질, 무기 물질 및 유기-무기 복합 재료를 들 수 있다.
유기 물질의 예로는 수지, 예컨대 폴리이미드, 아크릴 수지, 불소계 수지, 비-불소계 수지, 올레핀 수지 및 실리콘 수지; 및 임의의 전술한 수지를 사용한 감광성 수지를 들 수 있다.
무기 물질의 예로는 스핀-온-유리 (SOG) 재료, 예컨대 에이제트 일렉트로닉 머티리얼즈(AZ Electronic Materials)가 제조한 아쿠아미카(AQUAMICA)를 들 수 있다.
유기-무기 복합 재료의 예로는 JP-A No. 2007-158146에 개시된 실란 화합물을 함유하는 유기-무기 복합 화합물을 들 수 있다.
층간 절연층은 대기 중에 함유된 수분, 산소 및 수소에 대한 차단성을 갖는 것이 바람직하다.
층간 절연층의 형성 공정은 임의의 한정 없이 의도한 목적에 의존하여 적절히 선택되며, 그의 예로는 스핀 피복, 잉크젯 인쇄, 슬릿 피복, 노즐 인쇄, 그라비아 인쇄 또는 딥 피복을 통하여 원하는 형상의 막을 직접 성막하는 것을 포함하는 방법; 및 포토리토그래피를 통한 감광성 재료에 패턴을 형성하는 것을 포함하는 방법을 들 수 있다.
층간 절연층을 형성한 후, 후 처리로서 열 처리를 수행하여 표시 소자를 구성하는 전계 효과형 트랜지스터의 특성을 안정화시키는데 효과적이다.
유기 EL층(44) 및 캐소드(45)의 제조 방법은 임의의 한정 없이 의도한 목적에 의존하여 적절하게 선택되며, 그의 예로는 진공 성막법 (예, 진공 증착 및 스퍼터링); 및 용액 공정 (예, 잉크젯 인쇄 및 노즐 피복)을 들 수 있다.
상기 기재한 바와 같이, 기재쪽으로부터 발광을 취하는 이른바 "배면 발광" 유기 EL 소자는 표시 소자로서 제조될 수 있다. 이러한 경우에서, 기재(31), 게이트 절연층(34) 및 제2의 드레인 전극 (애노드)(38)은 투명하여야 한다.
도 5에서, 유기 EL 소자(350)가 구동 회로(320)의 옆에 배치된 구조가 설명된다. 그러나, 표시 소자의 구조는 또한 도 6에 도시된 바와 같이 구동 회로(320)의 상부쪽에 유기 EL 소자(350)가 제공된 구조일 수 있다. 이러한 경우에서, 유기 EL 소자는 또한 기재쪽으로부터 발광을 취하는 이른바 "배면 발광" 유기 EL 소자이며, 그리하여 구동 회로(320)는 투명하여야 한다. 소스 전극 및 드레인 전극 또는 애노드의 경우, 도전성 투명 산화물, 예컨대 ITO, In2O3, SnO2, ZnO, Ga-첨가된 ZnO, Al-첨가된 ZnO 및 Sb-첨가된 SnO2를 사용하는 것이 바람직하다.
도 7에서 일례로서 도시된 바와 같이, 표시 제어 장치(400)는 영상 데이타 처리 회로(402), 주사 선 구동 회로(404) 및 데이타 선 구동 회로(406)를 포함한다.
영상 데이타 처리 회로(402)는 영상 출력 회로의 출력 신호를 기준으로 하여 디스플레이(310)에서 복수의 표시 소자(302)의 휘도를 판단한다.
주사 선 구동 회로(404)는 영상 데이타 처리 회로(402)의 지시에 따라 "n"개의 주사 선에 개별적으로 전압을 인가한다.
데이타 선 구동 회로(406)는 영상 데이타 처리 회로(402)의 지시에 따라 "m"개의 데이타 선에 개별적으로 전압을 인가한다.
상기 실시양태에서, 유기 EL 박막층은 전자 수송층, 발광층 및 정공 수송층으로 이루어진 경우를 설명하지만, 유기 EL 박막층의 구조는 그러한 구조로 한정되지 않는다는 점에 유의한다. 예를 들면 전자 수송층 및 발광층은 하나의 층으로서 조합될 수 있다. 게다가, 전자 주입층은 전자 수송층 및 캐소드 사이에 제공될 수 있다. 더욱이, 정공 주입층은 정공 수송층 및 애노드 사이에 제공될 수 있다.
게다가, 상기 실시양태에서, 기재쪽으로부터 발광을 취하는 이른바 "배면 발광" 유기 EL 소자를 설명하지만, 그의 유형은 배면 발광에 한정되지 않는다. 예를 들면 애노드(314)로서 은 (Ag)-네오디뮴 (Nd) 합금 등의 고 반사율 전극, 캐소드(312)로서 마그네슘 (Mg)-은 (Ag) 합금 등의 반투명 전극 또는 ITO 등의 투명 전극을 사용하여 기재의 반대측으로부터 광을 취할 수 있다.
게다가, 상기 실시양태는 광 제어 소자가 유기 EL 소자인 경우를 설명하지만, 광 제어 소자는 유기 EL 소자에 한정되지 않는다. 예를 들면 광 제어 소자는 전기변색 소자일 수 있다. 이러한 경우, 디스플레이(310)는 전기변색 디스플레이이다.
게다가, 광 제어 소자는 액정 소자일 수 있다. 이러한 경우, 디스플레이(310)는 액정 표시이다. 도 8에서 일례로서 도시한 바와 같이, 전류 공급선을 표시 소자(302')에 제공할 필요는 없다.
이러한 경우, 게다가, 구동 회로(320')는 도 9에서 일례로서 도시된 바와 같은 전술한 전계 효과형 트랜지스터(11, 12) 및 캐패시터(15)와 유사한 하나의 전계 효과형 트랜지스터(14)로 이루어질 수 있다. 전계 효과형 트랜지스터(14)에서, 게이트 전극 G는 미리 결정된 주사 선에 접속되며, 소스 전극 S는 미리 결정된 데이타 선에 접속된다. 게다가, 드레인 전극 D는 액정 소자(370)의 화소 전극 및 캐패시터(15)에 접속된다. 도 9에서, 도면 번호 16 및 372 각각은 액정 소자(370)의 대향 전극 (공통 전극)을 나타낸다는 점에 유의한다.
한 실시양태에서, 광 제어 소자는 전기영동 소자일 수 있다. 게다가, 광 제어 소자는 전기습윤 소자일 수 있다.
게다가, 상기 실시양태에서, 디스플레이가 컬러 디스플레이인 경우를 설명하지만, 그의 실시양태는 이에 한정되지 않는다.
본 실시양태에 의한 전계 효과형 트랜지스터는 또한 표시 소자 이외의 것 (예, IC 카드 및 ID 태그)에 사용될 수 있다는 점에 유의한다.
본 발명의 전계 효과형 트랜지스터를 사용한 표시 소자, 영상 표시 장치 및 시스템은 고속 작동이 가능하며, 긴 수명을 달성한다.
실시예
본 발명의 실시예는 하기에 설명하지만, 실시예는 본 발명의 범주를 어떠한 방식으로도 한정하는 것으로 간주하여서는 안된다. 하기 실시예에서, "%"는 다른 의미로 명시하지 않는다면 "질량%"를 나타낸다.
(실시예 1)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드(TOKYO OHKA KOGYO CO., LTD.) 제조) 0.10 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘(Strem) 93-2014, 스트렘 케미칼즈 인코포레이티드(Strem Chemicals Inc.) 제조) 0.11 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코(Wako) 195-09561, 와코 케미칼, 리미티드(Wako Chemical, Ltd.) 제조) 0.52 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-1에 제시한 바와 같은 조성을 갖는다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 란탄 2-에틸헥사노에이트의 톨루엔 용액 (La 함유량: 7%, 와코 122-033371, 와코 케미칼, 리미티드 제조) 0.99 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.27 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-1에 제시된 바와 같은 조성을 가졌다.
그 다음, 도 15에 도시한 바와 같은 하부 콘택트/하부 게이트 전계 효과형 트랜지스터를 생성하였다.
-게이트 전극의 형성-
우선, 게이트 전극(92)을 유리 기판 (기재(91)) 위에 형성하였다. 구체적으로, 몰리브덴 (Mo) 막을 유리 기판 (기재(91)) 위에서 DC 스퍼터링에 의하여 형성하여 약 100 ㎚의 평균 막 두께를 얻었다. 그 후, 포토레지스트를 이에 도포하고, 이를 예비소성시키고, 노광 장치에 의하여 노광시키고, 현상시켜 형성되는 게이트 전극(92)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 게다가, 레지스트 패턴이 형성되지 않은 Mo 막의 영역은 반응성 이온 에칭 (RIE)에 의하여 제거하였다. 그 후, 레지스트 패턴을 또한 제거하여 Mo 막으로 이루어진 게이트 전극(92)을 형성하였다.
-게이트 절연층의 형성-
그 다음, 게이트 절연층(93)을 게이트 전극(92) 위에 형성하였다. 구체적으로, Al2O3 막을 게이트 전극(92) 및 유리 기판 (기재(91)) 위에서 RF 스퍼터링에 의하여 형성하여 약 300 ㎚의 평균 막 두께를 얻어서 게이트 절연층(93)을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 소스 전극(94) 및 드레인 전극(95)을 게이트 절연층(93) 위에 형성하였다. 구체적으로, 몰리브덴 (Mo) 막을 DC 스퍼터링에 의하여 게이트 절연층(93) 위에서 형성하여 약 100 ㎚의 평균 막 두께를 얻었다. 그 후, 포토레지스트를 Mo 막 위에 도포하고, 이를 예비소성시키고, 노광 장치에 의하여 노광시키고, 현상시켜 형성되는 소스 전극(94) 및 드레인 전극(95)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 게다가, 레지스트 패턴이 형성되지 않은 Mo 막의 영역을 RIE에 의하여 제거하였다. 그 후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 이루어진 소스 전극(94) 및 드레인 전극(95)을 형성하였다.
-산화물 반도체층의 형성-
그 다음, 산화물 반도체층(96)을 형성하였다. 구체적으로, Mg-In계 산화물 (In2MgO4) 막을 형성하여 약 100 ㎚의 평균 막 두께를 얻었다. 그 후, 포토레지스트를 Mg-In계 산화물 막 위에 도포하고, 이를 예비소성시키고, 노광 장치에 의하여 노광시키고, 현상시켜 형성되는 산화물 반도체층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 게다가, 레지스트 패턴이 형성되지 않은 Mg-In계 산화물 막의 영역을 습식 에칭에 의하여 제거하였다. 그 후, 레지스트 패턴을 또한 제거하여 산화물 반도체층(96)을 형성하였다. 그 결과, 소스 전극(94) 및 드레인 전극(95) 사이에 채널이 형성되는 방식으로 산화물 반도체층(96)이 형성되었다.
-보호층의 형성-
그 다음, 0.4 ㎖의 제1의 보호층 도포액을 기판 위에 적하시키고, 미리 결정된 조건 하에서 스핀 피복에 의하여 그 위에 도포하였다 (20 초 동안 3,000 rpm에 이어서 5 초 이내에 0 rpm으로 회전을 중지시켰다). 그 후, 건식 처리를 대기 중에서 120℃에서 1 시간 동안 수행한 후, 소성을 O2 대기 중에서 400℃에서 3 시간 동안 수행하여 제1의 복합 금속 산화물막 (제1의 보호층)을 제1의 보호층(97a)으로서 형성하였다.
그 후, 0.4 ㎖의 제2의 보호층 도포액을 제1의 보호층(97a) 위에 적하시키고, 스핀 피복에 의하여 미리 결정된 조건 하에서 그 위에 도포하였다 (5 초 동안 500 rpm에 이어서 20 초 동안 3,000 rpm에 이어서 5 초 이내에 0 rpm으로 회전을 중지시켰다). 그 후, 건조 처리를 대기 중에서 120℃에서 1 시간 동안 수행한 후, 소성을 O2 대기 중에서 400℃에서 3 시간 동안 수행하여 제2의 보호층(97b)으로서 제2의 복합 금속 산화물 막 (제2의 보호층)을 제1의 보호층(97a) 위에 형성하였다. 제1의 보호층(97a)의 평균 막 두께 및 제2의 보호층(97b)의 평균 막 두께는 각각 약 25 ㎚ 및 약 150 ㎚이라는 점에 유의한다.
-층간 절연층의 형성-
그 다음, 층간 절연층(98)을 형성하였다. 구체적으로, 포지티브형 감광성 유기-무기 복합 재료 (아데카 노나하이브리드 실리콘(ADEKA Nonahybrid Silicone) FX 시리즈, 아데카 코포레이션(ADEKA CORPORATION) 제조)를 제2의 보호층(97b) 위에 스핀 피복에 의하여 도포하고, 이를 예비소성시키고, 노광 장치에 의하여 노광시키고, 현상시켜 원하는 패턴을 얻었다. 그 후, 얻은 패턴을 150℃에서 1 시간 동안 후소성시킨 후, 200℃에서 1 시간 동안 소성시켰다.
마지막으로, 후-공정의 가열 처리로서 230℃에서 1 시간 동안 열 처리를 수행하여 전계 효과형 트랜지스터를 완성하였다. 층간 절연층의 평균 막 두께는 약 1,500 ㎚이었다.
(실시예 2)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖ 및 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.36 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-1에 제시한 바와 같은 조성을 갖는다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 이트륨 2-에틸헥사노에이트 (스트렘 39-2400, 스트렘 케미칼즈 인코포레이티드 제조) 0.26 g, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.05 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.22 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.09 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-1에 제시된 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 3)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.13 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.44 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.11 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-1에 제시한 바와 같은 조성을 갖는다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 유로퓸 2-에틸헥사노에이트 (스트렘 93-6311, 스트렘 케미칼즈 인코포레이티드 제조) 0.29 g 및 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.23 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-1에 제시된 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 4)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖ 및 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.15 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-1에 제시한 바와 같은 조성을 갖는다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 사마륨 아세틸아세토네이트 삼수화물 (스트렘 93-6226, 스트렘 케미칼즈 인코포레이티드 제조) 0.22 g, 가돌리늄 2-에틸헥사노에이트의 톨루엔 용액 (Gd 함유량: 25%, 스트렘 64-3500, 스트렘 케미칼즈 인코포레이티드 제조) 0.05 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.06 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.09 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-1에 제시된 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 5)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.10 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.38 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-1에 제시한 바와 같은 조성을 갖는다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 스칸듐(III) 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)수화물 (시그마-알드리치(Sigma-Aldrich) 517607, 시그마-알드리치 컴파니, 엘엘씨(Sigma-Aldrich Co., LLC.) 제조) 0.18 g, 이트륨 2-에틸헥사노에이트 (스트렘 39-2400, 스트렘 케미칼즈 인코포레이티드 제조) 0.26 g, 유로퓸 2-에틸헥사노에이트 (스트렘 93-6311, 스트렘 케미칼즈 인코포레이티드 제조) 0.07 g, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.06 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.13 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-1에 제시된 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 6)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 알루미늄 디(s-부톡시드) 아세토아세테이트 킬레이트 (Al 함유량: 8.4%, 알파(Alfa)89349, 알파 에이사(Alfa Aesar) 제조) 0.16 ㎖, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.05 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.12 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물을 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 네오디뮴 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (Nd 함유량: 12%, 스트렘 60-2400, 스트렘 케미칼즈 인코포레이티드 제조) 0.60 ㎖ 및 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.31 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 7)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 2-이소프로폭시-4,4,5,5-테트라메틸-1,3,2-디옥사보롤란 (와코 325-41462, 와코 케미칼, 리미티드 제조) 0.11 g, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.09 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.25 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물을 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 유로퓸 2-에틸헥사노에이트 (스트렘 93-6311, 스트렘 케미칼즈 인코포레이티드 제조) 0.29 g, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.13 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.08 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 8)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 알루미늄 디(s-부톡시드)아세토아세테이트 킬레이트 (Al 함유량: 8.4%, 알파89349, 알파 에이사 제조) 0.11 ㎖, 2-이소프로폭시-4,4,5,5-테트라메틸-1,3,2-디옥사보롤란 (와코 325-41462, 와코 케미칼, 리미티드 제조) 0.07 g 및 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.27 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물을 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 란탄 2-에틸헥사노에이트의 톨루엔 용액 (La 함유량: 7%, 와코 122-033371, 와코 케미칼, 리미티드 제조) 0.99 ㎖, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.03 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.14 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.11 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 9)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 1.42 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물을 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 사마륨 아세틸아세토네이트 삼수화물 (스트렘 93-6226, 스트렘 케미칼즈 인코포레이티드 제조) 0.22 g, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.01 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.18 ㎖ 및 산화지르코늄 2-에틸헥사노에이트 (Zr 함유량: 12%, 와코 269-01116, 와코 케미칼, 리미티드 제조)의 미네랄 시피릿 용액 0.03 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 10)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.06 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.10 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.11 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물을 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 가돌리늄 2-에틸헥사노에이트의 톨루엔 용액 (Gd 함유량: 25%, 스트렘 64-3500, 스트렘 케미칼즈 인코포레이티드 제조) 0.31 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.06 ㎖ 및 하프늄 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (젤레스트(Gelest) AKH332, 젤레스트, 인코포레이티드(Gelest, Inc.) 제조) 0.10 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-2에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 11)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.04 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.16 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-3에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 이트륨 2-에틸헥사노에이트 (스트렘 39-2400, 스트렘 케미칼즈 인코포레이티드 제조) 0.26 g, 디스프로슘 아세틸아세토네이트 삼수화물 (스트렘 66-2002, 스트렘 케미칼즈 인코포레이티드 제조) 0.04 g, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.01 ㎖, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.01 ㎖, 산화지르코늄 2-에틸헥사노에이트 (Zr 함유량: 12%, 와코 269-01116, 와코 케미칼, 리미티드 제조)의 미네랄 시피릿 용액 0.08 ㎖ 및 하프늄 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (젤레스트 AKH332, 젤레스트, 인코포레이티드 제조) 0.05 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-3에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 12)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.11 ㎖, 알루미늄 디(s-부톡시드) 아세토아세테이트 킬레이트 (Al 함유량: 8.4%, 알파89349, 알파 에이사 제조) 0.10 ㎖, 2-이소프로폭시-4,4,5,5-테트라메틸-1,3,2-디옥사보롤란 (와코 325-41462, 와코 케미칼, 리미티드 제조) 0.08 g, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.09 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.17 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-3에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 란탄 2-에틸헥사노에이트의 톨루엔 용액 (La 함유량: 7%, 와코 122-033371, 와코 케미칼, 리미티드 제조) 0.99 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.27 ㎖ 및 산화지르코늄 2-에틸헥사노에이트 (Zr 함유량: 12%, 와코 269-01116, 와코 케미칼, 리미티드 제조)의 미네랄 스피릿 용액 0.05 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-3에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 13)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 알루미늄 디(s-부톡시드) 아세토아세테이트 킬레이트 (Al 함유량: 8.4%, 알파89349, 알파 에이사 제조) 0.08 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.35 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-3에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 사마륨 아세틸아세토네이트 삼수화물 (스트렘 93-6226, 스트렘 케미칼즈 인코포레이티드 제조) 0.22 g, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.02 ㎖ 및 하프늄 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (젤레스트 AKH332, 젤레스트, 인코포레이티드 제조) 0.01 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-3에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 14)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 2-이소프로폭시-4,4,5,5-테트라메틸-1,3,2-디옥사보롤란 (와코 325-41462, 와코 케미칼, 리미티드 제조) 0.05 g, 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.05 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.23 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-3에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 스칸듐(III) 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)수화물 (시그마-알드리치 517607, 시그마-알드리치 컴파니, 엘엘씨 제조) 0.30 g, 이테르븀 아세틸아세토네이트 삼수화물 (스트렘 70-2202, 스트렘 케미칼즈 인코포레이티드 제조) 0.05 g, 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.04 ㎖, 산화지르코늄 2-에틸헥사노에이트 (Zr 함유량: 12%, 와코 269-01116, 와코 케미칼, 리미티드 제조)의 미네랄 시피릿 용액 0.03 ㎖ 및 하프늄 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (젤레스트 AKH332, 젤레스트, 인코포레이티드 제조) 0.07 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-3에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 15)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖, 알루미늄 디(s-부톡시드) 아세토아세테이트 킬레이트 (Al 함유량: 8.4%, 알파89349, 알파 에이사 제조) 0.11 ㎖, 2-이소프로폭시-4,4,5,5-테트라메틸-1,3,2-디옥사보롤란 (와코 325-41462, 와코 케미칼, 리미티드 제조) 0.08 g 및 칼슘 2-에틸헥사노에이트의 톨루엔 용액 (Ca 함유량: 4.9%, 스트렘 93-2014, 스트렘 케미칼즈 인코포레이티드 제조) 0.07 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-3에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 란탄 2-에틸헥사노에이트의 톨루엔 용액 (La 함유량: 7%, 와코 122-033371, 와코 케미칼, 리미티드 제조) 0.99 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.08 ㎖, 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.03 ㎖, 산화지르코늄 2-에틸헥사노에이트 (Zr 함유량: 12%, 와코 269-01116, 와코 케미칼, 리미티드 제조)의 미네랄 시피릿 용액 0.03 ㎖ 및 하프늄 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (젤레스트 AKH332, 젤레스트, 인코포레이티드 제조) 0.02 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-3에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(실시예 16)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.11 ㎖, 알루미늄 디(s-부톡시드) 아세토아세테이트 킬레이트 (Al 함유량: 8.4%, 알파89349, 알파 에이사 제조) 0.10 ㎖, (4,4,5,5-테트라메틸-1,3,2-디옥사보롤란-2-일)벤젠 (와코 325-59912, 와코 케미칼, 리미티드 제조) 0.11 g, 칼슘 2-에틸헥사노에이트의 2-에틸헥사노산 용액 (Ca 함유량: 3% 내지 8%, 알파36657, 알파 에이사 제조) 0.09 ㎖ 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.17 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 1-3에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 란탄 2-에틸헥사노에이트의 톨루엔 용액 (La 함유량: 7%, 와코 122-03371, 와코 케미칼, 리미티드 제조) 0.99 ㎖, 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.27 ㎖ 및 산화지르코늄 2-에틸헥사노에이트 (Zr 함유량: 12%, 와코 269-01116, 와코 케미칼, 리미티드 제조)의 미네랄 스피릿 용액 0.05 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 1-3에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(비교예 1)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 금속 산화물은 하기 표 2-1에 제시된 바와 같은 조성을 가졌다.
상기 생성된 제1의 보호층 도포액을 사용하며, 제2의 보호층 도포액을 사용하지 않은 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(비교예 2)
<전계 효과형 트랜지스터의 제조>
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 란탄 2-에틸헥사노에이트의 톨루엔 용액 (La 함유량: 7%, 와코 122-033371, 와코 케미칼, 리미티드 제조) 0.99 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 금속 산화물은 하기 표 2-1에 제시한 바와 같은 조성을 가졌다.
상기 생성된 제2의 보호층 도포액을 사용하고, 제1의 보호층 도포액을 사용하지 않은 것을 제외하고, 전계 효과형 트랜지스터를 실시예 1에서와 동일한 방식으로 생성하였다.
(비교예 3)
<전계 효과형 트랜지스터의 제조>
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 마그네슘 2-에틸헥사노에이트의 톨루엔 용액 (Mg 함유량: 3%, 스트렘 12-1260, 스트렘 케미칼즈 인코포레이티드 제조) 0.43 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 금속 산화물은 하기 표 2-1에 제시한 바와 같은 조성을 가졌다.
상기 생성된 제2의 보호층 도포액을 사용하고, 제1의 보호층 도포액을 사용하지 않은 것을 제외하고, 전계 효과형 트랜지스터를 실시예 1에서와 동일한 방식으로 생성하였다.
(비교예 4)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.10 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 금속 산화물은 하기 표 2-1에 제시된 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 스칸듐(III) 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)수화물 (시그마-알드리치 517607, 시그마-알드리치 컴파니, 엘엘씨 제조) 0.59 g을 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 금속 산화물은 하기 표 2-1에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(비교예 5)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.11 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8 중량%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 2.57 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 복합 금속 산화물은 하기 표 2-1에 제시한 바와 같은 조성을 가졌다.
상기 생성된 제1의 보호층 도포액을 사용하며, 제2의 보호층 도포액을 사용하지 않은 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(비교예 6)
<전계 효과형 트랜지스터의 제조>
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 가돌리늄 2-에틸헥사노에이트의 톨루엔 용액 (Gd 함유량: 25 중량%, 스트렘 64-3500, 스트렘 케미칼즈 인코포레이티드 제조) 0.31 ㎖ 및 바륨 2-에틸헥사노에이트의 톨루엔 용액 (Ba 함유량: 8 중량%, 와코 021-09471, 와코 케미칼, 리미티드 제조) 0.23 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 2-2에 제시한 바와 같은 조성을 가졌다.
생성된 제2의 보호층 도포액을 사용하며, 제1의 보호층 도포액을 사용하지 않은 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(비교예 7)
<전계 효과형 트랜지스터의 제조>
-제1의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 HMDS (1,1,1,3,3,3-헥사메틸디실라잔, 토쿄 오카 고교 컴파니, 리미티드 제조) 0.11 ㎖를 혼합하여 제1의 보호층 도포액을 얻었다. 제1의 보호층 도포액을 사용하여 형성된 제1의 금속 산화물은 하기 표 2-2에 제시한 바와 같은 조성을 가졌다.
-제2의 보호층 도포액의 제조-
1 ㎖의 톨루엔에 사마륨 아세틸아세토네이트 삼수화물 (스트렘 93-6226, 스트렘 케미칼즈 인코포레이티드 제조) 0.22 g 및 스트론튬 2-에틸헥사노에이트의 톨루엔 용액 (Sr 함유량: 2 중량%, 와코 195-09561, 와코 케미칼, 리미티드 제조) 0.36 ㎖를 혼합하여 제2의 보호층 도포액을 얻었다. 제2의 보호층 도포액을 사용하여 형성된 제2의 복합 금속 산화물은 하기 표 2-2에 제시한 바와 같은 조성을 가졌다.
상기에서 생성된 제1의 보호층 도포액 및 제2의 보호층 도포액을 사용한 것을 제외하고, 실시예 1과 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다.
(비교예 8)
<전계 효과형 트랜지스터의 제조>
우선, 게이트 전극, 게이트 절연층, 소스 전극 및 드레인 전극 및 산화물 반도체층을 실시예 1에서와 동일한 방식으로 유리 기판 위에 형성하였다.
-보호층의 형성-
SiCl4를 원료로서 사용하여 플라즈마 향상된 화학 증착 (PECVD)에 의하여 보호층으로서 SiO2 층을 형성하였다. 전술한 방식으로 형성된 보호층의 평균 막 두께는 약 200 ㎚이었다.
-층간 절연층의 형성-
마지막으로, 실시예 1에서와 동일한 방식으로 보호층 위에 층간 절연층을 형성하여 전계 효과형 트랜지스터를 완성하였다.
<표 1-1>
Figure pct00001
<표 1-2>
Figure pct00002
<표 1-3>
Figure pct00003
<표 2-1>
Figure pct00004
<표 2-2>
Figure pct00005
<전계 효과형 트랜지스터의 신뢰성 평가>
바이어스 온도 스트레스 (BTS) 테스트는 실시예 1 내지 16 및 비교예 1 내지 8에서 생성된 각각의 전계 효과형 트랜지스터에서 대기 (온도: 50℃, 상대 습도: 50%) 중에서 400 시간 동안 수행하였다.
스트레스 조건은 하기 4개의 조건이었다.
(1) 게이트 전극(92) 및 소스 전극(94) 사이의 전압 (Vgs)은 +20 V (Vgs = + 20V)이었으며, 드레인 전극(95) 및 소스 전극(94) 사이의 전압 (Vds)은 0 V (Vds = 0 V)이었다.
(2) Vgs = +20 V 및 Vds = +20 V
(3) Vgs = -20 V 및 Vds = 0 V
(4) Vgs= -20 V 및 Vds = +20 V
BTS 시험이 일정 시간 경과됨에 따라 Vds = +20 V의 경우 Vgs와, 소스 전극(94) 및 드레인 전극(95) 사이의 전류 (Ids)와의 관계 (Vgs-Ids)를 측정하였다.
스트레스 조건이 Vgs = +20 V 및 Vds = 0 V인 실시예 12에서 생성된 전계 효과형 트랜지스터에서 실시한 테스트에서의 Vgs-Ids의 결과를 도 10에 도시하였다. 스트레스 조건이 Vgs = +20 V 및 Vds = +20 V인 테스트에서의 Vgs-Ids의 결과는 도 11에 도시한다. 스트레스 조건이 Vgs = -20 V 및 Vds = 0 V인 테스트에서의 Vgs-Ids의 결과는 도 12에 도시한다. 스트레스 조건이 Vgs = -20 V 및 Vds = +20 V인 테스트에서의 Vgs-Ids의 결과는 도 13에 도시한다.
여기서, 도 10 내지 도 13의 그래프에서의 세로축 및 도 14의 그래프에서 가로축 및 세로축에서의 "e"는 "10의 지수"를 나타낸다. 예를 들면 "1e-03"은 "1×10-3" 및 "0.001"을 나타내며, "1e-05"는 "1×10-5" 및 "0.00001"을 나타낸다.
실시예 12 및 비교예 8에서 생성된 전계 효과형 트랜지스터 각각에 실시한 BTS 시험에서 Vgs = +20 V 및 Vds = 0 V의 스트레스 조건 하에서 스트레스 시간에 대한 역치 전압의 변화량 (ΔVth)을 도 14에 도시하였다. 여기서, ΔVth는 스트레스 시간 0 시간으로부터 스트레스 시간의 특정 시간까지의 Vth의 변화량을 나타낸다. 도 14에서, 실시예 12에서 생성된 전계 효과형 트랜지스터는 ΔVth에서의 이동(shift)이 작으며, 우수한 신뢰도를 나타낸다는 것을 확인하였다. 다른 한편으로, 비교예 8에서 생성된 전계 효과형 트랜지스터는 ΔVth에서의 이동이 크며, 신뢰성이 불충분하였다.
실시예 1 내지 16 및 비교예 1 내지 8의 전계 효과형 트랜지스터 각각에서 실시한 BTS 시험에서 400 시간의 스트레스 시간으로 ΔVth의 값을 하기 표 3 및 표 4에 제시하였다. 표 3 및 표 4에서, 실시예 1 내지 16에서 생성된 전계 효과형 트랜지스터 각각은 ΔVth에서의 이동이 작으며, BTS 시험에 대한 우수한 신뢰성을 나타냈다는 것을 확인하였다. 다른 한편으로, 비교예 1, 4, 5, 6, 7 및 8에서 생성된 전계 효과형 트랜지스터 각각은 ΔVth에서의 이동이 크며, 그의 신뢰성은 불충분하였다. 게다가, 비교예 2 및 3에서 생성된 전계 효과형 트랜지스터는 대기 중에서의 그의 트랜지스터 특성을 유지할 수 없으므로 BTS 시험은 수행할 수 없었다.
<표 3>
Figure pct00006
<표 4>
Figure pct00007
본 발명의 실시양태는 예를 들면 하기와 같다:
<1>
기재;
보호층;
기재 및 보호층 사이에 형성된 게이트 절연층;
게이트 절연층과 접하도록 형성된 소스 전극 및 드레인 전극;
적어도 소스 전극 및 드레인 전극 사이에 형성되며, 게이트 절연층, 소스 전극 및 드레인 전극과 접하는 반도체층; 및
게이트 절연층과 접하며, 게이트 절연층을 통하여 반도체층과 대향하는 게이트 전극을 포함하며,
보호층이 Si 및 알칼리 토금속을 함유하는 제1의 보호층 및, 제1의 보호층과 접하도록 형성되며, 알칼리 토금속 및 희토류 원소를 함유하는 제2의 보호층을 포함하는, 전계 효과형 트랜지스터.
<2> 제1의 복합 금속 산화물이 Al 또는 B 또는 이들 둘다를 더 포함하는 <1>에 의한 전계 효과형 트랜지스터.
<3> 제2의 복합 금속 산화물이 Zr 또는 Hf 또는 이들 둘다를 더 포함하는 <1> 또는 <2>에 의한 전계 효과형 트랜지스터.
<4> 반도체층이 산화물 반도체인 <1> 내지 <3> 중 임의의 하나에 의한 전계 효과형 트랜지스터.
<5> 구동 신호에 따른 광 출력을 제어하도록 하는 광 제어 소자; 및
광 제어 소자를 구동하도록 구성된 <1> 내지 <4> 중 임의의 하나에 의한 전계 효과형 트랜지스터를 함유하는 구동 회로를 포함하는 표시 소자.
<6> 광 제어 소자가 전계발광 소자, 전기변색 소자, 액정 소자, 전기영동 소자 또는 전기습윤 소자를 포함하는 <5>에 의한 표시 소자.
<7> 매트릭스형으로 배치된 <5> 또는 <6>에 의한 복수의 표시 소자;
각각의 표시 소자에서 전계 효과형 트랜지스터에 게이트 전압을 별도로 인가하도록 구성된 복수의 배선; 및
영상 데이타에 대응하여 각각의 전계 효과형 트랜지스터의 게이트 전압을 배선을 통하여 개별적으로 제어하도록 구성된 표시 제어 장치를 포함하는, 영상 데이타에 상응하는 영상을 표시하는 영상 표시 장치.
<8> <7>에 의한 영상 표시 장치; 및
표시되는 영상 정보에 기초하여 영상 데이타를 작성하도록 하며, 작성된 영상 데이타를 영상 표시 장치로 출력하도록 하는 영상 데이타 작성 장치를 포함하는 시스템.
11: 전계 효과형 트랜지스터
12: 전계 효과형 트랜지스터
13: 캐패시터
14: 전계 효과형 트랜지스터
15: 캐패시터
16: 대향 전극
21: 기재
22: 게이트 전극
23: 게이트 절연층
24: 소스 전극
25: 드레인 전극
26: 산화물 반도체층
27a: 보호층 (I)
27b: 보호층 (II)
31: 기재
32: 게이트 전극 (I)
33: 게이트 전극 (II)
34: 게이트 절연층
35: 소스 전극 (I)
36: 소스 전극 (II)
37: 드레인 전극 (I)
38: 드레인 전극 (II)
39: 반도체층 (I)
40: 반도체층 (II)
41a: 보호층 (I-1)
41b: 보호층 (I-2)
42a: 보호층 (II-1)
42b: 보호층 (II-2)
43: 층간 절연층
44: 유기 EL층
45: 캐소드
91: 기재
92: 게이트 전극
93: 게이트 절연층
94: 소스 전극
95: 드레인 전극
96: 산화물 반도체층
97a: 제1의 보호층
97b: 제2의 보호층
98: 층간 절연층
302, 302': 표시 소자
310: 디스플레이
312: 캐소드
314: 애노드
320, 320': 구동 회로(구동 회로)
340: 유기 EL 박막층
342: 전자 수송층
344: 발광층
346: 정공 수송층
350: 유기 EL 소자
370: 액정 소자
372: 대향 전극
400: 표시 제어 장치
402: 영상 데이타 처리 회로
404: 주사 선 구동 회로
406: 데이타 선 구동 회로

Claims (8)

  1. 기재;
    보호층;
    기재 및 보호층 사이에 형성된 게이트 절연층;
    게이트 절연층과 접하도록 형성된 소스 전극 및 드레인 전극;
    적어도 소스 전극 및 드레인 전극 사이에 형성되며, 게이트 절연층, 소스 전극 및 드레인 전극과 접하는 반도체층; 및
    게이트 절연층과 접하며, 게이트 절연층을 통하여 반도체층과 대향하는 게이트 전극을 포함하며,
    보호층이 Si 및 알칼리 토금속을 함유하는 제1의 복합 금속 산화물을 함유하는 제1의 보호층 및, 제1의 보호층과 접하도록 형성되며, 알칼리 토금속 및 희토류 원소를 함유하는 제2의 복합 금속 산화물을 함유하는 제2의 보호층을 포함하는, 전계 효과형 트랜지스터.
  2. 제1항에 있어서, 제1의 복합 금속 산화물이 Al 또는 B 또는 이들 둘다를 더 함유하는 전계 효과형 트랜지스터.
  3. 제1항 또는 제2항에 있어서, 제2의 복합 금속 산화물이 Zr 또는 Hf 또는 이들 둘다를 더 함유하는 전계 효과형 트랜지스터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 반도체층이 산화물 반도체인 전계 효과형 트랜지스터.
  5. 구동 신호에 따른 광 출력을 제어하도록 구성된 광 제어 소자; 및
    제1항 내지 제4항 중 어느 한 항에 의한 전계 효과형 트랜지스터를 포함하며, 광 제어 소자를 구동하도록 구성된 구동 회로
    를 포함하는 표시 소자.
  6. 제5항에 있어서, 광 제어 소자가 전계발광 소자, 전기변색 소자, 액정 소자, 전기영동 소자 또는 전기습윤 소자를 포함하는 표시 소자.
  7. 매트릭스형으로 배치된 복수개의 제5항 또는 제6항에 따른 표시 소자;
    각각의 표시 소자에서 전계 효과형 트랜지스터에 게이트 전압을 별도로 인가하도록 구성된 복수개의 배선; 및
    영상 데이타에 대응하여 각각의 전계 효과형 트랜지스터의 게이트 전압을 배선을 통하여 개별적으로 제어하도록 구성된 표시 제어 장치
    를 포함하는, 영상 데이타에 상응하는 영상을 표시하는 영상 표시 장치.
  8. 제7항에 따른 영상 표시 장치; 및
    표시되는 영상 정보에 기초하여 영상 데이타를 작성하며, 작성된 영상 데이타를 영상 표시 장치로 출력하도록 구성된 영상 데이타 작성 장치를 포함하는 시스템.
KR1020167013994A 2013-10-30 2014-10-23 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템 Active KR101856078B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013225182 2013-10-30
JPJP-P-2013-225182 2013-10-30
JPJP-P-2014-164080 2014-08-12
JP2014164080A JP6394171B2 (ja) 2013-10-30 2014-08-12 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
PCT/JP2014/078842 WO2015064670A1 (en) 2013-10-30 2014-10-23 Field-effect transistor, display element, image display device, and system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187012510A Division KR102137664B1 (ko) 2013-10-30 2014-10-23 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템

Publications (2)

Publication Number Publication Date
KR20160078424A true KR20160078424A (ko) 2016-07-04
KR101856078B1 KR101856078B1 (ko) 2018-05-09

Family

ID=53004268

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187012510A Active KR102137664B1 (ko) 2013-10-30 2014-10-23 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템
KR1020167013994A Active KR101856078B1 (ko) 2013-10-30 2014-10-23 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187012510A Active KR102137664B1 (ko) 2013-10-30 2014-10-23 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템

Country Status (10)

Country Link
US (2) US9972274B2 (ko)
EP (1) EP3063783B1 (ko)
JP (1) JP6394171B2 (ko)
KR (2) KR102137664B1 (ko)
CN (2) CN110047938A (ko)
BR (1) BR112016009806B1 (ko)
RU (1) RU2630708C1 (ko)
SG (1) SG11201603456VA (ko)
TW (1) TWI568000B (ko)
WO (1) WO2015064670A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476036B2 (en) 2016-09-23 2019-11-12 Samsung Display Co., Ltd. Organic light emitting diode display device comprising capping layer

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6582655B2 (ja) * 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6794706B2 (ja) * 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6878820B2 (ja) * 2015-11-17 2021-06-02 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
CN106952948A (zh) * 2016-01-06 2017-07-14 中华映管股份有限公司 主动元件及其制作方法
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
SG11201806226WA (en) 2016-02-01 2018-08-30 Ricoh Co Ltd Field effect transistor, method for manufacturing same, display element, display device, and system
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6855848B2 (ja) * 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
US10818705B2 (en) * 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
RU2706296C1 (ru) 2016-03-18 2019-11-15 Рикох Компани, Лтд. Способ изготовления полевого транзистора
US20180016678A1 (en) 2016-07-15 2018-01-18 Applied Materials, Inc. Multi-layer coating with diffusion barrier layer and erosion resistant layer
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
JP2018148145A (ja) * 2017-03-08 2018-09-20 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
WO2018209250A1 (en) * 2017-05-11 2018-11-15 Baylor University Field-effect tunable epsilon-near-zero absorber
US10688811B2 (en) 2018-02-27 2020-06-23 Ricoh Company, Ltd. Air blower, drying device, liquid discharge apparatus, and treatment-liquid application device
US11204533B2 (en) * 2018-03-06 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6986231B2 (ja) 2018-03-16 2021-12-22 株式会社リコー 塗布装置及び画像形成システム
TWI702186B (zh) 2018-03-19 2020-08-21 日商理光股份有限公司 形成氧化物用的塗佈液、製造氧化物薄膜的方法及製造場效電晶體的方法
CN108933179B (zh) * 2018-07-05 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法
US10818770B2 (en) 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7135682B2 (ja) 2018-09-28 2022-09-13 株式会社リコー 給送装置、画像形成装置及び画像形成システム
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
RU2748455C1 (ru) * 2020-07-08 2021-05-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
CN112687554B (zh) * 2020-12-28 2023-05-09 深圳市华星光电半导体显示技术有限公司 阵列基板制备方法、阵列基板及显示装置
US20220231153A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Fabrication Methods for Back-Gate Transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2010135770A (ja) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010135462A (ja) 2008-12-03 2010-06-17 Sony Corp 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59150430A (ja) * 1983-02-17 1984-08-28 Toshiba Corp 半導体デバイス
JP3666915B2 (ja) 1993-12-17 2005-06-29 Ａｚエレクトロニックマテリアルズ株式会社 セラミックスの低温形成方法
JP4472056B2 (ja) 1999-07-23 2010-06-02 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置及びその作製方法
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
JP4278405B2 (ja) * 2003-02-28 2009-06-17 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20070152276A1 (en) * 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP5141325B2 (ja) * 2008-03-21 2013-02-13 凸版印刷株式会社 有機ｅｌディスプレイパネルの製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US10644163B2 (en) * 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010103203A (ja) 2008-10-22 2010-05-06 Konica Minolta Holdings Inc 薄膜トランジスタおよびその製造方法
US20100308418A1 (en) 2009-06-09 2010-12-09 Knut Stahrenberg Semiconductor Devices and Methods of Manufacture Thereof
KR101836532B1 (ko) 2009-09-04 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101996773B1 (ko) 2009-10-21 2019-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105097952B (zh) 2009-12-25 2018-12-21 株式会社理光 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
JP5633346B2 (ja) 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
JP2012216780A (ja) 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101942980B1 (ko) * 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9159288B2 (en) 2012-03-09 2015-10-13 Apple Inc. Gate line driver circuit for display element array
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP5562384B2 (ja) * 2012-08-28 2014-07-30 キヤノン株式会社 薄膜トランジスタおよびその製造方法
WO2014034617A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 回路基板及び表示装置
WO2014034512A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 薄膜トランジスタ基板及び表示装置
WO2014054569A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9035287B2 (en) * 2013-02-01 2015-05-19 Polyera Corporation Polymeric materials for use in metal-oxide-semiconductor field-effect transistors
KR20150001154A (ko) * 2013-06-26 2015-01-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102146070B1 (ko) * 2013-07-01 2020-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2010135770A (ja) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010135462A (ja) 2008-12-03 2010-06-17 Sony Corp 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NPL 1: K. Nomura, and 5 others, "Room-temperature fabrication of transparent flexible thin film transistors using amorphous oxide semiconductors," NATURE, VOL. 432, 25, NOVEMBER, 2004, p. 488-492
NPL 2: T. Arai, and 1 other, "Manufacturing Issues for Oxide TFT Technologies for Large-Sized AMOLED Displays," SID 2012 Digest, 2012, p. 756-759

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476036B2 (en) 2016-09-23 2019-11-12 Samsung Display Co., Ltd. Organic light emitting diode display device comprising capping layer

Also Published As

Publication number Publication date
KR101856078B1 (ko) 2018-05-09
JP6394171B2 (ja) 2018-09-26
TWI568000B (zh) 2017-01-21
JP2015111653A (ja) 2015-06-18
RU2630708C1 (ru) 2017-09-12
KR20180049246A (ko) 2018-05-10
EP3063783B1 (en) 2020-02-12
BR112016009806A2 (ko) 2017-08-01
EP3063783A1 (en) 2016-09-07
SG11201603456VA (en) 2016-05-30
WO2015064670A1 (en) 2015-05-07
US20180226046A1 (en) 2018-08-09
CN105684135A (zh) 2016-06-15
CN105684135B (zh) 2019-04-12
EP3063783A4 (en) 2017-06-28
BR112016009806B1 (pt) 2022-07-26
US20160267873A1 (en) 2016-09-15
CN110047938A (zh) 2019-07-23
US9972274B2 (en) 2018-05-15
TW201523891A (zh) 2015-06-16
US10565954B2 (en) 2020-02-18
KR102137664B1 (ko) 2020-07-24

Similar Documents

Publication Publication Date Title
KR101856078B1 (ko) 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템
US10699632B2 (en) Field-effect transistor having dual gate oxide insulating layers, display element, image display device, and system
KR102167966B1 (ko) 전계 효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
EP3118900B1 (en) Field-effect transistor, display element, image display device, and system
US10403234B2 (en) Field-effect transistor, display element, image display device, and system
JP6787386B2 (ja) 絶縁膜形成用塗布液
JP6642657B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6794706B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20160526

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170727

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180131

A107 Divisional application of patent
GRNT Written decision to grant
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20180502

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180502

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180503

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210422

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220421

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230420

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240418

Start annual number: 7

End annual number: 7