[go: up one dir, main page]

JP6665536B2 - 酸化物半導体 - Google Patents

酸化物半導体 Download PDF

Info

Publication number
JP6665536B2
JP6665536B2 JP2016003739A JP2016003739A JP6665536B2 JP 6665536 B2 JP6665536 B2 JP 6665536B2 JP 2016003739 A JP2016003739 A JP 2016003739A JP 2016003739 A JP2016003739 A JP 2016003739A JP 6665536 B2 JP6665536 B2 JP 6665536B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
electrode
layer
organic
appropriately selected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016003739A
Other languages
English (en)
Other versions
JP2017126607A (ja
Inventor
植田　尚之
尚之 植田
中村　有希
有希 中村
由希子 安部
由希子 安部
真二 松本
真二 松本
雄司 曽根
雄司 曽根
遼一 早乙女
遼一 早乙女
定憲 新江
定憲 新江
嶺秀 草柳
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2016003739A priority Critical patent/JP6665536B2/ja
Priority to US15/401,157 priority patent/US10141185B2/en
Publication of JP2017126607A publication Critical patent/JP2017126607A/ja
Application granted granted Critical
Publication of JP6665536B2 publication Critical patent/JP6665536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3035—Edge emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Theoretical Computer Science (AREA)

Description

本発明は、酸化物半導体、塗布液、酸化物半導体膜の形成方法、半導体素子、表示素子、画像表示装置及び画像表示システムに関する。
アモルファス状態でａ−Ｓｉ以上の移動度を示すＩｎＧａＺｎＯ４（ａ−ＩＧＺＯ）薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の発表をきっかけとして、世界中で酸化物半導体の実用化へ向けた研究開発が精力的に進められている。
しかしながら、これらの酸化物半導体の殆どは、電子をキャリアとするｎ型酸化物半導体である。
ｎ型酸化物半導体に匹敵するｐ型酸化物半導体を利用することが可能になれば、これらを組み合わせてｐ−ｎ接合を形成することにより、ダイオード、光センサ、太陽電池、ＬＥＤ、バイポーラトランジスタ等を実現することができる。さらに、ｎ型ＴＦＴとｐ型ＴＦＴを組み合わせたＣＭＯＳ回路を作製することも可能になる。酸化物半導体は、ワイドギャップ化が可能であるため、これらのデバイスを透明にすることも可能になる。また、酸化物半導体は、アクティブマトリックス型ディスプレイへの応用も可能である。
ｐ型酸化物半導体としては、Ｃｕ２Ｏ、ＣｕＡｌＯ２、ＣｕＩｎＯ２、ＳｒＣｕ２Ｏ２、ＳｎＯ等が知られている（例えば、特許文献１〜３、非特許文献１参照）。
また、両極性を有する酸化物半導体としては、ＣｕＩｎＯ２等が知られている（例えば、非特許文献２参照）。
しかしながら、ｐ型又はｎ型に制御することが可能な酸化物半導体が望まれている。
本発明の一態様は、ｐ型又はｎ型に制御することが可能な酸化物半導体を提供することを目的とする。
本発明の一態様は、酸化物半導体において、一般式
Figure 0006665536
 （式中、Ａ、Ｚ及びＢは、それぞれ正一価元素、正二価元素及び正三価元素であり、Ｌは正の整数であり、ｍi及びｎiは、それぞれ独立に０以上の整数であり、
Figure 0006665536
 である。）
で表される層構造を有する酸化物である。
本発明の一態様によれば、ｐ型又はｎ型に制御することが可能な酸化物半導体を提供することができる。
一般式［１］（Ｌ＝１、ｍ１＝ｎ１＝１）で表される層構造を示す模式図である。 一般式［１］（Ｌ＝２、ｍ１＝ｍ２＝ｎ１＝０、ｎ２＝２）で表される層構造を示す模式図である。 ｐｎ接合ダイオードの一例を示す概略構成図である。 トップコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。 本実施形態の画像表示装置の一例を示す部分拡大図である。 図５の表示素子の拡大図である。 図６の表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。 図６の表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の他の例を示す概略構成図である。 図６の有機ＥＬ素子の一例を示す概略構成図である。 図５の画像表示装置の全体図である。 本実施形態の画像表示装置の他の例を示す部分拡大図である。 図１１の表示素子の拡大図である。 実施例のｐｎ接合ダイオードのＩ−Ｖ特性を示す図である。
＜酸化物半導体＞
本実施形態の酸化物半導体は、一般式
Figure 0006665536
 （式中、Ａ、Ｚ及びＢは、それぞれ正一価元素、正二価元素及び正三価元素であり、Ｌは正の整数であり、ｍi及びｎiは、それぞれ独立に０以上の整数であり、
Figure 0006665536
 である。）
で表される層構造を有する酸化物である。
酸化物半導体は、両極性を有し、組成の制御及び適切なキャリアの導入方法により、伝導性（ｐ型又はｎ型）の制御が可能であり、Ｌ、ｍｉ及びｎｉの値を変えることによって組成を調節し、特性を広く制御することができる。
従来、ＡＢＯ２（例えば、Ａ＝Ｃｕ、Ａｇ、Ｂ＝Ａｌ、Ｇａ、Ｉｎ）で表されるデラフォサイト型酸化物が知られている。デラフォサイト型酸化物は、稜共有したＢＯ６八面体が形成する（ＢＯ２）−層とＡ＋層が交互に積層した層構造をとる。ここで、Ａ＋は、ＡＯ２ダンベル構造をとっている。これによって、キャリアとしてホールを導入すれば、ｐ型の伝導を示す。さらに、ＢがＩｎ３＋の場合、電子キャリアを導入することによってｎ型の伝導を示す。しかしながら、ＡとＢのモル比が１であり、ドーピングの自由度も少ないため、自由に伝導性を制御することは困難であった。
デラフォサイト型酸化物では、全ての二次元面が単一の元素からなる三角格子を形成している。発明者等はこの特徴に着目し、鋭意研究を重ねた結果、本発明に至った。即ち、デラフォサイト型酸化物を構成するＡ＋、Ｂ３＋、Ｏ２−の二次元三角格子にＺ２＋の層を挿入することによって、デラフォサイト型酸化物を発展させ、一般式［１］で表される層構造を有する両極性酸化物半導体を得た。
ここで、Ａ＋は、ＡＯ２ダンベル構造を取り、Ｂ３＋は、ＢＯ６八面体構造を取り、Ｚ２＋は、ＺＯ４四面体構造を取る。
Ａは、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ及びＰｄのいずれかを含むことが好ましい。
このとき、ＡＯ２層は、ホール伝導を担う。
Ｚは、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ及びＣｄのいずれかを含むことが好ましい。
ＺがＺｎ又はＣｄである場合、ＺＯ層は、電子伝導を担う。
ＺがＢｅ、Ｍｇ、Ｃａ、Ｓｒ又はＢａである場合、その上下の酸素層を含めたＺＯ層は絶縁体的で、ブロッキング層となる。
Ｂは、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ及びＲｈのいずれかを含むことが好ましい。
ＢがＧａ、Ｉｎ又はＴｌである場合、ＢＯ２層は、電子伝導を担う。
ＢがＳｃ、Ｙ、Ｌａ又はＬｕである場合、ＢＯ２層は、絶縁体的で、ブロッキング層となる。
ＢがＣｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ又はＹｂである場合、磁性半導体となる。
図１に、一般式［１］（Ｌ＝１、ｍ１＝ｎ１＝１）で表される層構造を示す。
図１には、ｘの値が−１から１まで１／３ステップで示されている。各原子の座標はｘ＝１／３の時、ｙ＝２／３、ｘ＝２／３の時、ｙ＝１／３である。この層構造の場合、ｍ及びｎの値を大きくすることによって、Ｚ／Ａを大きくすることができ、ＺがＺｎ又はＣｄを含む場合には、ｎ型伝導を得やすい。
図２に、一般式［１］（Ｌ＝２、ｍ１＝ｍ２＝ｎ１＝０、ｎ２＝２）で表される層構造を示す。
図１と同様に、図２には、ｘの値が−１から１まで１／３ステップで示されている。各原子の座標はｘ＝１／３の時、ｙ＝２／３、ｘ＝２／３の時、ｙ＝１／３である。この層構造の場合、Ｂ、Ｚにブロッキング原子を選択すると、ｐ型伝導を得やすい。逆に、ＺがＺｎ又はＣｄを含み、ＢがＩｎ又はＴｌを含み、ｍ及びｎの値を大きくした場合には、ｎ型伝導を得やすい。
＜置換ドーピング＞
Ａ、Ｂ、Ｚに適切な元素を選択すると、ｐ型及びｎ型のいずれの場合にも置換ドーピングが可能になり、さらに伝導性の制御が容易になる。その例を以下に記載する。
ＢがＬａである場合、その一部をＳｒで置換すると、ホールドーピングが実現する。
ＺがＭｇである場合、その一部をＬｉで置換すると、ホールドーピングが実現する。
ＢがＩｎである場合、その一部をＳｎで置換すると、電子ドーピングが実現する。
ＺがＺｎである場合、その一部をＧａで置換すると、電子ドーピングが実現する。
酸化物半導体の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、膜状、バルク（粒子状）等が挙げられる。
酸化物半導体は、ｐｎ接合ダイオード、ＰＩＮフォトダイオード、電界効果型トランジスタ等の半導体素子の活性層として有用である。
酸化物半導体膜は、後述の塗布液を用いる酸化物半導体膜の形成方法により形成することができる。
酸化物半導体膜の上記以外の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、ＭＢＥ法、ＣＶＤ法、ＡＬＤ法等が挙げられる。
＜塗布液＞
本実施形態の塗布液は、有機溶媒と、Ａ又はＡと価数が異なる同一の元素を含む化合物（以下、Ａ含有化合物という）と、Ｂ又はＢと価数が異なる同一の元素を含む化合物（以下、Ｂ含有化合物という）と、Ｚ又はＺと価数が異なる同一の元素を含む化合物（以下、Ｚ含有化合物という）と、を含有し、更に必要に応じて、その他の成分を含有する。
塗布液は、後述の酸化物半導体膜の形成方法に用いられる。
−有機溶媒−
有機溶媒は、有機酸、有機酸エステル、芳香族、ジオール、グリコールエーテル及び非プロトン性極性溶媒の少なくともいずれかを含有することが好ましい。
有機溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、２−エチルヘキサン酸、アセチルアセトン、エチレングリコール、２−メトキシエタノール、イソプロピルアルコール、テトラヒドロフラン等が挙げられる。
また、塗布液に所望の物性（例えば、粘弾性、誘電率）を付与するために、ジエチレングリコール、ジメチルホルムアミド等の有機溶媒を用いてもよい。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
塗布液における有機溶媒の含有量は、特に制限はなく、目的に応じて適宜選択することができる。
−Ａ含有化合物、Ｂ含有化合物及びＺ含有化合物−
Ａ含有化合物、Ｂ含有する化合物及びＺ含有化合物は、それぞれ独立に、無機塩、酸化物、水酸化物、有機酸塩、金属アルコキシド、有機金属及び金属錯体の少なくともいずれかであることが好ましい。
酸化物半導体中でＡの原子価は１価であるが、Ａ含有化合物中でＡの原子価は１価に限定されない。
例えば、ＡがＣｕ（Ｉ）である場合、Ｃｕ含有化合物としては、目的に応じて適宜選択することができ、例えば、ネオデカン酸銅（ＩＩ）等の有機カルボン酸銅；フタロシアニン銅（ＩＩ）、銅（Ｉ）フェニルアセチリド等の有機銅錯体；銅（ＩＩ）ジエトキシド等の銅アルコキシド；硝酸銅（ＩＩ）、酢酸銅（Ｉ）等の無機銅塩等が挙げられる。これらの中でも、無極性有機溶媒を用いて塗布液を製造する場合には、溶解性の観点から、有機カルボン酸銅が好ましく、ネオデカン酸銅（ＩＩ）がより好ましい。また、極性有機溶媒を用いて塗布液を製造する場合には、溶解性の観点から、無機銅塩が好ましく、硝酸銅（ＩＩ）がより好ましい。
塗布液におけるＡ含有化合物の含有量は、特に制限はなく、目的に応じて適宜選択することができる。
酸化物半導体中でＢの原子価は３価であるが、Ｂ含有化合物中でＢの原子価は３価に限定されない。
例えば、ＢがＴｌ（ＩＩＩ）である場合、Ｔｌ含有化合物としては、目的に応じて適宜選択することができ、例えば、２−エチルヘキサン酸タリウム（Ｉ）等の有機カルボン酸タリウム；タリウムアセチルアセトナート（Ｉ）等の有機タリウム錯体；タリウム（Ｉ）エトキシド等のタリウムアルコキシド；硝酸タリウム（ＩＩＩ）、塩化タリウム（Ｉ）等の無機タリウム塩等が挙げられる。これらの中でも、無極性有機溶媒を用いて塗布液を製造する場合には、溶解性の観点から、有機カルボン酸タリウムが好ましく、２−エチルヘキサン酸タリウム（Ｉ）がより好ましい。また、極性有機溶媒を用いて塗布液を製造する場合には、溶解性の観点から、無機タリウム塩が好ましく、硝酸タリウム（ＩＩＩ）がより好ましい。
塗布液におけるＢ含有化合物の含有量は、特に制限はなく、目的に応じて適宜選択することができる。
酸化物半導体中でＺの原子価は２価であるが、Ｚ含有化合物中でＺの原子価は２価に限定されない。
例えば、Ｂがマグネシウム（ＩＩ）である場合、Ｍｇ含有化合物としては、目的に応じて適宜選択することができ、例えば、２−エチルヘキサン酸マグネシウム（ＩＩ）等の有機カルボン酸マグネシウム；マグネシウムアセチルアセトナート（ＩＩ）等の有機マグネシウム錯体；マグネシウム（ＩＩ）エトキシド等のマグネシウムアルコキシド；硝酸マグネシウム（ＩＩ）、塩化マグネシウム（ＩＩ）等の無機マグネシウム塩等が挙げられる。これらの中でも、無極性有機溶媒を用いて塗布液を製造する場合には、溶解性の観点から、有機カルボン酸マグネシウムが好ましく、２−エチルヘキサン酸マグネシウム（ＩＩ）がより好ましい。また、極性有機溶媒を用いて塗布液を製造する場合には、溶解性の観点から、無機マグネシウム塩が好ましく、硝酸マグネシウム（ＩＩ）がより好ましい。
塗布液におけるＢ含有化合物の含有量は、特に制限はなく、目的に応じて適宜選択することができる。
本実施形態の塗布液は、良好な導電性を持つ酸化物半導体膜の形成に用いる原料溶液として好適である。例えば、酸化物半導体膜中でＣｕの原子価は１価であるが、Ｃｕ含有化合物中でＣｕの原子価は２価であることが好ましい。即ち、Ｃｕ含有化合物中のＣｕの原子価が２価である場合には、Ｃｕ１原子に対し酸素１原子が存在するが、これを用いて形成されるＣｕ酸化物のｐ型導電性に寄与する相では、Ｃｕの原子価が１価であるので、Ｃｕ２原子に対し酸素１原子が存在する。即ち、塗布液は、ＣｕとＯの関係において、酸素過剰の状態であることになる。このような塗布液を用いることにより、形成される酸化物半導体膜の酸素量を高め、酸素欠陥によるキャリア補償を抑制することができる。そのため、ホール濃度を高めて良好なｐ型伝導を示す酸化物半導体膜が形成される。
また、本実施形態の塗布液は、Ａ含有化合物、Ｂ含有化合物及びＺ含有化合物の組成と、有機溶媒の混合比を幅広く調整することができるため、後述する酸化物半導体膜の形成方法や使用目的に応じてそれらを適切に調整することができる。
＜酸化物半導体膜の形成方法＞
本実施形態の酸化物半導体膜の形成方法は、本実施形態の塗布液を支持体上に塗布する塗布工程と、塗布液が塗布された支持体を熱処理する熱処理工程とを含み、更に必要に応じて、その他の工程を含む。
−塗布工程−
塗布工程としては、支持体上に塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
支持体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基板等が挙げられる。
塗布方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、インクジェットプリント法、スリットコート法、ノズルプリント法、グラビア印刷法、マイクロコンタクトプリント法等の既存の方法を利用することができる。これらの中で、広い面積に均一な厚さの酸化物半導体膜を簡便に形成する場合には、スピンコート法やスリットコート法が好ましい。また、インクジェットプリント法やマイクロコンタクトプリント法等の印刷法を適切な印刷条件で使用すれば、所望の形状に印刷することができ、後工程でパターニングする必要はない。
−熱処理工程−
熱処理工程としては、塗布された塗布液を熱処理する工程であって、塗布液が乾燥し、Ａ含有化合物、Ｂ含有化合物及びＣ含有化合物が分解し、酸化物半導体が生成することが可能な工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
熱処理工程では、塗布液の乾燥（以下、乾燥処理という）と、Ａ含有化合物、Ｂ含有化合物及びＣ含有化合物の分解及び酸化物半導体の生成（以下、分解及び生成処理という）とを、異なる温度で行うことが好ましい。即ち、塗布液を乾燥させた後に、昇温することにより、Ａ含有化合物、Ｂ含有化合物及びＣ含有化合物を分解させ、酸化物半導体を生成させることが好ましい。
乾燥処理の温度としては、特に制限はなく、塗布液に含まれる有機溶媒に応じて適宜選択することができ、例えば、８０℃〜１８０℃が挙げられる。
乾燥処理においては、低温で処理するために、減圧オーブン等を使用することも有効である。
乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１分間〜１時間が挙げられる。
分解及び生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、２００℃〜４００℃が挙げられる。
分解及び生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０分間〜５時間が挙げられる。
なお、熱処理工程では、乾燥処理並びに分解及び生成処理を同時進行的に実施してもよいし、複数の工程に分割してもよい。
熱処理工程の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、塗布液が塗布された支持体を加熱する方法等が挙げられる。
熱処理工程における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、大気雰囲気もしくは酸素雰囲気が好ましい。塗布液が塗布された支持体を大気雰囲気もしくは酸素雰囲気で熱処理することにより、分解生成物を速やかに系外に排出し、酸化物半導体の酸素欠陥を低減することができる。
熱処理工程の際には、波長が４００ｎｍ以下の紫外光を乾燥処理後の塗布液に照射することが分解及び生成処理の反応を促進する上で有効である。波長が４００ｎｍ以下の紫外光を照射することにより、塗布液中に含有される有機物等の化学結合を切断し、有機物が分解するため、効率的に酸化物半導体を生成させることができる。
波長が４００ｎｍ以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長が２２２ｎｍの紫外光等が挙げられる。
また、紫外光を乾燥処理後の塗布液に照射する代わりに、又は、紫外光を乾燥処理後の塗布液に照射すると共に、オゾンを乾燥処理後の塗布液に付与することが好ましい。オゾンを乾燥処理後の塗布液に付与することにより、酸化物半導体の生成が促進される。
本実施形態の酸化物半導体膜の形成方法では、塗布プロセスにより酸化物半導体膜を形成するため、真空プロセスに比べて簡易、大量、かつ低コストで酸化物半導体膜を形成することができる。
また、本実施形態の酸化物半導体膜の形成方法では、良好なｐ型導電性を持つｐ型酸化物膜を形成することができる。本実施形態の酸化物半導体膜の形成方法では、塗布液に、原子価が２価のＣｕを含有するＣｕ含有化合物を用いることが好ましい。この場合、塗布液ではＣｕの原子価は２価であるので、Ｃｕ１原子に対し酸素１原子であるが、これを用いて形成される酸化物半導体のｐ型導電性に寄与する相ではＣｕが１価であるので、Ｃｕ２原子に対し酸素１原子となる。即ち、酸化物半導体膜を形成するにあたり、塗布液は、ＣｕとＯの関係において、酸素過剰の状態であることになる。このような塗布液を用いることにより、形成される酸化物半導体膜中の酸素量を高め、酸素欠陥によって電子が生成されるのを抑制することができる。そのため、ホール濃度を高めて良好なｐ型導電性の酸化物半導体膜が形成される。
＜半導体素子＞
本実施形態の半導体素子は、本実施形態の酸化物半導体を含有する活性層を有する。
活性層としては、本実施形態の前記酸化物半導体を含有する限り、特に制限はなく、目的に応じて適宜選択することができる。
前述のように、本実施形態の酸化物半導体は、組成を調整することによって目的に応じた特性を実現することができるため、半導体素子の活性層に用いるのに適している。即ち、特性を最適化した酸化物半導体を活性層が含有することで、半導体素子の特性を向上させることができる。
活性層の構造、形状、大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
半導体素子としては、例えば、ダイオード、電界効果型トランジスタ等が挙げられる。
＜ダイオード＞
ダイオードとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、第一の電極と、第二の電極と、第一の電極と第二の電極の間に形成されている活性層とを有するダイオード等が挙げられる。このようなダイオードとしては、例えば、ｐｎ接合ダイオード、ＰＩＮフォトダイオード等が挙げられる。
−ｐｎ接合ダイオード−
ｐｎ接合ダイオードは、活性層を有し、更に必要に応じて、アノード（陽極）、カソード（陰極）等のその他の部材を有する。
−−活性層−−
活性層は、ｐ型半導体層と、ｎ型半導体層とを有し、更に必要に応じて、その他の部材を有する。
ｐ型半導体層とｎ型半導体層とは、接している。
本実施形態の酸化物半導体でｎ型半導体層を形成する場合、例えば、（ＣｕＯ）（ＩｎＯ）（ＺｎＯ）４（Ｌ＝１、ｍ１＝０，ｎ１＝４）に適宜ｎ型ドーピングを施せばよい。他方、ｐ型半導体層を形成する場合は、（ＣｕＯ）（ＡｌＯ）（ＭｇＯ）２（Ｌ＝１、ｍ１＝０，ｎ１＝２）に適宜ｐ型ドーピングを施せばよい。この場合、基本的に同一構造のｐ型半導体層及びｎ型半導体層を積層するので、界面における欠陥が少なく、高性能のｐｎ接合ダイオードを作製することができる。
また、本実施形態の酸化物半導体は、ワイドギャップで可視光を透過することから、これらを用いると透明なダイオードを構成できる。
更には、ｐ型半導体層又はｎ型半導体層のどちらか一方を従来の酸化物半導体で作製することもできる。
活性層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、ＭＢＥ法、ＣＶＤ法、ＡＬＤ法等の真空プロセス、ディップコーティング法、インクジェットプリント法、ナノインプリント法等の印刷法等が挙げられる。
活性層の平均厚さとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜２μｍが好ましい。
−−アノード（陽極）−−
アノードは、ｐ型半導体層に接して形成されている。
アノードの材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属乃至これらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体等が挙げられる。
アノードの形状、大きさ、構造としては、特に制限はなく、目的に応じて適宜選択することができる。
アノードは、ｐ型半導体層に接して形成されているが、これらの間ではオーミック接触が形成されていることが好ましい。
アノードの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等により成膜した後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェットプリント、ナノインプリント、グラビア等の印刷プロセスにより所望の形状に直接成膜する方法等が挙げられる。
−−カソード（陰極）−−
カソードは、ｎ型半導体層に接して形成されている。
カソードの材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アノードの説明において記載した材質と同じ材質等が挙げられる。
カソードの形状、大きさ、構造としては、特に制限はなく、目的に応じて適宜選択することができる。
カソードは、ｎ型半導体層に接して形成されているが、これらの間ではオーミック接触が形成されていることが好ましい。
カソードの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アノードの説明において記載した形成方法と同じ方法等が挙げられる。
−−ｐｎ接合ダイオードの製造方法−−
ｐｎ接合ダイオード（図３参照）の製造方法の一例を説明する。
まず、基材１１上にカソード１２を形成する。
基材１１の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
基材１１の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材等が挙げられる。
ガラス基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラス等が挙げられる。
プラスチック基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。
なお、基材１１は、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われていることが好ましい。
続いて、カソード１２上にｎ型半導体層１３を形成する。
続いて、ｎ型半導体層１３上に、ｐ型半導体層１４を形成する。
続いて、ｐ型半導体層１４上に、アノード１５を形成する。
以上により、ｐｎ接合ダイオードが製造される。
＜電界効果型トランジスタ＞
電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを有し、更に必要に応じて、その他の部材を有する。
−ゲート電極−
ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属乃至これらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体等が挙げられる。
ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等により成膜した後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェットプリント、ナノインプリント、グラビア等の印刷プロセスにより所望の形状に直接成膜する方法等が挙げられる。
ゲート電極の平均厚さとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−ソース電極及びドレイン電極−
ソース電極及びドレイン電極としては、電界効果型トランジスタから電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
ソース電極及びドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ゲート電極の説明において記載した材質と同じ材質等が挙げられる。
活性層とソース電極及び活性層とドレイン電極の間の接触抵抗が大きいと、トランジスタ特性の劣化につながる。これを避けるために、接触抵抗が小さくなるような材質をソース電極及びドレイン電極として選択することが好ましい。
ソース電極及びドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ゲート電極の説明において記載した形成方法と同じ方法等が挙げられる。
ソース電極及びドレイン電極の平均厚さとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−活性層−
活性層は、本実施形態の酸化物半導体を含有する。
活性層は、ソース電極及びドレイン電極との間に形成されている。
ここで、「ソース電極及びドレイン電極との間」とは、活性層がソース電極及びドレイン電極と共に、電界効果型トランジスタを機能させるような位置であり、そのような位置であれば、特に制限はなく、目的に応じて適宜選択することができる。
活性層として機能するために必要なキャリア濃度とキャリア移動度が得られるよう、酸化物半導体の組成や形成条件が選択されていることが好ましい。
活性層の平均厚さとしては、特に制限はなく、目的に応じて適宜選択することができるが、３ｎｍ〜１μｍが好ましく、１０ｎｍ〜３００ｎｍがより好ましい。
−ゲート絶縁層−
ゲート絶縁層としては、ゲート電極と活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＨｆＯ２等の高誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料等が挙げられる。
ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空成膜法、スピンコート法、ダイコート法、インクジェットプリント法等の印刷法等が挙げられる。
ゲート絶縁層の平均厚さとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜５００ｎｍがより好ましい。
電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型、ボトムコンタクト・ボトムゲート型、トップコンタクト・トップゲート型、ボトムコンタクト・トップゲート型等が挙げられる（例えば、特開２０１０−７４１４８号公報参照）。
電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ＩＣカード、ＩＤタグ等にも使用することができる。
電界効果型トランジスタは、活性層が本実施形態の酸化物半導体を含有するので、組成を調整することで好ましい特性の活性層が実現されており、トランジスタ特性が良好なものとなる。
−トップコンタクト・ボトムゲート型の電界効果型トランジスタの製造方法−
トップコンタクト・ボトムゲート型の電界効果型トランジスタ（図４参照）の製造方法の一例を説明する。
まず、基材２１上にゲート電極２６を形成する。
基材２１の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
基材２１の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材等が挙げられる。
ガラス基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラス等が挙げられる。
プラスチック基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。
なお、基材２１は、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われていることが好ましい。
続いて、ゲート電極２６上にゲート絶縁層２５を形成する。
続いて、チャネル領域であってゲート絶縁層２５上に、活性層２２を形成する。
続いて、ゲート絶縁層２５上に、活性層２２を跨ぐようにソース電極２３及びドレイン電極２４を離間して形成する。
以上により、電界効果型トランジスタが製造される。
本実施形態の半導体素子は、本実施形態の酸化物半導体を活性層に含有している。酸化物半導体は、組成を調整することによって目的に応じた特性（導電性）を実現することができる。そのため、特性を最適化した酸化物半導体を活性層とすることで、半導体素子の特性を向上させることができる。
本実施形態の電界効果型トランジスタは、良好な特性のＴＦＴを実現することができる。
＜表示素子＞
本実施形態の表示素子は、駆動信号に応じて光出力を制御する光制御素子と、光制御素子に駆動信号を出力する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
−光制御素子−
光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができるが、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子及びエレクトロウェッティング素子のいずれかであることが好ましい。
−駆動回路−
駆動回路としては、本実施形態の電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
本実施形態の表示素子は、本実施形態の電界効果型トランジスタを有するため、表示素子間のばらつきが小さい。また、表示素子に経時変化が起こっても、駆動回路における電界効果型トランジスタを一定のゲート電圧で動作させることができるため、表示素子の長寿命化につながる。
＜画像表示装置＞
本実施形態の画像表示装置は、画像データに応じて画像を表示し、マトリックス状に配置されている、本実施形態の表示素子と、画像データに応じて、駆動回路における電界効果型トランジスタに印加するゲート電圧と信号電圧とを個別に制御する表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
−表示制御装置−
表示制御装置としては、画像データに応じて、電界効果型トランジスタのゲート電圧と信号電圧とを、配線を介して、個別に制御することが可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
本実施形態の画像表示装置は、本実施形態の表示素子を有するため、長寿命で安定して動作する。
本実施形態の画像表示装置は、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に用いることができる。また、本実施形態の画像表示装置は、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段にも用いることができる。更に、本実施形態の画像表示装置は、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段を用いることができる。
図５は、本実施形態の画像表示装置の一例として、有機ＥＬディスプレイを示す。
有機ＥＬディスプレイは、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。なお、図１１及び図１２において、同じ符号（例えば、Ｘ１、Ｙ１）は、同じ意味を有する。
よって、走査線とデータ線とによって、表示素子３０２（図６参照）を特定することができる。
表示素子３０２は、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、有機ＥＬディスプレイは、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。
ドライブ回路３２０は、２つの電界効果型トランジスタ１０及び２０と、キャパシタ３０とを有する。
電界効果型トランジスタ１０は、スイッチ素子として動作する。電界効果型トランジスタ１０のゲート電極Ｇは、所定の走査線に接続され、電界効果型トランジスタ１０のソース電極Ｓは、所定のデータ線に接続されている。また、電界効果型トランジスタ１０のドレイン電極Ｄは、キャパシタ３０の一方の端子に接続されている。
電界効果型トランジスタ２０は、有機ＥＬ素子３５０に電流を供給する。電界効果型トランジスタ２０のゲート電極Ｇは、電界効果型トランジスタ１０のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ２０のドレイン電極Ｄは、有機ＥＬ素子３５０の陽極に接続され、電界効果型トランジスタ２０のソース電極Ｓは、所定の電流供給線に接続されている。
キャパシタ３０は、電界効果型トランジスタ１０の状態、即ち、データを記憶する。キャパシタ３０の他方の端子は、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ１０が「オン」状態になると、信号線Ｙ２を介して画像データがキャパシタ３０に記憶され、電界効果型トランジスタ１０が「オフ」状態になった後も、電界効果型トランジスタ２０を画像データに対応した「オン」状態に保持することによって、有機ＥＬ素子３５０は駆動される。
図７に、有機ＥＬ素子３５０と電界効果型トランジスタ２０との位置関係の一例を示す。
ここでは、電界効果型トランジスタ２０の横に有機ＥＬ素子３５０が配置されている。なお、図示されていないが、キャパシタ３０も基材２１上に形成されている。
このとき、活性層２２上に保護膜を設けることが好ましい。
保護膜の材質としては、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマー等が適宜利用できる。
図８に、有機ＥＬ素子３５０と電界効果型トランジスタ２０との位置関係の他の例を示す。
ここでは、電界効果型トランジスタ２０の上に有機ＥＬ素子３５０が配置されている。
この場合には、ゲート電極２６に透明性が要求されるので、ゲート電極２６には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２等の導電性を有する透明な酸化物が用いられる。
なお、符号３６０は層間絶縁膜（平坦化膜）である。
層間絶縁膜の材質としては、ポリイミド、アクリル系の樹脂等を利用できる。
ここで、図７及び図８において、電界効果型トランジスタ２０は、基材２１と、活性層２２と、ソース電極２３と、ドレイン電極２４と、ゲート絶縁層２５と、ゲート電極２６とを有する。有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
図９に、有機ＥＬ素子の一例を示す。
有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等が挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚膜であれば、高反射率電極となり、極薄膜（２０ｎｍ程度未満）であれば、半透明電極となる。図９では、陽極側から光を取りだしているが、陰極を透明、または半透明電極とすることによって陰極側から光を取り出すことができる。
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金等が挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。
以上、陽極３１４の側（図９における下側）から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、陰極３１２の側（図９における上側）から光を取り出す「トップエミッション」であってもよい。
図５の画像表示装置は、図１０に示すように、表示素子３０２と、配線（走査線、データ線、電流供給線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路の出力信号に基づいて、ディスプレイにおける複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
以上、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合、ディスプレイは、エレクトロクロミックディスプレイとなる。
また、光制御素子が液晶素子であってもよく、この場合、ディスプレイは、液晶ディスプレイとなり、図１１に示すように、表示素子３０２'に対する電流供給線は不要となる。また、図１２に示すように、ドライブ回路３２０'は、電界効果型トランジスタ１０及び２０と同様の１つの電界効果型トランジスタ４０により構成することができる。電界効果型トランジスタ４０において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３６１及び液晶素子３７０の画素電極に接続されている。
また、光制御素子は、電気泳動素子、無機ＥＬ素子及びエレクトロウェッティング素子のいずれかであってもよい。
以上、画像表示装置がディスプレイである場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置であればよい。
＜画像表示システム＞
本実施形態の画像表示システムは、本実施形態の画像表示装置と、画像表示装置に表示する画像情報に基づいて画像データを作成し、画像データを画像表示装置に出力する画像データ作成装置とを有する。
画像データ作成装置としては、例えば、コンピュータ（パソコンを含む）等が挙げられる。
本実施形態の画像表示システムは、本実施形態の画像表示装置を有するため、長寿命で安定して動作する。
以下、本発明の実施例について説明するが、本発明は、実施例に限定されない。
（実施例１）
１ｍｍｏｌのＣｕ（ＮＯ３）２・３Ｈ２Ｏ、１ｍｍｏｌのＡｌ（ＮＯ３）３・９Ｈ２Ｏ、２ｍｍｏｌのＭｇ（ＮＯ３）２・６Ｈ２Ｏ、エチレングリコールモノメチルエーテル３ｍＬ、プロピレングリコール４ｍＬ及びメタノール１ｍＬを混合し、塗布液を得た。
ガラス基板上に塗布液をスピンコートした。次に、１２０℃で１時間乾燥させた後、酸素気流中、４００℃で３時間焼成し、（ＣｕＯ）（ＭｇＯ）（ＡｌＯ）（ＭｇＯ）半導体膜を形成した。
（ＣｕＯ）（ＭｇＯ）（ＡｌＯ）（ＭｇＯ）半導体膜をホール測定したところ、ｐ型であった。
（実施例２）
１ｍｍｏｌのＣｕ（ＮＯ３）２・３Ｈ２Ｏ、０．９９ｍｍｏｌのＬａＣｌ３・７Ｈ２Ｏ、３ｍｍｏｌのＭｇ（ＮＯ３）２・６Ｈ２Ｏ、０．０１ｍｍｏｌのＳｒＣｌ２・６Ｈ２Ｏ（ドーパント）、プロピレングリコールモノメチルエーテル４ｍＬ、エチレングリコール５ｍＬ及びイソプロパノール１ｍＬを混合し、塗布液を得た。
ガラス基板上に塗布液をスピンコートした。次に、１２０℃で１時間乾燥させた後、酸素気流中、４００℃で３時間焼成し、（ＣｕＯ）（ＭｇＯ）（ＬａＯ）（ＭｇＯ）２半導体膜を形成した。
（ＣｕＯ）（ＭｇＯ）（ＬａＯ）（ＭｇＯ）２半導体膜をホール測定したところ、ｐ型であった。
（実施例３）
１ｍｍｏｌのＡｇＮＯ３、１ｍｍｏｌのＹ（ＮＯ３）３・６Ｈ２Ｏ、３．９８ｍｍｏｌのＺｎ（ＮＯ３）２・６Ｈ２Ｏ、０．０２ｍｍｏｌのＧａ（ＮＯ３）３・８Ｈ２Ｏ（ドーパント）、ジメチルホルムアミド４ｍＬ、プロピレングリコール６ｍＬ及びエタノール２ｍＬを混合し、塗布液を得た。
ガラス基板上に塗布液をスピンコートした。次に、１２０℃で１時間乾燥させた後、酸素気流中、４００℃で３時間焼成し、（ＡｇＯ）（ＺｎＯ）２（ＹＯ）（ＺｎＯ）２半導体膜を形成した。
（ＡｇＯ）（ＺｎＯ）２（ＹＯ）（ＺｎＯ）２半導体膜をホール測定したところ、ｎ型であった。
（実施例４）
１ｍｍｏｌのＡｇＮＯ３、１ｍｍｏｌのＩｎ（ＮＯ３）３・３Ｈ２Ｏ、５ｍｍｏｌのＣｄ（ＮＯ３）２・２Ｈ２Ｏ、エチレングリコールモノメチルエーテル５ｍＬ、エチレングリコール７ｍＬ及びブタノール２ｍＬを混合し、塗布液を得た。
ガラス基板上に塗布液をスピンコートした。次に、１２０℃で１時間乾燥させた後、酸素気流中、４００℃で３時間焼成し、（ＡｇＯ）（ＣｄＯ）２（ＩｎＯ）（ＣｄＯ）３半導体膜を形成した。
（ＡｇＯ）（ＣｄＯ）２（ＩｎＯ）（ＣｄＯ）３半導体膜をホール測定したところ、ｎ型であった。
表１に、実施例１〜４の（ＡＯ）（ＺＯ）ｍ1（ＢＯ）（ＺＯ）ｎ1半導体膜の特性を示す。
Figure 0006665536
 （比較例１）
１ｍｍｏｌのＣｕ（ＮＯ３）２・３Ｈ２Ｏ、１ｍｍｏｌのＩｎ（ＮＯ３）３・３Ｈ２Ｏ、エチレングリコールモノメチルエーテル１ｍＬ、プロピレングリコール２ｍＬ及びメタノール１ｍＬを混合し、塗布液を得た。
ガラス基板上に塗布液をスピンコートした。次に、１２０℃で１時間乾燥させた後、酸素気流中、４００℃で３時間焼成し、ＣｕＩｎＯ２膜を形成した。
ＣｕＩｎＯ２膜をホール測定したところ、ｐ型及びｎ型のいずれであるかが不明であった。
以上のことから、実施例１〜４の（ＡＯ）（ＺＯ）ｍ1（ＢＯ）（ＺＯ）ｎ1半導体膜は、ｐ型又はｎ型に制御することが可能であり、材料設計の自由度が高いことが示された。
（ｐｎ接合ダイオードの作製）
−基材の準備−
厚さが０．７ｍｍの無アルカリガラス基板を、中性洗剤、純水及びイソプロピルアルコールを用いて超音波洗浄し、乾燥させた後、９０℃で１０分間ＵＶ−オゾン処理し、基材を得た。
−カソードの形成−
ガラス基板上に、メタルマスクを介して、Ａｌを１００ｎｍ蒸着し、カソードを形成した。
−ｎ型半導体層の形成−
カソード上に、実施例３と同様にして、厚さが３０ｎｍの（ＡｇＯ）（ＺｎＯ）２（ＹＯ）（ＺｎＯ）２半導体膜（ｎ型半導体層）を形成した。
−ｐ型半導体層の形成−
ｎ型半導体層上に、実施例２と同様にして、厚さが２５ｎｍの（ＣｕＯ）（ＭｇＯ）（ＬａＯ）（ＭｇＯ）２半導体膜（ｐ型半導体層）を形成した。
−アノードの形成−
ｐ型半導体層上に、メタルマスクを介して、Ａｕを１００ｎｍ蒸着し、アノードを形成し、ｐｎ接合ダイオードを得た。
ｐｎ接合ダイオードのＩ−Ｖ特性を測定した。
図１３に、ｐｎ接合ダイオードのＩ−Ｖ特性を示す。
図１３から、ｐｎ接合ダイオードは、典型的な整流性が得られていることがわかる。
以上のことから、実施例２の（ＣｕＯ）（ＭｇＯ）（ＬａＯ）（ＭｇＯ）２半導体膜及び実施例３の（ＡｇＯ）（ＺｎＯ）２（ＹＯ）（ＺｎＯ）２半導体膜を活性層に用いて、ｐｎ接合ダイオードが実現できていることが示された。
（電界効果型トランジスタの作製）
−基材（ゲート絶縁層が形成されているゲート電極）の準備−
厚さが２００ｎｍの熱酸化膜付きＳｉ基板を、中性洗剤、純水及びイソプロピルアルコールを用いて超音波洗浄し、乾燥させた後、９０℃で１０分間ＵＶ−オゾン処理し、基材を得た。ここで、熱酸化膜がゲート絶縁層であり、Ｓｉ基板がゲート電極である。
−活性層の形成−
ゲート絶縁層上に、実施例１と同様にして、厚さが２０ｎｍの（ＣｕＯ）（ＭｇＯ）（ＡｌＯ）（ＭｇＯ）半導体膜（ｐ型半導体層）を形成した後、フォトリソグラフィーにより活性層を形成した。
−ソース電極及びドレイン電極の形成−
活性層上に、メタルマスクを介して、Ｃｒを１ｎｍ蒸着した後、Ａｕを１００ｎｍ蒸着し、ソース電極及びドレイン電極を形成した。このとき、チャネル長を５０μｍとし、チャネル幅を４００μｍとした。
最後に、酸素気流中、３００℃で１時間のアニールし、電界効果型トランジスタを得た。
電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝−２０Ｖ）を測定したところ、ノーマリーオフの良好なｐ型特性を示した。
（電界効果型トランジスタの作製）
−基材（ゲート絶縁層が形成されているゲート電極）の準備−
厚さが２００ｎｍの熱酸化膜付きＳｉ基板を、中性洗剤、純水及びイソプロピルアルコールを用いて超音波洗浄し、乾燥させた後、９０℃で１０分間ＵＶ−オゾン処理し、基材を得た。ここで、熱酸化膜がゲート絶縁層であり、Ｓｉ基板がゲート電極である。
−活性層の形成−
ゲート絶縁層上に、実施例４と同様にして、厚さが２０ｎｍの（ＡｇＯ）（ＣｄＯ）２（ＩｎＯ）（ＣｄＯ）３半導体膜（ｎ型半導体層）を形成した後、フォトリソグラフィーにより活性層を形成した。
−ソース電極及びドレイン電極の形成−
活性層上に、メタルマスクを介して、Ａｌを１００ｎｍ蒸着し、ソース電極及びドレイン電極を形成した。このとき、チャネル長を５０μｍとし、チャネル幅を４００μｍとした。
最後に、酸素気流中、３００℃で１時間のアニールし、電界効果型トランジスタを得た。
電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝−２０Ｖ）を測定したところ、ノーマリーオフの良好なｎ型特性を示した。
１１ 基材
１２ カソード
１３ ｎ型半導体層
１４ ｐ型半導体層
１５ アノード
２１ 基材
２２ 活性層
２３ ソース電極
２４ ドレイン電極
２５ ゲート絶縁層
２６ ゲート電極
特開平１１−２７８８３４号公報 特開２０００−１５０８６１号公報 特開２００５−１８３９８４号公報
Ｎａｔｕｒｅ，３８９，９３９−９４２（１９９７） Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７８，１５８３−１５８５（２００１）

Claims (15)

  1. 一般式
    Figure 0006665536
     （式中、Ａ、Ｚ及びＢは、それぞれ正一価元素、正二価元素及び正三価元素であり、Ｌは正の整数であり、ｍi及びｎiは、それぞれ独立に０以上の整数であり、
    Figure 0006665536
     である。）
    で表される層構造を有する酸化物であることを特徴とする酸化物半導体。
  2. 前記Ａは、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ及びＰｄのいずれかを含むことを特徴とする請求項１に記載の酸化物半導体。
  3. 前記Ｚは、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ及びＣｄのいずれかを含むことを特徴とする請求項１又は２に記載の酸化物半導体。
  4. 前記Ｂは、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ及びＲｈのいずれかを含み、
    前記Ｌｎは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ又はＬｕであることを特徴とする請求項１乃至３のいずれか一項に記載の酸化物半導体。
  5. 請求項１乃至４のいずれか一項に記載の酸化物半導体膜の形成に用いられる塗布液であって、
    前記Ａ又は前記Ａと価数が異なる同一の元素を含有する化合物と、
    前記Ｂ又は前記Ｂと価数が異なる同一の元素を含有する化合物と、
    前記Ｚ又は前記Ｚと価数が異なる同一の元素を含有する化合物と、
    有機溶媒とを含有することを特徴とする塗布液。
  6. 前記Ａ又は前記Ａと価数が異なる同一の元素を含有する化合物、前記Ｂ又は前記Ｂと価数が異なる同一の元素を含有する化合物及び前記Ｚ又は前記Ｚと価数が異なる同一の元素を含有する化合物は、それぞれ独立に、無機塩、酸化物、水酸化物、有機酸塩、金属アルコキシド、有機金属及び金属錯体の少なくともいずれかであることを特徴とする請求項５に記載の塗布液。
  7. 前記有機溶媒は、有機酸、有機酸エステル、芳香族、ジオール、グリコールエーテル及び非プロトン性極性溶媒の少なくともいずれかを含有することを特徴とする請求項５又は６に記載の塗布液。
  8. 請求項５乃至７のいずれか一項に記載の塗布液を支持体上に塗布する工程と、
    該塗布液が塗布された支持体を熱処理する工程とを含むことを特徴とする酸化物半導体膜の形成方法。
  9. 請求項１乃至４のいずれか一項に記載の酸化物半導体を含有する活性層を有することを特徴とする半導体素子。
  10. 第一の電極と、第二の電極とをさらに有するダイオードであり、
    前記第一の電極と前記第二の電極との間に前記活性層が形成されていることを特徴とする請求項９に記載の半導体素子。
  11. ゲート電極と、ソース電極と、ドレイン電極とをさらに有する電界効果型トランジスタであり、
    前記ソース電極と前記ドレイン電極との間に前記活性層が形成されており、
    前記ゲート電極と前記活性層との間にゲート絶縁層がさらに形成されていることを特徴とする請求項９に記載の半導体素子。
  12. 駆動信号に応じて光出力を制御する光制御素子と、
    前記光制御素子に前記駆動信号を出力する駆動回路とを有し、
    前記駆動回路は、請求項１１に記載の半導体素子を有することを特徴とする表示素子。
  13. 前記光制御素子は、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子及びエレクトロウェッティング素子のいずれかであることを特徴とする請求項１２に記載の表示素子。
  14. 画像データに応じて画像を表示する装置であって、
    マトリックス状に配置されている、請求項１２又は１３に記載の表示素子と、
    前記画像データに応じて、前記半導体素子に印加するゲート電圧と信号電圧とを個別に制御する表示制御装置とを有することを特徴とする画像表示装置。
  15. 請求項１４に記載の画像表示装置と、
    該画像表示装置に表示する画像情報に基づいて前記画像データを作成し、該画像データを該画像表示装置に出力する画像データ作成装置とを有することを特徴とする画像表示システム。
JP2016003739A 2016-01-12 2016-01-12 酸化物半導体 Active JP6665536B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016003739A JP6665536B2 (ja) 2016-01-12 2016-01-12 酸化物半導体
US15/401,157 US10141185B2 (en) 2016-01-12 2017-01-09 Oxide semiconductor, coating liquid, method of forming oxide semiconductor film, semiconductor element, display element, image display device and image display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016003739A JP6665536B2 (ja) 2016-01-12 2016-01-12 酸化物半導体

Publications (2)

Publication Number Publication Date
JP2017126607A JP2017126607A (ja) 2017-07-20
JP6665536B2 true JP6665536B2 (ja) 2020-03-13

Family

ID=59275831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016003739A Active JP6665536B2 (ja) 2016-01-12 2016-01-12 酸化物半導体

Country Status (2)

Country Link
US (1) US10141185B2 (ja)
JP (1) JP6665536B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315961B2 (en) 2017-03-17 2022-04-26 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
LU100461B1 (en) * 2017-09-27 2019-03-29 Luxembourg Inst Science & Tech List Field-effect transistor with a total control of the electrical conductivity on its channel
TWI702186B (zh) 2018-03-19 2020-08-21 日商理光股份有限公司 形成氧化物用的塗佈液、製造氧化物薄膜的方法及製造場效電晶體的方法
WO2019181686A1 (en) 2018-03-19 2019-09-26 Ricoh Company, Ltd. Inorganic el element, display element, image display device, and system
US10818770B2 (en) 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
CN110660814A (zh) * 2019-09-29 2020-01-07 合肥京东方卓印科技有限公司 一种阵列基板、显示面板和阵列基板的制作方法
JP7173070B2 (ja) * 2020-03-13 2022-11-16 株式会社村田製作所 酸化物半導体素子及び酸化物半導体素子の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1340168C (en) * 1987-07-28 1998-12-08 Rosa Young Method of aligning grains of a multi-grained superconducting material
JPS6476903A (en) * 1987-09-16 1989-03-23 Semiconductor Energy Lab Apparatus for producing oxide superconducting material
JPH08274195A (ja) * 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子
JP3850978B2 (ja) * 1998-03-31 2006-11-29 独立行政法人科学技術振興機構 導電性透明酸化物
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
JP2007149746A (ja) * 2005-11-24 2007-06-14 National Institute Of Advanced Industrial & Technology 透明酸化物半導体接合
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5146943B2 (ja) * 2006-12-20 2013-02-20 三井金属鉱業株式会社 排ガス浄化用触媒及びその製造方法
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101719379B1 (ko) * 2008-12-18 2017-03-23 바스프 에스이 디티에닐비닐렌 공중합체로부터 제조된 반도체 물질
JP5448981B2 (ja) * 2009-04-08 2014-03-19 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP5982147B2 (ja) * 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
JP5783094B2 (ja) 2011-11-30 2015-09-24 株式会社リコー ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US9267003B2 (en) * 2012-01-30 2016-02-23 Sumitomo Chemical Company, Limited Polymer compound, composition, and light-emitting device using the same
WO2013120581A1 (en) * 2012-02-15 2013-08-22 Merck Patent Gmbh Planarization layer for organic electronic devices
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6236778B2 (ja) * 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
GB201304613D0 (en) * 2013-03-14 2013-05-01 Cambridge Display Tech Ltd Blend
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW202339281A (zh) * 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN105874575B (zh) * 2013-12-16 2019-04-16 国立大学法人北陆先端科学技术大学院大学 半导体器件及其制造方法以及脂肪族聚碳酸酯
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Also Published As

Publication number Publication date
US20170200606A1 (en) 2017-07-13
JP2017126607A (ja) 2017-07-20
US10141185B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
US10923569B2 (en) P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
JP5783094B2 (ja) ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP6665536B2 (ja) 酸化物半導体
JP6547273B2 (ja) ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP6579215B2 (ja) ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法
TWI732148B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R151 Written notification of patent or utility model registration

Ref document number: 6665536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151