[go: up one dir, main page]

JP6651714B2 - ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム - Google Patents

ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム Download PDF

Info

Publication number
JP6651714B2
JP6651714B2 JP2015111494A JP2015111494A JP6651714B2 JP 6651714 B2 JP6651714 B2 JP 6651714B2 JP 2015111494 A JP2015111494 A JP 2015111494A JP 2015111494 A JP2015111494 A JP 2015111494A JP 6651714 B2 JP6651714 B2 JP 6651714B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
type oxide
effect transistor
field
coating liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015111494A
Other languages
English (en)
Other versions
JP2016028412A (ja
Inventor
植田　尚之
尚之 植田
中村　有希
有希 中村
由希子 安部
由希子 安部
真二 松本
真二 松本
雄司 曽根
雄司 曽根
遼一 早乙女
遼一 早乙女
定憲 新江
定憲 新江
嶺秀 草柳
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2015111494A priority Critical patent/JP6651714B2/ja
Priority to TW104122209A priority patent/TWI585974B/zh
Priority to US14/795,234 priority patent/US20160013215A1/en
Priority to KR1020150097734A priority patent/KR20160009500A/ko
Priority to EP15176184.8A priority patent/EP2966691A1/en
Priority to CN201510408238.2A priority patent/CN105261649B/zh
Publication of JP2016028412A publication Critical patent/JP2016028412A/ja
Priority to KR1020180086615A priority patent/KR102267890B1/ko
Application granted granted Critical
Publication of JP6651714B2 publication Critical patent/JP6651714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステムに関する。
電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）は、ゲート電極に電圧をかけ、チャネルの電界により電子又は正孔の流れに関門（ゲート）を設ける原理で、ソース電極とドレイン電極との間の電流を制御するトランジスタである。
ＦＥＴは、その特性から、スイッチング素子や増幅素子として利用されている。そして、ＦＥＴは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製や集積化が容易である。そのため、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。
ＦＥＴは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）として、アクティブマトリックス方式のディスプレイ等に応用されている。
近年、平面薄型ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）として、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ（ＯＬＥＤ）、電子ペーパー等が実用化されている。
これらのＦＰＤは、非晶質シリコンや多結晶シリコンを活性層に用いたＴＦＴを含む駆動回路により駆動されている。そして、ＦＰＤは、さらなる大型化、高精細化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、特性の経時変化が小さく、素子間のばらつきが小さいＴＦＴが求められている。
しかしながら、非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（特に低温ポリシリコン：Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を活性層に用いたＴＦＴは、それぞれに一長一短があり、同時に全ての要求を満たすことは困難であった。
例えば、ａ−Ｓｉ ＴＦＴは、大画面のＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を高速駆動するには移動度が不足しており、また連続駆動時の閾値電圧シフトが大きいという欠点を抱えている。ＬＴＰＳ−ＴＦＴは、移動度は大きいが、エキシマレーザーアニーリングによって活性層を結晶化するプロセスのために閾値電圧のバラツキが大きく、量産ラインのマザーガラスサイズを大きくできないという問題が存在する。
そこで、ａ−Ｓｉ ＴＦＴの長所とＬＴＰＳ−ＴＦＴの長所とを合わせ持つ新たなＴＦＴ技術が要求されている。この要求に応えるため、近年、ａ−Ｓｉを超えるキャリア移動度が期待できる酸化物半導体を用いたＴＦＴの開発が活発に行われている。
特に、室温成膜が可能でアモルファス状態でａ−Ｓｉ以上の移動度を示すＩｎＧａＺｎＯ４（ａ−ＩＧＺＯ）が提案され（非特許文献１参照）、これをきっかけとして、移動度の高いアモルファス酸化物半導体が精力的に研究されるに至った。
しかしながら、これらの酸化物半導体においては、キャリア電子を酸素空孔によって作り出しているため、成膜プロセスにおいて酸素濃度を厳密に制御する必要があった。高い移動度を実現しようとするとデプレッション状態になりやすく、ノーマリーオフを実現するプロセスウィンドウは非常に狭い。更に、成膜後のパターンニング工程やパッシベーション工程等で膜中の酸素濃度が変化し、特性が劣化しやすいという問題が存在した。
このような問題を解決するために、従来は２つの観点から対策が検討された。その一つは、キャリア濃度を低く保つために、ｐ型ドーパントを導入（例えば、Ｉｎ３＋をＺｎ２＋で置換）して、酸素空孔によって生成したキャリアを補償する方策である（特許文献１及び２参照）。この方策については、更に、前記ｐ型ドーパントを安定化するためにカウンターカチオンを少量添加することも行われている（例えば、Ｉｎ３＋をＺｎ２＋で置換し、更に微量のＳｎ４＋を添加する。［Ｚｎ２＋］＞［Ｓｎ４＋］）（特許文献３参照）。他の一つは、酸素との親和性の高い金属元素（Ａｌ、Ｚｒ、Ｈｆ等）を一定量導入して、キャリア生成を抑制する方法である（非特許文献２参照）。
しかし、いずれの方法とも、安定性が不十分であったり、移動度の低下を招いたりするなど、なお問題があった。
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、活性層に酸化物半導体を用いた電界効果型トランジスタであって、安定した特性と優れたデバイス特性とを有する電界効果型トランジスタを提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ｎ型酸化物半導体が、Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドーパントとして含有することを特徴とする。
本発明によると、従来における前記諸問題を解決することができ、活性層に酸化物半導体を用いた電界効果型トランジスタであって、安定した特性と優れたデバイス特性とを有する電界効果型トランジスタを提供することができる。
図１は、トップコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図２は、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図３は、トップコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図４は、ボトムコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図５は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。 図６は、図５における画像表示装置を説明するための図（その１）である。 図７は、図５における画像表示装置を説明するための図（その２）である。 図８は、図５における画像表示装置を説明するための図（その３）である。 図９は、本発明の表示素子の一例を説明するための図である。 図１０は、表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。 図１１は、表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の他の一例を示す概略構成図である。 図１２は、有機ＥＬ素子の一例を示す概略構成図である。 図１３は、表示制御装置を説明するための図である。 図１４は、液晶ディスプレイを説明するための図である。 図１５は、図１４における表示素子を説明するための図である。 図１６は、実施例１及び比較例１の電界効果型トランジスタの特性を説明するための図である。 図１７は、実施例１及び比較例１の電界効果型トランジスタの特性における、活性層の成膜中の酸素濃度と電界効果移動度との関係を説明するための図である。 図１８は、実施例６の電界効果型トランジスタの特性を説明するための図である。 図１９は、比較例２の電界効果型トランジスタの特性を説明するための図である。
（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ゲート絶縁層と、活性層と、ソース電極と、ドレイン電極とを少なくとも有し、更に必要に応じて、その他の部材を有する。
＜ゲート電極＞
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属乃至合金、ＩＴＯ、ＡＴＯ等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
＜ゲート絶縁層＞
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に設けられた絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２等の高誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料などが挙げられる。
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）等の真空成膜法、スピンコート、ダイコート、インクジェット等の印刷法などが挙げられる。
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
＜活性層＞
前記活性層は、前記ソース電極及びドレイン電極に隣接して設けられた層である。
本発明者らの以前の研究では、対称性の高い酸化物半導体ではｎ型ドーピングによって電子キャリアが生成することが示されていた（特開２０１１−１９２９７１号公報参照）が、その研究において、酸化物半導体とドーパントとの関係には制限があった。しかしながら、今回、本発明者らは、以下に示すように、更に有用なドーパントを見いだした。本発明においては、特定のドーパントを用いることにより、特開２０１１−１９２９７１号公報の記載の発明よりもキャリアの生成効率が高いため、ドーパント濃度が小さくてよい。そのため、キャリアを散乱する成分が少なくなり、移動度への影響が少なくなる。
前記活性層は、本発明によれば、Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドーパントとして含有する、ｎ型酸化物半導体である。
更に本発明によれば、前記ドーパントは、７価のカチオン、及び８価のカチオンの少なくともいずれかであることが好ましい。即ち、前記ｎ型酸化物半導体は、７価のカチオン、及び８価のカチオンの少なくともいずれかであるドーパントで置換ドーピングされていることが好ましい。
ここで、前記ドーパントの価数は、前記ｎ型酸化物半導体を構成する金属イオン（ただし、前記ドーパントを除く）の価数よりも大きい。
なお、前記置換ドーピングは、ｎ型ドーピングともいう。
Ｒｅと同族元素であるＭｎは、過マンガン酸カリウム（ＫＭｎＯ４）などの化合物中で７価状態で存在しうるが、強い酸化剤であり、価数が変わりやすくより低い酸化状態（２価、３価、４価）の方が安定である。従って、ｎ型酸化物半導体に添加しても、ドーパントとしての機能は低い。Ｒｕ、Ｏｓと同族のＦｅもまた、２価及び３価が安定で、ドーパントとしては機能しない。
前記ｎ型酸化物半導体は、Ｌｉ、Ｃｕ、Ａｇ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ、Ｗ、及びＴｅの少なくともいずれかを含有することが好ましい。
酸化物半導体へのｎ型キャリアドーピングに関しては、イオン半径、配位数、軌道エネルギー等を考慮してドーパントを選択することが好ましい。ドーピング濃度は、母相の材料、ドーパントの種類や置換するサイト、成膜プロセス、所望のＴＦＴ特性等に応じて、適切に選択することができる。例えば、塗布プロセスでＲｅをドープしたＳｒＩｎ２Ｏ４膜を作製する場合、所望の原子比〔例えば、Ｒｅ／（Ｉｎ＋Ｒｅ）＝０．１ａｔ％〕に調整したインクを用意すればよい。この場合、Ｉｎサイトを置換したＲｅ（７価）がドナーをつくるので、例えばＳｎ（４価）ドープのＳｒＩｎ２Ｏ４よりもキャリアの生成効率が高く、低ドープ量で良好なＴＦＴ特性を実現できる（実効的にはドープ量は１／４で良い。）。また、例えばスパッタ法により、ＲｅをドープしたＣｕ２ＷＯ４膜を作製する場合、０．１％程度Ｒｅをドープしたターゲットを用意すればよい。Ｗサイトを置換したＲｅがドナーをつくるので、ノンドープのＣｕ２ＷＯ４を作製する時よりもスパッタガスの酸素濃度を高濃度にして、酸素空孔を減少させることができる。更に、その場合にもキャリア濃度を維持しソース・ドレイン電極との接触抵抗を低く保つことができるので、移動度の低下を抑制することができる。また、スパッタプロセスでは高励起状態を経由しているため、基板加熱をせずともキャリアを生成できる。この例では母相の被置換サイトが６価のＷであるから、キャリア生成には本発明のＲｅ、Ｒｕ、及びＯｓの様に７価や８価カチオンが必要であり、Ｓｎ（４価）やＮｂ（５価）などでは有効なドーパントとならない。この点は前述の３価のＩｎサイトを置換する場合とは大いに異なる。
Ｘ線回折（ＸＲＤ）等で回折線が観測されず長距離秩序が存在しない場合（一般にはこれをアモルファス状態と呼んでいる。）であっても、リジッドな構造を有する酸化物の場合、酸素配位多面体（例えばＷＯ６やＩｎＯ６八面体）やその連結様式（例えばＩｎＯ６稜共有鎖）は維持されているので、置換ドーピングが有効に作用する。このような構造においてはアモルファス状態特有の裾状態（Ｔａｉｌ Ｓｔａｔｅｓ）の状態密度は小さいため、サブギャップ吸収は少なく、その結果、光劣化特性は、アモルファス性の高い材料よりも優れる。一方、結晶状態であれば勿論ドーピングは有効であって、重金属イオンの４ｓ、５ｓ、６ｓバンドから構成される伝導帯に対しては粒界の影響も少ない。但し、ドープ量が過多でドーパントが粒界に偏析するような場合には、ドーパント濃度を下げることが好ましい。また、ソース・ドレイン電極と活性層との界面の密着性や電気的な接触を良好にするために、２００℃〜３００℃でポストアニールすることも好ましい。また、より高温でアニールして結晶性を高めてもよい。
前記ｎ型酸化物半導体における前記ドーパントの含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、移動度、及び立ち上がり特性の点から、前記ｎ型酸化物半導体におけるドーピングサイトの原子に対して、０．００１ａｔ％〜１ａｔ％が好ましく、０．００５ａｔ％〜０．５ａｔ％がより好ましく、０．０１ａｔ％〜０．２ａｔ％が特に好ましい。
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
前記活性層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、後述するｎ型酸化物半導体製造用塗布液を塗布して形成することが好ましい。
＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極としては、電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、Ｍｏ、Ａｌ、Ａｇ等の金属や合金、ＩＴＯ、ＡＴＯ等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが利用できる。ｎ型酸化物半導体へキャリアを効率よく注入するという観点からは、Ｍｏ、ＴｉＮ、ＩＴＯ等の比較的仕事関数の低い材料を使用することが好ましい。
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した形成方法と同じ方法が挙げられる。
前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型（図１）、ボトムコンタクト・ボトムゲート型（図２）、トップコンタクト・トップゲート型（図３）、ボトムコンタクト・トップゲート型（図４）などが挙げられる。
なお、図１〜図４中、符号２１は基材、符号２２は活性層、符号２３はソース電極、符号２４はドレイン電極、符号２５はゲート絶縁層、符号２６はゲート電極を表す。
前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ＩＣカード、ＩＤタグなどにも使用することができる。
＜電界効果型トランジスタの製造方法＞
前記電界効果型トランジスタの製造方法の一例を説明する。
まず、基材上にゲート電極を形成する。
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
続いて、前記ゲート電極上にゲート絶縁層を形成する。
続いて、チャネル領域であって前記ゲート絶縁層上に、ｎ型酸化物半導体からなる活性層を形成する。
続いて、前記ゲート絶縁層上に、前記活性層を跨ぐようにソース電極及びドレイン電極を離間して形成する。
以上により、電界効果型トランジスタが製造される。この製造方法では、例えば、図１に示すようなトップコンタクト・ボトムゲート型の電界効果型トランジスタが製造される。
本発明の電界効果型トランジスタによれば、活性層であるｎ型酸化物半導体にｎ型の置換ドーピングを行うことによって、高効率に電子キャリアを生成し、成膜時に充分な酸素量を膜中に導入することで、酸素濃度の厳密な制御を不要にし、プロセスマージンを拡大するとともに、酸素空孔を低減して格子の安定性を高め、後工程での特性安定化を実現することができる。従って、素子間のばらつきも小さくすることが可能になり、大面積で高精細、高品質の電界効果型トランジスタを提供することができる。
（ｎ型酸化物半導体製造用塗布液）
本発明のｎ型酸化物半導体製造用塗布液は、Ｒｅ含有化合物、Ｒｕ含有化合物、及びＯｓ含有化合物の少なくともいずれかと、溶媒とを少なくとも含有し、好ましくは半導体原料化合物を含有し、更に必要に応じて、その他の成分を含有する。
前記ｎ型酸化物半導体製造用塗布液は、Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドーパントとして含有するｎ型酸化物半導体の製造に用いられる。前記ドーパントは、７価のカチオン、及び８価のカチオンの少なくともいずれかであることが好ましい。
前記ｎ型酸化物半導体製造用塗布液は、本発明の前記電界効果型トランジスタの前記ｎ型酸化物半導体の製造に用いられることが好ましい。
＜Ｒｅ含有化合物、Ｒｕ含有化合物、及びＯｓ含有化合物＞
−Ｒｅ含有化合物−
前記Ｒｅ（レニウム）含有化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかであることが好ましい。
−Ｒｕ含有化合物−
前記Ｒｕ（ルテニウム）含有化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかであることが好ましい。
−Ｏｓ含有化合物−
前記Ｏｓ（オスミウム）含有化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかであることが好ましい。
＜溶媒＞
前記溶媒としては、特に制限はなく、目的に応じて適宜選択することができるが、有機溶媒が好ましい。前記有機溶媒としては、グリコールエーテル類、ジオール類、非プロトン性極性溶媒（例えば、メチルホルムアミド、テトラヒドロフラン、ラクトン類など）が好ましい。
−グリコールエーテル類−
前記グリコールエーテル類は、前記半導体原料化合物、前記Ｒｅ含有化合物、前記Ｒｕ含有化合物、及び前記Ｏｓ含有化合物をよく溶解し、かつ溶解後の安定性が高いため、前記グリコールエーテル類を前記ｎ型酸化物半導体製造用塗布液に用いることにより、均一性が高く、欠陥の少ないｎ型酸化物半導体膜を得ることができる。
また、前記グリコールエーテル類を前記ｎ型酸化物半導体製造用塗布液に用いることにより、所望の形状のｎ酸化物半導体膜を精度が高く形成することができる。
前記グリコールエーテル類としては、特に制限はなく、目的に応じて適宜選択することができるが、アルキレングリコールモノアルキルエーテルが好ましい。前記グリコールエーテル類の炭素数としては、３〜８が好ましい。
前記アルキレングリコールモノアルキルエーテルとしては、エチレングリコールモノエチルエーテル、エチレングリコールモノメチルエーテル、エチレングリコールモノプロピルエーテル、エチレングリコールモノイソプロピルエーテル、エチレングリコールモノブチルエーテル、エチレングリコールモノイソブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノブチルエーテルがより好ましい。これらのアルキレングリコールモノアルキルエーテルは、沸点が１２０℃〜１８０℃程度で余り高くなく、蒸発速度が速いため乾燥が速く、前記ｎ型酸化物半導体製造用塗布液が濡れ広がりにくくなる。このような好ましい化合物であると、焼成温度を低くし、比較的短時間での焼成を可能にする。また、焼成後に炭素及び有機物などの不純物が少ないｎ型酸化物半導体膜が得られる。その結果、キャリア移動度が大きくなるために、ｎ型酸化物半導体膜を活性層に用いた電界効果型トランジスタのゲート電圧Ｖｇｓとソース・ドレイン間電流Ｉｄｓの関係を示すグラフにおいて、オフからオンに切り替わる立ち上がりの傾きが大きくなり、スイッチング特性が良好になり、必要なオン電流を得るための駆動電圧が低くなる。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
また、前記アルキレングリコールモノアルキルエーテルに、例えば、前記ジオール類などのように比較的に高沸点の溶媒を混合した場合にも、共沸により低沸点溶媒とともにかなりの割合の高沸点溶媒も揮発するため、前記ｎ型酸化物半導体膜形成用塗布液が速く乾燥する効果は維持される。したがって、インクジェット法などで吐出し、基板上に着弾して広がった塗布液から溶媒は速やかに揮発するため、溶解している金属化合物は均一な組成で析出し、焼成後のｎ型酸化物半導体膜の組成も均一に形成できる。また、乾燥途中の前記ｎ型酸化物半導体膜の形状は、凹凸が少なく比較的なだらかな形状である。
一方、前記ｎ型酸化物半導体製造用塗布液が、溶剤として高沸点溶媒のみを含有する、又は前記ｎ型酸化物半導体製造用塗布液の溶剤における高沸点溶媒の含有量比率が高すぎる場合には、基板に着弾した塗布液の乾燥に時間が掛かるため、乾燥後の形状制御は困難になる。さらに、インクジェット法などで、前記ｎ型酸化物半導体膜を厚く形成するために同一箇所に重ね打ちする必要がある場合には、溶媒が揮発しきる前に基板表面に付着している塗布液に重ね打ちするため、基板表面方向及び膜厚方向にも形状制御は困難になる。
分子量が小さい低沸点溶媒を、前記ｎ型酸化物半導体製造用塗布液に用いた場合、揮発性が高いため、インクジェットノズル内、及びノズル先端で溶媒が容易に揮発するため、インクの濃度が変化し含有物が析出したり、ノズル詰まりの原因となる。
前記ｎ型酸化物半導体製造用塗布液における前記グリコールエーテル類の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、１０質量％〜８０質量％が好ましい。前記含有量が、１０質量％未満であると、前記グリコールエーテル類を含有させた際の前述の効果（均一性が高く、欠陥の少ないｎ型酸化物半導体膜を得ることができるという効果、所望の形状のｎ型酸化物半導体膜を精度が高く形成できるという効果、及びより低い体積抵抗率のｎ型酸化物半導体膜が得られるという効果）が得られないことがあり、８０質量％を超えると、一回の塗布により形成できるｎ型酸化物半導体膜の厚みが薄くなることがある。
−ジオール類−
前記グリコールエーテル類は、ジオール類と併用して用いることが好ましい。前記グリコールエーテル類と前記ジオール類とを併用すると、前記ジオール類の作用により、インクジェット法で塗布する際のインクジェットノズル内での溶媒乾燥による詰まりをなくすことができる。更に、前記グリコールエーテル類の作用により基材などに付着させた塗布液を、すばやく乾燥させ、不要な箇所に塗布液が広がることを抑制することができる。例えば、電界効果型トランジスタを製造する際にチャネル領域に付着させた塗布液をすばやく乾燥させ、チャネル領域以外に広がることを抑制することができる。
また、前記グリコールエーテル類は、通常、粘度が１．３ｃｐ〜３．５ｃｐ程度と低粘度であることから、高粘度のジオール類と混合することで、容易に前記ｎ型酸化物半導体製造用塗布液の粘度を調整することができる。
また、前記ジオール類は、各種金属塩類に配位し金属塩の化学的安定性を高める働きがあると考えられる。
前記ジオール類としては、特に制限はなく、目的に応じて適宜選択することができるが、アルカンジオール、ジアルキレングリコールが好ましい。前記ジオール類の炭素数としては、２〜６が好ましい。前記炭素数が、７以上であると、揮発性が低く、形成されるｎ型酸化物半導体膜に残りやすくなり、焼成後のｎ型酸化物半導体膜の緻密性を低下させることがある。そして、ｎ型酸化物半導体膜の緻密性が低下した場合には、キャリア移動度が低下し、オン電流が減少することがある。
炭素数２〜６のジオール類は、沸点が１８０℃から２５０℃程度であることから、前記ｎ型酸化物半導体製造用塗布液を塗布した後の焼成時に揮発し、ｎ型酸化物半導体膜中に残りにくい。また、粘度が１０ｃｐ〜１１０ｃｐ程度であることから、前記ｎ型酸化物半導体製造用塗布液を例えばインクジェット法で塗布する場合に、前記ｎ型酸化物半導体製造用塗布液が基板などに着弾する際の広がりを抑える効果がある。
前記ｎ型酸化物半導体製造用塗布液をスピンコート法やダイコート法で塗布する場合には、前記ｎ型酸化物半導体製造用塗布液の粘度を調整することにより膜厚の制御が容易になる。
前記ジオール類としては、焼成温度及び焼成後のｎ型酸化物半導体膜の緻密性の点から、ジエチレングリコール、ジプロピレングリコール、１，２−エタンジオール、１，２−プロパンジオール、及び１，３−ブタンジオールの少なくともいずれかがより好ましい。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
−非プロトン性極性溶媒類−
前記非プロトン性極性溶媒類は、前記半導体原料化合物、前記Ｒｅ含有化合物、前記Ｒｕ含有化合物、及び前記Ｏｓ含有化合物をよく溶解し、かつ溶解後の安定性が高いため、前記非プロトン性極性溶媒類を前記ｎ型酸化物半導体製造用塗布液に用いることにより、均一性が高く、欠陥の少ないｎ型酸化物半導体膜を得ることができる。
また、前記非プロトン性極性溶媒類を前記ｎ型酸化物半導体製造用塗布液に用いることにより、所望の形状のｎ酸化物半導体膜を精度が高く形成することができる。
前記非プロトン性極性溶媒類としては、特に制限はなく、目的に応じて適宜選択することができる。例えば、イソホロン、炭酸プロピレン、テトラヒドロフラン、ジヒドロフラン−２（３Ｈ）−オン、ジメチルホルムアミド、ジメチルアセトアミド、１，３−ジメチル−２−イミダゾリジノンなどが好ましい。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
＜半導体原料化合物＞
前記半導体原料化合物は、Ｌｉ、Ｃｕ、Ａｇ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ、Ｗ、及びＴｅの少なくともいずれかを含有する。
前記半導体原料化合物は、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかであることが好ましい。
前記ｎ型酸化物半導体製造用塗布液において、前記半導体原料化合物と、前記Ｒｅ含有化合物、前記Ｒｕ含有化合物、及び前記Ｏｓ含有化合物の少なくともいずれかとは、前記溶媒に溶解していることが好ましい。
前記ｎ型酸化物半導体製造用塗布液における、前記有機溶媒（例えば、前記ジオール類及びグリコールエーテル類）に対する前記ｎ型酸化物半導体の原料（例えば、前記半導体原料化合物、前記Ｒｅ含有化合物、前記Ｒｕ含有化合物、前記Ｏｓ含有化合物など）の割合としては、特に制限はなく、目的に応じて適宜選択することができるが、前記有機溶媒１Ｌに対して、前記ｎ型酸化物半導体の原料の合計が０．１ｍｏｌ〜２ｍｏｌが好ましい。前記含有割合が、０．１ｍｏｌ未満であると、焼成後に形成されるｎ型酸化物半導体膜の厚みが薄くなりすぎ、連続膜を形成することが困難になることがある。また、必要な厚みを得るために塗布と乾燥を繰り返し行う必要になることがある。前記含有割合が、２ｍｏｌを超えると、インクジェット法により塗布した際にインクジェットノズル先端でのノズルの詰まりを生じる頻度が高くなることがある。
前記ｎ型酸化物半導体製造用塗布液の作製方法としては、特に制限はなく、目的に応じて適宜選択することができる。
（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
＜駆動回路＞
前記駆動回路としては、本発明の前記電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、高速駆動が可能、長寿命、かつ素子間のばらつきを小さくすることが可能となる。また、前記表示素子に経時変化が起きても駆動トランジスタを一定のゲート電圧で動作させることができる。
（画像表示装置）
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
＜複数の表示素子＞
前記複数の表示素子としては、マトリックス状に配置された複数の本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜複数の配線＞
前記複数の配線は、前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜表示制御装置＞
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを前記複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記画像表示装置は、本発明の前記表示素子を有しているため、素子間のばらつきも小さくすることが可能になり、大画面で高品質の画像を表示することが可能となる。
（システム）
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
前記システムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
以下、本発明の表示素子、画像表示装置、及びシステムを、図を用いて説明する。
まず、本発明のシステムとしてのテレビジョン装置を、図５を用いて説明する。なお、図５の構成は一例であって、本発明のシステムとしてのテレビジョン装置は、これに限定されない。
図５において、テレビジョン装置１００は、主制御装置１０１、チューナ１０３、ＡＤコンバータ（ＡＤＣ）１０４、復調回路１０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ１０６、音声デコーダ１１１、ＤＡコンバータ（ＤＡＣ）１１２、音声出力回路１１３、スピーカ１１４、映像デコーダ１２１、映像・ＯＳＤ合成回路１２２、映像出力回路１２３、画像表示装置１２４、ＯＳＤ描画回路１２５、メモリ１３１、操作装置１３２、ドライブインターフェース（ドライブＩＦ）１４１、ハードディスク装置１４２、光ディスク装置１４３、ＩＲ受光器１５１、及び通信制御装置１５２を備える。
映像デコーダ１２１と、映像・ＯＳＤ合成回路１２２と、映像出力回路１２３と、ＯＳＤ描画回路１２５とが、画像データ作成装置を構成する。
主制御装置１０１は、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭなどから構成され、テレビジョン装置１００の全体を制御する。
前記フラッシュＲＯＭには、前記ＣＰＵにて解読可能なコードで記述されたプログラム、及び前記ＣＰＵでの処理に用いられる各種データなどが格納されている。
また、ＲＡＭは、作業用のメモリである。
チューナ１０３は、アンテナ２１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。
ＡＤＣ１０４は、チューナ１０３の出力信号（アナログ情報）をデジタル情報に変換する。
復調回路１０５は、ＡＤＣ１０４からのデジタル情報を復調する。
ＴＳデコーダ１０６は、復調回路１０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。
音声デコーダ１１１は、ＴＳデコーダ１０６からの音声情報をデコードする。
ＤＡコンバータ（ＤＡＣ）１１２は、音声デコーダ１１１の出力信号をアナログ信号に変換する。
音声出力回路１１３は、ＤＡコンバータ（ＤＡＣ）１１２の出力信号をスピーカ１１４に出力する。
映像デコーダ１２１は、ＴＳデコーダ１０６からの映像情報をデコードする。
映像・ＯＳＤ合成回路１２２は、映像デコーダ１２１の出力信号とＯＳＤ描画回路１２５の出力信号を合成する。
映像出力回路１２３は、映像・ＯＳＤ合成回路１２２の出力信号を画像表示装置１２４に出力する。
ＯＳＤ描画回路１２５は、画像表示装置１２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置１３２、ＩＲ受光器１５１からの指示に応じて表示情報が含まれる信号を生成する。
メモリ１３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。
操作装置１３２は、例えば、コントロールパネルなどの入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置１０１に通知する。
ドライブＩＦ１４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。
ハードディスク装置１４２は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。
光ディスク装置１４３は、光ディスク（例えば、ＤＶＤなど）にデータを記録するとともに、光ディスクに記録されているデータを再生する。
ＩＲ受光器１５１は、リモコン送信機２２０からの光信号を受信し、主制御装置１０１に通知する。
通信制御装置１５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
図６は、本発明の画像表示装置の一例を示す概略構成図である。
図６において、画像表示装置１２４は、表示器３００と、表示制御装置４００とを有する。
表示器３００は、図７に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子３０２がマトリックス状に配置されたディスプレイ３１０を有する。
また、ディスプレイ３１０は、図８に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
以下、本発明の表示素子を図９を用いて説明する。
図９は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図９に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。ドライブ回路３２０は電流駆動型の２Ｔｒ−１Ｃの基本回路であるが、これに限定されるものではない。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。
図１０には、表示素子３０２における有機ＥＬ素子３５０とドライブ回路としての電界効果型トランジスタ２０との位置関係の一例が示されている。ここでは、電界効果型トランジスタ２０の横に有機ＥＬ素子３５０が配置されている。なお、電界効果型トランジスタ１０及びキャパシタ（図示せず）も同一基材上に形成されている。
図１０には図示されていないが、活性層２２の上部に保護膜を設けることも好適である。前記保護膜の材料としては、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマー等、適宜利用できる。
また、例えば、図１１に示されるように、電界効果型トランジスタ２０の上に有機ＥＬ素子３５０が配置されてもよい。この場合には、ゲート電極２６に透明性が要求されるので、ゲート電極２６には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２などの導電性を有する透明な酸化物が用いられる。なお、符号３６０は層間絶縁膜（平坦化膜）である。この層間絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。
図１２は、有機ＥＬ素子の一例を示す概略構成図である。
図１２において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚ければ高反射率電極となり、極薄膜（２０ｎｍ程度未満）では半透明電極となる。図１２では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。
また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。
図９におけるドライブ回路３２０について説明する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１０及び２０と、キャパシタ３０を有する。
電界効果型トランジスタ１０は、スイッチ素子として動作する。電界効果型トランジスタ１０のゲート電極Ｇは、所定の走査線に接続され、電界効果型トランジスタ１０のソース電極Ｓは、所定のデータ線に接続されている。また、電界効果型トランジスタ１０のドレイン電極Ｄは、キャパシタ３０の一方の端子に接続されている。
電界効果型トランジスタ２０は、有機ＥＬ素子３５０に電流を供給する。電界効果型トランジスタ２０のゲート電極Ｇは、電界効果型トランジスタ１０のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ２０のドレイン電極Ｄは、有機ＥＬ素子３５０の陽極３１４に接続され、電界効果型トランジスタ２０のソース電極Ｓは、所定の電流供給線に接続されている。
キャパシタ３０は、電界効果型トランジスタ１０の状態、即ちデータを記憶する。キャパシタ３０の他方の端子は、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ１０が「オン」状態になると、信号線Ｙ２を介して画像データがキャパシタ３０に記憶され、電界効果型トランジスタ１０が「オフ」状態になった後も、電界効果型トランジスタ２０を画像データに対応した「オン」状態に保持することによって、有機ＥＬ素子３５０は駆動される。
図１３は、本発明の画像表示装置の他の一例を示す概略構成図である。
図１３において、画像表示装置は、表示素子３０２と、配線（走査線、データ線、電流供給線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路１２３の出力信号に基づいて、ディスプレイにおける複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
また、上記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。
また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図１４に示されるように、表示素子３０２’に対する電流供給線は不要となる。また、図１５に示されるように、ドライブ回路３２０’は、電界効果型トランジスタ１０及び２０と同様の１つの電界効果型トランジスタ４０により構成することができる。電界効果型トランジスタ４０において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３６１及び液晶素子３７０の画素電極に接続されている。
また、前記光制御素子は、電気泳動素子、無機ＥＬ素子、エレクトロウェッティング素子であってもよい。
以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置１２４を備えていればよい。例えば、コンピュータ（パソコンを含む）と画像表示装置１２４とが接続されたコンピュータシステムであってもよい。
また、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などの携帯情報機器、スチルカメラやビデオカメラなどの撮像機器における表示手段に画像表示装置１２４を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置１２４を用いることができる。さらに、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置１２４を用いることができる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１）
＜ゲート電極の形成＞
無アルカリガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基板を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。前記無アルカリガラス基板にＤＣマグネトロンスパッタリング法でＭｏを１００ｎｍ成膜し、フォトリソグラフィー法によりパターニングし、ゲート電極を形成した。
＜ゲート絶縁層の形成＞
次に、前記ゲート電極及び前記無アルカリガラス基板上に、ＲＦマグネトロンスパッタリング法でＳｉＯ２を２００ｎｍ成膜してゲート絶縁層とした。
＜活性層の形成＞
次に、ＭｇＩｎ１．９９Ｒｅ０．０１Ｏ４焼結体ターゲットを用い、ＲＦマグネトロンスパッタリング法でＲｅをドーピング〔ドーピング濃度：Ｒｅ／（Ｉｎ＋Ｒｅ）＝０．５ａｔ％〕したＭｇＩｎ２Ｏ４を５０ｎｍ成膜した。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度をパラメータとして８体積％〜９０体積％の範囲で変化させ、前記ゲート絶縁層上に活性層を作製した。パターニングはメタルマスクを介して成膜することで行った。
＜ソース電極、及びドレイン電極の形成＞
次に、前記ゲート絶縁層及び前記活性層上に、ソース・ドレイン電極として、メタルマスクを介してＡｌを１００ｎｍ蒸着した。チャネル長は５０μｍ、チャネル幅は４００μｍとした。
最後に、大気中で３００℃で１時間のアニールを行い、電界効果型トランジスタを作製した。
（比較例１）
上述した実施例１の電界効果型トランジスタ作製手順において、活性層作製時の焼結体ターゲットを下記表２に示すようにＭｇＩｎ２Ｏ４に変えて活性層を成膜したこと以外は、実施例１と同様にして、電界効果型トランジスタを作製した。
（実施例２〜５）
上述した実施例１の電界効果型トランジスタ作製手順において、活性層作製プロセスの焼結体ターゲットを下記表３に示すように変えて活性層を成膜したこと以外は、実施例１と同様にして、電界効果型トランジスタを作製した。
（実施例６）
＜ｎ型酸化物半導体製造用塗布液の作製＞
０．１ｍｏｌ（３５．４８８ｇ）の硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）を秤量し、エチレングリコールモノメチルエーテル１００ｍＬに溶解し、Ａ液とした。
０．０２ｍｏｌ（７．５０３ｇ）の硝酸アルミニウム（Ａｌ（ＮＯ３）３・９Ｈ２Ｏ）を秤量し、エチレングリコールモノメチルエーテル１００ｍＬに溶解し、Ｂ液とした。
０．００５ｍｏｌ（１．２１１ｇ）の酸化レニウム（Ｒｅ２Ｏ７）を秤量し、エチレングリコールモノメチルエーテル５００ｍＬに溶解し、Ｃ液とした。
Ａ液１９９．９ｍＬ、Ｂ液５０ｍＬ、及びＣ液１０ｍＬと、エチレングリコールモノメチルエーテル１６０．１ｍＬ、及び１，２−プロパンジオール４２０ｍＬとを室温で混合撹拌し、ｎ型酸化物半導体製造用塗布液を作製した。
＜ゲート電極の形成＞
無アルカリガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基板を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。前記無アルカリガラス基板にＤＣマグネトロンスパッタリング法でＭｏを１００ｎｍ成膜し、フォトリソグラフィー法によりパターニングし、ゲート電極を形成した。
＜ゲート絶縁層の形成＞
次に、前記ゲート電極及び前記無アルカリガラス基板上に、ＲＦマグネトロンスパッタリング法でＳｉＯ２を２００ｎｍ成膜してゲート絶縁層とした。
＜ソース電極、及びドレイン電極の形成＞
次に、前記ゲート絶縁層上にＤＣマグネトロンスパッタリング法でＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法によりパターニングし、ソース電極、及びドレイン電極を形成した。
＜活性層の形成＞
次に、前記基板のチャネル領域、ソース電極、及びドレイン電極上に前記ｎ型酸化物半導体製造用塗布液をインクジェット法で塗布し、３００℃で１時間大気中で焼成し、電界効果型トランジスタを作製した。
（比較例２）
＜ｎ型酸化物半導体製造用塗布液の作製＞
０．１ｍｏｌ（３５．４８８ｇ）の硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）を秤量し、エチレングリコールモノメチルエーテル１００ｍＬに溶解し、Ａ液とした。
０．０２ｍｏｌ（７．５０３ｇ）の硝酸アルミニウム（Ａｌ（ＮＯ３）３・９Ｈ２Ｏ）を秤量し、エチレングリコールモノメチルエーテル１００ｍＬに溶解し、Ｃ液とした。
Ａ液１００ｍＬ、及びＣ液５０ｍＬと、エチレングリコールモノメチルエーテル６０ｍＬ、及び１，２−プロパンジオール２１０ｍＬとを室温で混合撹拌し、ｎ型酸化物半導体製造用塗布液を作製した。
＜ゲート電極の形成＞
無アルカリガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基板を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。前記無アルカリガラス基板にＤＣマグネトロンスパッタリング法でＭｏを１００ｎｍ成膜し、フォトリソグラフィー法によりパターニングし、ゲート電極を形成した。
＜ゲート絶縁層の形成＞
次に、前記ゲート電極及び前記無アルカリガラス基板上に、ＲＦマグネトロンスパッタリング法でＳｉＯ２を２００ｎｍ成膜してゲート絶縁層とした。
＜ソース電極、及びドレイン電極の形成＞
次に、前記ゲート絶縁層上にＤＣマグネトロンスパッタリング法でＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法によりパターニングし、ソース電極、及びドレイン電極を形成した。
＜活性層の形成＞
次に、前記基板のチャネル領域、ソース電極、及びドレイン電極上に前記ｎ型酸化物半導体製造用塗布液をインクジェット法で塗布し、３００℃で１時間大気中で焼成し、電界効果型トランジスタを作製した。
（実施例７〜１０）
＜ｎ型酸化物半導体製造用塗布液の作製＞
実施例６において、ｎ型酸化物半導体製造用塗布液の配合を表１に記載の配合に変えた以外は、実施例６と同様にして、実施例７〜１０のｎ型酸化物半導体製造用塗布液を作製した。
＜電界効果型トランジスタの作製＞
実施例６において、ｎ型酸化物半導体製造用塗布液を、上記で作製したｎ型酸化物半導体製造用塗布液に代えた以外は、実施例６と同様にして、電界効果型トランジスタを作製した。
＜評価結果＞
表２に、実施例１と比較例１における活性層成膜時の酸素濃度が８体積％と４０体積％の時の電界効果型トランジスタの移動度の評価結果を示す。
なお、移動度は、トランスファー特性により算出した。
図１６には、実施例１及び比較例１における活性層成膜時の酸素濃度４０体積％のサンプルの電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝２０Ｖ）を示す。活性層にＲｅをドーピングした実施例１では立ち上がりのオン電圧（Ｖｏｎ）０Ｖ、移動度３．４０ｃｍ２／Ｖｓ、オンオフ比８桁と、ノーマリーオフの良好な特性を示した。一方、活性層にドーピングをしていない比較例１では、オン電圧（Ｖｏｎ）１．０Ｖ、移動度０．２９ｃｍ２／Ｖｓ、オンオフ比７桁と、実施例１と比較して、オン電圧がプラス側にシフトし移動度が低下した。
なお、図１６において、「Ｅ」は、「１０のべき乗」を表す。図１８及び図１９において、「ｅ」は、「１０のべき乗」を表す。例えば、「１Ｅ−５」、及び「１ｅ−５」は、「０．００００１」を表す。
更に、図１７に、実施例１及び比較例１の電界効果型トランジスタの活性層の成膜中の酸素濃度と電界効果移動度との関係を示す。
実施例１では、酸素濃度８体積％〜９０体積％までは移動度が約３．３±０．６ｃｍ２／Ｖｓでほぼ一定で、酸素濃度依存性はなかった。
一方、比較例１では、酸素濃度８体積％では実施例１と同等の移動度を示すが、酸素濃度の増大とともに移動度は概ね単調に減少し、酸素濃度４０体積％では移動度は１／１０に低下した。
これらの原因としては、実施例１ではＲｅを導入してｎ型ドーピングしたことによって、Ｉｎサイトを置換したＲｅからキャリアが生成されるため、酸素濃度を増加させてもキャリア濃度はほぼ一定に保たれる。それに対し、ドーピングをしていない比較例１では酸素濃度の増大とともに活性層中の酸素空孔が減少することによって、キャリア濃度が減少してソース・ドレイン電極との接触抵抗が増加するとともに、移動度の低下が観測されたためと考えられる。
次に、表３に、実施例２〜５における活性層成膜時の酸素濃度が８体積％と４０体積％の時の電界効果型トランジスタの移動度の評価結果を示す。実施例１と同様に、酸素濃度８体積％と４０体積％の時の移動度に変化がないことがわかった。即ち、置換したカチオンがｎ型ドーパントとして働き電子キャリアが生成して、酸素量に関わらず一定の特性を示したと考察される。
即ち、カチオンを置換ドープして電子キャリアを生成したｎ型酸化物半導体を活性層として備える電界効果型トランジスタは、酸素量のみを制御してキャリアを生成している酸化物半導体を活性層として備える電界効果型トランジスタと比較して、広いプロセス範囲で安定して高い移動度を示し、ノーマリーオフの良好な特性が得られることが示された。
次に、図１８及び図１９に、実施例６及び比較例２のサンプルの電界効果型トランジスタ各々２４個のトランスファー特性（Ｖｄｓ＝２０Ｖ）を示す。
活性層にＲｅをドーピング〔ドーピング濃度：Ｒｅ／（Ｉｎ＋Ｒｅ）＝０．０５ａｔ％〕した実施例６では、移動度μ＝１．６２±０．０４ｃｍ２／Ｖｓ、しきい値電圧Ｖｔｈ＝３．２０±０．１４Ｖ、サブスレッショルドスイングＶｓｓ＝０．４Ｖとバラつきの少ない非常に良好な特性を示した（図１８）。
一方、活性層にドーピングをしていない比較例２では、移動度μ＝０．６２±０．０４ｃｍ２／Ｖｓ、しきい値電圧Ｖｔｈ＝１１．２±０．３８Ｖ、サブスレッショルドスイングＶｓｓ＝０．６と、実施例６と比較して、移動度は低下し、Ｖｔｈがエンハンスシフトしてバラつきが大きく、オン電流の立ち上がりも鈍かった（図１９）。
次に、同様の評価をした実施例７〜１０における電界効果型トランジスタの評価結果を、実施例６及び比較例２と伴に表４にまとめる。比較例２では、しきい値電圧の値が非常に大きくキャリア不足で、その結果移動度の低下を引き起こしているが、実施例６〜１０では置換ドーピングによってキャリアが充分に生成していることがわかる。特に置換量の多い実施例７で、しきい値電圧の値が低くなっているのは、その反映であると考えられる。また、実施例６〜１０では移動度自体の値は半導体材料によって異なるが、しきい値電圧のばらつきは比較例２に比べていずれも小さく、Ｒｅ、Ｒｕ、又はＯｓの置換ドーピングによって、安定して均一で良好なＴＦＴ特性を得られることが示された。
以上説明したように、本発明の電界効果型トランジスタによれば、プロセスマージンを拡大し、ＴＦＴ特性を高いレベルで安定させるのに適している。また、本発明の表示素子によれば、高速駆動が可能で素子間のばらつきを小さくし信頼性を向上するのに適している。また、本発明の画像表示装置によれば、大画面で高品質の画像を表示するのに適している。また、本発明のシステムは、画像情報を高精細に表示することができ、テレビジョン装置、コンピュータシステムなどに好適に使用できる。
本発明の態様は、例えば、以下のとおりである。
＜１＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ｎ型酸化物半導体が、Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドーパントとして含有することを特徴とする電界効果型トランジスタである。
＜２＞ 前記ドーパントが、７価のカチオン、及び８価のカチオンの少なくともいずれかである前記＜１＞に記載の電界効果型トランジスタである。
＜３＞ 前記ｎ型酸化物半導体が、Ｌｉ、Ｃｕ、Ａｇ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ、Ｗ、及びＴｅの少なくともいずれかを含有する前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜４＞ Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドーパントとして含有するｎ型酸化物半導体の製造に用いるｎ型酸化物半導体製造用塗布液であって、
Ｒｅ含有化合物、Ｒｕ含有化合物、及びＯｓ含有化合物の少なくともいずれかと、溶媒と、を含有することを特徴とするｎ型酸化物半導体製造用塗布液である。
＜５＞ 前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタにおけるｎ型酸化物半導体の製造に用いる前記＜４＞に記載のｎ型酸化物半導体製造用塗布液である。
＜６＞ 前記溶媒が、ジオール類、及びグリコールエーテル類の少なくともいずれかである前記＜４＞から＜５＞のいずれかに記載のｎ型酸化物半導体製造用塗布液である。
＜７＞ 更に、Ｌｉ、Ｃｕ、Ａｇ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ、Ｗ、及びＴｅの少なくともいずれかを含有する半導体原料化合物を含有する前記＜４＞から＜６＞のいずれかに記載のｎ型酸化物半導体製造用塗布液である。
＜８＞ Ｒｅ含有化合物、Ｒｕ含有化合物、及びＯｓ含有化合物の少なくともいずれかが、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかである前記＜４＞から＜７＞のいずれかに記載のｎ型酸化物半導体製造用塗布液である。
＜９＞ 前記半導体原料化合物が、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかである前記＜７＞から＜８＞のいずれかに記載のｎ型酸化物半導体製造用塗布液である。
＜１０＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
を備えることを特徴とする表示素子である。
＜１１＞ 前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜１０＞に記載の表示素子である。
＜１２＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜１０＞から＜１１＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置と、
を備えることを特徴とする画像表示装置である。
＜１３＞ 前記＜１２＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を備えることを特徴とするシステムである。
１０ 電界効果型トランジスタ
２０ 電界効果型トランジスタ
２１ 基材
２２ 活性層
２３ ソース電極
２４ ドレイン電極
２５ ゲート絶縁層
２６ ゲート電極
３０ キャパシタ
４０ 電界効果型トランジスタ
１００ テレビジョン装置
１０１ 主制御装置
１０３ チューナ
１０４ ＡＤコンバータ（ＡＤＣ）
１０５ 復調回路
１０６ ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ
１１１ 音声デコーダ
１１２ ＤＡコンバータ（ＤＡＣ）
１１３ 音声出力回路
１１４ スピーカ
１２１ 映像デコーダ
１２２ 映像・ＯＳＤ合成回路
１２３ 映像出力回路
１２４ 画像表示装置
１２５ ＯＳＤ描画回路
１３１ メモリ
１３２ 操作装置
１４１ ドライブインターフェース（ドライブＩＦ）
１４２ ハードディスク装置
１４３ 光ディスク装置
１５１ ＩＲ受光器
１５２ 通信制御装置
２１０ アンテナ
２２０ リモコン送信機
３００ 表示器
３０２、３０２’ 表示素子
３１０ ディスプレイ
３１２ 陰極
３１４ 陽極
３２０、３２０’ ドライブ回路（駆動回路）
３４０ 有機ＥＬ薄膜層
３４２ 電子輸送層
３４４ 発光層
３４６ 正孔輸送層
３５０ 有機ＥＬ素子
３６０ 層間絶縁膜
３６１ キャパシタ
３７０ 液晶素子
４００ 表示制御装置
４０２ 画像データ処理回路
４０４ 走査線駆動回路
４０６ データ線駆動回路
特開２００２−７６３５６号公報 特開２００６−１６５５２９号公報 国際公開２００８／０９６７６８号パンフレット
Ｋ．Ｎｏｍｕｒａ，他５名、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、ＶＯＬ４３２、Ｎｏ．２５、ＮＯＶＥＭＢＥＲ、２００４、ｐ．４８８−４９２ Ｊ． Ｓ． Ｐａｒｋ，他５名、 「Ｎｏｖｅｌ ＺｒＩｎＺｎＯ Ｔｈｉｎ−ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｅｘｃｅｌｌｅｎｔ Ｓｔａｂｉｌｉｔｙ」、 Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ、 ＶＯＬ２１、Ｎｏ．３、２００９、ｐ．３２９−３３３

Claims (13)

  1. ゲート電極と、ゲート絶縁層と、
    ソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
    を備える電界効果型トランジスタであって、
    前記ｎ型酸化物半導体が、Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかの７価のカチオン又は８価のカチオンをドーパントとして含有することを特徴とする電界効果型トランジスタ。
  2. ゲート電極と、ゲート絶縁層と、
    ソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
    を備える電界効果型トランジスタであって、
    前記ｎ型酸化物半導体が、Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドナーとして含有することを特徴とする電界効果型トランジスタ。
  3. 前記ｎ型酸化物半導体が、Ｌｉ、Ｃｕ、Ａｇ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ、Ｗ、及びＴｅの少なくともいずれかを含有する請求項１から２のいずれかに記載の電界効果型トランジスタ。
  4. Ｒｅ、Ｒｕ、及びＯｓの少なくともいずれかをドーパントとして含有するｎ型酸化物半導体の製造に用いるｎ型酸化物半導体製造用塗布液であって、
    Ｒｅ含有化合物、Ｒｕ含有化合物、及びＯｓ含有化合物の少なくともいずれかと、溶媒と、を含有することを特徴とするｎ型酸化物半導体製造用塗布液。
  5. 請求項１から３のいずれかに記載の電界効果型トランジスタにおけるｎ型酸化物半導体の製造に用いる請求項４に記載のｎ型酸化物半導体製造用塗布液。
  6. 前記溶媒が、ジオール類、及びグリコールエーテル類の少なくともいずれかである請求項４に記載のｎ型酸化物半導体製造用塗布液。
  7. 更に、Ｌｉ、Ｃｕ、Ａｇ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｖ、Ｎｂ、Ｔａ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ、Ｗ、及びＴｅの少なくともいずれかを含有する半導体原料化合物を含有する請求項４から６のいずれかに記載のｎ型酸化物半導体製造用塗布液。
  8. Ｒｅ含有化合物、Ｒｕ含有化合物、及びＯｓ含有化合物の少なくともいずれかが、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかである請求項４から７のいずれかに記載のｎ型酸化物半導体製造用塗布液。
  9. 前記半導体原料化合物が、無機塩、酸化物、水酸化物、有機酸塩、有機金属、及び金属錯体類の少なくともいずれかである請求項７に記載のｎ型酸化物半導体製造用塗布液。
  10. 駆動信号に応じて光出力が制御される光制御素子と、
    請求項１から３のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
    を備えることを特徴とする表示素子。
  11. 前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項１０に記載の表示素子。
  12. 画像データに応じた画像を表示する画像表示装置であって、
    マトリックス状に配置された複数の請求項１０から１１のいずれかに記載の表示素子と、
    前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
    前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置と、
    を備えることを特徴とする画像表示装置。
  13. 請求項１２に記載の画像表示装置と、
    表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
    を備えることを特徴とするシステム。
JP2015111494A 2014-07-11 2015-06-01 ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム Active JP6651714B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015111494A JP6651714B2 (ja) 2014-07-11 2015-06-01 ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TW104122209A TWI585974B (zh) 2014-07-11 2015-07-08 供製造ｎ型氧化物半導體的塗佈液、場效應電晶體、顯示元件、影像顯示裝置、及其系統
KR1020150097734A KR20160009500A (ko) 2014-07-11 2015-07-09 Ｎ형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템
US14/795,234 US20160013215A1 (en) 2014-07-11 2015-07-09 Coating liquid for producing n-type oxide semiconductor, field-effect transistor, display element, image display device, and system
EP15176184.8A EP2966691A1 (en) 2014-07-11 2015-07-10 Coating liquid for producing n-type oxide semiconductor, field-effect-transistor, display element, image display device, and system
CN201510408238.2A CN105261649B (zh) 2014-07-11 2015-07-13 涂布液、场效应晶体管、显示元件、图像显示装置和系统
KR1020180086615A KR102267890B1 (ko) 2014-07-11 2018-07-25 Ｎ형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014142953 2014-07-11
JP2014142953 2014-07-11
JP2015111494A JP6651714B2 (ja) 2014-07-11 2015-06-01 ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Publications (2)

Publication Number Publication Date
JP2016028412A JP2016028412A (ja) 2016-02-25
JP6651714B2 true JP6651714B2 (ja) 2020-02-19

Family

ID=53546141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015111494A Active JP6651714B2 (ja) 2014-07-11 2015-06-01 ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Country Status (6)

Country Link
US (1) US20160013215A1 (ja)
EP (1) EP2966691A1 (ja)
JP (1) JP6651714B2 (ja)
KR (2) KR20160009500A (ja)
CN (1) CN105261649B (ja)
TW (1) TWI585974B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105408244B (zh) * 2013-08-07 2019-04-12 株式会社尼康 金属氧化物膜的制造方法和晶体管的制造方法
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
CN105676259B (zh) * 2016-01-27 2018-12-04 泉州市金太阳电子科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
SG11201806226WA (en) 2016-02-01 2018-08-30 Ricoh Co Ltd Field effect transistor, method for manufacturing same, display element, display device, and system
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
RU2706296C1 (ru) 2016-03-18 2019-11-15 Рикох Компани, Лтд. Способ изготовления полевого транзистора
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
KR102314142B1 (ko) * 2016-07-12 2021-10-19 한양대학교 산학협력단 스위칭 원자 트랜지스터 및 이의 동작방법
WO2018016456A1 (en) * 2016-07-20 2018-01-25 Ricoh Company, Ltd. Field-effect transistor, method for producing the same, display element, image display device, and system
JP2018022879A (ja) * 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
WO2018101278A1 (ja) * 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
TWI702186B (zh) * 2018-03-19 2020-08-21 日商理光股份有限公司 形成氧化物用的塗佈液、製造氧化物薄膜的方法及製造場效電晶體的方法
KR102564145B1 (ko) * 2018-11-07 2023-08-07 엘지디스플레이 주식회사 트랜지스터, 전자장치 및 트랜지스터 회로
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102259498B1 (ko) 2019-09-25 2021-06-03 현대중공업 주식회사 컨테이너선의 냉각 제어 장치
KR102628292B1 (ko) * 2020-08-25 2024-01-23 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
KR20220119932A (ko) * 2021-02-22 2022-08-30 삼성에스디아이 주식회사 잉크 조성물, 이를 이용한 막 및 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) * 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP4185056B2 (ja) * 2005-01-26 2008-11-19 株式会社東芝 絶縁膜、および半導体装置
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5776192B2 (ja) 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
US20140367674A1 (en) * 2011-11-18 2014-12-18 Japan Science And Technology Agency Process for forming an amorphous conductive oxide film
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9404002B2 (en) * 2014-02-06 2016-08-02 Transtron Solutions Llc Molecular precursor compounds for indium gallium zinc oxide materials
EP3018111A1 (en) * 2014-11-07 2016-05-11 Plansee SE Metal oxide thin film, method for depositing metal oxide thin film and device comprising metal oxide thin film

Also Published As

Publication number Publication date
CN105261649A (zh) 2016-01-20
US20160013215A1 (en) 2016-01-14
KR102267890B1 (ko) 2021-06-23
TWI585974B (zh) 2017-06-01
KR20180089885A (ko) 2018-08-09
KR20160009500A (ko) 2016-01-26
EP2966691A1 (en) 2016-01-13
JP2016028412A (ja) 2016-02-25
CN105261649B (zh) 2019-04-05
TW201607029A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
JP6651714B2 (ja) ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6421446B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US10115828B2 (en) Field-effect transistor, display element, image display device, and system
JP5776192B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
WO2017159810A1 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6904444B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5716407B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US11462646B2 (en) Field-effect transistor, display element, image display device, and system
JP7143601B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI631401B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
JP2020021814A (ja) 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6651714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151