KR101819757B1 - 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물, 및 박막 전자 회로에 기초하여 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물의 토폴로지적 균일성을 향상시키는 방법 - Google Patents
평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물, 및 박막 전자 회로에 기초하여 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물의 토폴로지적 균일성을 향상시키는 방법 Download PDFInfo
- Publication number
- KR101819757B1 KR101819757B1 KR1020127001362A KR20127001362A KR101819757B1 KR 101819757 B1 KR101819757 B1 KR 101819757B1 KR 1020127001362 A KR1020127001362 A KR 1020127001362A KR 20127001362 A KR20127001362 A KR 20127001362A KR 101819757 B1 KR101819757 B1 KR 101819757B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel circuit
- layer
- pixel
- planarization layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000010409 thin film Substances 0.000 title claims description 30
- 238000003384 imaging method Methods 0.000 claims abstract description 125
- 230000005855 radiation Effects 0.000 claims abstract description 120
- 230000005865 ionizing radiation Effects 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims description 148
- 238000002161 passivation Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 62
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 21
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229920000642 polymer Polymers 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 150000003384 small molecules Chemical class 0.000 claims description 14
- 239000002041 carbon nanotube Substances 0.000 claims description 13
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 13
- 150000004770 chalcogenides Chemical class 0.000 claims description 13
- 229910021389 graphene Inorganic materials 0.000 claims description 12
- 230000002829 reductive effect Effects 0.000 claims description 9
- 238000013461 design Methods 0.000 description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 description 78
- 238000001514 detection method Methods 0.000 description 70
- 239000000463 material Substances 0.000 description 57
- 239000011159 matrix material Substances 0.000 description 52
- 239000003990 capacitor Substances 0.000 description 46
- 229910052751 metal Inorganic materials 0.000 description 44
- 239000002184 metal Substances 0.000 description 44
- 230000005684 electric field Effects 0.000 description 34
- FVAUCKIRQBBSSJ-UHFFFAOYSA-M sodium iodide Chemical compound [Na+].[I-] FVAUCKIRQBBSSJ-UHFFFAOYSA-M 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 230000008859 change Effects 0.000 description 28
- 238000003491 array Methods 0.000 description 23
- 229910052688 Gadolinium Inorganic materials 0.000 description 22
- 238000003860 storage Methods 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 21
- 238000001000 micrograph Methods 0.000 description 18
- 238000009877 rendering Methods 0.000 description 18
- 238000005538 encapsulation Methods 0.000 description 17
- 230000006872 improvement Effects 0.000 description 17
- 239000011669 selenium Substances 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 15
- 239000011701 zinc Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 229910052725 zinc Inorganic materials 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 235000009518 sodium iodide Nutrition 0.000 description 10
- 229910052684 Cerium Inorganic materials 0.000 description 9
- 238000009499 grossing Methods 0.000 description 9
- 239000011295 pitch Substances 0.000 description 9
- 239000011734 sodium Substances 0.000 description 9
- 229910052793 cadmium Inorganic materials 0.000 description 8
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 8
- 229910052716 thallium Inorganic materials 0.000 description 8
- 229910016036 BaF 2 Inorganic materials 0.000 description 7
- 229910004261 CaF 2 Inorganic materials 0.000 description 7
- 229910052777 Praseodymium Inorganic materials 0.000 description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000011133 lead Substances 0.000 description 7
- 238000012856 packing Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 6
- 101100476800 Mus musculus Chgb gene Proteins 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- QWUZMTJBRUASOW-UHFFFAOYSA-N cadmium tellanylidenezinc Chemical compound [Zn].[Cd].[Te] QWUZMTJBRUASOW-UHFFFAOYSA-N 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 5
- HTUMBQDCCIXGCV-UHFFFAOYSA-N lead oxide Chemical compound [O-2].[Pb+2] HTUMBQDCCIXGCV-UHFFFAOYSA-N 0.000 description 5
- 238000002601 radiography Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 229910007717 ZnSnO Inorganic materials 0.000 description 4
- 238000005094 computer simulation Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002059 diagnostic imaging Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 210000000038 chest Anatomy 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-NJFSPNSNSA-N Strontium-90 Chemical compound [90Sr] CIOAGBVUUVVLOB-NJFSPNSNSA-N 0.000 description 2
- 229910052771 Terbium Inorganic materials 0.000 description 2
- -1 TiW Chemical class 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 210000000481 breast Anatomy 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002591 computed tomography Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002710 external beam radiation therapy Methods 0.000 description 2
- 238000002594 fluoroscopy Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 238000003325 tomography Methods 0.000 description 2
- PBYZMCDFOULPGH-UHFFFAOYSA-N tungstate Chemical compound [O-][W]([O-])(=O)=O PBYZMCDFOULPGH-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910015202 MoCr Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002083 X-ray spectrum Methods 0.000 description 1
- VWQVUPCCIRVNHF-OUBTZVSYSA-N Yttrium-90 Chemical compound [90Y] VWQVUPCCIRVNHF-OUBTZVSYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000001574 biopsy Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000002725 brachytherapy Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- XQPRBTXUXXVTKB-UHFFFAOYSA-M caesium iodide Chemical compound [I-].[Cs+] XQPRBTXUXXVTKB-UHFFFAOYSA-M 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 238000007675 cardiac surgery Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- TVFDJXOCXUVLDH-RNFDNDRNSA-N cesium-137 Chemical compound [137Cs] TVFDJXOCXUVLDH-RNFDNDRNSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 238000013275 image-guided biopsy Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000013152 interventional procedure Methods 0.000 description 1
- XMBWDFGMSWQBCA-YPZZEJLDSA-N iodane Chemical compound [125IH] XMBWDFGMSWQBCA-YPZZEJLDSA-N 0.000 description 1
- 229940044173 iodine-125 Drugs 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- GKOZUEZYRPOHIO-IGMARMGPSA-N iridium-192 Chemical compound [192Ir] GKOZUEZYRPOHIO-IGMARMGPSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000009607 mammography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- QKEOZZYXWAIQFO-UHFFFAOYSA-M mercury(1+);iodide Chemical compound [Hg]I QKEOZZYXWAIQFO-UHFFFAOYSA-M 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 210000003739 neck Anatomy 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- KDLHZDBZIXYQEI-OIOBTWANSA-N palladium-103 Chemical compound [103Pd] KDLHZDBZIXYQEI-OIOBTWANSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000001959 radiotherapy Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 210000000515 tooth Anatomy 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- CMPGARWFYBADJI-UHFFFAOYSA-L tungstic acid Chemical compound O[W](O)(=O)=O CMPGARWFYBADJI-UHFFFAOYSA-L 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
- H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/20—Measuring radiation intensity with scintillation detectors
- G01T1/208—Circuits specially adapted for scintillation detectors, e.g. for the photo-multiplier section
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/20—Measuring radiation intensity with scintillation detectors
- G01T1/2018—Scintillation-photodiode combinations
- G01T1/20184—Detector read-out circuitry, e.g. for clearing of traps, compensating for traps or compensating for direct hits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
- G01T1/241—Electrode arrangements, e.g. continuous or parallel strips or the like
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
- H10F39/1898—Indirect radiation image sensors, e.g. using luminescent members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
Abstract
이온화 방사선(ionizing radiation)과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층(scintillation layer), 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함하는 방사선 센서. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 위에 표면 만곡부(surface inflection)를 가진다. 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
Description
연방 후원 연구 또는 개발에 관한 선언
본 발명은 미국 국립 보건원에 의해 수여된 EB000558 하에서 정부 지원으로 이루어졌다. 정부는 본 발명에 일정한 권리를 가진다.
관련 출원과의 상호 참조
본 출원은 2009년 6월 17일자로 출원된, 발명의 명칭이 "PHOTODIODE AND OTHER SENSOR STRUCTURES IN FLAT-PANEL X-RAY IMAGERS AND METHOD FOR IMPROVING TOPOLOGICAL UNIFORMITY OF THE PHOTODIODE AND OTHER SENSOR STRUCTURES IN FLAT-PANEL X-RAY IMAGERS BASED ON THIN-HLM ELECTRONICS(평판 x-선 영상기에서의 포토다이오드 및 기타 센서 구조물과 박막 전자 회로에 기초하여 평판 x-선 영상기에서의 포토다이오드 및 기타 센서 구조물의 토폴로지적 균일성을 향상시키는 방법)"인 미국 가특허 출원 제61/213,530호에 관한 것으로서 미국 특허법 제119조에 따라 이에 기초하여 우선권을 주장하며, 이 미국 출원은 참조 문헌으로서 그 전체 내용이 본 명세서에 포함된다.
본 발명은 일반적으로 이미지를 형성하기 위해 입사 이온화 방사선을 검출하도록 설계된 디바이스에 관한 것이다.
x-선 영상 촬영의 분야에서, 능동 매트릭스 이미징 어레이에 기초한 영상기는 수많은 의료 및 비의료 응용 분야에서 흔히 사용된다. 본 명세서에서 달리 언급하지 않는 한, 능동 매트릭스라는 용어는 각각의 픽셀에 있는 어드레싱 스위치를 사용하여 스위치를 통해 이미징 픽셀의 2차원 격자를 어드레싱하는 원리를 말하는 데 사용될 것이다. 능동 매트릭스 이미징 어레이에 기초한 영상기는 능동 매트릭스 평판 영상기(AMFPI)라고 하거나, 보다 간결하게, 능동 매트릭스 영상기라고 할 것이다. 그에 부가하여, 능동 매트릭스 어레이와 능동 매트릭스 이미징 어레이라는 용어는 서로 바꾸어 사용될 수 있다
AMFPI는 통상적으로 이온화 방사선의 효과에 대한 내성이 높은 물질을 포함하는 단일 어레이를 포함한다. 그렇지만, AMFPI는 때때로 나란히 배열된 2개의 인접 어레이 또는 정사각형 또는 직사각형으로 배열된 4개의 인접 어레이를 포함한다. 능동 매트릭스 영상기의 보편성 및 유용성의 한가지 이유는, 타당한 수율로 그리고 적당한 비용으로, 종래의 결정 규소(c-Si) 기술로 가능한 것을 상당히 넘어서는 크기로 어레이가 제조될 수 있다는 것이다. c-Si 기술의 경우에, 픽셀화된 이미징 어레이[CCD(charge coupled device), CMOS 센서, 능동 픽셀 센서 및 수동 픽셀 센서]는 궁극적으로 제조에 사용되는 규소 웨이퍼의 크기(현재 최대 ~300 mm임)에 의해 제한된다. 결정 규소로 제조되는 CCD, CMOS 센서 그리고 능동 및 수동 픽셀 센서는 통상적으로 ~4 cm x 4 cm 미만의 치수로 제조된다. 이러한 디바이스가 ~20 cm x 20 cm 만큼 큰 치수로 제조되었지만, 이들 디바이스는 수율을 맞추기 어렵고 생산 비용이 높다. 또한, 대면적 디바이스가 소면적 c-Si 어레이를 타일링함으로써 제조될 수 있지만, 이것은 부가의 상당한 엔지니어링 문제점, 과제 및 비용을 유발한다. AMFPI의 경우에, 능동 매트릭스 어레이가 2 픽셀 x 2 픽셀(1 cm x 1 cm보다 작음) 정도로 작게 제조될 수 있지만, AMFPI에 대한 능동 매트릭스 어레이는 통상적으로 ~10 cm x 10 cm부터 최대 ~43 cm x 43 cm까지의 범위 - 픽셀화된 c-Si 이미징 어레이의 범위를 크게 초과함 - 에 있는 크기로 제조된다. 게다가, 훨씬 더 큰 능동 매트릭스 이미징 어레이 - 예를 들어, 대각선 기준으로 ~108 인치 정도로 크게 제조된 최대 능동 매트릭스 이미징 어레이(AMLCD)의 크기와 동등함 - 의 생성을 방해하는 어떤 기술적 이유도 없다.
능동 매트릭스 이미징 어레이에서, 이미징 픽셀의 2차원 격자는 박막 스위치를 통해 어드레싱된다. 이 어레이는 이미징 픽셀이 그 위에 제조되는 박형 기판을 포함한다. 각각의 픽셀은 어드레싱 스위치가 소정의 형태의 픽셀 저장 커패시터에 연결되는 회로를 포함한다. 각각의 스위치는 보통 박막 트랜지스터(TFT)의 형태를 취하지만, 또한 박막 다이오드 또는 2개 이상의 박막 다이오드의 조합의 형태를 취할 수 있다. 간단한 어레이 설계가 어드레싱을 위해 픽셀당 단 하나의 스위칭를 포함하고 있지만, 보다 복잡한 설계는 성능을 향상시키고 및/또는 영상기 능력을 확대시키는 역할을 하는 픽셀 내의 부가의 회로 요소를 포함할 수 있다. 게다가, 추가의 회로 요소가 픽셀 외부의 어레이 기판 상에 포함될 수 있다. 이들 요소는 게이트 주소 라인 상의 전압을 제어하는 것, 데이터 라인으로부터의 신호를 멀티플렉싱하는 것과 같은 기능, 또는 어레이의 동작에 관련된 다른 목적을 수행하도록 구성될 수 있다.
어레이의 제조에 사용되는 물질은 주소 라인, 주소 라인에 대한 접점, 배선, 비아, 전극 표면 및 광 차단 표면은 물론, TFT의 소스, 드레인 및 게이트와 같은 특징부를 형성하는 다양한 금속을 포함한다. 알루미늄, 구리, 크롬, 몰리브덴, 탄탈, 티타늄, 텅스텐, 인듐 주석 산화물 및 금과 같은 금속은 물론, TiW, MoCr 및 AlCu와 같은 이들 금속의 합금이 사용될 수 있다. 제조 동안 어레이 상에 증착되는 주어진 금속층의 두께는 ~10 nm부터 수 μm까지의 범위에 있을 수 있다. 패시베이션층은 산질화 규소(Si2N2O), 질화규소(Si3N4), 폴리이미드, 및 벤조사이클로부텐 중합체(BCB)와 같은 물질을 포함할 수 있다. 제조 동안 어레이 표면 상에 증착되는 주어진 패시베이션층의 두께는 ~100 nm부터 최대 10 μm까지의 범위에 있을 수 있다. TFT 및 커패시터와 같은 디바이스 내의 유전체는 질화규소(Si3N4), 이산화규소(SiO2), 비결정성 규소, 및 비결정성 질화 규소(a-Si3N4:H)와 같은 물질을 포함할 수 있다. 제조 동안 어레이 표면 상에 증착되는 주어진 유전체층의 두께는 ~1 nm부터 수 μm까지의 범위에 있을 수 있다. 통상적으로, 어레이 내의 다양한 회로 요소를 제조하는 데 다수의 금속, 패시베이션 및 유전체층이 사용된다.
TFT(및 다이오드 스위치)에 대한 반도체 물질이 가장 흔하게는 수소화한 비결정성 규소(a-Si)이지만, 또한 마이크로결정 규소, 다결정 규소(poly-Si), 칼코겐화물, 또는 카드뮴 셀렌화물(CdSe)일 수 있다(이들 모두는 대면적 처리에 적합하여, 대면적 어레이의 제조를 가능하게 해줌). 이 경우에, 기판은 유리(코닝 7059, 1737F, 1737G 등, ~1 mm 두께) 또는 석영(~1 mm 두께) 또는 스테인레스강 박판(~25 내지 500 μm 두께)와 같은 금속으로 제조될 수 있다. 어레이 회로의 제조는 PECVD(plasma enhanced chemical vapor deposition), LPCVD(low-pressure chemical vapor deposition), CVD(chemical vapor deposition), PVD(physical vapor deposition), 스퍼터링 및 스핀 코팅과 같은 면적 증착(area deposition) 기법을 사용하여 연속적인 물질층(반도체, 금속, 유전체 및 패시베이션 등)을 기판 상에 증착하는 것을 포함한다. poly-Si의 경우에, 이러한 반도체를 생산하는 한가지 통상적인 방법은 엑시머 레이저에 의해 이전에 증착된 a-Si 물질을 결정화시키는 것이다. 그에 부가하여, 포토리소그라피 및 에칭 기법의 조합을 사용하여 회로의 특징부(TFT, 다이오드, 포토다이오드, 커패시터, 배선, 비아, 주소 라인 및 주소 라인에 대한 접점 등)가 형성된다.
다른 대안으로서, 이들 스위치에 대한 반도체 물질은 저온 a-Si, 유기 소분자 또는 중합체 반도체 물질와 같은 대면적 증착에 적합한 기타 물질의 형태를 취할 수 있다. 저온 a-Si는 PECVD, LPCVD 및 PVD를 사용하여 증착되는 반면, 유기 소분자 및 중합체 반도체는 면적 증착 기법 또는 인쇄 기법을 사용하여 증착될 수 있다. 이들 반도체 물질의 경우, 기판은 얇고 가요성일 수 있다[폴리이미드(PI) 또는 폴리에틸렌 나프탈레이트(PEM, ~ 25 내지 200 μm 두께)와 같은 물질 시트로 제조됨]. 다른 대안으로서, 유리, 석영 또는 스테인레스강 기판이 사용될 수 있다. 어레이 회로의 특징부는 포토리소그라피, 에칭, 감법 인쇄 및 가법 인쇄 기법 중 하나 또는 이들의 조합을 사용하여 형성될 수 있다. TFT 및 기타 디바이스 둘다에 대해 사용될 수 있는 또 다른 반도체 물질은 탄소 나노튜브 및 그래핀을 포함한다. TFT 및 기타 디바이스 둘다에 대해 사용될 수 있는 또 다른 반도체 물질은 ZnO, InGaZnO, InZnO, ZnSnO (Zn을 함유하는 임의의 다른 산화물), SnO2, TiO2, Ga2O3, InGaO, In2O3, 및 InSnO를 비롯한 산화물 반도체를 포함하지만 이것으로 제한되는 것은 아니다. 이들 산화물 반도체는 비결정성 또는 다결정 형태로 존재하는 것으로 알려져 있고, 이용가능한 범위 내에서 본 발명에 적합하다. 모든 유형의 반도체에 대해, 이들 물질이 그의 진상 형태(intrinsic form)로는 물론, p-도핑된 또는 n-도핑된 반도체 물질을 제공하기 위해 도핑된 형태로도 사용된다.
TFT는 게이트, 소스 및 드레인을 가진다. 소스와 드레인 사이에서 TFT의 반도체 채널을 통해 흐르는 전류의 크기는 TFT 채널의 폭 및 길이, 채널에 사용되는 반도체의 이동성, 게이트와 소스 사이에 인가되는 전압의 크기 및 극성, 그리고 소스와 드레인 사이의 전압차와 같은 각종의 인자에 의해 제어된다. 게이트에 인가되는 전압의 조작은 트랜지스터를 고전도성(highly conducting)("온"이라고 함)으로 또는 고비전도성(highly non-conducting)("오프"라고 함)으로 만들 수 있다.
도 1 내지 도 4는 a-Si 및 poly-Si TFT의 일례를 나타낸 것이다. 도 1은 한 형태의 a-Si TFT의 구조를 나타낸 개략도이다. 도 2는 도 1에 와이어 프레임으로 표시된 평면의 위치에 대응하는 개략 단면도이다. 이러한 a-Si TFT의 구조의 대칭성은 이 단면도가 트랜지스터의 폭을 따라 와이어 프레임의 어떤 위치에서도 대체로 변하지 않은 채로 있도록 되어 있다. 도 3은 한 형태의 poly-Si TFT의 구조를 나타낸 개략도이다. 도시된 것은 하나의 게이트를 가지고 있지만, 2개 이상의 게이트도 가능하다. 도 4는 도 3에 와이어 프레임으로 표시된 평면의 위치에 대응하는 개략 단면도이다. 도 1 및 도 2에 나타낸 a-Si TFT와 비교하여, 도 3 및 도 4에 나타낸 poly-Si TFT는 비아의 존재로 인해 낮은 정도의 대칭성을 가지며, 따라서 트랜지스터의 단면도가 트랜지스터의 폭을 따라 와이어 프레임의 다른 위치에 대해 상당히 변하게 된다.
능동 매트릭스 영상기는 통상적으로 (a) 능동 매트릭스 이미징 어레이, (b) x-선 변환기로서 역할하는 어레이 위에 있는 물질층, (c) 데이터 및 게이트 주소 라인의 끝에 있는 접촉 패드를 통해 어레이에 연결된 외부 전자 회로를 포함한다. 이들 전자 회로 중 일부는 어레이의 주변부에 아주 근접하여 위치해 있고 어레이를 동작시키는 것은 물론, 데이터 주소 라인을 따라 있는 픽셀로부터 추출된 아날로그 신호를 증폭, 멀티플렉싱 및 디지털화하는 데 필요한 전압 및 타이밍의 제어를 돕는 역할을 하는 디지털 논리를 제공한다. 이들 전자 회로는 또한 어레이 및 주변 전자 회로는 물론, 전자 회로와 하나 이상의 컴퓨터 사이의 통신을 가능하게 해주는 디지털 전자 인터페이스를 동작시키는 데 필요한 전압원, (d) 전자 회로로 제어 정보를 전송하고, 전자 회로로부터 디지털 픽셀 정보를 수신하며, 어레이의 동작을 x-선 소스로부터의 방사선의 전달과 동기화시키고, 이 이미징 정보를 처리, 디스플레이 및 저장하는 하나 이상의 컴퓨터, 및 (e) 컴퓨터 및 전자 회로의 디지털 논리에서 사용되는 소프트웨어, 펌웨어 및 기타 코딩된 명령어를 포함한다.
어레이 기판, 박막 전자 회로, 및 x-선 변환기 모두는 비교적 얇으며, 결합 두께가 1 cm 미만이다. 이것은 이들 요소가, 주변 전자 회로와 함께, 표준의 x-선 필름 카세트 또는 CR(computed radiography) 카세트의 두께와 유사한 ~1 cm 정도로 콤팩트한 두께를 갖는 패키지 내에 구성될 수 있게 해준다. 이러한 프로파일을 갖는 전자 x-선 영상기는, 영상기가 기초하고 있는 기술과 상관없이, 종종 평판 영상기(flat-panel imager, FPI)라고 한다. 다른 기술(타일형 CMOS 센서 등)로 생성된 평판 영상기와 구별하기 위해, 광의적으로 박막 전자 회로에 기초한 영상기에 관한 설명적 용어는 박막 평판 영상기이다. 능동 매트릭스 어레이를 이용하는 영상기의 특정의 경우에, 능동 매트릭스 평판 영상기(AMFPI)라는 용어가 적절하다.
능동 매트릭스 이미징 어레이에 대한 픽셀은 행과 열로 배열되어 있다. TFT 스위치를 사용한 어레이의 경우, 주어진 행의 픽셀에 대해, 그 행을 따라 있는 모든 어드레싱 TFT의 게이트는 픽셀 행마다 하나의 게이트 라인을 사용하여 공통 게이트 주소 라인에 연결되어 있다. 따라서, 각각의 게이트 주소 라인에 인가되는 전압의 외부 조작은 그 행을 따라 있는 모든 어드레싱 TFT의 전도성의 제어를 가능하게 해준다. 주어진 열의 픽셀에 대해, 그 열을 따라 있는 모든 어드레싱 TFT의 드레인은 픽셀 열마다 하나의 데이터 주소 라인을 사용하여 공통 데이터 주소 라인에 연결되어 있다.
AMFPI의 동작 동안에, 픽셀 저장 커패시터에 이미징 신호를 수집하는 것을 가능하게 해주기 위해 모든 어드레싱 TFT는 x-선의 전달 동안에 비전도성인 채로 있다. 이들 커패시터에 저장된 이미징 신호는, 그 행에 있는 어드레싱 TFT를 전도성으로 되게 함으로써, 통상적으로 한번에 한 행의 픽셀씩 판독된다. 이것은 이미징 신호가, 어레이의 전체 공간 분해능으로, 대응하는 데이터 주소 라인으로부터 샘플링될 수 있게 해준다. 주어진 데이터 주소 라인에 대해, 각각의 샘플링된 신호가 전치 증폭기에 의해 증폭되고, 아날로그-디지털 변환기에 의해 디지털화되며, 이들 둘다는 어레이 외부에 위치해 있다. 물론, 이미징 신호가 한번에 2개 이상의 연속한 행으로부터 샘플링될 수 있으며, 이는 공간 분해능의 감소를 대가로 판독 시간을 감소시킨다.
능동 매트릭스 영상기는 x-선 소스와 관련하여 동작되는 경우가 가장 흔하지만, 감마선, 전자, 양성자, 중성자, 알파 입자, 및 중이온과 같은 다른 형태의 이온화 방사선의 소스로 동작될 수 있다. 어레이의 픽셀 피치(하나의 픽셀의 폭과 같음) 및 크기, 어레이 및 영상기의 프레임 레이트 성능, 및 x-선 소스의 빔 에너지, 여과 및 시간 특성 모두가 영상 촬영 응용 분야의 요구 사항에 정합하도록 선택된다. 많은 형태의 유방 영상 촬영 응용 분야(유방 X선 촬영, 유방 토모신세시스, 유방 전산화 단층 촬영, 및 영상 유도 생검을 포함함)에 대해 ~25 μm부터 최대 ~200 μm까지의 픽셀 피치를 갖는 어레이를 사용하고 ~15부터 40 kVp까지의 x-선 빔을 사용하여 진단 및 중재적 의료 영상 촬영이 수행될 수 있다. 많은 형태의 방사선 사진, 형광 투시, 및 단층 촬영 응용 분야(흉부 영상 촬영, 흉부 토모신세시스, 듀얼 에너지 영상 촬영, 순환기 시술, 중재적 시술, 생검 시술, 수족의 영상 촬영, 소아과 영상 촬영, 심장 영상 촬영, 복부, 흉부, 머리, 목, 치아의 원추 빔 전산화 단층 촬영은 물론, 방사선 치료의 시뮬레이션, 국부화, 검증 및 품질 보증을 포함함)에 대해 ~75 μm부터 최대 ~1000 μm까지의 픽셀 피치를 갖는 어레이를 사용하고 ~50부터 150 kVp까지의 x-선 빔을 사용하여 진단 및 중재적 의료 영상 촬영이 또한 수행될 수 있다. 그에 부가하여, 외부 빔 방사선 치료용으로 사용되는 치료 빔을 사용하여 ~300 μm부터 최대 ~1000 μm까지의 픽셀 피치로 의료 영상 촬영이 수행될 수 있다. 이 경우에, 방사선 소스는 Co-60 소스(~1.25 MeV의 평균 에너지를 가짐)이거나 ~3부터 최대 50 MV까지의 범위에 있는 메가볼트 방사선을 생성하는 선형 가속기 또는 임의의 다른 유형의 가속기로부터의 출력일 수 있다. 능동 매트릭스 영상기를 사용하는 의료 영상 촬영은 또한 세슘-137(137Cs), 요오드-125(125I), 이리듐-192 (192Ir), 팔라듐-103(103Pd), 스트론튬-90(90Sr) 및 이트륨-90(90Y)과 같은 근접 방사선 치료 소스(brachytherapy source)를 사용하여 수행될 수 있다. 그에 부가하여, 비의료 응용 분야(산업용 방사선 사진 등)는 전술한 모든 방사선 소스는 물론, 수 kVp부터 최대 ~15 kVp까지의 범위에 있는 x-선 에너지를 제공하는 소스와 함께 능동 매트릭스 영상기를 사용한다. 평판 영상기에 대한 x-선 변환기 및 연관된 전자 회로의 설계 및 성능은 어레이의 설계, 동작 방식, 및 다양한 비의료 응용 분야의 요구사항에 정합한다.
능동 매트릭스 어레이에 기초한 영상기는 일반적으로 x-선이 변환기에 의해 검출되는 방식에 기초하여 2가지 카테고리(간접 검출 및 직접 검출이라고 함)로 나누어질 수 있다. 간접 검출 영상기의 경우, 변환기와 상호작용하는 입사 x-선의 에너지의 일부가 먼저 광학 광자로 변환되고, 이들 광자의 수분의 1이 이어서 어레이의 픽셀 저장 커패시터에 저장되는 전기 신호로 변환된다. 직접 검출 영상기의 경우, 변환기와 상호작용하는 입사 x-선의 에너지의 일부가 곧바로 어레이의 픽셀 저장 커패시터에 저장되는 전기 신호로 변환된다.
간접 검출 영상기의 경우, 변환기는 신틸레이터(scintillator)의 형태를 취한다. 많은 응용 분야에서, 탈륨으로 도핑된 세슘 요오드화물(CsI:Tl 또는 CsI:Tl+라고 씀) - 통상적으로 정렬된 바늘형 결정을 갖는 구조물을 형성하기 위해 성장됨 -, 또는 테르븀으로 도핑된 가돌리늄 산황화물(Gd2O2S:Tb 또는 Gd2O2S:Tb3 +라고 쓰고, GOS라고도 함, 통상적으로 분말 형광면의 형태로 되어 있음)이 사용된다. 그렇지만, 나트륨으로 도핑된 세슘 요오드화물(CsI:Na 또는 CsI:Na+라고 씀), 탈륨으로 도핑된 나트륨 요오드화물(NaI:Tl 또는 NaI:Tl+라고 씀), 텅스텐산 칼슘(CaWO4), 텅스텐산 아연(ZnWO4), 텅스텐산 카드뮴(CdWO4), 게르마늄산 비스무트(Bi4Ge3O12, BGO라고도 함), 세륨으로 도핑된 오르토규산 루테튬 이트륨(Lu1.8Yb0.2SiO5:Ce 또는 Lu1.8Yb0.2SiO5:Ce3+라고 쓰고, LYSO라고도 함), 및 세륨으로 도핑된 가돌리늄 실리케이트(Gd2SiO5:Ce 또는 Gd2SiO5:Ce3+라고 쓰고, GSO라고도 함)와 같은 다른 신틸레이터도 가능하다. BaFCl:Eu2+, BaSO4:Eu2+, BaFBr:Eu2+, LaOBr:Tb3+, LaOBr:Tm3+, La2O2S:Tb3+, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2+, CsI, LiI:Eu2+, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10와 같은 또 다른 신틸레이터가 가능하다. 많은 유형의 신틸레이터 물질(CsI:Tl, BGO 및 LYSO 등)에 대해, 변환기는 신틸레이터 물질의 작은 개별 요소 - 각각이 이미징 어레이의 픽셀 피치(또는 어레이의 픽셀 피치의 배수)보다 대략 작거나 같은 단면적을 가짐 - 가 요소들 간의 광학적 분리를 제공하는 면적 검출기를 형성하기 위해 요소들을 분리시킴으로써 공간 분해능을 유지하는 격벽 물질과 조립되는 세그먼트화된 검출기의 형태를 취할 수 있다.
신틸레이터를 기계적으로 화학적으로 보호할 목적으로 신틸레이터의 상부층을 형성하기 위해 캡슐화부 또는 캡슐화층이라고 하는 물질층이 증착될 수 있다.
간접 검출 AMFPI의 경우, 픽셀 저장 커패시터는 포토다이오드 또는 MIS(metal insulated semiconductor) 구조물과 같은 광 센서의 형태를 취한다. 이러한 광 센서는 흔히 a-Si 반도체 - a-Si 센서의 신호, 노이즈 및 암전류 특성이 극도로 높은 방사선 선량에 의해서도 아주 약하게만 영향을 받는다는 사실로 인해 이온화 방사선의 이미징에 아주 적합한 물질임 - 를 포함한다. a-Si 및 poly-Si에 기초한 TFT의 특성도 역시 극도로 높은 방사선 선량에 의해 약하게만 영향을 받으며, 그로써 이러한 TFT가 이온화 방사선의 이미징에 아주 적합하게 된다.
a-Si 포토다이오드의 구조물에 대한 한 형태는 하부 전극(bottom electrode)(어드레싱 TFT의 소스에 연결되어 있음), 도핑된 층(n+ 도핑된 a-Si, ~10 내지 500 nm 두께이고 바람직하게는 ~50 내지 100 nm 두께임), 진성 a-Si 층(바람직하게는 ~0.5 내지 2.0 μm 두께임), 제2 도핑된 층(p+ 도핑된 a-Si, ~10 내지 500 nm 두께이고 바람직하게는 ~5 내지 20 nm 두께임), 및 가시광에 투명한 물질[인듐 주석 산화물(ITO) 등]로 이루어진 상부 전극(top electrode)을 포함한다. 이러한 a-Si 포토다이오드 구조물의 한 대안적인 형태에서, 상부 및 하부 a-Si 층의 도핑이 서로 바뀌어 있다. 도핑된 a-Si 상부층의 두께를 최소화하면 이 층에 흡수되는 광학 광자의 분율(fraction)이 감소됨으로써, 픽셀에 기록되는 이미징 신호를 최대화하는 데 도움을 준다.
간접 검출 능동 매트릭스 이미징 어레이에 대한 픽셀 회로의 일례가 도 5에 개략적으로 예시되어 있다. 이 도면에 도시된 회로 요소는 포토다이오드(PD) 및 픽셀 어드레싱 트랜지스터(TFT)를 포함한다. 파선 타원으로 둘러싸여 있는 TFT의 소스, 드레인 및 게이트가 표시되어 있다. 제2 파선 타원은 픽셀에 대한 광 센서인 포토다이오드가 또한 CPD의 커패시턴스를 갖는 픽셀 저장 커패시터로서 역할한다는 것을 강조하고 있다. 나타낸 픽셀의 행 및 열에 각각 대응하는 게이트 주소 라인 및 데이터 주소 라인도 도시되어 있다. 포토다이오드의 상부 전극에 인가되는 역방향 바이어스 전압의 크기는 VBIAS이다. 이 전압은 외부 전압원에 의해 제공된다. VBIAS는 통상적으로 ~1 V 내지 8 V의 범위의 값으로 설정된다.
도 6은 도 5의 픽셀 회로에 대응하는 픽셀 설계의 하나의 구조적 구현예(기준 아키텍처라고 함)의 개략 단면도이다. 이 구현예에서, 어드레싱 TFT는 픽셀의 표면적을 다수의 다른 요소 - 적층된 구조물, 주소 라인, 그리고 주소 라인, 포토다이오드 및 TFT 사이의 간극을 갖는 불연속적인 a-Si 포토다이오드를 포함함 - 와 공유한다.
도 6에서, a-Si 어드레싱 트랜지스터(TFT) - 드레인, 소스 및 게이트만이 나타내어져 있음 - 의 일반적인 위치는 파선 타원으로 표시되어 있다. 포토다이오드의 하부 전극은 TFT의 소스를 형성하는 데 사용되는 금속의 연장부에 의해 형성된다. TFT와 중첩하지 않는 포토다이오드의 나머지 층은 하부 전극의 가장자리부와 정렬되고 이러한 방식으로 적층된 구조물을 형성하도록 패턴화된다. 이들 층은 n+ 도핑된 a-Si의 층, 진성 a-Si의 층, p+ 도핑된 a-Si의 층, 및 광학적으로 투명한 상부 전극으로서 역할하는 ITO의 층을 포함한다. 크기 VBIAS의 역방향 바이어스 전압이 바이어스 라인을 통해 포토다이오드의 상부 전극에 인가되어, 포토다이오드에 걸쳐 전기장 
를 생성한다. 금속 비아를 통해 TFT의 드레인에 연결되는 데이터 주소 라인, 및 바이어스 라인의 방향은 도면의 평면에 직교이다. 패시베이션 물질의 대략적인 위치는 음영에 의해 개략적으로 표시되어 있다. 이것은 어레이를 캡슐화하여, 어레이를 기계적으로 보호하고 바이어스 및 데이터 주소 라인과의 의도하지 않은 전기적 접촉을 방지하기 위해 어레이의 전체 상부 표면 상에 증착되는 패시베이션 물질을 포함한다. 전체 어레이 상에 연장하는 신틸레이터의 형태로 되어 있는 x-선 변환기도 역시 나타내어져 있다. 입사 x-선(파형의 화살표)은 신틸레이터에 광학 광자(옅은 직선 화살표)를 발생한다. 광학 광자의 일부는 포토다이오드의 진성층에 들어가, 전기장에 의해 전극 쪽으로 드리프트하는 전자 및 정공을 생성하고, 그로써 픽셀에 저장되었다가 궁극적으로 그로부터 판독되는 이미징 신호를 생성한다.
직접 검출 능동 매트릭스 평판 영상기의 경우, 변환기는 입사 x-선의 많은 비율을 차단하기에 충분한 두께를 갖는 광전도성 물질층의 형태를 취할 수 있다. 한가지 적당한 광전도성 물질은 최대 ~2000 μm 두께로 제조될 수 있는 비결정성 셀레늄(a-Se)이고, 바람직하게는 ~200부터 1000 μm까지의 범위에 있는 두께로 제조된다. 직접 검출 변환기로서 적합한 다른 광전도성 물질은 납 요오드화물(PbI2), 수은 요오드화물(HgI2), 납 산화물(PbO), 카드뮴 아연 텔루라이드(CdZnTe), 카드뮴 텔루라이드(CdTe), Bi2S3, Bi2Se3, BiI3, BiBr3, CdS, CdSe, HgS, Cd2P3, InAs, InP, In2S3, In2Se3, Ag2S, PbI4 -2 및 Pb2I7 -3의 단결정 및 다결정 형태를 포함한다. 광전도체에 대한 두께의 선택은, 진단 에너지에서 ~10%부터 90%까지 그리고 방사선 치료 에너지에서 ~1%부터 10%까지의 어딘가에 있을 수 있는 x-선의 적절히 많은 비율의 변환을 달성하기 위해, x-선 에너지가 증가함에 따라 증가한다.
메가볼트 방사선을 사용하는 이미징의 경우에, 예를 들어, 외부 빔 방사선 치료 이미징의 경우 또는 보안 응용 분야에 대한 스캐닝을 비롯한 산업용 방사선 사진의 경우에, 얇은(~1 mm) 금속 플레이트가 통상적으로 변환기 상에(간접 검출의 경우 신틸레이터 바로 위에, 또는 직접 검출의 경우 광전도체를 덮고 있는 상부 전극 상의 캡슐화부 바로 위에) 배치된다. 이 플레이트의 조성은 구리, 강철, 텅스텐 및 납을 비롯한 많은 형태를 취할 수 있다. 직접 검출 능동 매트릭스 이미징 어레이에 대한 픽셀 회로의 일례가 도 7에 개략적으로 예시되어 있다. 이 도면에 나타낸 회로 요소는 광전도체(PC), 픽셀 어드레싱 트랜지스터(TFT), 및 (파선 타원으로 표시된 바와 같이) 커패시턴스 CSTORAGE를 갖는 픽셀 저장 커패시터를 포함한다. 다른 파선 타원으로 둘러싸여 있는 TFT의 소스, 드레인 및 게이트가 표시되어 있다. 제3 파선 타원은 광전도체가 커패시턴스 CPC를 가지며 또한 회로에서 저항 RPC를 갖는 대용량 저항기로서도 기능한다는 것을 강조하고 있다. 나타낸 픽셀의 행 및 열에 대응하는 게이트 주소 라인 및 데이터 주소 라인도 도시되어 있다. 광전도체의 상부 전극에 인가되는 바이어스 전압의 크기는 VBIAS이다. 이 전압은 외부 전압원에 의해 제공된다. 사용된 VBIAS의 값은 광전도체 물질의 유형에 의존하며, 일반적으로 그 물질의 층 두께에 비례하여 증가한다. a-Se의 경우, VBIAS는 통상적으로 마이크로미터 두께당 ~10 V이다. 따라서, 1000 μm의 a-Se 층에 대해, VBIAS는 ~10,000 V일 것이다. HgI2의 경우, VBIAS는 통상적으로 마이크로미터당 ~0.5부터 2.0 V까지의 범위에 있다. 따라서, 500 μm의 HgI2 층에 대해, VBIAS는 ~250 내지 1 ,000 V일 것이다. 광전도성층은 또한 애벌랜치 모드(avalanche mode)에서 동작될 수 있고, 이 때 그 층에 걸리는 VBIAS의 값이 통상적으로 더 높다 - 예를 들어, a-Se의 마이크로미터당 ~50 V부터 100 V까지의 범위에 있다 -. 이 경우에, 애벌랜치층(avalanche layer)은 x-선 자체의 많은 비율을 차단하기에 충분히 두껍게 되어 있을 수 있거나, 얇게 되어 있을 수 있고, 광전도체 또는 신틸레이터의 층(각각, 입사 x-선의 많은 비율을 차단하기에 충분한 두께의 a-Se 또는 CsI:Tl 등)이 그 위에 증착되어 있다. 이 경우에, 애벌랜치층의 목적은 위에 있는 변환기로부터의 신호를 증폭하는 것이다.
도 8은 도 7의 픽셀 회로에 대응하는 픽셀 설계의 하나의 구조적 구현예의 개략 단면도이다. 이 구현예에서, 어드레싱 TFT는 픽셀의 표면적을 픽셀 저장 커패시터와, 주소 라인과, 그리고 주소 라인, 저장 커패시터 및 TFT 사이의 간극과 공유한다. 광전도체 구조물(하부 전극, 광전도성 물질층, 및 상부 전극을 포함함)은 어드레싱 TFT의 평면 위에(즉, 어드레싱 TFT의 레벨 상부에) 존재한다.
도 8에서, a-Si 어드레싱 트랜지스터(TFT) - 드레인, 소스 및 게이트만이 나타내어져 있음 - 의 일반적인 위치는 파선 타원으로 표시되어 있다. 픽셀 저장 커패시터 - 그의 위치가 제2 파선 타원으로 표시되어 있음 - 에 대해, 상부 및 하부 전극만이 나타내어져 있다. 픽셀 저장 커패시터의 상부 전극은 TFT의 소스를 형성하는 데 사용되는 금속의 연장부인 배면 접점에 의해 형성된다. 광전도체의 하부 전극이 배면 접점으로의 비아(제3 타원으로 표시됨)를 통해 TFT에 연결되어 있고, TFT 위에 연장하고 있지 않다. 두껍고 연속적인 광전도체 물질층(x-선 변환기로서 기능함)이 전체 어레이에 걸쳐 증착되어, 그 물질이 하부 전극과 접촉하게 된다. 연속적인 상부 전극이 전체 광전도체 표면 상에 증착된다. VBIAS 크기의 바이어스 전압이 상부 전극에 인가되어 광전도체에 걸쳐 전기장을 형성한다. 어레이를 캡슐화하여 어레이를 기계적으로 그리고 화학적으로 보호하고 상부 전극과의 의도하지 않은 전기적 접촉을 방지하기 위해, 캡슐화부 또는 캡슐화층이라고 하는 물질층이 전체 상부 전극 상에 증착된다. 금속 비아를 통해 TFT의 드레인에 연결되는 데이터 주소 라인의 방향은 도면의 평면에 직교이다. 패시베이션 물질의 위치는 음영에 의해 대략적으로 표시되어 있다. 주목할 점은, 직접 검출 픽셀 및 어레이의 대안의 구성에서, 얇은 물질층(통상적으로 ~1 내지 10 마이크로미터 두께이고, 장벽층, 유전체층 또는 도핑된 층으로서 기능함)이 하부 전극과 광전도체 사이에 또는 상부 전극과 광전도체 사이에 증착될 수 있다. 다른 대안으로서, 이러한 얇은 물질층이 양 위치에 증착될 수 있고, 각각의 위치에서 유형 및 두께가 상이할 수 있다.
도 6에 예시된 기준 아키텍처를 갖는 간접 검출 능동 매트릭스 이미징 어레이의 경우, 어드레싱 TFT 및 포토다이오드는 픽셀에서 면적을 얻기 위해 서로 그리고 다른 픽셀 요소와 직접 경쟁하고 있다. 이것이 도 6에서는 물론, 도 9에 나오는 4개의 픽셀의 대응하는 개략적인 렌더링에서도 명백하다. 또한, 한쌍의 간접 검출 능동 매트릭스 어레이로부터 획득된 픽셀의 현미경 사진이 도시되어 있는 도 10에서도 명백하다. 일반적으로, 간접 검출 능동 매트릭스 어레이는 포토다이오드의 면적을 가능한 한 크게 하도록 설계되어 있다. 그에 부가하여, 바이어스 라인이 포토다이오드의 상부 표면 위에 연장하는 어레이 설계의 경우, 이들 라인 및 연관된 비아(이들 둘다는 광학적으로 불투명하고 광이 포토다이오드에 도달하지 못하게 함)의 면적은 가능한 한 작게 되어 있다. 주어진 어레이 설계에서, 위로부터의 입사광에 노출되어 있는 포토다이오드 표면이 차지하는 픽셀 면적의 분율을 광학적 충전율(optical fill factor)라고 한다.
광학적 충전율의 극대화를 꾀하는 이유는 위에 있는 신틸레이터로부터의 입사광의 보다 효율적인 사용이 픽셀 신호 크기, 따라서 영상기의 신호대 잡음비를 증가시킴으로써 향상된 이미지 품질이 얻어진다는 사실 때문이다. 광학적 충전율을 극대화하는 것은 작은 픽셀 피치(예를 들어, ~100 μm 미만)를 필요로 하는 응용 분야 또는 영상기가 낮은 노광(프레임당 노광이 ~1 μR 미만인 형광 투시의 낮은 노광 영역 등)에서 동작되는 응용 분야에 도움이 되는 어레이 설계에 특히 중요하다.
높은 광학적 충전율은 어드레싱 TFT의 크기, 주소 라인의 폭, 바이어스 라인의 폭, 그리고 포토다이오드, TFT 및 주소 라인 사이의 간극의 최소화를 촉진시킨다. 그렇지만, 제조 공정은 설계의 모든 요소에 최소 선폭을 부과한다. 게다가, 주소 및 바이어스 라인은 이들 라인을 따른 전기 저항을 제한하도록 충분히 넓어야 한다(왜냐하면 높은 저항이 어레이의 일시적 및/또는 전기적 동작에 부정적 영향을 미치는 것은 물론, 어쩌면 신호대 잡음 성능을 저하시킬 것이기 때문임). 그에 부가하여, 간극이 픽셀 요소들 사이에 원하지 않는 접촉(따라서 전기적 단락) 또는 높은 레벨의 기생 커패시턴스(신호대 잡음비 및 일시적 성능을 열화시킬 수 있음)를 야기할 정도로 좁아서는 안된다. 마지막으로, 원하는 어레이 판독 속도를 위해 필요한 TFT-온 전류의 크기를 제공하기 위해 TFT 채널의 폭 대 길이의 비(종횡비라고 함)가 충분히 커야만 한다(왜냐하면 높은 종횡비를 갖는 TFT가 그의 도통 모드에서 높은 레벨의 전류를 제공하기 때문임). 도 10은, 최소 선폭의 감소에 의해 도움을 받는 간극, 주소 라인 및 TFT의 크기의 감소를 통해, 도 10의 (a)에 도시된 초기 어레이 설계의 광학적 충전율이 도 10의 (b)에 도시된 나중의 설계에서 상당히 증가된 이들 고려사항의 실제예를 나타낸 것이다. 큰 광학적 충전율을 유지하는 과제는 픽셀 피치가 감소함에 따라 더욱 어렵게 되는데, 그 이유는 주소 라인, 간극 및 어드레싱 TFT가 차지하는 면적이 픽셀 면적의 점점 더 많은 분율을 이용하기 때문이다.
광학적 충전율에 대한 상기한 제한을 회피하는 아주 효과적인 방법은 포토다이오드 구조물이 어드레싱 TFT의 평면 위에(즉, 어드레싱 TFT의 레벨 위에) 배치되는 픽셀 아키텍처를 구현하는 것이다. 각종의 이러한 평면외 아키텍처가 가능하고, 2가지 이러한 아키텍처가 도 11 및 도 12에 도시되어 있다. 이들 예시에서, 광학적 충전율을 극대화하기 위해 평면외 포토다이오드 구조물이 어드레싱 TFT의 일부분 또는 전부와 중첩한다.
도 11의 포토다이오드는 하부 전극과 일렬로 정렬된 불연속적인 적층된 구조물을 포함한다. 도 6에서와 같이, 하나의 어드레싱 TFT가 3개의 a-Si 층을 갖고 상부 및 하부 전극을 갖는 불연속적인 a-Si 포토다이오드에 연결되어 있다. 그렇지만, 이러한 픽셀 아키텍처에서, 포토다이오드의 하부 전극은 어드레싱 TFT의 평면 위에 위치한다. 하부 전극은 TFT의 소스를 형성하는 데 사용되는 금속의 연장부인 배면 접점으로의 비아(그의 위치가 파선 타원으로 표시되어 있음)를 통해 TFT에 연결된다. a-Si 층 및 포토다이오드의 상부 전극은 패턴화되어, 하부 전극과 정렬된 적층물을 형성한다. 데이터 주소 라인(그의 위치가 실선 타원으로 표시되어 있음) 및 바이어스 라인 둘다의 방향은 도면의 평면에 직교이다.
도 12의 포토다이오드는 층들 중 일부가 연속적인 구조를 가진다. 도 11에서와 같이, 하나의 어드레싱 TFT가 TFT의 평면 위에 위치하는 a-Si 포토다이오드에 연결된다. 그렇지만, 이러한 픽셀 아키텍처에서, p+ 도핑된 층 및 진성층이 패턴화되지 않고 오히려 광학적 충전율을 극대화하는 데 도움을 주기 위해 어레이에 걸쳐 연속적이다. 이웃하는 픽셀 사이의 전하 공유를 방지하기 위해 n+ 도핑된 a-Si 층이 포토다이오드의 하부 전극과 정렬하도록 패턴화된다. 하부 전극은 TFT의 소스를 형성하는 데 사용되는 금속의 연장부인 배면 접점으로의 비아(그의 위치가 파선 타원으로 표시되어 있음)를 통해 TFT에 연결된다. 데이터 주소 라인(그의 위치가 실선 타원으로 표시되어 있음)의 방향은 도면의 평면에 직교이다.
도 13 및 도 14는 도 12에 나타낸 픽셀 아키텍처를 갖는 간접 검출 능동 매트릭스 어레이 설계의 실제 구현예에 대응한다. 도 13은 4개의 픽셀의 개략적인 렌더링인 반면, 도 14는 어레이로부터의 픽셀의 현미경 사진이다.
본 발명의 일 실시예에서, 이온화 방사선(ionizing radiation)과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층(scintillation layer), 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함하는 방사선 센서(radiation sensor)가 제공된다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 위에 표면 만곡부를 가진다. 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
본 발명의 다른 실시예에서, 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기(photoconductor detector)를 포함하는 방사선 센서가 제공된다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 상부에 표면 만곡부(surface inflection)를 가진다. 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
본 발명의 또 다른 실시예에서, 방사선 센서를 제조하는 방법이 제공된다. 이 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계, 픽셀 회로 요소 위에 평탄화층을 형성하는 단계, 픽셀 회로 요소에의 연결부를 노출시키기 위해 평탄화층에 구멍을 형성하는 단계, 패턴화된 구멍을 금속화하는 단계, 금속화된 구멍에 전기적으로 접촉하는 제1 전극을 형성하는 단계, 및 제1 전극 상에 광 또는 이온화 방사선에 민감한 층을 형성하는 단계를 포함한다. 평탄화층을 형성하는 단계는 1/2 마이크로미터 초과의 곡률 반경을 가지는, 픽셀 회로의 특징부 위의 표면 만곡부를, 픽셀 회로와 적어도 부분적으로 중첩하는 제1 전극의 표면 상에, 제공한다.
본 발명에 대한 이상의 개괄적인 설명 및 이하의 상세한 설명 둘다가 예시적이고 본 발명을 제한하는 것이 아니라는 것을 잘 알 것이다.
첨부 도면과 관련하여 살펴볼 때 이하의 상세한 설명을 참조하면 더 잘 이해되는 것처럼, 본 발명 및 본 발명의 다수의 부수적인 이점에 대한 보다 완전한 이해가 용이하게 달성될 것이다.
도 1은 경사각에서 본 박막 트랜지스터(TFT)의 상부를 보여주는 한 형태의 a-Si TFT의 개략적인 3차원 도면.
도 2는 도 1에 도시된 a-Si TFT의 개략 단면도.
도 3은 경사각에서 본 TFT의 상부를 보여주는 한 형태의 poly-Si TFT의 개략적인 3차원 도면.
도 4는 도 3에 도시된 poly-Si TFT의 개략 단면도.
도 5는 입사 방사선의 간접 검출을 이용하는 능동 매트릭스 이미징 어레이로부터의 픽셀에 대한 개략 회로도.
도 6은 도 5의 픽셀 회로의 한 특정의 구조적 구현예에 대응하는 개별 포토다이오드 - 기준 아키텍처(baseline architecture)라고 함 - 를 갖는 한 형태의 간접 검출 픽셀 설계의 단면도의 개략도.
도 7은 입사 방사선의 직접 검출을 이용하는 능동 매트릭스 이미징 어레이로부터의 픽셀에 대한 개략 회로도.
도 8은 한 형태의 직접 검출 픽셀 설계의 단면도의 개략도.
도 9는 도 5 및 도 6에, 각각, 도시된 픽셀 회로 및 기준 아키텍처의 구현예에 대응하는, 간접 검출 능동 매트릭스 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 10은 도 6의 기준 아키텍처의 구현예에 대응하는, 단일 픽셀의 영역에 있는 한쌍의 간접 검출 능동 매트릭스 어레이의 상부 표면의 현미경 사진의 모음을 나타낸 도면.
도 11은 불연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 픽셀 설계의 단면도의 개략도.
도 12는 연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 픽셀 설계의 단면도의 개략도.
도 13은 도 5 및 도 12에, 각각, 도시된 픽셀 회로 및 아키텍처의 구현예에 대응하는, 간접 검출 능동 매트릭스 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 14는 도 12의 픽셀 아키텍처의 구현예 및 도 13의 렌더링에 대응하는, 단일 픽셀의 영역에 있는 간접 검출 능동 매트릭스 어레이의 상부 표면의 현미경 사진을 나타낸 도면.
도 15는 1-스테이지 픽셀내 증폭기(one-stage, in-pixel amplifier)를 갖는 능동 픽셀 설계에 기초한 간접 검출 어레이로부터의 픽셀에 대한 개략 회로도.
도 16은 도 15의 픽셀 회로의 구현예 및 도 12의 것과 유사한 포토다이오드 구조물에 대응하는, poly-Si TFT를 이용하는 능동 픽셀 설계에 기초한 간접 검출 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 17은 도 15의 픽셀 회로의 구현예 및 도 16의 렌더링에 대응하는, 단일 픽셀의 영역에 있는 간접 검출 어레이의 상부 표면의 현미경 사진을 나타낸 도면.
도 18은 2-스테이지 픽셀내 증폭기(two-stage, in-pixel amplifier)를 갖는 능동 픽셀 설계에 기초한 간접 검출 어레이로부터의 픽셀에 대한 개략 회로도.
도 19는 도 18의 픽셀 회로의 구현예 및 도 12의 것과 유사한 포토다이오드 구조물에 대응하는, poly-Si TFT를 이용하는 능동 픽셀 설계에 기초한 간접 검출 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 20은 도 18의 픽셀 회로의 구현예 및 도 19의 렌더링에 대응하는, 단일 픽셀의 영역에 있는 간접 검출 어레이의 상부 표면의 현미경 사진을 나타낸 도면.
도 21은 도 16 및 도 17에 대응하고 다양한 특징 및 물질의 기본 토폴로지를 보여주는, poly-Si TFT를 이용하는 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도.
도 22의 (a)는 도 19 및 도 20에 대응하고 다양한 특징 및 물질의 기본 토폴로지를 보여주는, poly-Si TFT를 이용하는 2-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도.
도 22의 (b)는 도 22의 (a)의 일부분에 대응하는 도면.
도 23의 (a)는, 도 21에서 사용된 것과 동일한 계산으로부터 얻어지는, 도 16 및 도 17에 대응하고 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는, 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도.
도 23의 (b)는 도 23의 (a)의 계산된 상면도와 비교하기 위해 보여주는, 도 17로부터 얻어진 현미경 사진을 나타낸 도면.
도 24의 (a)는, 도 22에서 사용된 것과 동일한 계산으로부터 얻어지는, 도 19 및 도 20에 대응하고 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는, 단일 픽셀의 영역에 있는 2-스테이지 픽셀내 증폭기 어레이의 상면도
도 24의 (b)는 도 24의 (a)의 계산된 상면도와 비교하기 위해 보여주는, 도 20으로부터 얻어진 현미경 사진을 나타낸 도면.
도 25는 표면의 평면성의 변화를 특징지우기 위해 적용될 수 있는 곡률 반경의 일반 개념을 나타낸 한쌍의 도면.
도 26의 (a)는 도 21에 대응하지만 패시베이션 #2의 전체적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 26의 (b)는 도 21에 대응하지만 패시베이션 #2의 부분적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 27의 (a)는 도 22의 (a)에 대응하지만 패시베이션 #2의 전체적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 27의 (b)는 도 27의 (a)의 일부분에 대응하는 도면.
도 28은 도 26의 (a)에 대응하지만 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 29는 도 27의 (a)에 대응하지만 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 30은 도 28에 대응하지만 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 31의 (a)는, 계산으로부터 얻어지고 정확히 도 23의 (a)에 대응하는, 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도(도 31 내의 나머지 도면과 비교하기 위해 포함되어 있음).
도 31의 (b)는, 도 26의 (a)에서 사용된 것과 동일한 계산으로부터 얻어진, 패시베이션 #2의 전체적인 평탄화를 통해 달성되는, 도 31의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 31의 (c)는, 도 28에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는, 도 31의 (b)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 31의 (d)는, 도 30에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 달성되는, 도 31의 (c)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 32의 (a)는, 계산으로부터 얻어지고 정확히 도 24의 (a)에 대응하는, 연속적인 포토다이오드 구조물의 상부의 기본 토폴로지를 보여주는 단일 픽셀의 영역에 있는 2-스테이지 픽셀내 증폭기 어레이의 상면도(도 32 내의 나머지 도면과 비교하기 위해 포함되어 있음).
도 32의 (b)는, 도 27에서 사용된 것과 동일한 계산으로부터 얻어진, 패시베이션 #2의 전체적인 평탄화를 통해 달성되는, 도 32의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 32의 (c)는, 도 29에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는, 도 32의 (b)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 32의 (d)는, 계산으로부터 얻어진, 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 달성되는, 도 32의 (c)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 33의 (a)는 도 21에 대응하지만 포토다이오드 내의 진성 a-Si(intrinsic a-Si)의 층의 전체적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 33의 (b)는 도 21에 대응하지만 포토다이오드 내의 진성 a-Si의 층의 부분적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 34의 (a)는, 계산으로부터 얻어지고 정확히 도 23의 (a)에 대응하는, 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도(도 34 내의 나머지 도면과 비교하기 위해 포함되어 있음).
도 34의 (b)는, 도 33의 (b)에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드 내의 진성 a-Si의 층의 부분적인 평탄화를 통해 달성되는, 도 34의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 34의 (c)는, 도 33의 (a)에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드 내의 진성 a-Si의 층의 전체적인 평탄화를 통해 달성되는, 도 34의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 1은 경사각에서 본 박막 트랜지스터(TFT)의 상부를 보여주는 한 형태의 a-Si TFT의 개략적인 3차원 도면.
도 2는 도 1에 도시된 a-Si TFT의 개략 단면도.
도 3은 경사각에서 본 TFT의 상부를 보여주는 한 형태의 poly-Si TFT의 개략적인 3차원 도면.
도 4는 도 3에 도시된 poly-Si TFT의 개략 단면도.
도 5는 입사 방사선의 간접 검출을 이용하는 능동 매트릭스 이미징 어레이로부터의 픽셀에 대한 개략 회로도.
도 6은 도 5의 픽셀 회로의 한 특정의 구조적 구현예에 대응하는 개별 포토다이오드 - 기준 아키텍처(baseline architecture)라고 함 - 를 갖는 한 형태의 간접 검출 픽셀 설계의 단면도의 개략도.
도 7은 입사 방사선의 직접 검출을 이용하는 능동 매트릭스 이미징 어레이로부터의 픽셀에 대한 개략 회로도.
도 8은 한 형태의 직접 검출 픽셀 설계의 단면도의 개략도.
도 9는 도 5 및 도 6에, 각각, 도시된 픽셀 회로 및 기준 아키텍처의 구현예에 대응하는, 간접 검출 능동 매트릭스 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 10은 도 6의 기준 아키텍처의 구현예에 대응하는, 단일 픽셀의 영역에 있는 한쌍의 간접 검출 능동 매트릭스 어레이의 상부 표면의 현미경 사진의 모음을 나타낸 도면.
도 11은 불연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 픽셀 설계의 단면도의 개략도.
도 12는 연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 픽셀 설계의 단면도의 개략도.
도 13은 도 5 및 도 12에, 각각, 도시된 픽셀 회로 및 아키텍처의 구현예에 대응하는, 간접 검출 능동 매트릭스 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 14는 도 12의 픽셀 아키텍처의 구현예 및 도 13의 렌더링에 대응하는, 단일 픽셀의 영역에 있는 간접 검출 능동 매트릭스 어레이의 상부 표면의 현미경 사진을 나타낸 도면.
도 15는 1-스테이지 픽셀내 증폭기(one-stage, in-pixel amplifier)를 갖는 능동 픽셀 설계에 기초한 간접 검출 어레이로부터의 픽셀에 대한 개략 회로도.
도 16은 도 15의 픽셀 회로의 구현예 및 도 12의 것과 유사한 포토다이오드 구조물에 대응하는, poly-Si TFT를 이용하는 능동 픽셀 설계에 기초한 간접 검출 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 17은 도 15의 픽셀 회로의 구현예 및 도 16의 렌더링에 대응하는, 단일 픽셀의 영역에 있는 간접 검출 어레이의 상부 표면의 현미경 사진을 나타낸 도면.
도 18은 2-스테이지 픽셀내 증폭기(two-stage, in-pixel amplifier)를 갖는 능동 픽셀 설계에 기초한 간접 검출 어레이로부터의 픽셀에 대한 개략 회로도.
도 19는 도 18의 픽셀 회로의 구현예 및 도 12의 것과 유사한 포토다이오드 구조물에 대응하는, poly-Si TFT를 이용하는 능동 픽셀 설계에 기초한 간접 검출 어레이의 4개의 인접 픽셀의 개략적인 렌더링을 나타낸 도면.
도 20은 도 18의 픽셀 회로의 구현예 및 도 19의 렌더링에 대응하는, 단일 픽셀의 영역에 있는 간접 검출 어레이의 상부 표면의 현미경 사진을 나타낸 도면.
도 21은 도 16 및 도 17에 대응하고 다양한 특징 및 물질의 기본 토폴로지를 보여주는, poly-Si TFT를 이용하는 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도.
도 22의 (a)는 도 19 및 도 20에 대응하고 다양한 특징 및 물질의 기본 토폴로지를 보여주는, poly-Si TFT를 이용하는 2-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도.
도 22의 (b)는 도 22의 (a)의 일부분에 대응하는 도면.
도 23의 (a)는, 도 21에서 사용된 것과 동일한 계산으로부터 얻어지는, 도 16 및 도 17에 대응하고 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는, 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도.
도 23의 (b)는 도 23의 (a)의 계산된 상면도와 비교하기 위해 보여주는, 도 17로부터 얻어진 현미경 사진을 나타낸 도면.
도 24의 (a)는, 도 22에서 사용된 것과 동일한 계산으로부터 얻어지는, 도 19 및 도 20에 대응하고 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는, 단일 픽셀의 영역에 있는 2-스테이지 픽셀내 증폭기 어레이의 상면도
도 24의 (b)는 도 24의 (a)의 계산된 상면도와 비교하기 위해 보여주는, 도 20으로부터 얻어진 현미경 사진을 나타낸 도면.
도 25는 표면의 평면성의 변화를 특징지우기 위해 적용될 수 있는 곡률 반경의 일반 개념을 나타낸 한쌍의 도면.
도 26의 (a)는 도 21에 대응하지만 패시베이션 #2의 전체적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 26의 (b)는 도 21에 대응하지만 패시베이션 #2의 부분적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 27의 (a)는 도 22의 (a)에 대응하지만 패시베이션 #2의 전체적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 27의 (b)는 도 27의 (a)의 일부분에 대응하는 도면.
도 28은 도 26의 (a)에 대응하지만 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 29는 도 27의 (a)에 대응하지만 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 30은 도 28에 대응하지만 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 31의 (a)는, 계산으로부터 얻어지고 정확히 도 23의 (a)에 대응하는, 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도(도 31 내의 나머지 도면과 비교하기 위해 포함되어 있음).
도 31의 (b)는, 도 26의 (a)에서 사용된 것과 동일한 계산으로부터 얻어진, 패시베이션 #2의 전체적인 평탄화를 통해 달성되는, 도 31의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 31의 (c)는, 도 28에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는, 도 31의 (b)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 31의 (d)는, 도 30에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 달성되는, 도 31의 (c)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 32의 (a)는, 계산으로부터 얻어지고 정확히 도 24의 (a)에 대응하는, 연속적인 포토다이오드 구조물의 상부의 기본 토폴로지를 보여주는 단일 픽셀의 영역에 있는 2-스테이지 픽셀내 증폭기 어레이의 상면도(도 32 내의 나머지 도면과 비교하기 위해 포함되어 있음).
도 32의 (b)는, 도 27에서 사용된 것과 동일한 계산으로부터 얻어진, 패시베이션 #2의 전체적인 평탄화를 통해 달성되는, 도 32의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 32의 (c)는, 도 29에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 달성되는, 도 32의 (b)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 32의 (d)는, 계산으로부터 얻어진, 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 달성되는, 도 32의 (c)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 33의 (a)는 도 21에 대응하지만 포토다이오드 내의 진성 a-Si(intrinsic a-Si)의 층의 전체적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 33의 (b)는 도 21에 대응하지만 포토다이오드 내의 진성 a-Si의 층의 부분적인 평탄화를 통해 달성되는 보다 균일한 토폴로지를 갖는 간접 검출 어레이의 계산된 단면도.
도 34의 (a)는, 계산으로부터 얻어지고 정확히 도 23의 (a)에 대응하는, 상부의 연속적인 포토다이오드 구조물의 기본 토폴로지를 보여주는 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도(도 34 내의 나머지 도면과 비교하기 위해 포함되어 있음).
도 34의 (b)는, 도 33의 (b)에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드 내의 진성 a-Si의 층의 부분적인 평탄화를 통해 달성되는, 도 34의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
도 34의 (c)는, 도 33의 (a)에서 사용된 것과 동일한 계산으로부터 얻어진, 포토다이오드 내의 진성 a-Si의 층의 전체적인 평탄화를 통해 달성되는, 도 34의 (a)에 대한 표면 토폴로지의 향상을 나타낸 도면.
평면외 포토다이오드 구조물을 간접 검출 능동 매트릭스 어레이의 픽셀 설계에 포함시키는 것은 광학적 충전율(optical fill factor)을 상당히 향상시키는 메커니즘을 제공한다. 연속적인 포토다이오드 구조물을 구현하는 경우에, 픽셀의 전체 면적에 대응하는, 1만큼 큰 광학적 충전율이 가능하다. 이러한 광학적 충전율 개선은 포토다이오드와 어드레싱 TFT, 주소 라인 및 간극과 같은 기타 픽셀 요소 사이에서 픽셀 면적을 위한 경쟁을 없애주는 것으로부터 얻어진다.
평면외 포토다이오드 구조물은 또한 픽셀에 부가의 요소(TFT, 다이오드, 커패시터 및 저항기는 물론, 비아, 배선, 제어 라인, 주소 라인 및 접지면 등)를 도입하는 것을 가능하게 해주며, 그로써 보다 복잡한 픽셀 회로를 가능하게 해준다. 능동 매트릭스 어레이의 경우에서와 같이, 이들 부가의 요소는 포토다이오드의 평면과 별개의 평면에 존재할 것이고, 따라서 픽셀 면적을 위해 포토다이오드와 경쟁하지 않을 것이다. 픽셀 설계에서는 물론 어레이 설계의 다른 곳에서도 보다 복잡한 회로를 도입함으로써, 각각의 픽셀이 단지 하나의 TFT(픽셀 어드레싱 스위치로서 기능함)를 갖는 능동 매트릭스 평판 이미징 어레이의 성능과 비교하여 상당한 성능 향상이 달성될 수 있다. 이들 부가의 TFT 및 다이오드에 사용되는 반도체 물질의 유형이 이상에서 기술한 것들 중 어느 것이라도 될 수 있지만, 이하에 기술되는 보다 복잡한 회로의 일례는 poly-Si TFT를 포함한다. 그에 부가하여, 이하의 일례가 이미징 신호가 수집되고 판독 이전에 픽셀 저장 커패시터에 저장되는 간접 검출 어레이 설계에 관한 것이지만, 평면외 포토다이오드 구조물은 또한, 이들 회로가 면적을 위해 포토다이오드와 경쟁하는 일 없이, 개개의 x-선을 검출하고 카운트[흔히 단일 광자 카운팅(single photon counting)이라고 하는 기능]할 수 있는 픽셀 회로를 생성하는 것을 가능하게 해준다. 이러한 단일 광자 카운팅 픽셀은 검출기(평면외 포토다이오드 구조물 등)는 물론, 증폭기, 분별기(discriminator)(선택적으로 펄스-정형 회로를 가짐) 및 이벤트 카운터(예컨대, 선형 피드백 시프트 레지스터 형태로 되어 있음)에 대한 것은 물론 어드레싱 및 픽셀 리셋을 위한 회로를 포함할 것이다. 단일 광자 카운팅 어레이는 x-선 스펙트럼의 선택된 부분에 기초하여 높은 콘트라스트의 이미지를 생성할 수 있는 능력[에너지 분별(energy discrimination) 또는 에너지 윈도잉(energy windowing)이라고 하는 기법]과 같은 많은 이점을 제공한다.
증가된 복잡도는, 입사 방사선의 간접 검출은 물론 직접 검출에 기초한 어레이 설계 둘다에 대해, 영상기의 신호대 잡음비를 향상시킬 수 있다. 간접 검출의 경우에, 더 높은 복잡도는 포토다이오드에서의 a-Si의 준안정(metastable) 전자 상태(포획(trapping) 상태라고도 함)에 있는 전하의 포획 및 방출(release)과 연관되어 있는 바람직하지 않은 효과를 제한하는 데 도움을 줄 수 있다.
이제부터, 유사한 참조 번호가 몇개의 도면에 걸쳐 동일하거나 대응하는 부분을 가리키는 도면을 참조하면, 보다 상세하게는 도 5를 참조하면, 도 5에 도시된 일반 형태를 갖는 능동 매트릭스 어레이 픽셀 회로의 경우, 주어진 행의 픽셀의 판독 동안에, 대응하는 포토다이오드에 걸리는 전기장이 다시 VBIAS의 크기 및 포토다이오드에서의 a-Si의 두께에 의해 정의되는 최대값으로 증가한다. 따라서, 픽셀 판독에 의해 이미징 신호가 샘플링되는 것은 물론 픽셀이 초기화된다. 각각의 픽셀 저장 커패시터에 이미징 신호를 수집하는 동안에, 전기장이 감소된다. 주어진 픽셀에 대해, 이미징 신호가 충분히 큰 경우, 전기장의 크기는 거의 0으로 감소될 것이고, 저장 커패시터는 더 이상 전하를 저장할 수 없을 것이고, 픽셀이 포화된다. 포토다이오드에서의 전하 포획의 확률은 전기장 세기가 감소함에 따라 통상적으로 증가되고, 픽셀 포화의 조건 근방에서 아주 높게 된다. 방사선 이미징(통상적으로 많은 x-선 노광을 수반함)에서, 포획된 전하의 레벨이 높으면 상당한 이미징 신호의 손실이 있게 된다. 이것은 영상기의 신호대 잡음비를 감소시키고, 이미지 품질을 떨어뜨릴 수 있다. 형광 투시 이미징(fluoroscopic imaging)에서, 초기 이미지의 획득 동안에 포획된 전하가 나중의 이미지에서 방출될 것이다. 이 결과, 초기 이미지로부터의 이미지 정보가 나중의 이미지에 나타날 수 있고, 이는 일반적으로 바람직하지 않은 효과[래그(lag) 또는 이미지 래그(image lag)라고 함]이다. 그에 부가하여, 영상기가 많은 x-선 노광에 의해 방사선 사진 영상을 발생하는 데 사용되는 경우 그리고 그 영상기가 조금 있다가 형광 투시 이미지(fluoroscopic image)를 발생하는 데 사용되는 경우, 방사선 사진 이미지로부터의 이미지 정보가 형광 투시 이미지에 나타날 수 있다 - 고스팅(ghosting)이라고 하는 바람직하지 않은 효과임 -. 래그 및 고스팅으로 인해, 이미지에서의 중요한 정보를 불명료하게 할 수 있는 이미지 아티팩트(artifact)가 생기며, 따라서 이미지의 유용성을 떨어뜨리고, 이러한 아티팩트는 능동 매트릭스 어레이에 기초한 영상기에서 흔히 만난다. 그렇지만, 능동 매트릭스 어레이보다 높은 복잡도의 회로를 포함하는 어레이 설계는, 조밀성, 대면적 및 방사선 손상 내성의 중요한 이점을 보존하면서, 신호대 잡음 한계를 극복할 수 있고 이미지 아티팩트를 감소시킬 수 있다.
간접 검출 어레이에 대한 보다 복잡한 픽셀 회로의 일례가 도 15에 개략적으로 나타내어져 있다. 이 회로 설계는 1-스테이지 픽셀내 증폭기, 어드레싱 TFT 및 리셋 TFT를 제공하도록 구성된 3개의 TFT를 포함한다. 픽셀내 증폭기의 존재에 의해, 이 설계는 능동 픽셀 설계라고 한다. 이 설계를 포함하는 어레이의 동작 동안에, 이미징 신호가 수집되고 픽셀 저장 커패시터로서 기능하는 포토다이오드에 저장된다. 능동 매트릭스 어레이의 경우에서와 같이, 한번에 한 행의 픽셀씩 판독이 수행될 수 있지만(최대 공간 분해능이 요망되는 경우), 픽셀 신호의 샘플링 및 픽셀 초기화가 더 이상 동시에 일어나지 않는다. 주어진 픽셀 저장 커패시터 내의 이미징 신호가 어드레싱 TFT를 사용하여 샘플링될 때, 픽셀내 증폭기는 데이터 주소 라인의 커패시턴스 대 포토다이오드의 커패시턴스 CPD의 비와 같은 양만큼 신호를 확대한다. 이 증폭이 어드레싱 TFT 및 외부 전치 증폭기(능동 매트릭스 영상기에서의 주요 노이즈 소스 중 2개임)로부터의 노이즈의 기여 이전에 영상기 회로 내의 지점에서 일어나기 때문에, 이 픽셀 회로 설계는 영상기의 신호대 잡음비의 상당한 향상을 제공할 수 있다. 그에 부가하여, 이 픽셀 회로의 경우, 이미징 신호를 샘플링하는 것이 픽셀을 초기화하지 않는다. 오히려, 픽셀이 리셋 TFT를 사용하여 초기화될 때까지, 이미징 신호가 계속하여 픽셀 저장 커패시터에 존재한다. 그 결과, 이미징 신호가 여러번 샘플링된 다음에 평균될 수 있고, 그로써 영상기의 신호대 잡음비의 추가적인 향상이 얻어진다. 도 16 및 도 17은 도 15의 픽셀 회로의 구현예를 나타내는 1-스테이지 픽셀내 증폭기 설계를 갖는 간접 검출 어레이의 실제 구현예에 대응한다. 도 16은 4개의 픽셀의 개략적인 렌더링인 반면, 도 17은 실제 어레이로부터의 픽셀의 현미경 사진이다.
간접 검출 어레이에 대한 훨씬 더 복잡한 픽셀 회로의 다른 일례가 도 18에 개략적으로 나타내어져 있다. 이 회로 설계는 2-스테이지 픽셀내 증폭기, 어드레싱 TFT 및 리셋 TFT를 제공하도록 구성된 5개의 TFT 및 피드백 커패시터를 포함한다. 이것은 능동 픽셀 설계의 다른 일례이다. 이 설계를 포함하는 어레이의 동작 동안에, 이미징 신호가 수집되고 픽셀 저장 커패시터로서 기능하는 피드백 커패시터에 저장된다. 이 설계의 동작 및 이점은 이상에서 기술한 1-스테이지 픽셀내 증폭기 설계와 유사하다 - 이미징 신호의 픽셀내 증폭에 의해서는 물론 영상 신호를 여러번 샘플링하고 평균하는 것에 의해 영상기의 신호대 잡음비의 상당한 향상을 제공함 -. 그에 부가하여, 이미징 신호의 수집 및 저장 동안, 포토다이오드에 걸리는 전기장이 이 설계에서는 아주 약간만 감소된다 - 능동 매트릭스 픽셀 설계 또는 이전에 기술한 1-스테이지 픽셀내 증폭기 설계에 대한 상황과 뚜렷한 대조를 이룸 -.
그 결과, 아주 높은 x-선 노광에서조차도, 포토다이오드에서의 전하 포획의 양이 감소되고 래그 및 고스팅 아티팩트가 감소된다. 이러한 2-스테이지 픽셀내 증폭기 설계의 추가적인 이점은 1-스테이지 설계에 비해 증폭기의 이득(증폭기가 이미징 신호를 증가시키는 배율 계수로서 정의됨)에 대한 상당한 정도의 제어를 가능하게 해준다는 것이다. 2-스테이지 설계에서, 픽셀내 증폭기는 데이터 주소 라인의 커패시턴스 대 픽셀 피드백 커패시터의 커패시턴스 CFB의 비와 같은 양만큼 이미징 신호를 확대한다. 따라서, 주어진 픽셀 피치 및 픽셀 저장 커패시터 커패시턴스에 대해, 1-스테이지 및 2-스테이지 설계 둘다에서 데이터 라인 커패시턴스가 증가함에 따라 픽셀내 증폭기 이득의 크기가 증가한다. 그 결과, 주어진 픽셀 설계에 기초하여 보다 큰 어레이(즉, 데이터 라인 방향을 따라 보다 많은 수의 픽셀을 갖는 어레이)가 제조되는 경우, 증폭의 양이 증가할 것이다. 이것은 데이터 주소 라인을 따라 있는 픽셀의 수에 비례하여 데이터 라인 커패시턴스가 증가할 것이라는 사실의 결과이다. 1-스테이지 설계의 경우에, 어레이 크기에 대한 픽셀내 증폭기 이득의 이러한 의존성(일반적으로 바람직하지 않음)은 포토다이오드의 두께 또는 면적을 변경하지 않고는 상쇄(offset)될 수 없다(최대 광 검출 효율을 위해 포토다이오드의 규격이 독립적으로 최적화될 필요가 있음). 그렇지만, 2-스테이지 설계의 경우, 데이터 라인 커패시턴스의 변화를 상쇄시키기 위해 CFB의 크기가 (예를 들어, 커패시터 유전체의 두께 또는 커패시터의 면적을 조정함으로써) 조정될 수 있다. 이것은, 어레이로부터 추출되는 이미징 신호의 크기의 범위를 변화시키는 일 없이, 주어진 2-스테이지 설계가 다양한 어레이 크기에 대해 구현될 수 있게 해준다 - 따라서, 영상기 동작에 필요한 외부 전치 증폭 전자 회로의 설계를 단순화시킨다 -. 도 19 및 도 20은 도 18의 픽셀 회로의 구현예를 나타내는 2-스테이지 픽셀내 증폭기를 갖는 간접 검출 어레이의 실제 구현예에 대응한다. 도 19는 4개의 픽셀의 개략적인 렌더링인 반면, 도 20은 실제 어레이로부터의 픽셀의 현미경 사진이다.
전술한 바와 같이, 평면외 포토다이오드 구조물은 상당한 성능 향상을 가능하게 해준다. 이 향상은 광학적 충전율의 증가의 직접적인 결과인 것은 물론, 이러한 포토다이오드 구조물에 의해 용이하게 되는 픽셀 회로 복잡도의 증가의 결과이다. 그렇지만, 이들 이점을 실제로 실현하기 위해서는, 평면외 포토다이오드 구조물이 성능을 열화시키는 다른 인자들을 유입시키지 않아야 한다. 이와 관련하여, 발명자는, 이하에서 기술하는 바와 같이, 성능을 열화시키는 중요한 문제점을 발견하였다.
도 21 및 도 22는, 각각, 도 17 및 도 20의 현미경 사진에 대응하는 1-스테이지 및 2-스테이지 픽셀내 증폭기 설계의 계산된 단면도이다. 이들 단면도는 픽셀 설계에 존재하는 다양한 특징부 및 물질을 나타내고 있다. 예를 들어, 4개의 패시베이션층 - 완충 패시베이션, 패시베이션 #1, 패시베이션 #2 및 상부 패시베이션 - 이 있다. 그에 부가하여, 4개의 금속층 - 분로 금속(shunt metal)(리셋 전압 라인 및 게이트 주소 라인과 같은 요소에 사용됨), 금속 #1(배면 접점, 데이터 주소 라인 및 비아와 같은 요소에 사용됨), 금속 #2(포토다이오드의 하부 전극과 같은 요소에 사용됨) 및 ITO(포토다이오드의 상부 전극에 사용됨) - 이 있다. 도 21 및 도 22에 도시된 다른 층 및 특징부는 TFT 채널에 사용되는 poly-Si(활성 poly-Si라고 표시됨), TFT 게이트(poly-Si로 형성됨), 및 포토다이오드에 사용되는 n+ 도핑된, 진성 및 p+ 도핑된 a-Si를 포함한다. 이들 단면에서 명백한 포토다이오드 구조물의 토폴로지적 불균일성은 대응하는 제조된 어레이 - 이로부터 도 17 및 도 20의 현미경 사진이 얻어짐 - 에서의 불균일성을 나타낸다. 예를 들어, 도 23 및 도 24에서, 픽셀의 상면도(도 21 및 도 22의 단면도를 발생하는 데 사용된 것과 동일한 계산으로부터 얻어짐)와, 대응하는 어레이의 실제 구현예의 현미경 사진 사이의 밀접한 대응 관계가 명백하다.
도 21 내지 도 24에 나타낸 포토다이오드 구조물은 그의 토폴로지가 아주 높은 정도의 불균일성을 나타낸다. 이러한 토폴로지적 불균일성은 포토다이오드 또는 그의 일부 아래에 위치하는 특징부가 픽셀 설계에 존재하는 것으로 인한 것이다. 도시된 픽셀 설계의 일례의 경우, 이들 특징부는 TFT, 커패시터, 주소 라인, 배선 및 비아 - 포토다이오드의 하부 전극을 배면 접점에 연결시키는 비아를 포함함 - 를 포함한다. 이러한 특징부는 평면외 포토다이오드 구조물이 연속적(이들 일례에서와 같이)이든 불연속적(즉, 도 11에 도시된 포토다이오드 구조물을 가짐)이든 간에 그 구조물에 불균일성을 야기한다. 주목할 점은, 직접 검출 어레이의 경우에, 포토다이오드 구조물 또는 그의 일부 아래에 있는 특징부(TFT, 커패시터, 주소 라인, 배선 및 비아 등)가 존재하는 것이 그 구조물에도 역시 유사한 정도의 토폴로지적 불균일성을 야기한다는 것이다. 연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 어레이의 경우는 물론, 직접 검출 어레이의 경우에, 도 14, 도 21 및 도 22의 (a)에서 명백한 바와 같이, 하부 전극의 전체 주변부를 따라 그리고 하부 전극을 배면 접점에 연결시키는 비아의 영역에 토폴로지적 불균일성이 야기된다.
비교해 보면, 기준 아키텍처를 이용하는 간접 검출 어레이의 경우, 불연속적인 포토다이오드 구조물은 그의 토폴로지에 아주 높은 정도의 균일성을 나타낸다. 이러한 토폴로지적 균일성은, 도 6 및 도 9에서 명백한 바와 같이, 포토다이오드 또는 그의 일부 아래에 위치하는 어떤 특징부도 픽셀 설계에 존재하지 않는 것으로 인한 것이다. 이 경우에, 포토다이오드 구조물의 다양한 층을 제조하는 데 사용되는 처리 단계가 어레이 기판의 매끄럽고 편평한 표면에 대해 수행될 때, 각각의 층에 대해 매끄럽고 평면인 표면은 물론 두께의 균일성이 달성된다. 그 결과, 도 10에서 관찰되는 바와 같이, 포토다이오드 구조물의 상부가 매끄럽고 평면일 것이다. 이러한 매끄러움 및 평면성이 어레이의 제조에 사용되는 처리 단계로부터 유래하는 랜덤한 국소적 변동(수백 옹스트롬 정도)에 의해서만 제한된다. 주목할 점은, 제조 동안, 다른 처리 변동이 어레이에 걸쳐 최대 수십 퍼센트의 주어진 물질층의 두께의 체계적 변동(예컨대, 증가 또는 감소)을 야기할 수 있다는 것이다.
기준 아키텍처를 이용하는 간접 검출 어레이의 경우에, 포토다이오드는 광학 광자의 감지 및 얻어진 신호의 수집에 대한 높은 효율과, 바람직하게도 낮은 레벨의 암전류, 전하 포획, 전하 방출 및 래그를 비롯한 우수한 특성을 나타낸다 - 이들 우수한 특성을 방해하는 제조 공정으로 인한 매끄러움 및 평면성의 랜덤한 국소 변동도 없고 물질 두께의 체계적 변동도 없음 -. 불연속적인 기준 아키텍처 설계를 포함하든 연속적이거나 불연속적인 평면외 설계를 포함하든 간에, 이러한 우수한 특성을 나타내는 포토다이오드 구조물은 고품질이라고 말해진다. 주어진 이미징 어레이에 대해, 이들 특성 각각은 개별 픽셀의 신호 특성의 측정을 통해 얻어질 수 있고, 개별 픽셀로부터 결과 또는 많은 픽셀로부터의 결과의 평균으로부터의 결과가 다음과 같은 방식으로 표현될 수 있다. 단위 포토다이오드 면적으로 정규화된, 이 바람직한 픽셀당 암전류의 레벨의 크기는 제곱 밀리미터당 ~1 pA 미만이다. 하나의 방사선 사진 프레임 동안에 포획되지 않는 이미징 신호의 양에 의해 정량화되고 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 이 바람직한 픽셀당 전하 포획의 레벨의 크기는 ~20% 미만이다. 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 방사선이 있는 상태에서 획득된 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호의 양에 의해 정량화되고 전하 포획 및 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 이 바람직한 픽셀당 전하 방출의 레벨의 크기는 ~15% 미만이다. (하나 이상의 이전 프레임에서 포획된 전하로부터 유래하고) 방사선이 있는 상태에서 획득된 하나 또는 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호의 양에 의해 정량화되고 이전 프레임으로부터의 이미징 신호의 퍼센트로 표현되는 이 바람직한 픽셀당 래그의 레벨의 크기는 ~15% 미만이다. 이러한 측정의 결과도 역시 흔히 제1 필드 래그(field lag)라고 하거나, 다른 대안으로서, 제1 프레임 래그(frame lag)라고 한다. 변환기에 광전도성 물질을 이용하는 직접 검출 능동 매트릭스 어레이의 경우, 바람직한 암전류(단위 광전도체 면적으로 정규화됨), 전하 포획, 전하 방출 및 래그의 레벨의 크기는 간접 검출 어레이에 대해 전술한 레벨과 유사하다.
기준 아키텍처를 이용하는 간접 검출 어레이에서의 고품질 포토다이오드 구조물의 경우, 전술한 우수한 특성에 기여하는 한가지 인자는 토폴로지의 균일성의 정도이다. 앞서 기술한 표면 매끄러움, 표면 평면성 및 두께의 균일성의 한계 내에서, 포토다이오드 내의 개별적인 n+ 도핑된, 진성 및 p+ 도핑된 a-Si 층 각각은 균일한 두께를 가지며, 상부 및 하부 전극 둘다는 평면이고, 이들 전극은 서로에 평행하다. 그 결과, 전기장 세기가 진성층의 두께에 걸쳐 거리의 함수로서 변하는 방식이 포토다이오드의 면적에 걸쳐 비교적 변하지 않은 채로 있고, 이것으로 인해 고품질 포토다이오드에서 바람직한 암전류, 전하 포획, 전하 방출 및 래그의 레벨이 얻어진다.
이와 달리, 불균일한 토폴로지를 가지는 포토다이오드 구조물에서는, 포토다이오드의 a-Si 물질에 전기장 세기가 아주 높고 아주 낮은 영역이 생성된다. 상부 또는 하부 전극이 평면성으로부터 가파른(즉, 급격한) 이탈을 나타내는 포토다이오드의 영역에서는, 진성 a-Si에서의 전기장이 상부 및 하부 전극이 평행한 영역에서의 전기장보다 상당히 더 클 것이다. 이러한 높은 전기장의 영역의 근방에서, 전기장 세기는 상부 및 하부 전극이 평행한 영역에서의 전기장보다 상당히 더 낮을 것이다. 평면성의 변화가 가파를수록(즉, 급격할수록), 전기장 세기의 편차가 클 것이다. 암전류가 증가하는 전기장 세기의 함수로서 증가하기 때문에, 상당히 증가된 전기장 세기의 영역으로 인해 바람직하지 않은 암전류의 레벨이 얻어질 것이다. 이와 유사하게, 전하 포획이 감소하는 전기장 세기의 함수로서 증가하기 때문에, 상당히 감소된 전기장 세기의 영역으로 인해 바람직하지 않은 전하 포획, 전하 방출 및 래그의 레벨이 얻어질 것이다.
전술한 연속적인 평면외 포토다이오드 구조물을 갖는 픽셀 설계의 3가지 일례에서[즉, 능동 매트릭스 설계를 갖는 것(도 14), 1-스테이지 픽셀내 증폭기 설계를 갖는 것(도 21 및 도 23), 그리고 2-스테이지 픽셀내 증폭기 설계를 갖는 것(도 22 및 도 24)], 각각의 설계에서의 포토다이오드의 광범위한 토폴로지적 불균일성으로 인해 상당히 증가된 전기장 세기의 광범위한 영역은 물론 상당히 감소된 전기장 세기의 광범위한 영역이 얻어진다. 전극 평면성의 가파른 변화는 또한, 도 21의 깊은 비아의 영역에서 명백한 바와 같이, 상부 전극과 하부 전극 사이의 최소 거리를 실질적으로 감소시킬 수 있고, 그로써 전기장 세기의 상당한 증가에 추가적으로 기여하게 된다. 발명자가 발견한 이러한 영역의 존재는 바람직하지 않게 높은 암전류, 전하 포획, 전하 방출 및 래그의 레벨을 야기하고, 따라서 고품질 포토다이오드의 실현을 방해한다.
높은 포토다이오드 암전류는 몇가지 이유로 바람직하지 않다. 암신호(dark signal)(암전류에 의해 생성됨)가 이미징 동안 픽셀 저장 커패시터에 저장되기 때문에, 높은 암전류는 픽셀이 포화 이전에 동작할 수 있는 노광의 범위를 상당히 감소시킨다. 그에 부가하여, 암전류가 샷 노이즈(shot noise)라고 하는 노이즈 소스를 생성하기 때문에, 높은 암전류로 인해 높은 샷 노이즈가 야기된다. 영상기에서의 샷 노이즈의 기여가 (도 15 및 도 18의 픽셀 회로 설계에서와 같이) 픽셀내 증폭기로부터의 이득의 효과 이전에 일어나기 때문에, 영상기의 신호대 잡음비의 개선이 기대보다 감소된다. 이와 유사하게, 높은 샷 노이즈는 (도 11 및 도 12에 예시된 픽셀 설계에서와 같이) 평면외 포토다이오드 구조물을 갖는 AMFPI 어레이를 포함하는 영상기의 신호대 잡음비의 의도된 향상을 감소시킨다. 높은 전하 포획 레벨은 몇가지 이유로 바람직하지 않다. 방사선 사진 이미징에서, 포획 상태에 따른 신호의 손실은 픽셀로부터 샘플링되는 이미징 신호를 감소시키고, 그로써 영상기의 신호대 잡음비를 감소시킨다. 그에 부가하여, 높은 전하 포획의 레벨은 높은 전하 방출 및 래그의 레벨을 가져오며, 따라서 바람직하지 않은 이미지 아티팩트의 결과를 증가시킨다.
(도 21 내지 도 24에 도시된 바와 같은 포토다이오드 내의 전극의 토폴로지와 같이) 표면의 평면성의 변화의 가파름(즉, 급격함)은, 도 25에 예시한 바와 같이, 곡률 반경 r에 의해 정량화될 수 있다. 평면성의 보다 가파른 변화는 따라서 보다 작은 r 값에 의해 표현된다. 연속적인 및 불연속적인 평면외 설계에서의 평면성의 변화를 나타내는 포토다이오드 구조물의 진성 a-Si 층에서의 전기장 세기에 대한 전극 평면성(r에 의해 파라미터화됨)의 가파른 변화의 효과를 계산으로 구하는 것은 포토다이오드 구조물에서의 이러한 가파른 변화를 감소시키는 것이 중요하다는 것을 나타낸다.
0.1 μm 이하의 r 값에 의해 특징지워지는 평면성의 변화에 가까운 영역에서, 전기장의 최대 편차가 아주 클 수 있다, 즉 한쌍의 평행 전극에 대한 전기장의 크기보다 300 퍼센트 초과만큼(평면성의 변화에 가장 가까운 영역에서) 더 높고 60 퍼센트 초과만큼(그 영역의 부근에서) 더 낮을 수 있다. ~0.5 μm의 r 값에 의해 특징지워지는 평면성의 변화에 가까운 영역에서, 전기장의 편차가 한쌍의 평행 전극에 대한 전기장의 크기보다 최대 ~300 퍼센트(평면성의 변화에 가장 가까운 영역에서) 더 높고 최대 ~60 퍼센트(그 영역의 부근에서) 더 낮을 수 있다.
~1 μm의 r 값에 의해 특징지워지는 평면성의 변화에 가까운 영역에서, 전기장의 편차가 한쌍의 평행 전극에 대한 전기장의 크기보다 최대 ~200 퍼센트(평면성의 변화에 가장 가까운 영역에서) 더 높고 최대 ~50 퍼센트(그 영역의 부근에서) 더 낮을 수 있다. ~2 μm의 r 값에 의해 특징지워지는 평면성의 변화에 가까운 영역에서, 전기장의 편차가 한쌍의 평행 전극에 대한 전기장의 크기보다 최대 ~50 퍼센트(평면성의 변화에 가장 가까운 영역에서) 더 높고 최대 ~30 퍼센트(그 영역의 부근에서) 더 낮을 수 있다. ~5 μm의 r 값에 의해 특징지워지는 평면성의 변화에 가까운 영역에서, 전기장의 편차가 한쌍의 평행 전극에 대한 전기장의 크기보다 최대 ~20 퍼센트(평면성의 변화에 가장 가까운 영역에서) 더 높고 최대 ~15 퍼센트(그 영역의 부근에서) 더 낮을 수 있다. ~10 μm의 r 값에 의해 특징지워지는 평면성의 변화에 가까운 영역에서, 전기장의 편차가 한쌍의 평행 전극에 대한 전기장의 크기보다 최대 ~10 퍼센트(평면성의 변화에 가장 가까운 영역에서) 더 높고 최대 ~10 퍼센트(그 영역의 부근에서) 더 낮을 수 있다.
이상의 고려사항은, 평면외 포토다이오드 구조물이 포토다이오드의 토폴로지적 불균일성을 고려하지 않고 제조되는 경우, 얻어지는 토폴로지(기본 토폴로지라고 함. 도 21 내지 도 24에 도시된 일례에 나오는 것 등)가 고품질 포토다이오드의 실현을 방해할 수 있고 이러한 포토다이오드를 갖는 어레이를 포함하는 영상기의 성능을 열화시킬 수 있다는 것을 명확하게 해준다. 일반적으로, 포토다이오드의 전극의 평면성의 가파른 변화를 갖는 영역의 범위(즉, 수 및 면적)가 증가함에 따라, 암전류의 크기, 전하 포획, 전하 방출 및 래그가 증가할 것이다. 전극의 평면성의 변화의 가파름이 증가함에 따라, 이 크기가 또한 증가할 것이다. 그렇지만, 이러한 영역의 범위는 물론 전극의 평면성의 변화의 가파름이 충분히 감소됨으로써 포토다이오드가 바람직한 레벨의 암전류, 전하 포획, 전하 방출 및 래그를 나타내도록 포토다이오드가 설계되고 제조되는 본 발명의 일 실시예에 따르면 고품질의 평면외 포토다이오드 구조물이 실현된다.
도 26 내지 도 34는 평면외 포토다이오드 구조물의 토폴로지적 균일성을 향상시키기 위해 다양한 방법을 적용한 결과의 일례를 나타낸 것이다. 토폴로지적 균일성을 향상시키는 한 방법은 포토다이오드 구조물 아래에 있는 물질층을 전체적으로 평탄화하는 것이다. 이 방법을 적용하는 것의 예시가 1-스테이지 픽셀내 증폭기 설계의 경우에 대해서는 도 26의 (a) 및 도 31의 (b)에 있고, 2-스테이지 픽셀내 증폭기 설계의 경우에 대해서는 도 27 및 도 32의 (b)에 있다. 각각의 경우에, 패시베이션 #2의 상부 표면은 평면으로 되어 있다.
이것은, 예를 들어, 본 발명의 일 실시예에서, 화학-기계적 연마(CMP, 화학 기계적 평탄화라고도 함) 및/또는 스핀 코팅을 적용함으로써 달성될 수 있다. 이 방법을 적용함에 있어서, 패시베이션층의 두께는, CMP의 적용 이후에 최소 두께가 되도록 하기 위해, 처음에 기본 토폴로지 경우에서보다 더 두껍게 될 수 있다. 이것은 포토다이오드 전극과 포토다이오드 구조물 아래에 있는 회로 요소 사이의 기생 커패시턴스가 원하는 한계 미만으로 유지되도록 하는 데 도움을 준다. 도 26의 (a) 및 도 27은, 각각, 도 21 및 도 22에 예시된 기본 토폴로지의 경우에서의 균일성과 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 단면도를 제공한다. 도 31의 (b) 및 도 32의 (b)는, 각각, 도 31의 (a) 및 도 32의 (a)에 예시된 기본 토폴로지와 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 단면도를 제공한다. 토폴로지적 균일성을 상당히 향상시키는 데 이 방법이 효과가 있다는 것은 명백하다. 평면외 포토다이오드 구조물의 토폴로지적 균일성을 향상시키는 다른 방법은, 도 26의 (b)에 예시된 바와 같이, 포토다이오드 구조물 아래에 있는 물질층을 부분적으로 평탄화하는 것이다. 이것은 앞서 기술한 것과 같은 다양한 공지된 기법을 사용하여 달성될 수 있다.
연속적인 평면외 포토다이오드 구조물에서, 하부 전극(금속 #2 층으로 형성됨)의 가장자리부는, 도 26의 (a) 및 도 27의 (a)에서 명백한 바와 같이, 상부 전극에 평면성의 가파른 변화를 야기한다. 본 발명의 일 실시예에서, 이들 가장자리부를 평활화하는 것이 바람직하다. 이러한 평활화를 달성하는 본 발명에 따른 한 방법은 기본 토폴로지에서보다 큰 곡률 반경을 가지는 경사진 또는 둥근 형상을 달성하도록 하부 전극의 가장자리부를 정의하기 위해 사용되는 에칭 기법을 조정하는 것이다. 도 28 및 도 29는, 각각, 도 26의 (a) 및 도 27의 (a)에 도시된 것과 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 단면도를 제공한다. 도 31의 (c) 및 도 32의 (c)는, 각각, 도 31의 (b) 및 도 32의 (b)에 도시된 것과 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 상면도를 제공한다. 토폴로지적 균일성을 추가로 향상시키는 데 이 방법이 효과가 있다는 것은 명백하다.
연속적인 평면외 포토다이오드 구조물에서, 포토다이오드의 하부 전극을 배면 접점에 연결시키는 하나 이상의 비아는 또한 상부 및 하부 전극의 평면성의 가파른 변화를 야기한다. 이들 평면성의 변화의 가파름을 감소시키는 본 발명에 따른 한 방법은 비아의 횡방향 치수(즉, 포토다이오드의 표면을 따른 치수)를, 예를 들어, 설계 규칙에 의해 허용된 한계까지 좁게 함으로써 각각의 비아의 면적을 감소시키는 것이다. 하부 전극에 사용되는 금속이 또한 비아를 채우기 위해서도 증착될 수 있다. 도 30은 도 28에 도시된 것과 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 단면도이다. (도 29의 시야 내에 비아가 없는 경우 2-스테이지 픽셀내 증폭기 설계에 대한 대응하는 단면 예시가 도시되어 있지 않다.) 도 31의 (d) 및 도 32의 (d)는, 각각, 도 31의 (c) 및 도 32의 (c)에 도시된 것과 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 상면도이다. 토폴로지적 균일성을 추가로 향상시키는 데 본 발명의 이 방법이 효과가 있다는 것은 명백하다.
평면외 포토다이오드 구조물의 토폴로지적 균일성을 향상시키는 다른 방법은 포토다이오드에서의 진성 a-Si의 층의 상부 표면을 평탄화하는 것이다. 1-스테이지 픽셀내 증폭기 설계의 경우에 대해 이 방법을 적용하는 것의 예시는 도 33, 도 34의 (b) 및 도 34의 (c)에 나와 있다.
예를 들어, 본 발명의 일 실시예에서, CMP의 적용을 통해 포토다이오드에서의 진성 a-Si의 층의 전체적인 평탄화가 달성될 수 있다. 이 방법을 적용할 시에, CMP의 적용 이후에 달성되는 최종 두께가 바람직한 두께에 대응하도록 하기 위해, 진성 a-Si 층의 두께가 처음에 그 바람직한 두께보다 더 두껍게 될 수 있다. 이것은 포토다이오드가 우수한 특성을 나타내도록 하는 데 도움을 준다. 도 33의 (a)는 도 21에 예시된 기본 토폴로지의 경우와 비교하여 향상이 얻어진 단면도를 제공한다. 도 34의 (c)는 도 34의 (a)에 예시된 기본 토폴로지와 비교하여 포토다이오드의 토폴로지적 균일성의 향상이 얻어진 상면도를 제공한다. 포토다이오드의 상부 전극의 균일성을 상당히 향상시키는 데 이 방법이 효과가 있다는 것은 명백하다. 하부 전극의 균일성이 기본 토폴로지와 비교하여 변하지 않은 채로 있다. 평면외 포토다이오드 구조물의 토폴로지적 균일성을 향상시키는 이 방법의 다른 실시예는, 도 33의 (b) 및 도 34의 (b)에 예시된 바와 같이, 포토다이오드에 있는 진성 a-Si의 층을 부분적으로 평탄화하는 것이다. 이것은 앞서 기술한 것과 같은 다양한 공지된 기법을 사용하여 달성될 수 있다.
본 명세서에 기술된 바와 같이, 평면외 포토다이오드 구조물의 토폴로지적 균일성을 향상시키는 방법 - 패시베이션층과 같은 포토다이오드 구조물 아래에 있는 하나 이상의 물질층을 평탄화하는 것, 포토다이오드 구조물의 하부 전극의 가장자리부를 평활화하는 것, 포토다이오드의 하부 전극을 배면 접점에 연결시키는 비아의 횡방향 치수를 좁게 하는 것, 및/또는 비아를 채우기 위해 하부 전극용으로 사용되는 금속을 증착하는 것, 그리고 포토다이오드 내의 진성 a-Si를 평탄화하는 것을 포함함 - 이 본 발명의 원하는 결과를 달성하기 위해 결합하여 사용될 수 있다.
도 31, 도 32 및 도 34에 도시된 극적인 결과로부터 명백한 바와 같이, 본 발명은 픽셀 회로 요소의 가장자리부와 연관된 토폴로지적 불균일성을 제거하는 기능을 제공한다. 평탄화 기법(이상에서 기술함)은 픽셀 회로 요소 또는 어레이 특징부 - 이상에서 기술하고 도 26 내지 도 30 및 도 33의 단면도에 도시된 것과 같은, TFT(TFT의 소스, 드레인 및 게이트를 포함함), 다이오드, 커패시터 및 저항기는 물론, 비아, 배선, 제어 라인, 주소 라인, 접지면, 전극 표면, 광 차단 표면, 바이어스 라인, 배면 접점 및 포토다이오드의 하부 전극 등(이들 모두가 다수의 금속, 패시베이션 또는 유전체층으로 제조됨) - 를 덮고 있는 층을 평탄화한다. 이러한 방식으로, 본 발명은 박막 트랜지스터 요소에 대한 평탄화로 제한되지 않는다. 예를 들어, 모든 TFT 픽셀 회로 요소 또는 어레이 특징부(제어 및 주소 라인을 포함하지만 이들로 제한되지 않음)와 연관된 불균일성의 효과조차도 이들 구조물 - (예를 들어, 도 26에 도시된 바와 같이) 예를 들어, 하부 패시베이션층 #1을 관통하는 전기적 비아 상호연결부를 포함함 - 위에 증착되는 차후의 층을 평탄화하는 것에 의해 완화될 수 있다. (도 17, 도 21 및 도 23에서와 같이) 1-스테이지 픽셀내 증폭기 설계 또는 (도 20, 22 및 24에서와 같이) 2-스테이지 픽셀내 증폭기 설계 중 어느 하나에 의해 유입되는 불균일성 효과조차도 이들 구조물 위에 증착되는 차후의 층을 평탄화하는 것에 의해 완화될 수 있다.
이상의 상세한 설명을 바탕으로, 본 발명의 특징을 설명하기 위해 본 발명의 다른 실시예(본 발명을 다른 방식으로 제한하지 않음)의 다양한 요소가 이하에서 보다 일반적으로 기술되어 있다.
제1 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 위에 표면 만곡부(surface inflection)를 가진다. 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
표면 만곡부는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 평탄화층은 이어서 전체적으로 또는 부분적으로 픽셀 회로의 특징부 위에, 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 및/또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다. 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 방사선 센서는 광 검출기 아래에 배치된 주소 및 데이터 라인을 포함할 수 있고, 평탄화층은 주소 및 데이터 라인 상에 그리고 주소 및 데이터 라인의 비아 상에 배치되어 있다. 게다가, 전기적 비아 상호연결부는 평탄화층을 관통하여 연장하고 제1 전극을 픽셀 회로에 연결시킬 수 있다. 감광층과 접촉하고 있는 전기적 비아 상호연결부의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 및 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 감광층은 p-i-n 반도체 적층물, n-i-p 반도체 적층물, 또는 금속 절연체 반도체 적층물 중 하나일 수 있다. 픽셀 회로는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나일 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나일 수 있다. 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 감광층은 1) 복수의 광 검출기 픽셀에 걸쳐 연장하는 연속적인 감광층, 또는 2) 복수의 광 검출기 픽셀의 각자의 광 검출기 픽셀과 연관된 개별 감광층 중 적어도 하나일 수 있다. 신틸레이션 층은 CsI:Tl, Gd2O2S:Tb, CsI:Na, NaI:Tl, CaWO4, ZnWO4, CdWO4, Bi4Ge3O12, Lu1.8Yb0.2SiO5:Ce, Gd2SiO5:Ce, BaFCl:Eu2 +, BaSO4:Eu2 +, BaFBr:Eu2 +, LaOBr:Tb3 +, LaOBr:Tm3 +, La2O2S:Tb3 +, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2 +, CsI, LiI:Eu2 +, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10 또는 기타 신틸레이터 물질 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 방사선 센서는 픽셀 회로, 광 검출기, 및 신틸레이션 층을 지지하는 베이스 기판을 포함할 수 있고, 베이스 기판 상에 규칙적인 패턴으로 배열된 복수의 광 검출기 픽셀을 포함할 수 있다. 이 실시예의 일 양태에서, 광자-투과성 제2 전극은 복수의 광 검출기 픽셀에 대한 바이어스 평면을 형성할 수 있다. 픽셀 회로의 일부는 베이스 기판 상에서 인접한 광 검출기 픽셀들 사이의 간극 영역에 배치될 수 있다. 이 일부는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 비아, 배선, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 이 실시예의 일 양태에서, 제1 전극은 간극 영역 근방에서 종단하는 경사 단부(beveled end)를 가질 수 있다.
이 실시예의 일 양태에서, 제1 전극과 광자-투과성 제2 전극 사이의, 단위 광 검출기 면적으로 정규화된 암전류가 10 pA/mm2 미만, 또는 5 pA/mm2 미만, 또는 1 pA/mm2 미만, 또는 0.5 pA/mm2 미만일 수 있다. 암전류의 레벨은 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다. 이 실시예의 일 양태에서, 표면 만곡부에 근접한 감광층 내의 영역들에서의 전기장이 한 쌍의 평행한 제1 및 제2 전극 사이의 감광층에서의 전기장의 60 % 초과 300 % 미만일 수 있다. 전기장의 변동이 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다.
이 실시예의 일 양태에서, 센서는 신틸레이션 층 상에 또는 신틸레이션 층 상의 캡슐화부(encapsulation) 상에 배치된 금속 플레이트를 포함할 수 있다.
제2 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 평탄화층은 픽셀 회로 요소의 특징부의 주변 가장자리부를 따라 제1 표면 만곡부를 가지고, 제1 전극은 제1 표면 만곡부 위에 그리고 베이스 기판의 반대쪽에 있는 평탄화층의 표면 상에 제2 표면 만곡부를 가지며, 제2 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 제2 표면 만곡부는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 평탄화층은 이어서 전체적으로 또는 부분적으로 픽셀 회로의 특징부 위에, 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 및/또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다. 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 방사선 센서는 광 검출기 아래에 배치된 주소 및 데이터 라인을 포함할 수 있고, 평탄화층은 주소 및 데이터 라인 상에 그리고 주소 및 데이터 라인의 비아 상에 배치되어 있다. 게다가, 전기적 비아 상호연결부는 평탄화층을 관통하여 연장하고 제1 전극을 픽셀 회로에 연결시킬 수 있다. 감광층과 접촉하고 있는 전기적 비아 상호연결부의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 감광층은 p-i-n 반도체 적층물, n-i-p 반도체 적층물, 또는 금속 절연체 반도체 적층물 중 하나일 수 있다. 픽셀 회로는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나일 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나일 수 있다. 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 감광층은 1) 복수의 광 검출기 픽셀에 걸쳐 연장하는 연속적인 감광층, 또는 2) 복수의 광 검출기 픽셀의 각자의 광 검출기 픽셀과 연관된 개별 감광층 중 적어도 하나일 수 있다. 신틸레이션 층은 CsI:Tl, Gd2O2S:Tb, CsI:Na, NaI:Tl, CaWO4, ZnWO4, CdWO4, Bi4Ge3O12, Lu1.8Yb0.2SiO5:Ce, Gd2SiO5:Ce, BaFCl:Eu2+, BaSO4:Eu2+, BaFBr:Eu2+, LaOBr:Tb3+, LaOBr:Tm3+, La2O2S:Tb3+, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2+, CsI, LiI:Eu2+, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10 또는 기타 신틸레이터 물질 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 방사선 센서는 픽셀 회로, 광 검출기, 및 신틸레이션 층을 지지하는 베이스 기판을 포함할 수 있다. 방사선 센서는 베이스 기판 상에 규칙적인 패턴으로 배열된 복수의 광 검출기 픽셀을 포함할 수 있다. 이 실시예의 일 양태에서, 광자-투과성 제2 전극은 복수의 광 검출기 픽셀에 대한 바이어스 평면을 형성할 수 있다. 픽셀 회로의 일부는 베이스 기판 상에서 인접한 광 검출기 픽셀들 사이의 간극 영역에 배치될 수 있다. 이 일부는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 비아, 배선, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 이 실시예의 일 양태에서, 제1 전극은 간극 영역 근방에서 종단하는 경사 단부(beveled end)를 가질 수 있다. 경사 가장자리부는 1/2 마이크로미터 초과, 또는 1 마이크로미터 초과, 또는 5 마이크로미터 초과, 또는 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 제1 전극과 광자-투과성 제2 전극 사이의, 단위 광 검출기 면적으로 정규화된 암전류가 10 pA/mm2 미만, 또는 5 pA/mm2 미만, 또는 1 pA/mm2 미만, 또는 0.5 pA/mm2 미만일 수 있다. 암전류의 레벨은 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다. 이 실시예의 일 양태에서, 표면 만곡부에 근접한 감광층 내의 영역들에서의 전기장이 한 쌍의 평행한 제1 및 제2 전극 사이의 감광층에서의 전기장의 60 % 초과 300 % 미만일 수 있다. 전기장의 변동이 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다.
이 실시예의 일 양태에서, 센서는 신틸레이션 층 상에 배치된 금속 플레이트를 포함할 수 있다.
제3 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광 검출기는 제1 전극과 광자-투과성 제2 전극 사이의, 단위 광 검출기 면적으로 정규화된, 10 pA/mm2 미만인 암전류를 가진다.
이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 이 실시예의 일 양태에서, 픽셀 회로 위의 제1 전극의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 단위 광 검출기 면적으로 정규화된 암전류는 5 pA/mm2 미만, 또는 1 pA/mm2 미만, 또는 0.5 pA/mm2 미만일 수 있다. 암전류의 레벨은 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다.
제4 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광 검출기는 하나의 방사선 사진 프레임 동안에 포획되지 않는 이미징 신호(감광층에서 발생된 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는, ~20% 미만인 광 검출기 픽셀당 전하 포획의 레벨을 가진다.
이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 이 실시예의 일 양태에서, 픽셀 회로 위의 제1 전극의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 광 검출기 픽셀당 전하 포획의 레벨이, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 15% 미만, 10% 미만, 또는 5% 미만일 수 있다.
제5 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광 검출기는 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 방사선이 있는 상태에서 획득된 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호(감광층에서 발생된 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 전하 포획 및 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광 검출기 픽셀당 전하 방출이 ~15% 미만이다.
이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 이 실시예의 일 양태에서, 픽셀 회로 위의 제1 전극의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 광 검출기 픽셀당 전하 방출이, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
제6 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광 검출기는 방사선이 있는 상태에서 획득된 하나 또는 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호(하나 이상의 이전 프레임에서 포획된 전하로부터 유래하는, 감광층에서 발생된 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 이전 프레임으로부터의 이미징 신호의 퍼센트로 표현되는, ~15% 미만의 광 검출기 픽셀당 래그(lag)를 갖는다.
이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 이 실시예의 일 양태에서, 픽셀 회로 상부의 제1 전극의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 광 검출기 픽셀당 래그가, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
제7 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극은 픽셀 회로의 일부 위에 연장할 수 있고 횡방향 가장자리부(lateral edge), 종방향 가장자리부(longitudinal edge), 및 횡방향 가장자리부와 종방향 가장자리부의 교차 부분에 있는 코너를 가질 수 있다. 횡방향 가장자리부 및 종방향 가장자리부 중 적어도 하나의 가장자리부는 경사 가장자리부(beveled edge)일 수 있다.
이 실시예의 일 양태에서, 코너는 횡방향 가장자리부를 종방향 가장자리부에 연결시키는 둥근 코너일 수 있다. 경사 가장자리부는 1/2 마이크로미터 초과, 또는 1 마이크로미터 초과, 또는 5 마이크로미터 초과, 또는 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다.
제8 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기 픽셀을 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 패시베이션층을 포함한다. 패시베이션층은 픽셀 회로 요소 위에 제1 표면 만곡부를 가진다. 제2 전극은 제1 표면 만곡부 위에 제2 표면 만곡부를 가진다. 제2 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
제2 표면 만곡부는 1 마이크로미터 초과, 또는 5 마이크로미터 초과, 또는 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 패시베이션층은 평탄화된 패시베이션층일 수 있다. 감광층은 평탄화된 감광층일 수 있다.
제9 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩할 수 있고 아래에 있는 픽셀 회로를 표시하는 어떤 표면 특징부도 드러내지 않을 수 있다.
상기 제1 내지 제9 실시예에서 그리고 이하에서 기술되는 실시예에서, 평탄화층은 이어서 전체적으로 또는 부분적으로 픽셀 회로의 특징부의 일부 위에 평탄화될 수 있다. 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 픽셀 회로 위의 제1 전극의 표면 만곡부는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 금속 플레이트는 신틸레이션 층 상에 배치될 수 있다. 게다가, 상기 제1 내지 제9 실시예에서 그리고 이하에서 기술되는 실시예에서, 전기적 비아 상호연결부는 평탄화층을 관통하여 연장하고 제1 전극을 픽셀 회로에 연결시킬 수 있다. 감광층과 접촉하고 있는 전기적 비아 상호연결부의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 및 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
상기 제1 내지 제9 실시예에서 그리고 이하에서 기술되는 실시예에서, 감광층은 p-i-n 반도체 적층물, n-i-p 반도체 적층물, 또는 금속 절연체 반도체 적층물 중 하나일 수 있다. 픽셀 회로는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나일 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나일 수 있다. 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나일 수 있다.
상기 제1 내지 제9 실시예에서 그리고 이하에서 기술되는 실시예에서, 감광층은 1) 복수의 광 검출기 픽셀에 걸쳐 연장하는 연속적인 감광층, 또는 2) 복수의 광 검출기 픽셀의 각자의 광 검출기 픽셀과 연관된 개별 감광층 중 적어도 하나일 수 있다. 신틸레이션 층은 CsI:Tl, Gd2O2S:Tb, CsI:Na, NaI:Tl, CaWO4, ZnWO4, CdWO4, Bi4Ge3O12, Lu1.8Yb0.2SiO5:Ce, Gd2SiO5:Ce, BaFCl:Eu2+, BaSO4:Eu2+, BaFBr:Eu2+, LaOBr:Tb3+, LaOBr:Tm3+, La2O2S:Tb3+, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2+, CsI, LiI:Eu2+, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10 또는 기타 신틸레이터 물질 중 적어도 하나일 수 있다.
상기 제1 내지 제9 실시예에서 그리고 이하에서 기술되는 실시예에서, 방사선 센서는 픽셀 회로, 광 검출기, 및 신틸레이션 층을 지지하는 베이스 기판을 포함할 수 있다. 방사선 센서는 베이스 기판 상에 규칙적인 패턴으로 배열된 복수의 광 검출기 픽셀을 포함할 수 있다. 이 실시예의 일 양태에서, 광자-투과성 제2 전극은 복수의 광 검출기 픽셀에 대한 바이어스 평면을 형성할 수 있다. 픽셀 회로의 일부는 베이스 기판 상에서 인접한 광 검출기 픽셀들 사이의 간극 영역에 배치될 수 있다. 이 일부는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 비아, 배선, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 제1 전극은 간극 영역 근방에서 종단하는 경사 단부를 가질 수 있다. 이들 특징부의 바람직한 조합의 일례가 이하에 제공된다.
상기 제1 내지 제9 실시예에서 그리고 이하에서 기술되는 실시예에서, 금속 플레이트는 이온화 방사선 투과성 제2 전극 상에 배치될 수 있거나, 이온화 방사선 투과성 제2 전극 상의 캡슐화층 상에 배치될 수 있다. 게다가, 평탄화층은 적어도 부분적으로 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다.
제10 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 위에 표면 만곡부를 가진다. 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 이 실시예의 일 양태에서, 픽셀 회로 위의 제1 전극의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가진다. 게다가, 전기적 비아 상호연결부는 평탄화층을 관통하여 연장하고 제1 전극을 픽셀 회로에 연결시킬 수 있다. 감광층과 접촉하고 있는 전기적 비아 상호연결부의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 및 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 픽셀 회로는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나일 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나일 수 있다. 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 금속 플레이트는 이온화 방사선 투과성 제2 전극 상에 배치될 수 있거나, 이온화 방사선 투과성 제2 전극 상의 캡슐화층 상에 배치될 수 있다. 게다가, 평탄화층은 적어도 부분적으로 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다.
이 실시예의 일 양태에서, 광전도성층은 1) 복수의 광전도체 검출기 픽셀에 걸쳐 연장하는 연속적인 광전도성층, 또는 2) 복수의 광전도체 검출기 픽셀의 각자의 광전도체 검출기 픽셀과 연관된 개별 광전도성층 중 적어도 하나일 수 있다. 방사선 센서는 픽셀 회로 및 광전도성층을 지지하는 베이스 기판을 포함할 수 있다. 방사선 센서는 베이스 기판 상에 규칙적인 패턴으로 배열된 복수의 광전도체 검출기 픽셀을 포함할 수 있다. 이 실시예의 일 양태에서, 이온화 방사선 투과성 제2 전극은 복수의 광전도체 검출기 픽셀에 대한 바이어스 평면을 형성할 수 있다. 픽셀 회로의 일부는 베이스 기판 상에서 인접한 광전도체 검출기 픽셀들 사이의 간극 영역에 배치될 수 있다. 이 일부는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 비아, 배선, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 제1 전극은 간극 영역 근방에서 종단하는 경사 단부를 가질 수 있다.
그에 따라, 제10 예시된 실시예는 상기 제1 예시된 실시예와 유사한 특징부를 포함하지만, 제1 예시된 실시예에서의 신틸레이터 층 및 감광층을 필요로 하지 않는다. 여기에서, 제10 예시된 실시예에서, 광전도성층은 x-선 또는 기타 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생한다. 광전도성층은 VB-VIB족 VB-VIIB족, IIB-VIB족, IIB-VB족, IIIB-VB족, IIIB-VIB족, IB-VIB족, 및 IVB-VIIB족 반도체 중 적어도 하나를 포함할 수 있고, 보다 구체적으로는, a-Se, PbI2, HgI2, PbO, CdZnTe, CdTe, Bi2S3, Bi2Se3, BiI3, BiBr3, CdS, CdSe, HgS, Cd2P3, InAs, InP, In2S3, In2Se3, Ag2S, PbI4 -2 및 Pb2I7 -3 중 적어도 하나를 포함할 수 있다.
그렇지 않고, 제1 실시예와 관련하여 전술한 특징부가 제10 예시된 실시예에 포함될 수 있다. 이 동일한 일반화가 이하의 나머지 실시예와 관련하여 적용되고, 명확함을 위해 이하에서 선택적으로 반복될 것이다. 게다가, 이상에서 기술한 곡률 반경, 암전류, 전하 포획의 레벨, 전하 방출, 및 래그의 값 및 범위가 여기에서 적절히 적용된다. 이러한 파라미터의 바람직한 조합의 예들이 이하에 제공된다.
제11 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 평탄화층은 픽셀 회로 요소의 특징부의 주변 가장자리부를 따라 제1 표면 만곡부를 가진다. 제1 전극은 제1 표면 만곡부 위에 그리고 베이스 기판의 반대쪽에 있는 평탄화층의 표면 상에 제2 표면 만곡부를 가진다. 제2 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
제12 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광전도체 검출기는 제1 전극과 제2 전극 사이의, 단위 광전도체 검출기 면적으로 정규화된, 10 pA/mm2 미만의 암전류를 가진다.
이 실시예의 일 양태에서, 단위 광전도체 검출기 면적으로 정규화된 암전류는 5 pA/mm2 미만, 또는 1 pA/mm2 미만, 또는 0.5 pA/mm2 미만일 수 있다. 암전류의 레벨은 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다.
제13 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광전도체 검출기는 하나의 방사선 사진 프레임 동안에 포획되지 않는 이미징 신호(광전도성층에서 발생된 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광전도체 검출기 픽셀당 전하 포획의 레벨이 ~20% 미만이다.
이 실시예의 일 양태에서, 광전도체 검출기 픽셀당 전하 포획의 레벨은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 15% 미만, 10% 미만, 또는 5% 미만일 수 있다.
제14 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광전도체 검출기는 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 방사선이 있는 상태에서 획득된 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호(광전도성층에서 발생된 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 전하 포획 및 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광전도체 검출기 픽셀당 전하 방출이 ~15% 미만이다.
이 실시예의 일 양태에서, 광전도체 검출기 픽셀당 전하 방출은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
제15 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 광전도체 검출기는 하나 이상의 이전 프레임에서 포획된 전하로부터 유래하고 또한 방사선이 있는 상태에서 획득된 하나 또는 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호(하나 이상의 이전 프레임에서 포획된 전하로부터 유래하는, 광전도성층에서 발새오딘 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 이전 프레임으로부터의 이미징 신호의 퍼센트로 표현되는 광전도체 검출기 픽셀당 래그가 ~15% 미만이다.
이 실시예의 일 양태에서, 광전도체 검출기 픽셀당 래그는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
제16 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극은 픽셀 회로 위에 연장하고 횡방향 가장자리부, 종방향 가장자리부, 및 횡방향 가장자리부와 종방향 가장자리부의 교차 부분에 있는 코너를 가진다. 횡방향 가장자리부 및 종방향 가장자리부 중 적어도 하나의 가장자리부는 경사 가장자리부를 포함한다.
제17 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 패시베이션층을 포함한다. 패시베이션층은 픽셀 회로 요소 위에 제1 표면 만곡부를 가진다. 제2 전극은 제1 표면 만곡부 위에 제2 표면 만곡부를 가진다. 제2 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
제2 표면 만곡부는 1 마이크로미터 초과, 또는 5 마이크로미터 초과, 또는 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 패시베이션층은 평탄화된 패시베이션층일 수 있다. 감광층은 평탄화된 광전도성층일 수 있다.
제18 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로, 및 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩할 수 있고 아래에 있는 픽셀 회로를 표시하는 어떤 표면 특징부도 드러내지 않을 수 있다.
제19 예시된 실시예에서, 방사선 센서를 제조하는 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계, 픽셀 회로 요소 상에 평탄화층을 형성하는 단계, 픽셀 회로 요소에의 연결부를 노출시키기 위해 평탄화층에 구멍을 형성하는 단계, 패턴화된 구멍을 금속화하는 단계, 금속화된 구멍에 전기적으로 접촉하는 제1 전극을 형성하는 단계, 및 제1 전극 상에 광 또는 이온화 방사선에 민감한 층을 형성하는 단계를 포함한다. 평탄화층을 형성하는 단계는 1/2 마이크로미터 초과의 곡률 반경을 가지는, 픽셀 회로의 특징부 위의 표면 만곡부를, 픽셀 회로와 적어도 부분적으로 중첩하는 제1 전극의 표면 상에, 제공한다.
이 실시예의 일 양태에서, 감광층 및 광자-투과성 제2 전극은 제1 전극 상에 형성되고, 패시베이션층은 광자-투과성 제2 전극 상에 형성되며, 신틸레이션 층은 이 패시베이션층 상에 형성되고, 신틸레이션 층은 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성되어 있다. 이 경우에, 감광층은 광자-투과성 제2 전극을 형성하기 전에 평탄화될 수 있거나, 평탄화되도록 만들어질 수 있다.
이 실시예의 다른 양태에서, 광전도성층은 제1 전극 상에 형성되고(광전도성층은 x-선 또는 기타 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성됨), 이온화 방사선 투과성 제2 전극은 광전도성층 상에 형성된다.
이들 2가지 양태에서, 제2 전극은 신틸레이션층 상의 패시베이션층 상에 또는 광전도성층 상의 캡슐화층 상에 배치될 수 있다. 이들 2가지 양태에서, 금속 플레이트는 신틸레이션층 상에, 또는 신틸레이션 층 상의 캡슐화부 상에, 또는 이온화 방사선 투과성 제2 전극 상의 캡슐화층 상에 배치될 수 있다.
이 실시예의 일 양태에서, 평탄화층은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 갖도록 형성될 수 있다. 평탄화층은 증착된 패시베이션층의 화학 기계적 연마에 의해 형성될 수 있다. 다른 대안으로서, 평탄화층은 패시베이션층을 스핀 코팅한 다음에 그 패시베이션층을 화학 기계적 연마함으로써 형성될 수 있다. 다른 대안으로서, 평탄화층은 스핀 코팅을 사용하여 하나의(또는 제1) 패시베이션층 상부에 다른 패시베이션층을 증착한 다음에 다른(또는 제2) 패시베이션층을 화학 기계적 연마함으로써 형성될 수 있다. 평탄화층은 적어도 부분적으로 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다.
이 실시예의 일 양태에서, 방사선 센서의 인접한 픽셀들 사이의 간극 영역의 근방에 있는 제1 전극의 단부가 경사져 있을 수 있다. 이 실시예의 일 양태에서, 금속화된 구멍은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 갖도록 테이퍼링되어 있을 수 있다.
이 제19 실시예의 일 양태에서, 픽셀 회로 요소 및 감광층에 대해 제1 예시된 실시예의 양태들에 열거된 특징부가 베이스 기판 상에 형성될 수 있다. 예를 들어, 신틸레이션 층을 형성할 때, CsI:Tl, Gd2O2S:Tb, CsI:Na, NaI:Tl, CaWO4, ZnWO4, CdWO4, Bi4Ge3O12, Lu1.8Yb0.2SiO5:Ce, Gd2SiO5:Ce, BaFCl:Eu2+, BaSO4:Eu2+, BaFBr:Eu2+, LaOBr:Tb3+, LaOBr:Tm3+, La2O2S:Tb3+, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2+, CsI, LiI:Eu2+, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10 중 적어도 하나는 광자-투과성 제2 전극 상에 형성될 수 있다. 패시베이션층은 신틸레이션 층을 제공하기 전에 제2 전극 상에 형성될 수 있다. 예를 들어, 감광층을 형성할 때, 1) 복수의 광 검출기 픽셀에 걸쳐 연장하는 연속적인 감광층, 또는 2) 복수의 광 검출기 픽셀 중 하나의 광 검출기 픽셀과 연관된 개별 감광층 중 적어도 하나가 형성된다.
예를 들어, 광전도성층을 형성할 때, VB-VIB족 VB-VIIB족, IIB-VIB족, IIB-VB족, IIIB-VB족, IIIB-VIB족, IB-VIB족, 및 IVB-VIIB족 반도체 중 적어도 하나, 또는 보다 구체적으로는, a-Se, PbI2, HgI2, PbO, CdZnTe, CdTe, Bi2S3, Bi2Se3, BiI3, BiBr3, CdS, CdSe, HgS, Cd2P3, InAs, InP, In2S3, In2Se3, Ag2S, PbI4 -2 및 Pb2I7 -3 중 적어도 하나가 제1 전극 상에 형성될 수 있다. 예를 들어, 광전도성층을 형성할 때, 1) 복수의 광전도체 검출기 픽셀에 걸쳐 연장하는 연속적인 광전도성층, 또는 2) 복수의 광전도체 검출기 픽셀 중 하나의 광전도체 검출기 픽셀과 연관된 개별 광전도성층 중 적어도 하나가 형성된다.
예를 들어, 픽셀 회로 요소를 형성할 때, 비결정성 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 중 적어도 하나는 베이스 기판 상에 형성될 수 있다. 픽셀 회로 요소를 형성할 때, 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나는 베이스 기판 상에 형성될 수 있다. 픽셀 회로 요소를 형성할 때, 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀 중 적어도 하나기 베이스 기판 상에 형성될 수 있다. 픽셀 회로 요소를 형성할 때, 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인, 및 접지면 중 적어도 하나가 베이스 기판 상에 형성될 수 있다.
게다가, 제19 예시된 실시예에서, 제2 전극은 광 또는 이온화 방사선에 민감한 층 상에 형성될 수 있다. 금속 플레이트는 광자-투과성 제2 전극 상에 형성될 수 있거나, 신틸레이션 층 상의 캡슐화부 상에 형성될 수 있다. 제19 예시된 실시예에서, 금속 플레이트는 이온화 방사선 투과성 제2 전극 상에 형성될 수 있거나, 이온화 방사선 투과성 제2 전극 상의 캡슐화층 상에 형성될 수 있다.
제20 예시된 실시예에서, 방사선 센서를 제조하는 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계, 픽셀 회로 위에 제1 전극 및 감광층을 형성하는 단계, 감광층을 평탄화하는 단계, 평탄화된 감광층 상에 광자-투과성 제2 전극을 형성하는 단계, 및 광자-투과성 제2 전극 상에 신틸레이션 층을 형성하는 단계를 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가지는 픽셀 회로의 특징부 위의 표면 만곡부를 가진다.
제21 예시된 실시예에서, 방사선 센서를 제조하는 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계, 픽셀 회로 위에 제1 전극 및 광전도성층을 형성하는 단계, 광전도성층을 평탄화하는 단계, 및 평탄화된 광전도성층 상에 이온화 방사선 투과성 제2 전극을 형성하는 단계를 포함한다. 이온화 방사선 투과성 제2 전극은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가지는 픽셀 회로의 특징부 위의 표면 만곡부를 가진다.
제22 예시된 실시예에서, 방사선 센서를 제조하는 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계, 픽셀 회로 요소 위에 평탄화층을 형성하는 단계, 픽셀 회로 요소에의 연결부를 노출시키기 위해 평탄화층에 구멍을 형성하는 단계, 패턴화된 구멍을 금속화하는 단계, 금속화된 구멍에 전기적으로 접촉하는 제1 전극을 형성하는 단계, 및 제1 전극 상에 광 또는 이온화 방사선에 민감한 층을 형성하는 단계를 포함한다. 평탄화층을 형성하는 단계는 픽셀 회로와 적어도 부분적으로 중첩하는, 아래에 있는 픽셀 회로를 표시하는 어떤 표면 특징부도 드러내지 않는 제1 전극의 표면을 제공한다.
제23 예시된 실시예에서, 방사선 센서를 제조하는 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계, 픽셀 회로 상부에 제1 전극 및 감광층을 형성하는 단계, 감광층을 평탄화하는 단계, 평탄화된 감광층 상에 광자-투과성 제2 전극을 형성하는 단계, 및 광자-투과성 제2 전극 상에 신틸레이션 층을 형성하는 단계를 포함한다. 감광층을 평탄화하는 단계는 픽셀 회로와 적어도 부분적으로 중첩하는, 아래에 있는 픽셀 회로를 표시하는 어떤 표면 특징부도 드러내지 않는 제2 전극의 표면을 제공한다.
제24 예시된 실시예에서, 방사선 센서는 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층, 및 제1 전극, 감광층, 및 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기를 포함한다. 감광층은 광자들의 일부와 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 감광층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 픽셀 회로는 산화물 반도체를 포함한다. 방사선 센서는 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 위에 표면 만곡부를 가진다. 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가진다.
이 실시예의 일 양태에서, 산화물 반도체는 아연-함유 산화물, SnO2, TiO2, Ga2O3, InGaO, In2O3, 및 InSnO 중 적어도 하나를 포함한다. 아연-함유 산화물은 ZnO, InGaZnO, InZnO, ZnSnO 중 적어도 하나를 포함할 수 있다. 산화물 반도체는 비결정성 반도체 또는 다결정 반도체 중 적어도 하나를 포함할 수 있다.
제24 실시예는 따라서 범위가 제1 실시예와 유사하고, 이상에서 기술한 제1 실시예의 양태를 포함하며, 바람직한 조합의 일례에 대해 이어서 기술한다.
표면 만곡부는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다. 추가의 양태에서, 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩할 수 있고 아래에 있는 픽셀 회로를 표시하는 어떤 표면 특징부도 드러내지 않을 수 있다.
이 실시예의 일 양태에서, 주소 및 데이터 라인이 광 검출기 아래에 배치되어 있고, 평탄화층은 주소 및 데이터 라인 상에 그리고 주소 및 데이터 라인의 비아 상에 배치되어 있다. 평탄화층은 이어서 전체적으로 또는 부분적으로 픽셀 회로의 특징부 위에, 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 및/또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다. 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 방사선 센서는 광 검출기 아래에 배치된 주소 및 데이터 라인을 포함할 수 있고, 평탄화층은 주소 및 데이터 라인 상에 그리고 주소 및 데이터 라인의 비아 상에 배치되어 있다. 게다가, 전기적 비아 상호연결부는 평탄화층을 관통하여 연장하고 제1 전극을 픽셀 회로에 연결시킬 수 있다. 감광층과 접촉하고 있는 전기적 비아 상호연결부의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 및 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 감광층은 p-i-n 반도체 적층물, n-i-p 반도체 적층물, 또는 금속 절연체 반도체 적층물 중 하나일 수 있다. 픽셀 회로는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나를 추가로 포함할 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나로 이루어진 요소를 추가로 포함할 수 있다. 픽셀 회로는 규소 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나로 이루어진 요소를 추가로 포함할 수 있다.
이 실시예의 일 양태에서, 감광층은 1) 복수의 광 검출기 픽셀에 걸쳐 연장하는 연속적인 감광층, 또는 2) 복수의 광 검출기 픽셀의 각자의 광 검출기 픽셀과 연관된 개별 감광층 중 적어도 하나일 수 있다. 신틸레이션 층은 CsI:Tl, Gd2O2S:Tb, CsI:Na, NaI:Tl, CaWO4, ZnWO4, CdWO4, Bi4Ge3O12, Lu1.8Yb0.2SiO5:Ce, Gd2SiO5:Ce, BaFCl:Eu2+, BaSO4:Eu2+, BaFBr:Eu2+, LaOBr:Tb3+, LaOBr:Tm3+, La2O2S:Tb3+, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2+, CsI, LiI:Eu2+, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10 또는 기타 신틸레이터 물질 중 적어도 하나일 수 있다.
이 실시예의 일 양태에서, 방사선 센서는 픽셀 회로, 광 검출기, 및 신틸레이션 층을 지지하는 베이스 기판을 포함할 수 있고, 베이스 기판 상에 규칙적인 패턴으로 배열된 복수의 광 검출기 픽셀을 포함할 수 있다. 이 실시예의 일 양태에서, 광자-투과성 제2 전극은 복수의 광 검출기 픽셀에 대한 바이어스 평면을 형성할 수 있다. 픽셀 회로의 일부는 베이스 기판 상에서 인접한 광 검출기 픽셀들 사이의 간극 영역에 배치될 수 있다. 이 일부는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 비아, 배선, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 이 실시예의 일 양태에서, 제1 전극은 간극 영역 근방에서 종단하는 경사 단부(beveled end)를 가질 수 있다.
이 실시예의 일 양태에서, 제1 전극과 광자-투과성 제2 전극 사이의, 단위 광 검출기 면적으로 정규화된 암전류가 10 pA/mm2 미만, 또는 5 pA/mm2 미만, 또는 1 pA/mm2 미만, 또는 0.5 pA/mm2 미만일 수 있다. 암전류의 레벨은 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다. 이 실시예의 일 양태에서, 표면 만곡부에 근접한 감광층 내의 영역들에서의 전기장이 한 쌍의 평행한 제1 및 제2 전극 사이의 감광층에서의 전기장의 60 % 초과 300 % 미만일 수 있다. 전기장의 변동이 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다.
이 실시예의 일 양태에서, 센서는 신틸레이션 층 상에 배치된 금속 플레이트를 포함할 수 있다.
이 실시예의 일 양태에서, 하나의 방사선 사진 프레임 동안에 포획되지 않는 상기 이미징 신호의 양에 의해 정량화되고 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광 검출기 픽셀당 전하 포획의 레벨은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라 20% 미만, 15% 미만, 10% 미만, 또는 5% 미만일 수 있다.
이 실시예의 일 양태에서, 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 방사선이 있는 상태에서 획득된 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 상기 이미징 신호의 양에 의해 정량화되고 전하 포획 및 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광 검출기 픽셀당 전하 방출은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 15% 미만, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
광 검출기는 방사선이 있는 상태에서 획득된 하나 또는 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 이미징 신호(하나 이상의 이전 프레임에서 포획된 전하로부터 유래하는, 감광층에서 발생된 전자-정공 쌍을 나타냄)의 양에 의해 정량화되고 이전 프레임으로부터의 이미징 신호의 퍼센트로 표현되는 광 검출기 픽셀당 래그가 ~15% 미만이다. 이 실시예의 일 양태에서, 광 검출기 픽셀당 래그는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
제25 예시된 실시예에서, 방사선 센서는 제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 가지는 광전도체 검출기를 포함한다. 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성되어 있다. 방사선 센서는 제1 전극에 전기적으로 연결되어 있고 광전도성층에서 발생된 전자-정공 쌍을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로를 포함하고, 픽셀 회로는 산화물 반도체를 포함한다. 방사선 센서는 제1 전극이 픽셀 회로를 포함하는 평면 위에 있도록, 픽셀 회로 상에서 제1 전극과 픽셀 회로 사이에 배치되어 있는 평탄화층을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩하고 픽셀 회로의 특징부 위에 표면 만곡부를 가진다.
이 실시예의 일 양태에서, 산화물 반도체는 아연-함유 산화물, SnO2, TiO2, Ga2O3, InGaO, In2O3, 및 InSnO 중 적어도 하나를 포함한다. 아연-함유 산화물은 ZnO, InGaZnO, InZnO, ZnSnO 중 적어도 하나를 포함할 수 있다. 산화물 반도체는 비결정성 반도체 또는 다결정 반도체 중 적어도 하나를 포함할 수 있다.
제25 실시예는 따라서 범위가 제10 실시예와 유사하고, 이상에서 기술한 제10 실시예의 양태를 포함하며, 바람직한 조합의 일례에 대해 이어서 기술한다.
이 실시예의 일 양태에서, 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나일 수 있다. 이 실시예의 일 양태에서, 픽셀 회로 위의 제1 전극 또는 제2 전극의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가진다. 추가의 양태에서, 제1 전극 및 제2 전극 중 적어도 하나의 전극의 표면은 픽셀 회로와 적어도 부분적으로 중첩할 수 있고 아래에 있는 픽셀 회로를 표시하는 어떤 표면 특징부도 드러내지 않을 수 있다.
이 실시예의 일 양태에서, 주소 및 데이터 라인은 광전도체 검출기 아래에 배치되어 있고, 평탄화층은 주소 및 데이터 라인 상에 그리고 주소 및 데이터 라인의 비아 상에 배치되어 있다. 게다가, 전기적 비아 상호연결부는 평탄화층을 관통하여 연장하고 제1 전극을 픽셀 회로에 연결시킬 수 있다. 감광층과 접촉하고 있는 전기적 비아 상호연결부의 표면 만곡부는 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 및 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 픽셀 회로는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 배선, 비아, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나를 추가로 포함할 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나로 이루어진 요소를 추가로 포함할 수 있다. 픽셀 회로는 규소 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나로 이루어진 요소를 추가로 포함할 수 있다.
이 실시예의 일 양태에서, 금속 플레이트는 이온화 방사선 투과성 제2 전극 상에 배치될 수 있거나, 이온화 방사선 투과성 제2 전극 상의 캡슐화층 상에 배치될 수 있다. 게다가, 평탄화층은 적어도 부분적으로 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다.
이 실시예의 일 양태에서, 광전도성층은 1) 복수의 광전도체 검출기 픽셀에 걸쳐 연장하는 연속적인 광전도성층, 또는 2) 복수의 광전도체 검출기 픽셀의 각자의 광전도체 검출기 픽셀과 연관된 개별 광전도성층 중 적어도 하나일 수 있다. 방사선 센서는 픽셀 회로 및 광전도성층을 지지하는 베이스 기판을 포함할 수 있다. 방사선 센서는 베이스 기판 상에 규칙적인 패턴으로 배열된 복수의 광전도체 검출기 픽셀을 포함할 수 있다. 이 실시예의 일 양태에서, 이온화 방사선 투과성 제2 전극은 복수의 광전도체 검출기 픽셀에 대한 바이어스 평면을 형성할 수 있다. 픽셀 회로의 일부는 베이스 기판 상에서 인접한 광전도체 검출기 픽셀들 사이의 간극 영역에 배치될 수 있다. 이 일부는 박막 트랜지스터, 다이오드, 커패시터, 저항기, 비아, 배선, 제어 라인, 주소 라인 및 접지면 중 하나를 포함할 수 있다. 제1 전극은 간극 영역 근방에서 종단하는 경사 단부를 가질 수 있다.
그에 따라, 제25 예시된 실시예에서, 광전도성층은 x-선 또는 기타 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생한다. 광전도성층은 VB-VIB족 VB-VIIB족, IIB-VIB족, IIB-VB족, IIIB-VB족, IIIB-VIB족, IB-VIB족, 및 IVB-VIIB족 반도체 중 적어도 하나를 포함할 수 있고, 보다 구체적으로는, a-Se, PbI2, HgI2, PbO, CdZnTe, CdTe, Bi2S3, Bi2Se3, BiI3, BiBr3, CdS, CdSe, HgS, Cd2P3, InAs, InP, In2S3, In2Se3, Ag2S, PbI4 -2 및 Pb2I7 -3 중 적어도 하나를 포함할 수 있다.
이 실시예의 일 양태에서, 제1 전극과 제2 전극 사이의, 단위 광전도체 검출기 면적으로 정규화된 암전류가 10 pA/mm2 미만, 또는 5 pA/mm2 미만, 또는 1 pA/mm2 미만, 또는 0.5 pA/mm2 미만일 수 있다. 암전류의 레벨은 이상에서 기술한 평탄화의 정도 및 표면 만곡부(들)의 곡률 반경에 어느 정도 결합되어 있다.
이 실시예의 일 양태에서, 하나의 방사선 사진 프레임 동안에 포획되지 않는 상기 이미징 신호의 양에 의해 정량화되고 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광전도체 검출기 픽셀당 전하 포획의 레벨은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라 20% 미만, 15% 미만, 10% 미만, 또는 5% 미만일 수 있다.
이 실시예의 일 양태에서, 전하 포획 및 전하 방출이 평형을 이루고 있는 조건 하에서 방사선이 있는 상태에서 획득된 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 상기 이미징 신호의 양에 의해 정량화되고 전하 포획 및 방출이 평형을 이루고 있는 조건 하에서 획득된 이미징 신호의 퍼센트로 표현되는 광전도체 검출기 픽셀당 전하 방출은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 15% 미만, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
광전도체 검출기는 하나 이상의 이전 프레임에서 포획된 전하로부터 유래하고 또한 방사선이 있는 상태에서 획득된 하나 또는 일련의 프레임 이후에 방사선이 없는 상태에서 획득된 제1 프레임 동안 포획 상태로부터 방출되는 상기 이미징 신호의 양에 의해 정량화되고 상기 이전 프레임으로부터의 상기 이미징 신호의 퍼센트로 표현되는 광전도체 검출기 픽셀당 래그가 ~15% 미만이다. 이 실시예의 일 양태에서, 광전도체 검출기 픽셀당 래그는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 10% 미만, 5% 미만, 또는 3% 미만일 수 있다.
제26 예시된 실시예에서, 방사선 센서를 제조하는 방법은 베이스 기판 상에 픽셀 회로 요소를 형성하는 단계 - 픽셀 회로는 산화물 반도체를 포함함 -, 픽셀 회로 요소 상에 평탄화층을 형성하는 단계, 픽셀 회로 요소에의 연결부를 노출시키기 위해 평탄화층에 구멍을 형성하는 단계, 패턴화된 구멍을 금속화하는 단계, 금속화된 구멍에 전기적으로 접촉하는 제1 전극을 형성하는 단계, 및 제1 전극 상에 광 또는 이온화 방사선에 민감한 층을 형성하는 단계를 포함한다. 평탄화층은 픽셀 회로의 특징부 위의 표면 만곡부를, 픽셀 회로와 적어도 부분적으로 중첩하는 제1 전극의 표면 상에 제공한다. 표면 만곡부는, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 가질 수 있다.
이 실시예의 일 양태에서, 산화물 반도체는 아연-함유 산화물, SnO2, TiO2, Ga2O3, InGaO, In2O3, 및 InSnO 중 적어도 하나를 포함한다. 아연-함유 산화물은 ZnO, InGaZnO, InZnO, ZnSnO 중 적어도 하나를 포함할 수 있다. 산화물 반도체는 비결정성 반도체 또는 다결정 반도체 중 적어도 하나를 포함할 수 있다.
이 실시예의 일 양태에서, 감광층 및 광자-투과성 제2 전극은 제1 전극 상에 형성되고, 패시베이션층은 광자-투과성 제2 전극 상에 형성되며, 신틸레이션 층은 이 패시베이션층 상에 형성되고, 신틸레이션 층은 이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성되어 있다. 이 경우에, 감광층은 광자-투과성 제2 전극을 형성하기 전에 평탄화될 수 있거나, 평탄화되도록 만들어질 수 있다.
이 실시예의 다른 양태에서, 광전도성층은 제1 전극 상에 형성되고(광전도성층은 x-선 또는 기타 이온화 방사선과 상호작용할 시에 전자-정공 쌍을 발생하도록 구성됨), 이온화 방사선 투과성 제2 전극은 광전도성층 상에 형성된다.
이들 2가지 양태에서, 제2 전극은 신틸레이션층 상의 패시베이션층 상에 또는 광전도성층 상의 캡슐화층 상에 배치될 수 있다. 이들 2가지 양태에서, 금속 플레이트는 신틸레이션층 상에, 또는 신틸레이션 층 상의 캡슐화부 상에, 또는 이온화 방사선 투과성 제2 전극 상의 캡슐화층 상에 배치될 수 있다.
이 실시예의 일 양태에서, 평탄화층은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 갖도록 형성될 수 있다. 평탄화층은 증착된 패시베이션층의 화학 기계적 연마에 의해 형성될 수 있다. 다른 대안으로서, 평탄화층은 패시베이션층을 스핀 코팅한 다음에 그 패시베이션층을 화학 기계적 연마함으로써 형성될 수 있다. 다른 대안으로서, 평탄화층은 스핀 코팅을 사용하여 하나의(또는 제1) 패시베이션층 상부에 다른 패시베이션층을 증착한 다음에 다른(또는 제2) 패시베이션층을 화학 기계적 연마함으로써 형성될 수 있다. 평탄화층은 적어도 부분적으로 어레이 특징부 위에, TFT의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부 위에, 1-스테이지 픽셀내 증폭기 요소 위에, 또는 2-스테이지 픽셀내 증폭기 요소 위에 평탄화될 수 있다.
이 실시예의 일 양태에서, 방사선 센서의 인접한 픽셀들 사이의 간극 영역의 근방에 있는 제1 전극의 단부가 경사져 있을 수 있다. 이 실시예의 일 양태에서, 금속화된 구멍은, 예를 들어, 원하는 또는 달성되는 평탄화의 정도에 따라, 1/2 마이크로미터 초과, 1 마이크로미터 초과, 5 마이크로미터 초과, 10 마이크로미터 초과, 또는 100 마이크로미터 초과의 곡률 반경을 갖도록 테이퍼링되어 있을 수 있다.
이 실시예의 일 양태에서, 픽셀 회로 요소 및 감광층에 대해 제1 예시된 실시예의 양태들에 열거된 특징부가 베이스 기판 상에 형성될 수 있다. 예를 들어, 신틸레이션 층을 형성할 때, CsI:Tl, Gd2O2S:Tb, CsI:Na, NaI:Tl, CaWO4, ZnWO4, CdWO4, Bi4Ge3O12, Lu1.8Yb0.2SiO5:Ce, Gd2SiO5:Ce, BaFCl:Eu2+, BaSO4:Eu2+, BaFBr:Eu2+, LaOBr:Tb3+, LaOBr:Tm3+, La2O2S:Tb3+, Y2O2S:Tb3+, YTaO4, YTaO4:Nb, ZnS:Ag, (Zn,Cd)S:Ag, ZnSiO4:Mn2+, CsI, LiI:Eu2+, PbWO4, Bi4Si3O12, Lu2SiO5:Ce3+, YAlO3:Ce3+, CsF, CaF2:Eu2+, BaF2, CeF3, Y1.34Gd0.6O3:Eu3+, Pr, Gd2O2S:Pr3+, Ce, SCGl, HFG:Ce3+ (5%) 및 C14H10 중 적어도 하나가 광자-투과성 제2 전극 상에 형성될 수 있다. 예를 들어, 감광층을 형성할 때, 1) 복수의 광 검출기 픽셀에 걸쳐 연장하는 연속적인 감광층, 또는 2) 복수의 광 검출기 픽셀 중 하나의 광 검출기 픽셀과 연관된 개별 감광층 중 적어도 하나가 형성된다.
예를 들어, 광전도성층을 형성할 때, VB-VIB족 VB-VIIB족, IIB-VIB족, IIB-VB족, IIIB-VB족, IIIB-VIB족, IB-VIB족, 및 IVB-VIIB족 반도체 중 적어도 하나, 또는 보다 구체적으로는, a-Se, PbI2, HgI2, PbO, CdZnTe, CdTe, Bi2S3, Bi2Se3, BiI3, BiBr3, CdS, CdSe, HgS, Cd2P3, InAs, InP, In2S3, In2Se3, Ag2S, PbI4 -2 및 Pb2I7 -3 중 적어도 하나가 제1 전극 상에 형성될 수 있다. 예를 들어, 광전도성층을 형성할 때, 1) 복수의 광전도체 검출기 픽셀에 걸쳐 연장하는 연속적인 광전도성층, 또는 2) 복수의 광전도체 검출기 픽셀 중 하나의 광전도체 검출기 픽셀과 연관된 개별 광전도성층 중 적어도 하나가 형성된다.
게다가, 베이스 기판 상에 픽셀 회로 요소를 형성할 때, 픽셀 회로는 비결정성 반도체 트랜지스터 또는 다결정 반도체 트랜지스터 또는 마이크로결정 반도체 트랜지스터 중 하나를 추가로 포함할 수 있다. 픽셀 회로는 어드레싱 트랜지스터, 증폭기 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함할 수 있다. 픽셀 회로는 비결정성 규소, 저온 비결정성 규소, 및 마이크로결정 규소 중 적어도 하나로 이루어진 요소를 추가로 포함할 수 있다. 픽셀 회로는 규소 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 또는 그래핀, 또는 기타 반도체 물질 중 적어도 하나로 이루어진 요소를 추가로 포함할 수 있다.
이상의 개시 내용을 바탕으로 본 발명의 많은 수정 및 변형이 가능하다. 따라서, 첨부된 특허청구범위의 범위 내에서, 본 발명이 본 명세서에 구체적으로 기술된 것과 다른 방식으로 실시될 수 있다는 것을 잘 알 것이다.
도면의 설명
도 1은 한 형태의 a-Si TFT의 개략적인 3차원 도면. 경사각으로부터 TFT의 상부를 본 것이다. TFT의 예시가 일반적인 것이지만, 이 도면은 또한 TFT가 AMFPI 픽셀에 어드레싱 스위치가 있는 경우 필요하게 될 주소 라인도 나타내고 있다. 따라서, 이 도면은 게이트 주소 라인이 TFT의 게이트와 연결되는 지점에 게이트 주소 라인의 세그먼트를 나타내고 있고, 데이터 주소 라인이 TFT의 드레인과 연결되는 지점에 데이터 주소 라인의 세그먼트를 나타내고 있다. TFT의 채널은, 파선 화살표로 나타낸 바와 같이, 15 μm의 폭 및 10 μm의 길이를 가진다. 연속적인 하부 유전체층 및 a-Si 층은, 아래에 있는 특징부가 보일 수 있도록 하기 위해, 대체로 투명한 것으로 나타내어져 있다. 그에 부가하여, 표시의 명확함을 위해, 이 도면은 기판에 평행인 방향에 대해 기판에 수직인 방향으로 4배 확대되어 있고, 기판 두께의 일부만이 나타내어져 있다. 도면 상에 중첩되어 있는 흑색 실선 와이어 프레임으로 정의된 평면은 도 2에 나오는 단면의 위치를 가리킨다. 이 도면에 표시된 다른 요소가 도 2에서는 캡션으로 나타내어져 있다.
도 2는 도 1에 도시된 a-Si TFT의 개략 단면도. 이 단면의 위치는 도 1의 와이어 프레임에 의해 정의되는 평면에 대응하고, TFT의 요소의 그레이스케일 음영 처리 규칙은 대략적으로 도 1에서 사용되는 것에 대응한다. 표시의 명확함을 위해, 이 도면은 기판에 평행인 방향에 대해 기판에 수직인 방향으로 8배 확대되어 있고, 기판 두께의 일부만이 나타내어져 있다. 기판, TFT의 게이트, 소스 및 드레인, TFT에서의 하부 및 상부 유전체층, TFT의 채널을 형성하는 a-Si 층, 및 이 n-형 트랜지스터의 구조물을 완성하는 데 사용되는 n+ 도핑된 a-Si 물질을 가리키기 위해 라벨이 사용되고 있다.
도 3은 한 형태의 poly-Si TFT의 개략적인 3차원 도면. 경사각으로부터 TFT의 상부를 본 것이다. TFT의 예시가 일반적인 것이지만, 이 도면은 또한 TFT가 AMFPI 픽셀에 어드레싱 스위치가 있는 경우 필요하게 될 주소 라인도 나타내고 있다. 따라서, 이 도면은 게이트 주소 라인이 TFT의 poly-Si 게이트와 연결되는 지점에 게이트 주소 라인의 세그먼트를 나타내고 있고, TFT의 드레인에 대한 접촉이 비아를 통해 설정되는 지점에 데이터 주소 라인의 세그먼트를 나타내고 있다. TFT의 채널은, 파선 화살표로 나타낸 바와 같이, 15 μm의 폭 및 10 μm의 길이를 가진다. 연속적인 패시베이션층(패시베이션 #1)은, 아래에 있는 특징부가 보일 수 있도록 하기 위해, 대체로 투명한 것으로 나타내어져 있다. 그에 부가하여, 표시의 명확함을 위해, 이 도면은 기판에 평행인 방향에 대해 기판에 수직인 방향으로 4배 확대되어 있고, 기판 두께의 일부만이 나타내어져 있다. 도면 상에 중첩되어 있는 흑색 실선 와이어 프레임으로 정의된 평면은 도 4에 나오는 단면의 위치를 가리킨다. 이 도면에 표시된 다른 요소가 도 4에서는 캡션으로 나타내어져 있다.
도 4는 도 3에 도시된 poly-Si TFT의 개략 단면도. 이 단면의 위치는 도 3의 와이어 프레임에 의해 정의되는 평면에 대응하고, TFT의 요소의 그레이스케일 음영 처리 규칙은 대략적으로 도 3에서 사용되는 것에 대응한다. 표시의 명확함을 위해, 이 도면은 기판에 평행인 방향에 대해 기판에 수직인 방향으로 8배 확대되어 있고, 기판 두께의 일부만이 나타내어져 있다. 기판, 완충 패시베이션, 게이트 유전체, TFT의 게이트(이 경우에, poly-Si로 형성되어 있음), (게이트 유전체 아래에) TFT 채널은 물론 TFT의 소스 및 드레인(poly-Si 층의 일부 위에 중첩된 빗금으로 표시됨)을 형성하는 데 사용되는 활성 poly-Si 층, 및 TFT 위의 패시베이션층("패시베이션 #1")을 가리키기 위해 라벨이 사용되고 있다. 이 단면도의 위치는 게이트 주소 라인과 poly-Si 게이트 사이의 연결을 보여주고 있지 않다.
도 5는 입사 방사선의 간접 검출을 이용하는 능동 매트릭스 이미징 어레이로부터의 픽셀에 대한 개략 회로도. 직선 파선에 의해 정의된 영역은 픽셀의 경계를 나타낸다.
도 6은 불연속적인 포토다이오드를 갖는 한 형태의 간접 검출 픽셀의 개략 단면도. 이것은 도 5의 픽셀 회로의 한 특정의 구조적 구현예를 나타내고, 기준 아키텍처라고 한다. 이 도면은 이 단면에 보이지 않는 게이트 주소 라인의 방향에 평행하다. 수직 파선들 사이의 거리는 한 픽셀의 폭을 나타낸다. 명확함을 위해, 이 예시에서의 층 및 특징부가 축척대로 그려져 있지 않다.
도 7은 입사 방사선의 직접 검출을 이용하는 능동 매트릭스 이미징 어레이로부터의 픽셀에 대한 개략 회로도. 라벨, 라인 및 심볼에 대한 규칙은 도 5에서 사용된 것과 유사하다. 직선 파선에 의해 정의된 영역은 픽셀의 경계를 나타낸다.
도 8은 한 형태의 직접 검출 픽셀의 개략 단면도. 이 도면은 이 단면에 보이지 않는 게이트 주소 라인의 방향에 평행하다. 라벨, 라인, 심볼 및 화살표에 대한 규칙은 도 6에서 사용된 것과 유사하다. 수직 파선들 사이의 거리는 한 픽셀의 폭을 나타낸다. 명확함을 위해, 이 예시에서의 층 및 특징부가 축척대로 그려져 있지 않다. 또한, 광전도체의 토폴로지의 균일성에 대한 TFT 및 비아의 효과가 나타내어져 있지 않다.
도 9는 간접 검출 능동 매트릭스 어레이의 4개의 인접 픽셀의 개략적인 렌더링. 이들 픽셀의 설계는 도 5 및 도 6에 각각 나타내어져 있는 픽셀 회로 및 기준 아키텍처의 구현예를 나타낸다. 도면에서의 각각의 픽셀은 설계의 다양한 정도의 아키텍처 상세를 보여주고 있다. 도면의 하부에 있는 픽셀에는, 게이트 주소 라인 및 어드레싱 TFT의 게이트만이 도시되어 있다. 좌측에 있는 픽셀에는, 어드레싱 TFT의 소스 및 드레인은 물론 포토다이오드의 n+ 도핑된 a-Si 층으로 덮여 있는 하부 전극이 추가되어 있다. 우측에 있는 픽셀에는, n+ 도핑된 a-Si, 진성 a-Si, p+ 도핑된 a-Si, 및 광학적으로 투명한 상부 전극의 결합층(모두 합하여 포토다이오드 적층물이라고 함)이 나타내어져 있다. 이 설계에서, 하부 전극은 적층물의 가장자리를 약간 넘게 연장하고 있다. 이 도면의 상부에 있는 픽셀에는, 비아를 통해 어드레싱 TFT의 드레인에 연결된 데이터 주소 라인, 및 비아를 통해 포토다이오드의 상부 전극에 연결된 바이어스 라인이 추가되어 있다.
도 10은 단일 픽셀의 영역에 있는 한쌍의 간접 검출 능동 매트릭스 어레이의 상부 표면의 현미경 사진. 각각의 경우에, 설계는 도 6에 나타낸 기준 아키텍처의 구현예를 나타낸다. (a) 도 9의 예시에 대응하는 설계를 가지는 초기의 어레이로부터의 픽셀의 현미경 사진. (b) 광학적 충전율이 픽셀 설계의 최적화를 통해 향상된 나중의 어레이 설계로부터의 픽셀의 현미경 사진. 각각의 현미경 사진에서, 어드레싱 TFT는 이미지 상에 중첩된 원으로 둘러싸인 영역 내에 위치하고, 게이트 주소 라인, 데이터 주소 라인, 바이어스 라인 및 포토다이오드의 위치도 표시되어 있다. 주목할 점은, 각각의 현미경 사진에서, 바이어스 라인으로 가려지지 않은 포토다이오드의 부분의 상부 표면이 아주 균일하게 보인다는 것이다.
도 11은 불연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 픽셀 설계의 단면도의 개략도. 이 도면은 이 단면에 보이지 않는 게이트 주소 라인의 방향에 평행하다. 도면에서의 라벨, 라인, 화살표, 심볼 및 규칙은 도 6에서 사용된 것과 유사하다. 수직 파선들 사이의 거리는 한 픽셀의 폭을 나타낸다. 명확함을 위해, 이 예시에서의 층 및 특징부가 축척대로 그려져 있지 않다. 또한, 포토다이오드의 토폴로지의 균일성에 대한 TFT 및 비아의 효과가 나타내어져 있지 않다.
도 12는 연속적인 평면외 포토다이오드 구조물을 갖는 간접 검출 픽셀 설계의 단면도의 개략도. 이 도면은 이 단면에 보이지 않는 게이트 주소 라인의 방향에 평행하다. 도면에서의 라벨, 라인, 화살표, 심볼 및 규칙은 도 11에서 사용된 것과 유사하다. 수직 파선들 사이의 거리는 한 픽셀의 폭을 나타낸다. 명확함을 위해, 이 예시에서의 층 및 특징부가 축척대로 그려져 있지 않다. 또한, 포토다이오드의 토폴로지의 균일성에 대한 TFT 및 비아의 효과가 나타내어져 있지 않다.
도 13은 간접 검출 능동 매트릭스 어레이의 4개의 인접 픽셀의 개략적인 렌더링. 이들 픽셀의 설계는 도 5 및 도 12에 각각 나타내어져 있는 픽셀 회로 및 아키텍처의 구현예를 나타낸다. 도면에서의 각각의 픽셀은 설계의 다양한 정도의 아키텍처 상세를 보여주고 있다. 도면의 하부에 있는 픽셀에는, 게이트 주소 라인 및 어드레싱 TFT의 게이트만이 도시되어 있다. 좌측에 있는 픽셀에는, 어드레싱 TFT의 소스 및 드레인, 데이터 주소 라인, 및 배면 접점이 추가되어 있다. 우측에 있는 픽셀에는, 이 전극을 배면 접점(파선으로 둘러싸인 영역 내에 존재함)에 연결시키는 비아를 포함하는 하부 전극이 예시되어 있다. 도면의 상부에 있는 픽셀에는, 연속적인 포토다이오드 구조물의 간단한 표현이 도시되어 있고, n+ 도핑된 층은 보이지 않고 포토다이오드의 나머지 층이 구별되어 있지 않다.
도 14는 단일 픽셀의 영역에 있는 간접 검출 능동 매트릭스 어레이의 상부 표면의 현미경 사진. 이 설계는 도 12에 예시된 아키텍처의 구현예를 나타내고 도 13에서의 렌더링에 대응한다. 게이트 주소 라인, 데이터 주소 라인, 하부 전극, 및 이 전극을 배면 접점에 연결시키는 비아의 위치가 표시되어 있다. 주목할 점은, 이미지에서 보이는 다양한 상세가 연속적인 포토다이오드 구조물의 상부의 토폴로지에 대응한다는 것이다.
도 15는 1-스테이지 픽셀내 증폭기를 갖는 능동 픽셀 설계에 기초한 간접 검출 어레이로부터의 픽셀에 대한 개략 회로도. 데이터 주소 라인, 게이트 주소 라인, 리셋 TFT(TFTRST), 소스 팔로워 TFT(TFTSF), 어드레싱 TFT(TFTADDR) 및 포토다이오드(PD)(커패시턴스 CPD를 가짐)가 표시되어 있다. VBIAS는 포토다이오드의 상부 전극에 인가되는 역방향 바이어스 전압의 크기이고, VG-RST, VD-RST 및 VCC는 어레이를 동작시키는 데 사용되는 다른 전압이다. TFTs, TFTRST 및 TFTADDR 중 2개가 듀얼-게이트 구조를 가지는 것으로 나타내어져 있다. 모든 TFT가 n-형 트랜지스터이다.
도 16은 poly-Si TFT를 이용하는 능동 픽셀 설계에 기초한 간접 검출 어레이의 4개의 인접 픽셀의 개략적인 렌더링. 이들 픽셀의 설계는 도 15에 나타내어져 있는 픽셀 회로의 구현예를 나타낸다. 이 도면에서의 TFT는 도 3 및 도 4에 예시된 poly-Si TFT의 것과 유사한 구조를 가진다. 포토다이오드는 도 12에 도시된 것과 유사한 연속적인 구조를 가진다. 도면에서의 각각의 픽셀은 설계의 다양한 정도의 아키텍처 상세를 보여주고 있다. 도면의 하부에 있는 픽셀에는, 각각의 TFT의 게이트(poly-Si로 형성됨), 각각의 TFT의 채널을 형성하는 데 사용되는 활성 poly-Si, 게이트 주소 라인, 및 리셋 TFT를 동작시키는 역할을 하는 리셋 전압 라인이 도시되어 있다. 좌측에 있는 픽셀에는, 데이터 주소 라인, 배면 접점, 전원 전압 라인은 물론, 다양한 배선 및 비아가 추가되어 있다. 우측에 있는 픽셀에는, 하부 전극을 배면 접점에 연결시키는 비아를 포함하는 하부 전극이 나타내어져 있다. 도면의 상부에 있는 픽셀에는, 연속적인 포토다이오드 구조물의 간단한 표현이 도시되어 있고, 패턴화된 n+ 도핑된 층은 보이지 않고 포토다이오드의 나머지 층이 구별되어 있지 않다.
도 17은 단일 픽셀의 영역에 있는 간접 검출 어레이의 상부 표면의 현미경 사진. 이 설계는 도 15에 예시된 픽셀 회로의 구현예를 나타내고 도 16에서의 렌더링에 대응한다. 이 현미경 사진은 (이 설계의 연속적인 포토다이오드 아래에 있는) 어레이의 게이트 및 데이터 주소 라인의 방향이 이 이미지의 평면을 따라, 각각, 수직 및 수평으로 정렬되어 있도록 배향되어 있다. 두꺼운 파선으로 이루어진 상자(하나의 전체적인 픽셀의 경계를 나타냄) 및 가는 수평 파선(이후의 도면에 나오는 단면도의 위치를 나타냄)이 이미지 상에 중첩되어 있다. 주목할 점은, 이미지에서 보이는 다양한 상세가 연속적인 포토다이오드 구조물의 상부의 토폴로지에 대응한다는 것이다.
도 18은 2-스테이지 픽셀내 증폭기를 갖는 능동 픽셀 설계에 기초한 간접 검출 어레이로부터의 픽셀에 대한 개략 회로도. 데이터 주소 라인, 게이트 주소 라인, 리셋 TFT(TFTRST), 공통 소스 증폭기 TFT(TFTCSA), 능동 부하 TFT(TFTAL), 소스 팔로워 TFT(TFTSF), 어드레싱 TFT(TFTADDR), 피드백 커패시터(커패시턴스 CFB를 가짐) 및 포토다이오드(PD)(커패시턴스 CPD를 가짐)가 표시되어 있다. VBIAS는 포토다이오드의 상부 전극에 인가되는 역방향 바이어스 전압의 크기이고, VG-RST, VG-AL, VCC 및 VGND는 어레이를 동작시키는 데 사용되는 다른 전압이다. TFTs, TFTRST 및 TFTADDR 중 2개가 듀얼-게이트 구조를 가지는 것으로 나타내어져 있다. TFT 중에서, TFTAL은 p-형 트랜지스터인 반면, 나머지 트랜지스터는 n-형이다.
도 19는 poly-Si TFT를 이용하는 능동 픽셀 설계에 기초한 간접 검출 어레이의 4개의 인접 픽셀의 개략적인 렌더링. 이들 픽셀의 설계는 도 18에 나타내어져 있는 픽셀 회로의 구현예를 나타낸다. 이 도면에서의 TFT는 도 3 및 도 4에 예시된 poly-Si TFT의 것과 유사한 구조를 가진다. 포토다이오드는 도 12에 도시된 것과 유사한 연속적인 구조를 가진다. 도면에서의 각각의 픽셀은 설계의 다양한 정도의 아키텍처 상세를 보여주고 있다. 도면의 하부에 있는 픽셀에는, 다양한 TFT의 게이트(poly-Si로 형성됨), 각각의 TFT의 채널을 형성하는 데 사용되는 활성 poly-Si, 및 게이트 주소 라인이 도시되어 있다. 좌측에 있는 픽셀에는, 데이터 주소 라인, 배면 접점은 물론, 다양한 배선 및 비아가 추가되어 있다. 우측에 있는 픽셀에는, 하부 전극을 배면 접점에 연결시키는 비아를 포함하는 하부 전극이 나타내어져 있다. 도면의 상부에 있는 픽셀에는, 연속적인 포토다이오드 구조물의 간단한 표현이 도시되어 있고, 패턴화된 n+ 도핑된 층은 보이지 않고 포토다이오드의 나머지 층이 구별되어 있지 않다.
도 20은 단일 픽셀의 영역에 있는 간접 검출 어레이의 상부 표면의 현미경 사진. 이 설계는 도 18에 예시된 픽셀 회로의 구현예를 나타내고 도 19에서의 렌더링에 대응한다. 이 현미경 사진은 (이 설계의 연속적인 포토다이오드 아래에 있는) 어레이의 게이트 및 데이터 주소 라인의 방향이 이 이미지의 평면을 따라, 각각, 수직 및 수평으로 정렬되어 있도록 배향되어 있다. 두꺼운 파선으로 이루어진 상자(하나의 전체적인 픽셀의 경계를 나타냄) 및 가는 수평 파선(이후의 도면에 나오는 단면도의 위치를 나타냄)이 이미지 상에 중첩되어 있다. 주목할 점은, 이미지에서 보이는 다양한 상세가 연속적인 포토다이오드 구조물의 상부의 토폴로지에 대응한다는 것이다.
도 21은 poly-Si TFT를 이용하는 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. 이 설계는 도 15에 예시된 픽셀 회로의 구현예를 나타내고 도 16 및 도 17에서의 예시에 대응한다. 이 단면의 위치는 도 17에 나오는 가는 수평 파선을 통과하는 어레이의 상부 표면에 수직인 평면에 대응한다. 수평 시야는 단일 픽셀보다 약간 더 큰 거리에 대응하고, 수직 파선들 사이의 거리는 하나의 픽셀의 폭을 나타낸다. 어레이의 제조에서 사용되는 증착, 포토리소그라피, 에칭 및 기타 공정의 계산 시뮬레이션으로부터 생성된 이 예시는 어레이에서의 다양한 특징부 및 물질의 순서, 구조 및 기본 토폴로지를 보여준다. 표시의 명확함을 위해, 이 도면은 기판에 평행인 방향에 대해 기판에 수직인 방향으로 8배 확대되어 있고, 기판 두께의 일부만이 나타내어져 있다.
도 22는 poly-Si TFT를 이용하는 2-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. 이 설계는 도 18에 예시된 픽셀 회로의 구현예를 나타내고 도 19 및 도 20에서의 예시에 대응한다. 양 단면의 위치는 도 20에 나오는 가는 수평 파선을 통과하는 어레이의 상부 표면에 수직인 평면에 대응한다. (a) 이 예시에서의 수평 시야는 단일 픽셀보다 약간 더 큰 거리에 대응하고, 수직 파선들 사이의 거리는 하나의 픽셀의 폭을 나타낸다. (b) 이 예시에서의 수평 시야는 도 21에서의 시야와 동일한 거리에 대응하고, 하나의 픽셀의 일부만을 보여준다. 어레이의 제조에서 사용되는 증착, 포토리소그라피, 에칭 및 기타 공정의 계산 시뮬레이션으로부터 생성된 이들 예시는 어레이에서의 다양한 특징부 및 물질의 순서, 구조 및 기본 토폴로지를 보여준다. 표시의 명확함을 위해, 이들 도면은 기판에 평행인 방향에 대해 기판에 수직인 방향으로 8배 확대되어 있고, 기판 두께의 일부만이 나타내어져 있다.
도 23은 도 16에 예시된 설계에 대응하는, 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도. (a) 도 21을 생성하는 데 사용된 것과 동일한 계산 시뮬레이션으로부터 생성된 예시. (b) 도 17의 현미경 사진에 대응하는, 어레이의 실제 구현예의 표면의 현미경 사진. 주목할 점은, 각각의 도면에서 보이는 다양한 상세가 연속적인 포토다이오드 구조물의 상부의 기본 토폴로지에 대응한다는 것이다.
도 24은 도 19에 예시된 설계에 대응하는, 단일 픽셀의 영역에 있는 2-스테이지 픽셀내 증폭기 어레이의 상면도. (a) 도 22를 생성하는 데 사용된 것과 동일한 계산 시뮬레이션으로부터 생성된 예시. (b) 도 20의 현미경 사진에 대응하는, 어레이의 실제 구현예의 표면의 현미경 사진. 주목할 점은, 각각의 도면에서 보이는 다양한 상세가 연속적인 포토다이오드 구조물의 상부의 기본 토폴로지에 대응한다는 것이다.
도 25는 표면의 평면성의 변화를 특징지우기 위해 적용될 수 있는 곡률 반경의 일반 개념을 나타낸 도면. 표면 평면성의 변화에서의 가파름(즉, 급격함)의 정도는 반경 r의 호에 의해 정량화되어 있다. (a)에 나타낸 보다 가파른(또는 보다 급격한) 변화는 (b)에 나타낸 보다 덜 가파른 변화보다 더 짧은 곡률 반경을 가진다. 도면의 축척은 r2 = 10 x r1로 되어 있다.
도 26은 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. (a) 이 도면은 도 21에 나오는 단면도에 대응하지만, 패시베이션층 중 하나(패시베이션 #2)의 전체적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다. (b) 이 도면은 또한 도 21에 나오는 단면도에 대응하지만, 패시베이션 #2의 부분적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다.
도 27은 2-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. (a) 및 (b)에서의 도면은 도 22의 (a) 및 도 22의 (b)에 나오는 단면도에 각각 대응하지만, 패시베이션층 중 하나(패시베이션 #2)의 전체적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다.
도 28은 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. 이 도면은 도 26의 (a)에 나오는 단면도에 대응하지만, 포토다이오드의 하부 전극(금속 #2 층으로 형성됨)의 주변 가장자리부의 평활화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다.
도 29는 2-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. 이 도면은 도 27의 (a)에 나오는 단면도에 대응하지만, 포토다이오드의 하부 전극(금속 #2 층으로 형성됨)의 주변 가장자리부의 평활화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다.
도 30은 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. 이 도면은 도 28에 나오는 단면도에 대응하지만 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 포토다이오드 구조물에 대한 훨씬 더 균일한 토폴로지가 달성된다.
도 31은 계산 시뮬레이션으로부터 생성되는, 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도. (a) 도 23의 (a)에 도시된 것과 동일한 도면에 대응하는 예시. (b) (a)에 있는 것에 대응하는 예시이지만, 패시베이션층 중 하나(패시베이션 #2)의 전체적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다. (c) (b)에 있는 것에 대응하는 예시이지만, 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다. (d) (c)에 있는 것에 대응하는 예시이지만, 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 포토다이오드 구조물에 대한 훨씬 더 균일한 토폴로지가 달성된다.
도 32는 계산 시뮬레이션으로부터 생성되는, 단일 픽셀의 영역에 있는 2-스테이지 픽셀내 증폭기 어레이의 상면도. (a) 도 24의 (a)에 도시된 것과 동일한 도면에 대응하는 예시. (b) (a)에 있는 것에 대응하는 예시이지만, 패시베이션층 중 하나(패시베이션 #2)의 전체적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다. (c) (b)에 있는 것에 대응하는 예시이지만, 포토다이오드의 하부 전극의 주변 가장자리부의 평활화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다. (d) (c)에 있는 것에 대응하는 예시이지만, 포토다이오드의 하부 전극과 배면 접점을 연결시키는 비아를 가늘게 만들고 그 비아에 금속을 채움으로써 포토다이오드 구조물에 대한 훨씬 더 균일한 토폴로지가 달성된다.
도 33은 1-스테이지 픽셀내 증폭기 설계에 기초한 간접 검출 어레이의 계산된 단면도. (a) 이 도면은 도 21에 나오는 단면도에 대응하지만, 포토다이오드에 있는 진성 a-Si의 층의 전체적인 평탄화를 통해 포토다이오드 구조물의 상부 전극에 대한 보다 균일한 토폴로지가 달성된다. (b) 이 도면은 도 21에 나오는 단면도에 대응하지만, 포토다이오드에 있는 진성 a-Si의 층의 부분적인 평탄화를 통해 포토다이오드 구조물의 상부 전극에 대한 보다 균일한 토폴로지가 달성된다.
도 34는 계산 시뮬레이션으로부터 생성되는, 단일 픽셀의 영역에 있는 1-스테이지 픽셀내 증폭기 어레이의 상면도. (a) 도 23의 (a)에 도시된 것과 동일한 도면에 대응하는 예시. (b) (a)에 있는 것에 대응하는 예시이지만, 포토다이오드에 있는 진성 a-Si의 층의 부분적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다. (c) (b)에 있는 것에 대응하는 예시이지만, 포토다이오드에 있는 진성 a-Si의 층의 전체적인 평탄화를 통해 포토다이오드 구조물에 대한 보다 균일한 토폴로지가 달성된다.
Claims (58)
- 방사선 센서로서,
이온화 방사선(ionizing radiation)과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층(scintillation layer);
제1 전극, 감광층, 및 상기 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기;
상기 광자들의 일부와 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성된 상기 감광층;
상기 제1 전극에 전기적으로 연결되어 있고 상기 감광층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들(features) 위에 표면 만곡부(surface inflection)를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면 - 상기 표면 만곡부는 상기 픽셀 회로의 상기 특징부들 중 적어도 하나의 특징부에 의해 야기됨 -
을 포함하고, 상기 평탄화층은 상기 픽셀 회로의 상기 특징부들 중 상기 적어도 하나의 특징부 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 삭제
- 방사선 센서로서,
이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층;
제1 전극, 감광층, 및 상기 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기;
상기 광자들의 일부와 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성된 상기 감광층;
상기 제1 전극에 전기적으로 연결되어 있고 상기 감광층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면
을 포함하고, 상기 평탄화층은 어레이 특징부들 위에, TFT들의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부들 위에, 1-스테이지 픽셀내 증폭기 요소들 위에, 또는 2-스테이지 픽셀내 증폭기 요소들 또는 단일 광자 카운팅을 허용하는 픽셀 회로들 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제1항에 있어서, 상기 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나를 포함하는 방사선 센서.
- 제1항에 있어서, 상기 광 검출기 아래에 배치된 주소 및 데이터 라인들을 더 포함하고,
상기 평탄화층은 상기 주소 및 데이터 라인들 상에 그리고 상기 주소 및 데이터 라인들의 비아들 상에 배치되어 있는 방사선 센서. - 방사선 센서로서,
이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층;
제1 전극, 감광층, 및 상기 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기;
상기 광자들의 일부와 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성된 상기 감광층;
상기 제1 전극에 전기적으로 연결되어 있고 상기 감광층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면
을 포함하고, 상기 제1 전극과 상기 광자-투과성 제2 전극 사이의, 단위 광 검출기 면적으로 정규화된 암전류는 10 pA/mm2 미만인 방사선 센서. - 제1항에 있어서, 상기 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 및 그래핀(graphene) 중 적어도 하나를 포함하는 방사선 센서.
- 방사선 센서로서,
이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층;
제1 전극, 감광층, 및 상기 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기;
상기 광자들의 일부와 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성된 상기 감광층;
상기 제1 전극에 전기적으로 연결되어 있고 상기 감광층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면
을 포함하고, 상기 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가지는 방사선 센서. - 방사선 센서로서,
제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기 - 상기 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성되어 있음 -;
상기 제1 전극에 전기적으로 연결되어 있고 상기 광전도성층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면 - 상기 표면 만곡부는 상기 픽셀 회로의 상기 특징부들 중 적어도 하나의 특징부에 의해 야기됨 -
을 포함하고, 상기 평탄화층은 상기 픽셀 회로의 상기 특징부들 중 상기 적어도 하나의 특징부 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 삭제
- 방사선 센서로서,
제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기 - 상기 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성되어 있음 -;
상기 제1 전극에 전기적으로 연결되어 있고 상기 광전도성층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면
을 포함하고, 상기 평탄화층은 어레이 특징부들 위에, TFT들의 소스 또는 드레인에 연결되는 전기적 비아 상호연결부들 위에, 1-스테이지 픽셀내 증폭기 요소들 위에, 또는 2-스테이지 픽셀내 증폭기 요소들 또는 단일 광자 카운팅을 허용하는 픽셀 회로들 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제9항에 있어서, 상기 평탄화층은 패시베이션층, 유전체층 또는 절연층 중 적어도 하나를 포함하는 방사선 센서.
- 제9항에 있어서, 상기 광전도체 검출기 아래에 배치된 주소 및 데이터 라인들을 더 포함하고,
상기 평탄화층은 상기 주소 및 데이터 라인들 상에 그리고 상기 주소 및 데이터 라인들의 비아들 상에 배치되어 있는 방사선 센서. - 방사선 센서로서,
제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기 - 상기 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성되어 있음 -;
상기 제1 전극에 전기적으로 연결되어 있고 상기 광전도성층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면
을 포함하고, 상기 제1 전극과 상기 제2 전극 사이의, 단위 광전도체 검출기 면적으로 정규화된 암전류는 10 pA/mm2 미만인 방사선 센서. - 제9항에 있어서, 상기 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 및 그래핀(graphene) 중 적어도 하나를 포함하는 방사선 센서.
- 방사선 센서로서,
제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기 - 상기 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성되어 있음 -;
상기 제1 전극에 전기적으로 연결되어 있고 상기 광전도성층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로;
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층; 및
상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면
을 포함하고, 상기 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가지는 방사선 센서. - 방사선 센서로서,
이온화 방사선과 상호작용할 시에 광자들을 방출하도록 구성된 신틸레이션 층;
제1 전극, 감광층, 및 상기 신틸레이션 층에 근접하여 배치된 광자-투과성 제2 전극을 순서대로 포함하는 광 검출기;
상기 광자들의 일부와 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성된 상기 감광층;
상기 제1 전극에 전기적으로 연결되어 있고 상기 감광층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로; 및
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층
을 포함하고,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 픽셀 회로와 적어도 부분적으로 중첩하고,
상기 평탄화층은 상기 제1 전극 및 상기 제2 전극 중 적어도 하나에서 상기 픽셀 회로의 특징부에 의해 야기되는 토폴로지적 비균일성을 감소시키기 위해 상기 픽셀 회로의 특징부 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제17항에 있어서, 상기 픽셀 회로는 박막 트랜지스터들의 어레이를 포함하고,
상기 평탄화층은 상기 박막 트랜지스터들의 어레이 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제17항에 있어서, 상기 픽셀 회로는 비아 상호연결부를 포함하고,
상기 평탄화층은 상기 비아 상호연결부 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제17항에 있어서, 상기 픽셀 회로는 픽셀내 증폭기 요소를 포함하고,
상기 평탄화층은 상기 픽셀내 증폭기 요소 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제17항에 있어서, 상기 픽셀 회로는 상기 광 검출기 아래에 배치된 주소 및 데이터 라인들을 포함하고,
상기 평탄화층은 상기 주소 및 데이터 라인들 상에 배치되어 있는 방사선 센서. - 제17항에 있어서, 상기 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 및 그래핀(graphene) 중 적어도 하나를 포함하는 방사선 센서.
- 제17항에 있어서, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면은 상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지며,
상기 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가지는 방사선 센서. - 방사선 센서로서,
제1 전극, 광전도성층, 및 이온화 방사선 투과성 제2 전극을 순서대로 포함하는 광전도체 검출기 - 상기 광전도성층은 이온화 방사선과 상호작용할 시에 전자-정공 쌍들을 발생하도록 구성되어 있음 -;
상기 제1 전극에 전기적으로 연결되어 있고 상기 광전도성층에서 발생된 상기 전자-정공 쌍들을 나타내는 이미징 신호를 측정하도록 구성된 픽셀 회로; 및
상기 제1 전극이 상기 픽셀 회로를 포함하는 평면 위에 있도록, 상기 픽셀 회로 상에서 상기 제1 전극과 상기 픽셀 회로 사이에 배치되어 있는 평탄화층
을 포함하고,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 픽셀 회로와 적어도 부분적으로 중첩하고,
상기 평탄화층은 상기 제1 전극 및 상기 제2 전극 중 적어도 하나에서 상기 픽셀 회로의 특징부에 의해 야기되는 토폴로지적 비균일성을 감소시키기 위해 상기 픽셀 회로의 특징부 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제24항에 있어서, 상기 픽셀 회로는 박막 트랜지스터들의 어레이를 포함하고,
상기 평탄화층은 상기 박막 트랜지스터들의 어레이 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제24항에 있어서, 상기 픽셀 회로는 비아 상호연결부를 포함하고,
상기 평탄화층은 상기 비아 상호연결부 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제24항에 있어서, 상기 픽셀 회로는 픽셀내 증폭기 요소를 포함하고,
상기 평탄화층은 상기 픽셀내 증폭기 요소 위에 적어도 부분적으로 평탄화되어 있는 방사선 센서. - 제24항에 있어서, 상기 픽셀 회로는 상기 광전도체 검출기 아래에 배치된 주소 및 데이터 라인들을 포함하고,
상기 평탄화층은 상기 주소 및 데이터 라인들 상에 배치되어 있는 방사선 센서. - 제24항에 있어서, 상기 픽셀 회로는 규소 반도체, 산화물 반도체, 칼코겐화물 반도체, 카드뮴 셀렌화물 반도체, 유기 반도체, 유기 소분자 또는 중합체 반도체, 탄소 나노튜브, 및 그래핀(graphene) 중 적어도 하나를 포함하는 방사선 센서.
- 제24항에 있어서, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 표면은 상기 픽셀 회로와 적어도 부분적으로 중첩하고 상기 픽셀 회로의 특징부들 위에 표면 만곡부를 가지며,
상기 표면 만곡부는 1/2 마이크로미터 초과의 곡률 반경을 가지는 방사선 센서. - 방사선 센서를 제조하는 방법으로서,
베이스 기판 상에 픽셀 회로 요소들을 형성하는 단계;
상기 픽셀 회로 요소들의 특징부 위에 적어도 부분적으로 평탄화되도록 상기 픽셀 회로 요소들 위에 평탄화층을 형성하는 단계;
상기 픽셀 회로 요소들에 대한 연결부를 노출시키기 위해 상기 평탄화층에 구멍을 형성하는 단계;
패턴화된 구멍을 금속화하는 단계;
상기 금속화된 구멍에 전기적으로 접촉하는 제1 전극을 형성하는 단계; 및
상기 제1 전극 상에 광 또는 이온화 방사선에 민감한 층을 형성하는 단계
를 포함하고,
상기 평탄화층을 형성하는 단계는 상기 제1 전극의 표면이 상기 픽셀 회로 요소들의 특징부에 의해 야기되는 감소된 표면 만곡부를 갖게 하는 방법. - 제31항에 있어서, 픽셀 회로를 형성하는 단계는 박막 트랜지스터들의 어레이를 형성하는 단계를 포함하고,
평탄화층을 형성하는 단계는 상기 박막 트랜지스터들의 어레이 위에 적어도 부분적으로 평탄화하는 단계를 포함하는 방법. - 제31항에 있어서, 픽셀 회로를 형성하는 단계는 비아 상호연결부를 형성하는 단계를 포함하고,
평탄화층을 형성하는 단계는 상기 비아 상호연결부 위에 적어도 부분적으로 평탄화하는 단계를 포함하는 방법. - 제31항에 있어서, 픽셀 회로를 형성하는 단계는 픽셀내 증폭기 요소를 형성하는 단계를 포함하고,
평탄화층을 형성하는 단계는 상기 픽셀내 증폭기 요소 위에 적어도 부분적으로 평탄화하는 단계를 포함하는 방법. - 제31항에 있어서, 픽셀 회로를 형성하는 단계는 주소 및 데이터 라인들을 형성하는 단계를 포함하고,
평탄화층을 형성하는 단계는 상기 주소 및 데이터 라인들 상에 상기 평탄화층을 형성하는 단계를 포함하는 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21353009P | 2009-06-17 | 2009-06-17 | |
| US61/213,530 | 2009-06-17 | ||
| PCT/US2010/038777 WO2010148060A1 (en) | 2009-06-17 | 2010-06-16 | Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120027541A KR20120027541A (ko) | 2012-03-21 |
| KR101819757B1 true KR101819757B1 (ko) | 2018-01-17 |
Family
ID=43353461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127001362A KR101819757B1 (ko) | 2009-06-17 | 2010-06-16 | 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물, 및 박막 전자 회로에 기초하여 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물의 토폴로지적 균일성을 향상시키는 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (5) | US8492728B2 (ko) |
| EP (2) | EP2443656B1 (ko) |
| JP (1) | JP5744861B2 (ko) |
| KR (1) | KR101819757B1 (ko) |
| CN (1) | CN107425020B (ko) |
| CA (1) | CA2765702A1 (ko) |
| ES (2) | ES2710101T3 (ko) |
| TW (2) | TWI520315B (ko) |
| WO (1) | WO2010148060A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12025757B2 (en) | 2017-08-03 | 2024-07-02 | The Research Foundation For The State University Of New York | Dual-screen digital radiography with asymmetric reflective screens |
Families Citing this family (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741901B2 (en) * | 2006-11-07 | 2017-08-22 | Cbrite Inc. | Two-terminal electronic devices and their methods of fabrication |
| US9991311B2 (en) | 2008-12-02 | 2018-06-05 | Arizona Board Of Regents On Behalf Of Arizona State University | Dual active layer semiconductor device and method of manufacturing the same |
| JP5744861B2 (ja) | 2009-06-17 | 2015-07-08 | ザ、リージェンツ、オブ、ザ、ユニバーシティー、オブ、ミシガン | フラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法 |
| TWI424574B (zh) * | 2009-07-28 | 2014-01-21 | Prime View Int Co Ltd | 數位ｘ光探測面板及其製作方法 |
| RU2426694C1 (ru) * | 2010-02-15 | 2011-08-20 | Общество С Ограниченной Ответственностью "Сцинтилляционные Технологии Радиационного Контроля" | Неорганический сцинтилляционный материал, кристаллический сцинтиллятор и детектор излучения |
| KR20120076439A (ko) * | 2010-12-29 | 2012-07-09 | 삼성모바일디스플레이주식회사 | 엑스선 검출 장치 |
| KR101257699B1 (ko) * | 2011-02-07 | 2013-04-24 | 삼성전자주식회사 | 방사선 디텍터 및 그 제조방법 |
| US8969779B2 (en) * | 2011-02-11 | 2015-03-03 | Nokia Corporation | Photodetecting structure with photon sensing graphene layer(s) and vertically integrated graphene field effect transistor |
| US20120242621A1 (en) * | 2011-03-24 | 2012-09-27 | Christopher James Brown | Image sensor and display device incorporating the same |
| JP5875420B2 (ja) * | 2011-04-07 | 2016-03-02 | キヤノン株式会社 | 放射線検出素子およびその製造方法 |
| US9347893B2 (en) * | 2011-07-26 | 2016-05-24 | Robert Sigurd Nelson | Enhanced resolution imaging systems for digital radiography |
| EP2737340B1 (en) * | 2011-07-28 | 2019-04-24 | Koninklijke Philips N.V. | Terbium based detector scintillator |
| CN103296035B (zh) * | 2012-02-29 | 2016-06-08 | 中国科学院微电子研究所 | X射线平板探测器及其制造方法 |
| CN102790068B (zh) | 2012-07-26 | 2014-10-22 | 北京京东方光电科技有限公司 | 一种传感器的制造方法 |
| CN102790069B (zh) * | 2012-07-26 | 2014-09-10 | 北京京东方光电科技有限公司 | 一种传感器及其制造方法 |
| KR101965259B1 (ko) * | 2012-07-27 | 2019-08-08 | 삼성디스플레이 주식회사 | 엑스선 검출기 |
| US8872120B2 (en) * | 2012-08-23 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and method for driving the same |
| WO2014036002A1 (en) * | 2012-08-28 | 2014-03-06 | Northeastern University | Tunable heterojunction for multifunctional electronics and photovoltaics |
| US9214782B2 (en) * | 2012-09-11 | 2015-12-15 | The Board Of Trustees Of The Leland Stanford Junior University | Dielectric laser electron accelerators |
| DE102013217278B4 (de) | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung |
| TWI496277B (zh) * | 2012-12-03 | 2015-08-11 | Innocom Tech Shenzhen Co Ltd | Ｘ光偵測裝置 |
| EP2932300B1 (en) | 2012-12-12 | 2018-04-11 | Koninklijke Philips N.V. | Adaptive persistent current compensation for photon counting detectors |
| US9773824B2 (en) * | 2012-12-13 | 2017-09-26 | Cbrite Inc. | Active matrix light emitting diode array and projector display comprising it |
| US9935152B2 (en) | 2012-12-27 | 2018-04-03 | General Electric Company | X-ray detector having improved noise performance |
| KR101919426B1 (ko) * | 2013-01-08 | 2018-11-19 | 삼성전자주식회사 | 그래핀 전자 소자 및 그 제조 방법 |
| RU2532645C1 (ru) | 2013-04-29 | 2014-11-10 | Общество с ограниченной ответственностью "Научно-технический центр "МТ" (ООО "НТЦ-МТ") | Способ формирования структурированного сцинтиллятора на поверхности пикселированного фотоприемника (варианты) и сцинтилляционный детектор, полученнный данным способом (варианты) |
| KR101520433B1 (ko) * | 2013-07-08 | 2015-05-14 | 주식회사 레이언스 | 이미지센서 및 이의 제조방법 |
| TWI587186B (zh) | 2013-07-15 | 2017-06-11 | Ying-Jia Xue | Multi-function display |
| US9360564B2 (en) | 2013-08-30 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| US20150078513A1 (en) * | 2013-09-13 | 2015-03-19 | Seung H. Baek | Dental x-ray imaging system having higher spatial resolution |
| TWI535289B (zh) * | 2013-11-22 | 2016-05-21 | 財團法人工業技術研究院 | Ｘ光平板感測器之殘留電荷消除方法及裝置 |
| US9917133B2 (en) | 2013-12-12 | 2018-03-13 | General Electric Company | Optoelectronic device with flexible substrate |
| WO2015107777A1 (ja) * | 2014-01-15 | 2015-07-23 | シャープ株式会社 | エネルギー線検出装置 |
| US10381224B2 (en) | 2014-01-23 | 2019-08-13 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an electronic device and electronic device thereof |
| WO2017034645A2 (en) | 2015-06-09 | 2017-03-02 | ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY | Method of providing an electronic device and electronic device thereof |
| US20160013243A1 (en) * | 2014-03-10 | 2016-01-14 | Dpix, Llc | Photosensor arrays for detection of radiation and process for the preparation thereof |
| WO2015138329A1 (en) | 2014-03-13 | 2015-09-17 | General Electric Company | Curved digital x-ray detector for weld inspection |
| WO2015141777A1 (ja) * | 2014-03-20 | 2015-09-24 | シャープ株式会社 | 光検出装置 |
| JP2017518638A (ja) | 2014-05-13 | 2017-07-06 | アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティＡｒｉｚｏｎａ Ｂｏａｒｄ Ｏｆ Ｒｅｇｅｎｔｓ Ｆｏｒ Ａｎｄ Ｏｎ Ｂｅｈａｌｆ Ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ | 電子デバイスを提供する方法およびその電子デバイス |
| KR102349955B1 (ko) | 2014-08-06 | 2022-01-11 | 삼성전자주식회사 | 다중 검출 모드를 지닌 포토 센서 및 그 동작 방법 |
| US9520437B2 (en) * | 2014-08-14 | 2016-12-13 | Cbrite Inc. | Flexible APS X-ray imager with MOTFT pixel readout and a pin diode sensing element |
| US9515106B2 (en) * | 2014-08-15 | 2016-12-06 | Perkinelmer Holdings, Inc. | Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor |
| JP2016062997A (ja) * | 2014-09-16 | 2016-04-25 | ソニー株式会社 | 撮像素子、固体撮像装置及び電子デバイス |
| KR20160048535A (ko) * | 2014-10-24 | 2016-05-04 | 삼성전자주식회사 | 엑스선 디텍터와 그 제조방법과 엑스선 디텍터를 포함하는 시스템과 그 동작방법 |
| US9741742B2 (en) | 2014-12-22 | 2017-08-22 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Deformable electronic device and methods of providing and using deformable electronic device |
| US10446582B2 (en) | 2014-12-22 | 2019-10-15 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an imaging system and imaging system thereof |
| EP3038157A1 (en) * | 2014-12-22 | 2016-06-29 | Nokia Technologies OY | Detector structure for electromagnetic radiation sensing |
| US9847369B2 (en) | 2015-02-17 | 2017-12-19 | Redlen Technologies, Inc. | High-performance radiation detectors and methods of fabricating thereof |
| US10269839B2 (en) * | 2015-03-26 | 2019-04-23 | Carestream Health, Inc. | Apparatus and method using a dual gate TFT structure |
| CN104716152B (zh) * | 2015-04-01 | 2018-09-14 | 京东方科技集团股份有限公司 | X射线平板探测器及其制备方法与白色绝缘材料 |
| CN104810375B (zh) * | 2015-04-28 | 2018-09-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法和一种显示装置 |
| KR101723438B1 (ko) * | 2015-06-16 | 2017-04-06 | 한국원자력연구원 | 방사선 검출기 및 그 제조 방법 |
| CN105093259B (zh) * | 2015-08-14 | 2018-12-18 | 京东方科技集团股份有限公司 | 射线探测器 |
| US9786856B2 (en) | 2015-08-20 | 2017-10-10 | Dpix, Llc | Method of manufacturing an image sensor device |
| EP3163325B1 (en) | 2015-10-28 | 2020-02-12 | Nokia Technologies Oy | An apparatus and associated methods for computed tomography |
| JP6700737B2 (ja) * | 2015-11-20 | 2020-05-27 | キヤノン株式会社 | 放射線撮像システム、信号処理装置、及び、放射線画像の信号処理方法 |
| KR102547798B1 (ko) | 2015-12-08 | 2023-06-26 | 삼성전자주식회사 | 방사선 검출기 및 이를 채용한 방사선 촬영 장치 |
| US11137504B2 (en) * | 2016-02-05 | 2021-10-05 | General Electric Company | Tiled radiation detector |
| EP3206235B1 (en) * | 2016-02-12 | 2021-04-28 | Nokia Technologies Oy | Method of forming an apparatus comprising a two dimensional material |
| CN107134496B (zh) * | 2016-02-29 | 2019-05-31 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制造方法、显示面板及显示装置 |
| KR102567713B1 (ko) * | 2016-03-24 | 2023-08-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| CN105789324B (zh) * | 2016-04-15 | 2019-05-03 | 京东方科技集团股份有限公司 | 传感器及其制造方法、电子设备 |
| WO2017218898A2 (en) | 2016-06-16 | 2017-12-21 | Arizona Board Of Regents On Behalf Of Arizona State University | Electronic devices and related methods |
| US9929215B2 (en) | 2016-07-12 | 2018-03-27 | Dpix, Llc | Method of optimizing an interface for processing of an organic semiconductor |
| US10125312B2 (en) | 2016-09-06 | 2018-11-13 | Ut-Battelle, Llc | Divalent-ion-doped single crystal alkali halide scintillators |
| US9947704B1 (en) * | 2016-10-18 | 2018-04-17 | Cbrite Inc. | Method of recovery of MOTFT backplane after a-Si photodiode fabrication |
| WO2018102497A1 (en) * | 2016-11-30 | 2018-06-07 | The Research Foundation For The State University Of New York | Hybrid active matrix flat panel detector system and method |
| US10366674B1 (en) | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
| CN106684199B (zh) * | 2017-02-13 | 2018-04-03 | 中北大学 | 金属微纳超结构表面等离激元超快探测结构 |
| CN114252902A (zh) * | 2017-04-24 | 2022-03-29 | 睿生光电股份有限公司 | 感测装置 |
| JP7150415B2 (ja) * | 2017-04-27 | 2022-10-11 | コーニンクレッカ フィリップス エヌ ヴェ | 磁気共鳴イメージング誘導放射線治療用の医療機器 |
| CN107219698B (zh) * | 2017-06-13 | 2020-04-03 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| EP3704517A4 (en) * | 2017-10-30 | 2021-06-23 | Shenzhen Xpectvision Technology Co., Ltd. | Image sensor based on charge carrier avalanche |
| KR102552845B1 (ko) * | 2017-12-19 | 2023-07-06 | 엘지디스플레이 주식회사 | 엑스레이 영상감지소자 |
| US10797193B2 (en) * | 2018-01-23 | 2020-10-06 | Lumentum Operations Llc | Bias control structure for avalanche photodiodes |
| US10684555B2 (en) * | 2018-03-22 | 2020-06-16 | Applied Materials, Inc. | Spatial light modulator with variable intensity diodes |
| CN110398767B (zh) * | 2018-04-25 | 2020-11-10 | 中国科学院高能物理研究所 | 射线探测电路 |
| US11016202B2 (en) | 2018-04-26 | 2021-05-25 | Varian Medical Systems, Inc. | Imaging devices |
| EP4527299A1 (en) * | 2018-04-26 | 2025-03-26 | Varian Medical Systems, Inc. | Imaging devices |
| US10444378B1 (en) * | 2018-04-27 | 2019-10-15 | Varian Medical Systems, Inc. | Imaging devices |
| US10627530B2 (en) * | 2018-05-07 | 2020-04-21 | Ka Imaging Inc. | Method and apparatus for a high resolution, high speed radiation imaging |
| JP2019220685A (ja) * | 2018-06-19 | 2019-12-26 | シャープ株式会社 | 放射線検出器 |
| US10418408B1 (en) * | 2018-06-22 | 2019-09-17 | Omnivision Technologies, Inc. | Curved image sensor using thermal plastic substrate material |
| CN110660816B (zh) * | 2018-06-29 | 2022-06-10 | 京东方科技集团股份有限公司 | 一种平板探测器 |
| CN109742178B (zh) * | 2019-01-29 | 2020-07-17 | 西安工业大学 | 一种透红外的高灵敏可见光探测器及其制备方法 |
| CN110031883B (zh) * | 2019-03-05 | 2022-06-07 | 中国辐射防护研究院 | 一种基于无线电容式高电离辐射剂量传感器 |
| EP3948355A4 (en) * | 2019-03-29 | 2022-10-12 | Shenzhen Xpectvision Technology Co., Ltd. | Radiation detectors with scintillators |
| US10910432B1 (en) * | 2019-07-23 | 2021-02-02 | Cyber Medical Imaging, Inc. | Use of surface patterning for fabricating a single die direct capture dental X-ray imaging sensor |
| US11551777B2 (en) | 2019-08-09 | 2023-01-10 | Micron Technology, Inc. | Apparatus with circuit-locating mechanism |
| US11378701B2 (en) | 2019-10-08 | 2022-07-05 | Redlen Technologies, Inc. | Low dark current radiation detector and method of making the same |
| US11086032B1 (en) * | 2020-03-04 | 2021-08-10 | Prismatic Sensors Ab | Edge-on X-ray detector |
| US11733408B2 (en) | 2020-04-28 | 2023-08-22 | Redlen Technologies, Inc. | High-performance radiation detectors and methods of fabricating thereof |
| CN112133717B (zh) * | 2020-09-24 | 2024-03-29 | 京东方科技集团股份有限公司 | 一种探测基板及射线探测器 |
| FR3119708B1 (fr) * | 2021-02-11 | 2023-08-25 | Trixell | Détecteur numérique à étages de conversion superposés |
| JP2022167161A (ja) * | 2021-04-22 | 2022-11-04 | シャープディスプレイテクノロジー株式会社 | Ｘ線撮像パネル及びその製造方法 |
| KR20230149893A (ko) | 2022-04-20 | 2023-10-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20240050556A (ko) | 2022-10-11 | 2024-04-19 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266159A (ja) | 2003-03-03 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ |
| JP2007201365A (ja) * | 2006-01-30 | 2007-08-09 | Canon Inc | 撮像装置、放射線撮像装置及びこれらの製造方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045057A (ja) | 1983-08-23 | 1985-03-11 | Toshiba Corp | 固体撮像装置の製造方法 |
| US5262649A (en) * | 1989-09-06 | 1993-11-16 | The Regents Of The University Of Michigan | Thin-film, flat panel, pixelated detector array for real-time digital imaging and dosimetry of ionizing radiation |
| EP0490997A4 (en) * | 1989-09-06 | 1993-01-27 | The University Of Michigan, Intellectual Property Office | Multi-element-amorphous-silicon-detector-array for real-time imaging and dosimetry of megavoltage photons and diagnostic x-rays |
| CA2034118A1 (en) * | 1990-02-09 | 1991-08-10 | Nang Tri Tran | Solid state radiation detector |
| US5057892A (en) * | 1990-09-14 | 1991-10-15 | Xsirius Photonics, Inc. | Light responsive avalanche diode |
| US5262469A (en) * | 1991-12-13 | 1993-11-16 | Shimadzu Corporation | Oxynitride glass fiber for composite products, and glass fiber-reinforced products |
| JPH06314779A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | イメージセンサ |
| JPH08250698A (ja) * | 1995-03-14 | 1996-09-27 | Toshiba Corp | 固体撮像装置 |
| JP3957803B2 (ja) | 1996-02-22 | 2007-08-15 | キヤノン株式会社 | 光電変換装置 |
| JPH1093062A (ja) * | 1996-09-11 | 1998-04-10 | Toshiba Corp | 光検出器 |
| JP4294745B2 (ja) * | 1997-09-26 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 光電変換装置の作製方法 |
| JP3838806B2 (ja) * | 1999-03-26 | 2006-10-25 | 株式会社東芝 | 信号増倍ｘ線撮像装置 |
| JP3984808B2 (ja) * | 2000-09-07 | 2007-10-03 | キヤノン株式会社 | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム |
| US6891194B2 (en) * | 2001-02-07 | 2005-05-10 | Sharp Kabushiki Kaisha | Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus |
| US6730914B2 (en) * | 2002-02-05 | 2004-05-04 | E-Phocus, Inc. | Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes |
| JP4147094B2 (ja) * | 2002-11-22 | 2008-09-10 | キヤノン株式会社 | 放射線撮像装置及び放射線撮像システム |
| US7279353B2 (en) * | 2003-04-02 | 2007-10-09 | Micron Technology, Inc. | Passivation planarization |
| JP4683836B2 (ja) * | 2003-12-12 | 2011-05-18 | 株式会社神戸製鋼所 | ダイヤモンド半導体素子及びその製造方法 |
| JP2006156555A (ja) * | 2004-11-26 | 2006-06-15 | Toshiba Corp | Ｘ線平面検出器 |
| JP2006017742A (ja) * | 2005-08-24 | 2006-01-19 | Canon Inc | 放射線検出装置 |
| JP5109686B2 (ja) * | 2007-06-22 | 2012-12-26 | セイコーエプソン株式会社 | 検出装置及び電子機器 |
| JP2009010075A (ja) * | 2007-06-27 | 2009-01-15 | Fujifilm Corp | 放射線画像検出器 |
| JP2009038123A (ja) * | 2007-07-31 | 2009-02-19 | Fujifilm Corp | 画像検出装置 |
| JP2009047577A (ja) * | 2007-08-21 | 2009-03-05 | Konica Minolta Medical & Graphic Inc | シンチレータパネル及びその作製方法 |
| JP5489423B2 (ja) * | 2007-09-21 | 2014-05-14 | 富士フイルム株式会社 | 放射線撮像素子 |
| JP2010186723A (ja) | 2009-02-13 | 2010-08-26 | Fujifilm Corp | 有機ｅｌ装置及びその製造方法 |
| JP5744861B2 (ja) * | 2009-06-17 | 2015-07-08 | ザ、リージェンツ、オブ、ザ、ユニバーシティー、オブ、ミシガン | フラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法 |
-
2010
- 2010-06-16 JP JP2012516229A patent/JP5744861B2/ja active Active
- 2010-06-16 KR KR1020127001362A patent/KR101819757B1/ko active IP Right Grant
- 2010-06-16 ES ES10790100T patent/ES2710101T3/es active Active
- 2010-06-16 EP EP10790100.1A patent/EP2443656B1/en active Active
- 2010-06-16 WO PCT/US2010/038777 patent/WO2010148060A1/en active Application Filing
- 2010-06-16 EP EP18197740.6A patent/EP3447802B1/en active Active
- 2010-06-16 CA CA2765702A patent/CA2765702A1/en not_active Abandoned
- 2010-06-16 ES ES18197740T patent/ES2880357T3/es active Active
- 2010-06-16 CN CN201610942592.8A patent/CN107425020B/zh active Active
- 2010-06-17 US US12/817,634 patent/US8492728B2/en active Active
- 2010-06-17 TW TW099119799A patent/TWI520315B/zh active
- 2010-06-17 TW TW104135939A patent/TWI615956B/zh active
-
2013
- 2013-07-01 US US13/932,519 patent/US8754379B2/en active Active
-
2014
- 2014-05-12 US US14/275,476 patent/US20140246596A1/en not_active Abandoned
-
2015
- 2015-04-16 US US14/477,960 patent/US9395453B2/en active Active
-
2016
- 2016-07-18 US US15/213,390 patent/US9880296B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266159A (ja) | 2003-03-03 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ |
| JP2007201365A (ja) * | 2006-01-30 | 2007-08-09 | Canon Inc | 撮像装置、放射線撮像装置及びこれらの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12025757B2 (en) | 2017-08-03 | 2024-07-02 | The Research Foundation For The State University Of New York | Dual-screen digital radiography with asymmetric reflective screens |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2710101T3 (es) | 2019-04-23 |
| CN102576715A (zh) | 2012-07-11 |
| EP3447802B1 (en) | 2021-04-21 |
| EP2443656A1 (en) | 2012-04-25 |
| KR20120027541A (ko) | 2012-03-21 |
| EP2443656B1 (en) | 2018-11-07 |
| TWI615956B (zh) | 2018-02-21 |
| US20150301195A1 (en) | 2015-10-22 |
| CN107425020A (zh) | 2017-12-01 |
| CA2765702A1 (en) | 2010-12-23 |
| ES2880357T3 (es) | 2021-11-24 |
| CN107425020B (zh) | 2019-10-18 |
| US8492728B2 (en) | 2013-07-23 |
| TW201605034A (zh) | 2016-02-01 |
| EP3447802A1 (en) | 2019-02-27 |
| US9395453B2 (en) | 2016-07-19 |
| US20100320391A1 (en) | 2010-12-23 |
| JP5744861B2 (ja) | 2015-07-08 |
| EP2443656A4 (en) | 2013-11-20 |
| US9880296B2 (en) | 2018-01-30 |
| US20140246596A1 (en) | 2014-09-04 |
| WO2010148060A1 (en) | 2010-12-23 |
| TW201119021A (en) | 2011-06-01 |
| US20170045629A1 (en) | 2017-02-16 |
| US8754379B2 (en) | 2014-06-17 |
| US20130292573A1 (en) | 2013-11-07 |
| TWI520315B (zh) | 2016-02-01 |
| JP2012531046A (ja) | 2012-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101819757B1 (ko) | 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물, 및 박막 전자 회로에 기초하여 평판 ｘ-선 영상기에서의 포토다이오드 및 기타 센서 구조물의 토폴로지적 균일성을 향상시키는 방법 | |
| US20100054418A1 (en) | X-ray detecting element | |
| US20100051820A1 (en) | X-ray detecting element | |
| US11504079B2 (en) | Hybrid active matrix flat panel detector system and method | |
| EP3507621B1 (en) | Radiation detector and fabricating method thereof | |
| US9698193B1 (en) | Multi-sensor pixel architecture for use in a digital imaging system | |
| US8129810B2 (en) | Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates | |
| WO2012034401A1 (zh) | 辐射探测器及其成像装置、电极结构和获取图像的方法 | |
| CN102576715B (zh) | 平板x射线成像器中的光电二极管和其他传感器结构以及用于基于薄膜电子器件来改进平板x射线成像器中的光电二极管和其他传感器结构的拓扑均匀性的方法 | |
| EP4235226A1 (en) | Radiation detector and detection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20120117 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20150612 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20161213 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20171018 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20180111 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20180111 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20210105 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220105 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230103 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250108 Start annual number: 8 End annual number: 8 |