[go: up one dir, main page]

CN104810375B - 一种阵列基板及其制作方法和一种显示装置 - Google Patents

一种阵列基板及其制作方法和一种显示装置 Download PDF

Info

Publication number
CN104810375B
CN104810375B CN201510209721.8A CN201510209721A CN104810375B CN 104810375 B CN104810375 B CN 104810375B CN 201510209721 A CN201510209721 A CN 201510209721A CN 104810375 B CN104810375 B CN 104810375B
Authority
CN
China
Prior art keywords
layer
data wire
array substrate
wire part
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510209721.8A
Other languages
English (en)
Other versions
CN104810375A (zh
Inventor
马骏
黄寅虎
杨成绍
尹炳坤
韩俊号
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510209721.8A priority Critical patent/CN104810375B/zh
Publication of CN104810375A publication Critical patent/CN104810375A/zh
Priority to US15/090,149 priority patent/US20160322388A1/en
Application granted granted Critical
Publication of CN104810375B publication Critical patent/CN104810375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制作方法和一种显示装置，所述阵列基板包括：栅极；栅绝缘层，形成于所述栅极上；有源层，形成于所述栅绝缘层上；源漏极，与所述有源层同层；像素电极，与所述有源层同层；其中，所述有源层包括金属氧化物半导体，所述源漏极和所述像素电极包括经离子注入的金属氧化物半导体。本发明减少了制备工序，节省了工艺时间，提高了产能。

Description

一种阵列基板及其制作方法和一种显示装置
技术领域
本发明涉及半导体显示技术领域，尤其涉及一种阵列基板及其制作方法和一种显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场占据主流地位。TFT阵列基板是TFT-LCD显示器的重要部分，传统a-Si的TFT阵列电子迁移率较低，不能满足高充放电，高刷新频率显示产品的要求。而氧化物半导体如铟镓锌氧化物IGZO等半导体的电子迁移率是非晶硅的几十倍，使用金属氧化物制备TFT可以大大提高TFT对像素电极的充放电速率，提高TFT的响应速度，是新型显示器件的发展方向。
目前金属氧化物TFT阵列的制作工艺通常是在玻璃基板上依次形成金属栅极、栅极绝缘层、氧化物半导体层、刻蚀阻挡层、源漏极、钝化层及像素电极，其制备工序多，使用的曝光掩膜板数量也较多。TFT的制备工序过多会导致制备过程中不良产品增多，影响产品质量，并导致工艺时间过长。
发明内容
本发明提供一种阵列基板及其制作方法和一种显示装置，以解决现有技术中TFT制备工序过多、制备时间过长的技术问题。
本发明提供一种阵列基板，包括：
栅极；
栅绝缘层，形成于所述栅极上；
有源层，形成于所述栅绝缘层上；
源漏极，与所述有源层同层；
像素电极，与所述有源层同层；
其中，所述有源层包括金属氧化物半导体，所述源漏极和所述像素电极包括经离子注入的金属氧化物半导体。
进一步地，所述阵列基板还包括：
第一数据线部，与所述栅极同层。
进一步地，
所述栅绝缘层包括连接到所述第一数据线部的过孔。
进一步地，所述阵列基板还包括：
栅线，与所述栅极同层；
第二数据线部，与所述有源层同层。
其中，所述第二数据线部跨过所述栅线，且两端分别通过过孔连接被所述栅线分隔的第一数据线部。
进一步地，
所述第二数据线部的线宽小于所述第一数据线部。
另一方面，本发明还提供一种显示装置，包括如上任一项所述的阵列基板。
再一方面，本发明还提供一种制作阵列基板的方法，包括：
形成栅极；
在所述栅极和形成栅极绝缘层；
在所述栅极绝缘层上形成金属氧化物半导体层；
对所述金属氧化物半导体层的部分区域进行离子注入，并对所述金属氧化物半导体层进行构图工艺，在经离子注入的区域形成源漏极和像素电极，在未经离子注入的区域形成有源层。
进一步地，所述方法还包括：
在形成所述栅极时，还形成第一数据线部。
进一步地，所述方法还包括：
在所述栅绝缘层中形成过孔，所述过孔连接到所述第一数据线部。
进一步地，所述方法还包括：
在形成所述栅极时，还形成栅线；
所述对所述金属氧化物半导体层进行构图工艺还包括形成第二数据线部，所述第二数据线部跨过所述栅线，且两端分别通过过孔连接被所述栅线分隔的第一数据线部。
进一步地，
所述离子注入为：氢离子注入。
进一步地，
所述第二数据线部的线宽小于所述第一数据线部。
可见，在本发明提供的阵列基板及其制作方法和一种显示装置中，源漏极、有源层和像素电极同层设置，因而形成源漏极、有源层和像素电极只需要一个掩膜板和一道掩膜刻蚀工艺制作，减少了制备工序，节省了工艺时间，提高了产能。另外，本发明还能够通过减小数据线部与栅线连接处的线宽，降低了二者的耦合电容。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例阵列基板的俯视图；
图2是图1中阵列基板结构的A-A′方向剖面图；
图3为图1中阵列基板结构的B-B′方向剖面图；
图4是本发明实施例制作阵列基板的方法基本流程示意图；
图5是本发明实施例1制作阵列基板的方法流程示意图；
图6是本发明实施例1在A-A′方向形成栅极、栅线及第一数据线部示意图；
图7是本发明实施例1在B-B′方向形成栅极、栅线及第一数据线部示意图；
图8是本发明实施例1在A-A′方向形成栅极绝缘层及其过孔示意图；
图9是本发明实施例1在B-B′方向形成栅极绝缘层及其过孔示意图；
图10是本发明实施例1在A-A′方向形成金属氧化物半导体层示意图；
图11是本发明实施例1在B-B′方向形成金属氧化物半导体层示意图；
图12是本发明实施例1在A-A′方向形成第一数据线部、源漏极、像素电极和有源层示意图；
图13是本发明实施例1在B-B′方向形成第一数据线部、源漏极、像素电极和有源层示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例首先提供一种阵列基板，参见图1-3，包括：
栅极2；
栅绝缘层3，形成于所述栅极2上；
有源层60，形成于所述栅绝缘层3上；
源漏极51、52，与所述有源层60同层；
像素电极70，与所述有源层60同层；
其中，所述有源层60包括金属氧化物半导体，所述源漏极51、52和所述像素电极70包括经离子注入的金属氧化物半导体。
在该实施例提供的阵列基板中，源漏极、有源层和像素电极同层设置，因而形成源漏极、有源层和像素电极只需要一个掩膜板和一道掩膜刻蚀工艺制作，减少了制备工序，节省了工艺时间，提高了产能。另外，本发明还能够通过减小数据线部与栅线连接处的线宽，降低了二者的耦合电容。
其中，图1为本发明实施例阵列基板的俯视图，图2为图1中阵列基板结构的A-A′方向剖面图，图3为图1中阵列基板结构的B-B′方向剖面图。图中，1为基板，可以为玻璃基板。
可选地，阵列基板还可以包括第一数据线部41、42，与所述栅极2同层。
可选地，所述栅绝缘层3还可以包括分别连接到所述第一数据线部41、42的过孔。
可选地，阵列基板还可以包括：栅线20，与所述栅极2同层；
第二数据线部4，与所述有源层60同层。
其中，所述第二数据线部4跨过所述栅线20，且两端分别通过过孔连接被所述栅线20分隔的第一数据线部41、42。
可选地，所述第二数据线部4的线宽可以小于所述第一数据线部41、42，可以通过减小数据线部与栅线连接处的线宽降低二者的耦合电容。
本发明实施例还提供一种显示装置，其包括上述实施例任一项所述的阵列基板。举例来说，上述显示装置可以为电视机、显示器、平板电脑、数码相框、导航仪、电纸书以及移动电话等具有显示功能的设备。
本发明实施例还提供一种制作阵列基板的方法，参见图4，包括：
步骤401：形成栅极；
步骤402：在所述栅极上形成栅极绝缘层；
步骤403：在所述栅极绝缘层上形成金属氧化物半导体层；
步骤404：对所述金属氧化物半导体层的部分区域进行离子注入，并对所述金属氧化物半导体层进行构图工艺，在经离子注入的区域形成源漏极和像素电极，在未经离子注入的区域形成有源层。
在该实施例提供的阵列基板制作方法中，源漏极、有源层和像素电极同层形成，因而形成源漏极、有源层和像素电极只需要一个掩膜板和一道掩膜刻蚀工艺制作，减少了制备工序，节省了工艺时间，提高了产能。另外，本发明还能够通过减小数据线部与栅线连接处的线宽，降低了二者的耦合电容。
其中，该方法还可以包括：在形成所述栅极时，还形成第一数据线部。
可选地，该方法还可以包括：在所述栅绝缘层中形成过孔，所述过孔连接到所述第一数据线部。
可选地，该方法还可以包括：
在形成所述栅极时，还形成栅线；
所述对所述金属氧化物半导体层的部分区域进行离子注入还包括形成第二数据线部，所述第二数据线部跨过所述栅线，且两端分别通过过孔连接被所述栅线分隔的第一数据线部。
可选地，离子注入可以为：氢离子注入。
可选地，第二数据线部的线宽可以小于所述第一数据线部。
下面一个例示的具体实施例来说明本发明的阵列基板的制作方法。
实施例1：
本发明实施例1提供一种阵列基板的制作方法，参见图5，包括如下步骤：
步骤501：在玻璃基板上形成栅极、栅线及第一数据线部。
本步骤中，参见图6、7中的A-A′及B-B′方向剖面图，通过在玻璃基板1上镀膜沉积栅极金属层，并通过掩膜、曝光、刻蚀对栅极金属层进行图形化，形成栅极2、栅线20及第一数据线部41、42。
步骤502：在栅极、栅线及第一数据线部上形成栅极绝缘层及其过孔。
本步骤中，在栅极2、栅线20及第一数据线部41、42上沉积栅极绝缘层3，并通过一次掩膜、曝光、刻蚀在第一数据线部41、42上形成栅极绝缘层3的过孔01、02，参见图8、9的A-A′及B-B′方向剖面图。
步骤503：在栅极绝缘层上沉积金属氧化物半导体层。
本步骤中，在栅极绝缘层3上沉积金属氧化物半导体层50，参见图10、11的A-A′及B-B′方向剖面图。
步骤504：在金属氧化物半导体层上进行光刻刻蚀和部分区域的离子注入，分别形成第一数据线部、源漏极、像素电极，未经离子注入的区域为有源层。
参见图12、13的A-A′及B-B′方向剖面图。本步骤中，采用半调式光罩工艺在半导体层50上形成不同厚度的光刻胶区域，经过刻蚀后保留第一数据线部区域、有源层区域、源漏极区域和像素电极区域。
随后，利用离子注入的方法对第一数据线部区域、源漏极区域和像素电极区域进行离子注入，使其具有金属导电的特性，此时例如可以利用氢离子注入方法，以形成第一数据线部4、源漏极51、52和像素电极70。而栅极2上面正对的区域此时覆盖光刻胶不进行离子注入(见图13)，最终在光刻胶剥离后形成有源层60，最终所形成的阵列基板即可参见图1-图3所示。
可见，在实施例1提供的阵列基板制作方法中，只需要三道掩膜板即可制备本发明实施例中的阵列基板，减少了制备工序，节省了工艺时间，提高了产能。另外，本发明实施例还能够通过减小数据线部与栅线连接处的线宽降低二者的耦合电容。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种阵列基板，其特征在于，包括：
栅极；
栅线，与所述栅极同层；
第一数据线部，与所述栅极同层；
栅绝缘层，形成于所述栅极上，包括连接到所述第一数据线部的过孔；
有源层，形成于所述栅绝缘层上；源漏极，与所述有源层同层；
像素电极，与所述有源层同层；
第二数据线部，与所述有源层同层；
其中，所述有源层包括金属氧化物半导体，所述源漏极和所述像素电极包括经氢离子注入的金属氧化物半导体，所述第二数据线部跨过所述栅极，且两端分别通过过孔连接被所述栅线分割的第一数据线部。
2.根据权利要求1所述的阵列基板，其特征在于：
所述第二数据线部的线宽小于所述第一数据线部。
3.一种显示装置，其特征在于：包括如上任一项所述的阵列基板。
4.一种制作阵列基板的方法，其特征在于，包括：
形成栅极、栅线和第一数据线部；
在所述栅极上形成栅绝缘层，在所述栅绝缘层中形成有过孔，所述过孔连接到所述第一数据线部；
在所述栅绝缘层上形成金属氧化物半导体层；
对所述金属氧化物半导体层的部分区域进行氢离子注入，并对所述金属氧化物半导体层进行构图工艺，在经离子注入的区域形成源漏极、第二数据线部和像素电极，在未经离子注入的区域形成有源层，其中，所述第二数据线部跨过所述栅线，且两端分别通过过孔连接被所述栅线分隔的第一数据线部。
5.根据权利要求4所述的制作阵列基板的方法，其特征在于：
所述第二数据线部的线宽小于所述第一数据线部。
CN201510209721.8A 2015-04-28 2015-04-28 一种阵列基板及其制作方法和一种显示装置 Active CN104810375B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510209721.8A CN104810375B (zh) 2015-04-28 2015-04-28 一种阵列基板及其制作方法和一种显示装置
US15/090,149 US20160322388A1 (en) 2015-04-28 2016-04-04 Array substrate, its manufacturing method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510209721.8A CN104810375B (zh) 2015-04-28 2015-04-28 一种阵列基板及其制作方法和一种显示装置

Publications (2)

Publication Number Publication Date
CN104810375A CN104810375A (zh) 2015-07-29
CN104810375B true CN104810375B (zh) 2018-09-04

Family

ID=53695069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510209721.8A Active CN104810375B (zh) 2015-04-28 2015-04-28 一种阵列基板及其制作方法和一种显示装置

Country Status (2)

Country Link
US (1) US20160322388A1 (zh)
CN (1) CN104810375B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118102714A (zh) 2017-03-13 2024-05-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN107425014B (zh) * 2017-05-16 2021-02-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
WO2019234547A1 (ja) * 2018-06-08 2019-12-12 株式会社半導体エネルギー研究所 半導体装置
CN110931510B (zh) * 2019-11-26 2022-07-12 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103413812A (zh) * 2013-07-24 2013-11-27 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103456742A (zh) * 2013-08-27 2013-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104269414A (zh) * 2014-09-25 2015-01-07 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
CA2765702A1 (en) * 2009-06-17 2010-12-23 The Regents Of The University Of Michigan Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics
CN103022145B (zh) * 2012-10-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
KR102075530B1 (ko) * 2013-09-11 2020-02-11 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103413812A (zh) * 2013-07-24 2013-11-27 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103456742A (zh) * 2013-08-27 2013-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104269414A (zh) * 2014-09-25 2015-01-07 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20160322388A1 (en) 2016-11-03
CN104810375A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN108231795B (zh) 阵列基板、制作方法、显示面板及显示装置
CN105514120B (zh) 一种双栅tft阵列基板及其制造方法和显示装置
JP6570640B2 (ja) 配列基板と、表示パネルと、配列基板の調製方法
US10290661B2 (en) Thin film transistor and method of fabricating the same, array substrate and display apparatus
US11049889B2 (en) Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer
CN104681631B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN106373967B (zh) 阵列基板及其制备方法、显示装置
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN104810375B (zh) 一种阵列基板及其制作方法和一种显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN102832254A (zh) 一种阵列基板及其制造方法、显示面板
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN105575893A (zh) 显示基板及其制作方法和显示装置
CN105140291A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
CN104992985B (zh) 薄膜晶体管及其制造方法、阵列基板
CN107634034A (zh) 主动阵列开关的制造方法
CN112331680A (zh) 阵列基板及其制备方法
WO2017041447A1 (zh) 一种阵列基板及其制作方法、显示装置
CN110718467A (zh) 一种tft阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant