[go: up one dir, main page]

CN102832254A - 一种阵列基板及其制造方法、显示面板 - Google Patents

一种阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN102832254A
CN102832254A CN2012103332809A CN201210333280A CN102832254A CN 102832254 A CN102832254 A CN 102832254A CN 2012103332809 A CN2012103332809 A CN 2012103332809A CN 201210333280 A CN201210333280 A CN 201210333280A CN 102832254 A CN102832254 A CN 102832254A
Authority
CN
China
Prior art keywords
electrode
layer
source
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103332809A
Other languages
English (en)
Other versions
CN102832254B (zh
Inventor
周伯柱
白明基
操彬彬
赵娜
王文龙
王一军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210333280.9A priority Critical patent/CN102832254B/zh
Publication of CN102832254A publication Critical patent/CN102832254A/zh
Priority to US14/021,314 priority patent/US9159867B2/en
Priority to US14/852,976 priority patent/US20160005772A1/en
Application granted granted Critical
Publication of CN102832254B publication Critical patent/CN102832254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/062—Light-emitting semiconductor devices having field effect type light-emitting regions, e.g. light-emitting High-Electron Mobility Transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制造方法、显示面板，属于液晶显示领域。所述阵列基板包括形成在栅绝缘层上的源电极、漏电极和像素电极，所述源电极和漏电极包括至少两层导电层，所述像素电极与所述漏电极直接连接。所述阵列基板的制作方法包括在栅绝缘层上依次沉积至少两层导电层，对所述至少两层导电层进行构图，形成源电极、漏电极和像素电极。本发明的技术方案由于不需要在像素区域形成过孔，从而提高了阵列基板的开口率，进一步地，通过采用透明电极层和金属层形成的叠合层作源电极和漏电极，可以很容易形成源漏电极和栅电极位于有源层同侧的结构，使源漏电极直接与电流通道相连，提高了TFT器件的导电性能。

Description

一种阵列基板及其制造方法、显示面板
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板及其制造方法、显示面板。
背景技术
参照图1和图2，迄今较为普遍使用的一种薄膜晶体管液晶显示器（TFT-LCD）阵列基板的结构包括：形成在基板1上的栅线11和栅电极2；形成在形成有栅线11和栅电极2的基板1上的栅绝缘层3；形成在栅绝缘层3上的有源层7、源电极4和漏电极5；形成在形成有源层7、源电极4和漏电极5的基板1上的钝化层8，钝化层8上形成有过孔9；形成在钝化层8上的像素电极6，像素电极6通过过孔9与漏电极5连接。该结构的阵列基板因其良好的工程控制能力等原因，得到了广泛的应用。
上述阵列基板的结构存在如下问题：
用于连接像素电极6和漏电极5的过孔9位于像素区域，而该过孔9所在的区域是不透光的，从而影响了阵列基板的开口率；
因顶栅极（Top Gate）结构会发生有源层受光照影响等不利因素，一般采用底栅极（Bottom Gate）结构，在底栅极结构中，源漏电极和栅电极一般位于有源层的异侧，如图2所示，栅电极2打开时，电流通道C形成在有源层7的下侧，而该电流通道C与源电极4和漏电极5之间还间隔有有源层7的厚度方向对应的区域，由于有源层7具有半导体的低导电特性，电流通过这一厚度区域会降低TFT的导电特性（戴亚翔等，《TFT LCD面板的驱动与设计》，第22页，清华大学出版社，2008.11）。
发明内容
本发明所要解决的技术问题是提供一种阵列基板及其制造方法、显示面板及显示装置，以提高阵列基板的开口率。
为解决上述技术问题，本发明提供技术方案如下：
一种阵列基板，包括：
基板；
形成在基板上的栅线和栅电极；
形成在形成有栅线和栅电极的基板上的栅绝缘层；
形成在栅绝缘层上的源电极、漏电极和像素电极，所述源电极和漏电极包括至少两层导电层，所述像素电极与所述漏电极直接连接；
形成在栅绝缘层、源电极和漏电极上的有源层。
具体地，所述源电极和漏电极包括两层导电层，所述两层导电层为透明电极层和金属层，所述像素电极与透明电极层一体形成。
优选地，所述阵列基板还包括：
形成在所述源电极、漏电极和有源层上的钝化层，所述钝化层上形成有过孔；
形成在所述钝化层上的数据线，所述数据线通过所述过孔和所述源电极连接。
优选地，所述阵列基板还包括：
形成在源电极与有源层之间以及漏电极与有源层之间的欧姆接触层。
一种阵列基板制作方法，包括：
在基板上形成栅线和栅电极；
在形成有栅线和栅电极的基板上形成栅绝缘层；
在栅绝缘层上依次沉积至少两层导电层，对所述至少两层导电层进行构图，形成源电极、漏电极和像素电极；
在栅绝缘层、源电极和漏电极上形成有源层。
所述形成的源电极、漏电极和像素电极具体为：
在栅绝缘层上依次沉积两层导电层，所述两层导电层为所述透明电极层和所述金属层，对透明电极层和金属层进行构图，形成源电极、漏电极和像素电极。
优选地，所述制作方法还包括：
在所述源电极、漏电极和有源层上形成钝化层；
在所述钝化层上形成过孔；
在所述钝化层上形成数据线，所述数据线通过所述过孔与所述源电极连接。
优选地，所述制作方法还包括：
在源电极与有源层之间以及漏电极与有源层之间形成欧姆接触层。
一种显示面板，包括上述阵列基板。
与现有技术相比，本发明的技术方案通过采用透明电极层和金属层形成的源漏电极，来使得像素电极与漏电极直接连接，由于不需要在像素区域形成过孔，从而提高了阵列基板的开口率。
进一步地，通过采用透明电极层和金属层形成的叠合层作源电极和漏电极，可以很容易形成源漏电极和栅电极位于有源层同侧的结构，使源漏电极直接与电流通道相连，提高了TFT器件的导电性能。
附图说明
图1为现有技术的阵列基板的平面示意图；
图2为现有技术的阵列基板的截面示意图
图3为本发明实施例的阵列基板的平面示意图；
图4为本发明实施例的阵列基板的截面示意图；
图5～图8为本发明实施例的阵列基板的制作过程示意图。
附图标记：
1：基板；2：栅电极；3：栅绝缘层；4：源电极；5：漏电极；6：像素电极；7：有源层；8：钝化层；9：过孔；10：数据线；11：栅线；A：透明电极层；B：金属层；C：电流通道。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
参照图3和图4，本发明实施例的阵列基板可以包括：
基板1；
形成在基板1上的栅线11和栅电极2；
形成在形成有栅线11和栅电极2的基板1上的栅绝缘层3；
形成在栅绝缘层3上的源电极4、漏电极5和像素电极6，所述源电极4和漏电极5包括至少两层导电层，像素电极6与漏电极5直接连接；
优选地，所述源电极4和所述漏电极5包括透明电极层A和位于透明电极层A之上的金属层B，所述像素电极6与透明电极层A一体形成；
形成在栅绝缘层3、源电极4和漏电极5上的有源层7；
形成在源电极4、漏电极5和有源层7上的钝化层8，所述钝化层8上形成有过孔9；
形成在钝化层9上的数据线10，所述数据线10通过过孔9和源电极4连接。
可选地，数据线10可以直接与源电极4连接，形成在源电极4、漏电极5和有源层7上的钝化层8及过孔9可以省掉，但是数据线10和源漏电极位于同一层，易发生数据线10和像素电极6短路不良。
优选地，所述阵列基板还可以包括：形成在源电极4与有源层7之间以及漏电极4与有源层7之间的欧姆接触层（图未示）。所述欧姆接触层为一掺杂层（如N+a-Si层），通过设置掺杂层可以降低源漏电极与有源层7之间的接触电阻，从而改善TFT特性。
根据本发明实施例的阵列基板，通过将用于连接数据线和源电极的过孔设置在数据线区域，像素电极与漏电极直接连接，从而能够提高阵列基板的开口率。进一步，通过采用透明电极层A和金属层B形成的叠合层作源电极和漏电极，可以很容易形成源漏电极和栅电极位于有源层同侧的结构，使源漏电极直接与电流通道C（图中仅示出了电流通道的一部分)相连，提高了TFT器件的导电性能。
本发明实施例的上述阵列基板可以采用5次掩膜工艺完成，具体可以包括如下步骤：
步骤S1，在基板上形成栅线11和栅电极2；
如图5所示，在基板1上沉积栅金属层，并掩膜曝光和刻蚀定义出栅线11和栅电极2。栅金属层可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）及其合金。
步骤S2，在完成步骤S1的基板上沉积栅绝缘层，然后依次沉积至少两层导电层，对所述至少两层导电层进行构图，形成源电极4、漏电极5和像素电极6。
优选地，在步骤S1的基板上沉积栅绝缘层，然后依次沉积两层导电层，所述两层导电层为透明电极层A和金属层B，对透明电极层A和金属层B进行构图，形成源电极4、漏电极5和像素电极6，金属层B可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）及其合金。
如图6所示，可以通过一次半色调掩模（Half-tone Mask）或灰色调掩模（Gray-tone Mask）来形成源电极4、漏电极5和像素电极6。其中，源电极4和漏电极5包括透明电极层A和金属层B，像素电极6与透明电极层A一体形成，像素电极6与漏电极5直接连接。由于最后得到的透明电极层A与金属层B的叠合层结构只存在于TFT区域，像素区域仅有透明像素电极单层A，故不影响像素区域的透过率。
另外，也可以通过两次掩模刻蚀来获得源电极4、漏电极5和像素电极6。此种情况下，阵列基板需要6次掩模工艺来制作完成。
步骤S3，在栅绝缘层3、源电极4和漏电极5上形成有源层7；
如图7所示，在完成步骤S2的基板上沉积有源半导体层，并掩模曝光和刻蚀定义出有源层7。
步骤S4，在源电极4、漏电极5和有源层7上形成钝化层8，并在钝化层8形成过孔9；
如图8所示，在完成步骤S3的基板上沉积钝化层材料，进行掩膜曝光后刻蚀掉源电极4、漏电极5和有源层6区域之外的钝化层材料，形成钝化层8的图形，并在钝化层8中刻蚀出过孔9，此过孔9连通到源电极4；
步骤S5，在钝化层8上沉积金属层，通过掩模曝光和刻蚀形成数据线10，数据线10通过过孔9和源电极4连接（如图4所示）。
上述制作过程中，可选地，步骤S4和步骤S5可以省略，在步骤S2中，数据线和源漏电极可以同时制作出来，数据线直接与源电极相连，但在实际生产中，数据线和源漏电极位于同一层，易发生数据线和像素电极短路不良。
采用透明电极层A与金属层B的叠合层的结构，与不采用透明电极层A，直接由金属层B形成源漏电极的结构相比，叠合层结构源漏电极区域电阻实际为组成该区域的金属层电阻和透明电极层电阻的并联结果，该并联电阻较单独由金属层B形成源漏电极的电阻低，从而提高源漏电极的电导率，防止影响TFT特性。有源层和源漏电极相接界面可以根据实际情况增加掺杂层（如N+a-Si层）来降低接触电阻，从而改善TFT特性（需要增加一次掩模工艺）。
本发明实施例还提供一种显示面板，所述显示面板包括上述的任一种阵列基板。
综上所述，本发明实施例的技术方案通过采用透明电极层和金属层形成的源漏电极，来使得像素电极与漏电极直接连接，由于不需要在像素区域形成过孔，从而提高了阵列基板的开口率。
进一步，通过采用透明电极层和金属层形成的叠合层作源电极和漏电极，可以很容易形成源漏电极和栅电极位于有源层同侧的结构，使源漏电极直接与电流通道相连，提高了TFT器件的导电性能。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种阵列基板，其特征在于，包括：
基板；
形成在基板上的栅线和栅电极；
形成在形成有栅线和栅电极的基板上的栅绝缘层；
形成在栅绝缘层上的源电极、漏电极和像素电极，所述源电极和漏电极包括至少两层导电层，所述像素电极与所述漏电极直接连接；
形成在栅绝缘层、源电极和漏电极上的有源层。
2.如权利要求1所述的阵列基板，其特征在于，所述源电极和漏电极包括两层导电层，所述两层导电层为透明电极层和金属层，所述像素电极与透明电极层一体形成。
3.如权利要求1或2所述的阵列基板，其特征在于，还包括：
形成在所述源电极、漏电极和有源层上的钝化层，所述钝化层上形成有过孔；
形成在所述钝化层上的数据线，所述数据线通过所述过孔和所述源电极连接。
4.如权利要求3所述的阵列基板，其特征在于，还包括：
形成在源电极与有源层之间以及漏电极与有源层之间的欧姆接触层。
5.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成栅线和栅电极；
在形成有栅线和栅电极的基板上形成栅绝缘层；
在栅绝缘层上依次沉积至少两层导电层，对所述至少两层导电层进行构图，形成源电极、漏电极和像素电极；
在栅绝缘层、源电极和漏电极上形成有源层。
6.如权利要求5所述的制作方法，其特征在于，所述形成的源电极、漏电极和像素电极具体为：
在栅绝缘层上依次沉积两层导电层，所述两层导电层为所述透明电极层和所述金属层，对透明电极层和金属层进行构图，形成源电极、漏电极和像素电极。
7.如权利要求5或6所述的制作方法，其特征在于，还包括：
在所述源电极、漏电极和有源层上形成钝化层；
在所述钝化层上形成过孔；
在所述钝化层上形成数据线，所述数据线通过所述过孔与所述源电极连接。
8.如权利要求7所述的制作方法，其特征在于，还包括：
在源电极与有源层之间以及漏电极与有源层之间形成欧姆接触层。
9.一种显示面板，其特征在于，包括权利要求1至4中任一项所述的阵列基板。
CN201210333280.9A 2012-09-10 2012-09-10 一种阵列基板及其制造方法、显示面板 Active CN102832254B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210333280.9A CN102832254B (zh) 2012-09-10 2012-09-10 一种阵列基板及其制造方法、显示面板
US14/021,314 US9159867B2 (en) 2012-09-10 2013-09-09 Array substrate, manufacturing method thereof, and display device
US14/852,976 US20160005772A1 (en) 2012-09-10 2015-09-14 Array substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210333280.9A CN102832254B (zh) 2012-09-10 2012-09-10 一种阵列基板及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
CN102832254A true CN102832254A (zh) 2012-12-19
CN102832254B CN102832254B (zh) 2016-04-06

Family

ID=47335309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210333280.9A Active CN102832254B (zh) 2012-09-10 2012-09-10 一种阵列基板及其制造方法、显示面板

Country Status (2)

Country Link
US (2) US9159867B2 (zh)
CN (1) CN102832254B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454817A (zh) * 2013-08-26 2013-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2015180357A1 (zh) * 2014-05-29 2015-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN106298800A (zh) * 2015-06-10 2017-01-04 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN107436517A (zh) * 2016-05-26 2017-12-05 三星显示有限公司 液晶显示设备及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576650B (zh) * 2013-10-12 2017-06-30 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
US10244567B2 (en) * 2016-05-31 2019-03-26 Telefonaktiebolaget Lm Ericsson (Publ) ICN connectivity awareness
CN117665525B (zh) * 2024-01-26 2024-04-05 杭州广立微电子股份有限公司 一种快速识别场效应晶体管泄漏路径的方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826532A (zh) * 2009-03-06 2010-09-08 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102655095A (zh) * 2011-06-01 2012-09-05 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
JP4791637B2 (ja) * 2001-01-22 2011-10-12 キヤノンアネルバ株式会社 Ｃｖｄ装置とこれを用いた処理方法
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
KR101188425B1 (ko) * 2005-08-24 2012-10-05 엘지디스플레이 주식회사 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법
TWI518913B (zh) * 2008-11-07 2016-01-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5602450B2 (ja) * 2010-02-12 2014-10-08 三菱電機株式会社 薄膜トランジスタ、その製造方法、及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826532A (zh) * 2009-03-06 2010-09-08 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102655095A (zh) * 2011-06-01 2012-09-05 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454817A (zh) * 2013-08-26 2013-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103454817B (zh) * 2013-08-26 2017-08-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2015180357A1 (zh) * 2014-05-29 2015-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9627421B2 (en) 2014-05-29 2017-04-18 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN106298800A (zh) * 2015-06-10 2017-01-04 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN107436517A (zh) * 2016-05-26 2017-12-05 三星显示有限公司 液晶显示设备及其制造方法
CN107436517B (zh) * 2016-05-26 2021-11-23 三星显示有限公司 液晶显示设备及其制造方法

Also Published As

Publication number Publication date
US20140070240A1 (en) 2014-03-13
CN102832254B (zh) 2016-04-06
US9159867B2 (en) 2015-10-13
US20160005772A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
CN102832254B (zh) 一种阵列基板及其制造方法、显示面板
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102636927B (zh) 阵列基板及其制造方法
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN102270604B (zh) 阵列基板的结构及其制造方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN106098701B (zh) 一种阵列基板及其制备方法和显示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
KR102164941B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN102544029A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法
CN103913916B (zh) 一种阵列基板及其制造方法、液晶显示屏
WO2019100494A1 (zh) Ips型薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant