[go: up one dir, main page]

CN114252902A - 感测装置 - Google Patents

感测装置 Download PDF

Info

Publication number
CN114252902A
CN114252902A CN202210013587.4A CN202210013587A CN114252902A CN 114252902 A CN114252902 A CN 114252902A CN 202210013587 A CN202210013587 A CN 202210013587A CN 114252902 A CN114252902 A CN 114252902A
Authority
CN
China
Prior art keywords
transistor
semiconductor layer
source
coupled
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210013587.4A
Other languages
English (en)
Inventor
吴智濠
宋立伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruisheng Optoelectronics Co ltd
Original Assignee
Ruisheng Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruisheng Optoelectronics Co ltd filed Critical Ruisheng Optoelectronics Co ltd
Priority to CN202210013587.4A priority Critical patent/CN114252902A/zh
Priority claimed from CN201710530379.0A external-priority patent/CN108732609B/zh
Publication of CN114252902A publication Critical patent/CN114252902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种感测装置，包括第一晶体管、第二晶体管、第三晶体管以及感光元件。第一晶体管具有第一栅极、第一漏极与第一源极。第一漏极耦接到第一电源线，并具有凹面，且第一源极对应凹面设置。第二晶体管具有第二源极，耦接到第一栅极。第三晶体管具有第三栅极、第三漏极与第三源极。第三漏极耦接到第一源极，第三源极耦接到数据线，且第三栅极耦接到读取线。感光元件耦接到第一栅极。通过此设计可提升感测装置的信噪比或检测准确度。

Description

感测装置
本申请为申请号为201710530379.0号的中国专利申请(申请日：2017年6月29日，发明名称：感测装置)的分案申请。
技术领域
本发明涉及一种感测装置，尤其涉及一种以非对称型晶体管作为将信号放大的晶体管的感测装置。
背景技术
随着科技日新月异，感测装置的应用也越来越广，其中以检测X射线为最受瞩目的应用之一。由于具有低辐射剂量、电子图像成像快速以及图像易于检视、重制、撷取、传送及分析等优点，数字式的感测装置已逐渐取代传统利用底片检测X射线的方式而成为目前数字医学图像发展的趋势。传统数字式感测装置通常以光电二极管作为其感光元件，用以检测X射线的能量。由于X射线对人体的伤害是累积的，因此为了避免人体受到过多的X射线照射，降低检测人体的X射线能量是最佳的办法。然而，受限于数字式的感测装置的信噪比(signal to noise ratio,SN ratio)，X射线的能量仍无法有效地减少，因此提升感测装置的信噪比实为业界不断改善的目标。
发明内容
本发明的目的之一在于提供一种感测装置，以提升信噪比或检测准确度。
本发明的一实施例提供一种感测装置，其包括读取线、数据线、第一电源线以及感测单元。感测单元包括第一晶体管、第二晶体管、第三晶体管以及感光元件。第一晶体管具有第一栅极、第一漏极与第一源极，其中第一漏极耦接到一第一电源线，第一漏极具有一凹面，第一源极对应凹面设置。第二晶体管具有第二栅极、第二漏极与第二源极，其中第二源极耦接到第一栅极。第三晶体管具有第三栅极、第三漏极与第三源极，其中第三漏极耦接到第一源极，第三源极耦接到数据线，且第三栅极耦接到读取线。感光元件耦接到第一栅极。
本发明的另一实施例提供一种感测装置，其包括读取线、数据线、第一电源线以及感测单元。感测单元包括第一晶体管、第二晶体管、第三晶体管以及感光元件。第一晶体管具有第一栅极、第一漏极、第一源极以及第一半导体层，其中第一漏极耦接到第一电源线。第二晶体管具有第二栅极、第二漏极、第二源极以及第二半导体层，其中第二源极耦接到第一栅极。第三晶体管具有第三栅极、第三漏极、第三源极以及第三半导体层，其中第三漏极耦接到第一源极，第三源极耦接到数据线，第三栅极耦接到读取线。感光元件耦接到第一栅极。该第一半导体层、该第二半导体层及该第三半导体层至少其中之一包括多晶硅，且至少其中之另一包括氧化物半导体或非晶硅。
本发明的另一实施例提供一种感测装置，其包括读取线、数据线、第一电源线以及感测单元。感测单元包括第一晶体管、第二晶体管、第三晶体管以及感光元件。第一晶体管具有第一栅极、第一漏极、第一源极以及第一半导体层，其中第一漏极耦接到第一电源线。第二晶体管具有第二栅极、第二漏极、第二源极以及第二半导体层，其中第二源极耦接到第一栅极。第三晶体管具有第三栅极、第三漏极、第三源极以及第三半导体层，其中第三漏极耦接到第一源极，第三源极耦接到数据线，第三栅极耦接到读取线。感光元件耦接到第一栅极。该第一半导体层、该第二半导体层及该第三半导体层至少其中之一包括氧化物半导体。
附图说明
图1所示为本发明第一实施例的感测装置的俯视示意图；
图2所示为本发明第一实施例的单一感测单元、单一数据线与读出电路的电路示意图；
图3所示为本发明另一实施例的单一感测单元的电路示意图；
图4所示为单一感测单元的工作时序示意图；
图5所示为当第一晶体管的第一栅极与第一源极之间的电压差为零时，在不同第一漏极与第一源极之间的电压差的情况下第一源极与第一漏极之间的能阶曲线示意图；
图6A所示为本发明第一实施例的第一晶体管的俯视示意图；
图6B所示为本发明另一实施例的第一晶体管的俯视示意图；
图6C所示为本发明又一实施例的第一晶体管的俯视示意图；
图7A所示为沿着图6A的剖线A-A’的剖视示意图；
图7B所示为本发明又一实施例的第一晶体管的剖视示意图；
图8所示为本发明另一实施例的第一晶体管的俯视示意图；
图9所示为对照实施例的第一晶体管的俯视示意图；
图10与图11所示分别为第一实施例与对照实施例的第一晶体管在不同栅极电压下漏极电流与漏极电压的关系示意图；
图12所示为本发明第二实施例的感测装置的俯视示意图；
图13所示为本发明第三实施例的感测装置的剖视示意图。
附图标记说明：100、200、300-感测装置；102、102’、1042-凹面；104、104’-凸面；1041-平面；102a、102a’、104a-第一端；102b、102b’、104b-第二端；102c-底部；104c-顶部；Sub-基板；SU、SU’-感测单元；DL-数据线；RDL-读取线；PL1、PL1’-第一电源线；Tr1、Tr1’、Tr1”、Tr1a、Tr1b、Tr1c-第一晶体管；Tr2-第二晶体管；Tr3-第三晶体管；SD-感光元件；GE1、GE1’、GE1”、GE1c-第一栅极；GE2-第二栅极；GE3-第三栅极；DE1、DE1’、DE1”、DE1c-第一漏极；DE2-第二漏极；DE3-第三漏极；SE1、SE1’、SE1”、SE1a、SE1b、SE1c-第一源极；SE2-第二源极；SE3-第三源极；Id-漏极电流；RSL-重置线；PL2-第二电源线；RC-读出电路；G-接地端；C1-第一寄生电容；R-寄生电阻；OP-运算放大器；Cf-回授电容；SW-开关；PD-光电二极管；BL1、BL2-偏压线；Treset-重置时段；Tint-积分时段；Tread-读取时段；CL1、CL2、CL3、CL4-曲线；Vth-临界电压；Vb1、Vb2-通道位能障；Lch、Lch1、Lch2-通道长度；DR-空乏区；Wch、Wch1、Wch2-通道宽度；X、Y-方向；Vg-栅极电压；SEM1、SEM1’、SEM1”、SEM1a、SEM1c-第一半导体层；IN、IN1、IN2-绝缘层；Z-俯视方向；SEM2-第二半导体层；SEM3-第三半导体层；TH-穿孔。
具体实施方式
为使熟习本发明相关技术领域的技术人员能更进一步了解本发明，下文特列举本发明的多个实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。这些实施例并非用于限定本发明。此外，可理解的是，术语"包括"和/或"具有"，当在本说明书中使用时，指定了所述特征、区域、步骤、操作和/或元件的存在，但并不排除一个或多个其他特征、区域、步骤、操作、元件和/或其组合的存在或增加。应当理解，当诸如层或区域的元件被称为在另一元件(或其变型)"上"或延伸到另一元件"上"时，它可以直接在另一元件上或直接延伸到另一元件上，或者还可以存在插入的元件。相反，当称一元件"直接在"另一元件(或其变型)上或者"直接"延伸到另一元件"上"时，不存在插入元件。还应当理解，当一元件被称作"耦接"到另一元件(或其变型)时，它可以直接连接到另一元件或通过一或多个元件间接地连接(例如，电性连接)到另一元件。
于本发明中，晶体管的电子的流动是由源极至漏极，晶体管的栅极施加电压使得晶体管的信道区域(channel)可流通电子，存储于晶体管源极的电子经由信道流至晶体管漏极。
请参考图1，其所示为本发明第一实施例的感测装置的俯视示意图。感测装置100可包括基板Sub、至少一感测单元SU、至少一数据线DL、至少一读取线RDL以及至少一第一电源线PL1。感测单元SU、数据线DL、读取线RDL与第一电源线PL1设置于基板Sub上。感测单元SU用以检测光线强度，并耦接到数据线DL、读取线RDL与第一电源线PL1。于本实施例中，感测装置100可包括多个以阵列方式排列的感测单元SU，以检测出对应光线强弱的图像，光线可例如为X光、可见光或红外线光。因此，数据线DL与读取线RDL与第一电源线PL1的数量也可分别为多条。各数据线DL可连接位于同一行的感测单元SU，且各第一电源线PL1与各读取线RDL可连接位于同一列的感测单元SU，但本发明不限于此。于本实施例中，基板Sub材质可以为玻璃，于其他实施例中，基板Sub材质可以为塑料、金属或其他适合作为基板的材料。于本实施例中，感测单元SU为二极管元件(光电二极管photodiode)，于其他实施例中，感测单元SU可以是晶体管元件或其他适合检测光线的电子元件。于本实施例中，数据线DL、读取线RDL及第一电源线PL1的材质为金属，于其他实施例中，数据线DL、读取线RDL及第一电源线PL1的材质可以是金属氧化物或其他导电材料以单层或多层形式构成的结构。
请参考图2，其所示为本发明第一实施例的单一感测单元、单一数据线与读出电路的电路示意图。本实施例的每一个感测单元SU可包括第一晶体管Tr1、第二晶体管Tr2、第三晶体管Tr3及感光元件SD。第一晶体管Tr1、第二晶体管Tr2及第三晶体管Tr3的半导体层材料可以是非晶硅(amorphous silicon)、多晶硅(poly-silicon)或氧化物半导体(如铟镓锌氧化物InGaZnO,IGZO)。第一晶体管Tr1用于放大感光元件SD所感应到的光信号。第一晶体管Tr1具有第一栅极GE1、第一漏极DE1与第一源极SE1，且感光元件SD的第一端(阳极)耦接到第一栅极GE1。当感光元件SD受光线照射而吸收光线经由光电效应而产生电荷时，电荷累积在第一栅极GE1，进而改变第一栅极GE1的电压，促使第一晶体管Tr1的第一漏极DE1与第一源极SE1之间的漏极电流Id产生变化，并放大第一栅极GE1的电压信号，因此通过此电流变化可量测出感光元件SD受光线照射所产生的电荷量。为使第一晶体管Tr1可用于放大第一栅极GE1的电压信号，第一晶体管Tr1需工作在饱和区(saturation region)。换句话说，第一漏极DE1耦接到提供第一电压的第一电源线PL1，且第一栅极GE1的电压减去第一电压的电压差小于第一晶体管Tr1的临界电压。于本发明中，不通过晶体管通道而连接电源线的称为漏极。
第二晶体管Tr2用于重置第一栅极GE1的电压为一初始状态，以重新通过感光元件SD感应光线。第二晶体管Tr2具有第二栅极GE2、第二漏极DE2与第二源极SE2，且第二源极SE2耦接到第一栅极GE1。于本实施例中，感测装置100可另包括重置线RSL以及第二电源线PL2。重置线RSL耦接到第二栅极GE2，用以控制是否对第一栅极GE1的电压进行重置。第二漏极DE2耦接到提供第二电压的第二电源线PL2，使第二电压可用于重置第一栅极GE1的电压至初始状态。由于第二电压小于第一电压，因此在重置第一栅极GE1的电压之后，第一晶体管Tr1仍可工作在饱和区。于本发明中，不通过晶体管通道而连接电源线的称为漏极。
第三晶体管Tr3作为读取晶体管，用以控制是否输出第一晶体管Tr1的电流。第三晶体管Tr3具有第三栅极GE3、第三漏极DE3与第三源极SE3。第三漏极DE3耦接到第一源极SE1，第三源极SE3耦接到对应的数据线DL，且第三栅极耦接到对应的读取线RDL。通过读取线RDL可开启第三晶体管Tr3，使第三晶体管Tr3工作在线性区，以将第一晶体管Tr1的漏极电流Id输出到数据线DL。
于本实施例中，数据线DL从感测区延伸到周边区，以耦接到位于周边区内或外部的读出电路RC，藉此可通过数据线DL将第一晶体管Tr1的电流输出到读出电路RC。由于数据线DL会与接地端G产生电容耦合，并具有一定阻抗，因此数据线DL可包括第一寄生电容C1以及寄生电阻R。第一寄生电容C1存在(耦接)于数据线DL与接地端G之间，且寄生电阻R存在(耦接)于第三栅极GE3与读出电路RC之间。另外，读出电路RC可例如包括运算放大器OP与回授电容Cf。举例而言，运算放大器OP的一输入端可耦接数据线DL，另一输入端耦接到接地端G，且回授电容Cf耦接于运算放大器OP的输出端与数据线DL之间。读出电路RC还可包括开关SW，并联于回授电容Cf。
各感光元件SD可包括光电二极管PD(photo diode)，其具有阳极(第一电极)与阴极(第二电极)。举例而言，光电二极管PD可例如为PIN结构，但不限于此，且光电二极管PD可依据吸收波长的不同而使用不同的材料制作，例如光电二极管PD可包括硅，用以检测X射线。为使光电二极管PD可进行光电转换检测，光电二极管PD需工作在反向偏压(reversebias)。于本实施例中，为使光电二极管PD工作在反向偏压，阳极(第一电极)可耦接到第一栅极GE1，阴极(第二电极)可耦接到偏压线BL1，其中偏压线BL1所提供的电压大于第二电压，但本发明不限于此。于另一实施例中，阴极(第二电极)可耦接到第一栅极GE1，阳极(第一电极)可耦接到偏压线BL1。于另一实施例中，阴极(第二电极)也可以耦接到第一电源线PL1。另一实施例中，阳极(第一电极)也可以耦接到第一电源线PL1。于又一实施例的感测单元SU’中，如图3所示，第二漏极DE2也可耦接到第一电源线PL1，且光电二极管PD的阴极(第二电极)耦接到第一栅极GE1，阳极(第一电极)耦接到提供电压小于第一电压的另一偏压线BL2。于另一实施例中，光电二极管PD的阳极(第一电极)耦接到第一栅极GE1，阴极(第二电极)耦接到提供电压小于第一电压的另一偏压线BL2。此外，由于光电二极管PD需工作在反向偏压，因此各感光元件SD可还包括第二寄生电容C2，等效于光电二极管PD在反向偏压时的寄生电容。感光元件SD与第一晶体管Tr1、第二晶体管Tr2以及第三晶体管Tr3的配置关系可依照实际需求来决定。举例而言，由垂直基板Sub表面的法线方向观察(俯视)，感光元件SD可重叠覆盖于第一晶体管Tr1、第二晶体管Tr2以及第三晶体管Tr3上，或是感光元件SD与第一晶体管Tr1、第二晶体管Tr2以及第三晶体管Tr3至少其中之一部分重叠，或是感光元件SD与第一晶体管Tr1、第二晶体管Tr2以及第三晶体管Tr3皆不重叠，但不限于此。
请参考图4，其所示为单一感测单元的工作时序示意图。如图4所示，各感测单元的感测动作可包括三个时段，分别为重置时段Treset、积分时段Tint以及读取时段Tread。在重置时段Treset中，重置线RSL提供重置电压Vreset，以开启第二晶体管Tr2，使第一栅极GE1的电压重置为第二电源线PL2的第二电压。然后，在积分时段Tint中，停止提供重置电压Vreset，以关闭第二晶体管Tr2，并通过感光元件SD检测光线，以于第一栅极GE1累积电荷，并将累积的电荷量通过第一晶体管Tr1转换为漏极电流Id。随后，在读取时段Tread中，读取线RDL提供读取电压Vread，以开启第三晶体管Tr3，使漏极电流Id进入数据线DL，进而输出到读出电路RC。如此可检测出感光元件SD在一定时间内所产生的电荷量。
在本实施例中，由于同一条第一电源线PL1与同一条读取线RDL耦接到同一列的感测单元SU，因此在读取时段Tread中，读取线RDL所提供的读取电压会同时开启同一列感测单元SU的第三晶体管Tr3，使得同一列的第一晶体管Tr1需同时输出漏极电流Id到数据线DL，如此一来连接同一列第一晶体管Tr1的第一电源线PL1会因同时开启第三晶体管Tr3而产生明显的负载效应，以致于第一电源线PL1提供到不同的第一晶体管Tr1的第一电压会不相同。基本上，第一晶体管Tr1的信道因栅极电压而开启可流通电子时，电子将由第一源极SE1流向第一漏极DE1，存储于第一源极SE1的电子经由跨越能障而到达第一漏极DE1处。于本发明中，不通过晶体管通道而连接电源线的称为漏极。请进一步参考图5，其所示为当第一晶体管的第一栅极与第一源极之间的电压差为零，在不同第一漏极与第一源极之间的电压差的情况下第一源极与第一漏极之间的能阶曲线示意图。曲线CL1到CL4依序代表第一漏极与第一源极之间的电压差逐渐增加的情况下第一源极与第一漏极之间的能阶。以曲线CL1与CL4为例，当第一源极SE1与第一漏极DE1之间的电压差增加(如箭头方向所示)时，不仅第一晶体管Tr1半导体层的通道位能障Vb1(channel barrier)减小为通道位能障Vb2，第一晶体管Tr1有效的通道长度Lch1还减小到通道长度Lch2，也就是所谓短通道效应(shortchannel effect)。换句话说，当第一漏极DE1的第一电压不同时，第一晶体管Tr1半导体层有效的通道长度也会不同。
请参考图6A与图7A，图6A所示为本发明第一实施例的第一晶体管的俯视示意图，图7A所示为沿着图6A的剖线A-A’的剖视示意图。如图6A与图7A所示，本实施例的第一漏极DE1具有一凹面102(亦可称为凹部，具有开口状的凹陷区域)，第一源极SE1对应凹面102设置。举例而言，第一源极SE1可具有一凸面104(亦可称为凸部，具有凸出区域)，凸面104对应凹面102，于此实施例中，凹面102与凸面104具有实质上相互对应的形状，于垂直基板Sub的俯视方向Z上，凹面102与凸面104分别可为不具有圆弧状边缘、具有部分圆弧状边缘或是全部边缘皆为圆弧状的图案，并无限制。凹面102的第一端102a及第二端102b为开始循一凹面轨迹与凸面104相互对应的起始点及终点，反之凸面104的第一端104a及第二端104b为开始循一凸面轨迹与凹面102相互对应的起始点及终点。凹面102与凸面104对应的各处之间的间距大致相等，但邻近两端的部分或中央部分因黄光蚀刻制程或图面设计的原因可能稍微较宽或是稍微较窄，并无限制。于俯视方向Z上，凹面102由第一端102a至第二端102b经凹面轨迹的一凹面长度大于凸面104由第一端104a至第二端104b经凸面轨迹的一凸面长度，通道范围于第一端102a、第一端104a、第二端102b及第二端104b所围成的区域。于俯视方向Z上，通道长度Lch可以为第一端102a与第一端104a之间的间距，或是第二端102b与第二端104b之间的间距，或是凸面104的一顶部104c与凹面102的一底部102c之间的间距，顶部104c位于第一端104a及第二端104b之间，而底部102c位于第一端102a及第二端102b之间。于俯视方向上，通道宽度Wch可以为凹面102的凹面长度及凸面104的凸面长度之和的一半，或是信道区域由第一端至第二端中心剖线的长度。换句话说，本实施例的第一晶体管Tr1为非对称型晶体管。值得说明的是，由于第一漏极DE1耦接到第一电源线PL1，因此第一漏极DE1的电压大于第一源极SE1的电压，使得当第一晶体管Tr1在产生短通道效应时，邻近第一漏极DE1的空乏区DR会从第一漏极DE1朝第一源极SE1扩大，进而将原本通道长度Lch1缩短为通道长度Lch2，此时由于第一漏极DE1具有凹面102，因此第一漏极DE1与第一源极SE1之间的通道宽度Wch1会变小为通道宽度Wch2。考虑通道长度调变现象的第一晶体管Tr1工作在饱和区的电流-电压公式(1)如下所示：
Figure BDA0003458810060000061
其中Id为漏极电流，μ为通道区的载子迁移率，Cox为栅极氧化层的电容值，Lch为信道长度，Wch为信道宽度，Vg为栅极电压，Vth为临界电压，Vd为漏极电压。从公式(1)可知，漏极电流Id不仅与通道长度成反比，还与通道宽度成正比，因此本实施例通过将第一晶体管Tr1设计为非对称型晶体管结构，且将第一漏极DE1耦接到电压较高的第一电源线PL1，可在第一晶体管Tr1的通道长度缩短时同时缩短通道宽度，以降低短通道效应对第一晶体管Tr1的电流影响。因此，尽管提供到不同的第一晶体管Tr1的第一电压会有不同，但通过本实施例第一晶体管Tr1的设计可有效地减缓不同的第一电压对各第一晶体管Tr1的漏极电流Id所产生的改变，进而可提高感测装置100的检测均匀度与准确度，或提升感测装置100的信噪比。
于另一实施例的第一晶体管Tr1a中，如图6B所示，第一源极SE1a对应凹面102的表面可为平面1041(不具有凸出区域或凹陷区域)。于又一实施例的第一晶体管Tr1b中，如图6C所示，第一源极SE1b对应凹面102的表面可为凹面1042(亦可称为凹部，具有开口状的凹陷区域)，凹面1042于垂直基板Sub的俯视方向Z上的形状可例如为弧形或其他几何形状，凹面1042可为不具有圆弧状边缘、具有部分圆弧状边缘或是全部边缘皆为圆弧状的图案，并无限制。
于本实施例中，第一源极SE1可沿着方向X延伸，第一晶体管Tr1的第一漏极DE1与第一源极SE1在方向Y上可不重叠，且凹面102的俯视形状与凸面104的俯视形状可分别为梯形，但本发明不限于此。于另一实施例中，第一源极SE1亦可在方向Y上有位移，使第一源极SE1面对凹面102的表面在方向Y上的中心点与凹面104在方向Y上的中心点并非排列于方向X上。于又一实施例中，第一源极SE1亦可受到旋转，使第一源极SE1的延伸方向不平行于方向X，而与方向X呈一夹角。于另一实施例的第一晶体管Tr1’中，如图8所示，第一漏极DE1’的凹面102’具有一凹陷部，该凹陷部为第一端102a’及102b’与凹面轨迹所包围形成的一开口状凹陷区域，第一源极SE1’可对应设置于凹面102’的凹陷部内，换句话说，于此实施例中，于垂直基板Sub的俯视方向Z上，第一源极SE1’与凹面102的凹陷部至少部分重叠。于其他实施例中，于垂直基板Sub的俯视方向Z上，第一源极SE1’与凹面102’的凹陷部可不具有重叠部分。举例来说，第一源极SE1’的凸面104’可对应设置于第一漏极DE1’凹面102’的凹陷部内。举例而言，凸面104’与凹面102’的俯视形状可分别为U形，且凸面104’与凹面102’之间可具有均匀的间距，但不限于此。凸面104’与凹面102’的俯视形状也可以分别为其他形状，例如矩形、半圆形或弧形。于垂直基板Sub的俯视方向Z上，至少部分的凸面104’呈弧形，至少部分的凹面102’呈弧形。
请进一步参考图9到图11，图9所示为对照实施例的第一晶体管的俯视示意图，图10与图11所示分别为第一实施例与对照实施例的第一晶体管在不同栅极电压下漏极电流与漏极电压的关系示意图。如图9所示，对照实施例的第一晶体管Tr1”为对称型晶体管。具体而言，第一晶体管Tr1”的第一漏极DE1”面对第一源极SE1”的表面以及第一源极SE1”面对第一漏极DE1”的表面彼此平行。因此，尽管在第一晶体管Tr1”在产生短通道效应时，邻近第一漏极DE1”的空乏区会从第一漏极DE1”朝第一源极SE1”扩大，进而改变通道长度，但第一晶体管Tr1”的信道宽度并不会因信道长度的改变而改变。如此一来，对照实施例的第一晶体管Tr1”并无法有效地减缓短通道效应。如图10与图11所示，相较于对照实施例，本实施例的第一晶体管Tr1在不同的栅极电压Vg下，饱和区中的曲线斜率可较低，因此可明显地降低漏极电流与漏极电压的关系，进而减低短通道效应。
另外，请继续参考图6A与图7A。本实施例的第一晶体管Tr1可另包括第一半导体层SEM1以及绝缘层IN。绝缘层设置于第一栅极GE1与第一半导体层SEM1之间，且第一漏极DE1与第一源极SE1设置于第一半导体层SEM1上。具体而言，第一栅极GE1可设置于第一半导体层与基板Sub之间，换句话说第一晶体管Tr1可为底栅型(bottom gate type)晶体管，且第一半导体层SEM1可例如包括氧化物半导体或非晶硅，但不限于此。氧化物半导体可例如包括铟镓锌氧化物(InGaZnO,IGZO)，但不限于此。于另一实施例中，当第一晶体管Tr1为底栅型晶体管时，第一半导体层SEM1也可包括多晶硅，例如低温多晶硅(low temperaturepolysilicon)。值得说明的是，对应第一漏极DE1与第一源极SE1的第一半导体层SEM1大于对应第一漏极DE1与第一源极SE1的部分第一栅极GE1，使得第一半导体层SEM1与第一漏极DE1相接触的部分在垂直基板Sub的俯视方向Z上突出于第一栅极GE1的外侧，且第一半导体层SEM1与第一源极SE1相接触的部分在俯视方向Z上也突出于第一栅极GE1的外侧，藉此可降低或避免栅极引发漏极漏电流(gate induced drain leakage,GIDL)。于另一实施例中，对应第一漏极DE1与第一源极SE1的第一半导体层SEM1也可以小于对应第一漏极DE1与第一源极SE1的部分第一栅极GE1。于本实施例中，第二晶体管Tr2可为如图9所示的对称型晶体管或如图6A至图6C与图8所示的非对称型薄膜晶体管，且第三晶体管Tr3也可为如图9所示的对称型晶体管或如图6A至图6C与图8所示的非对称薄膜晶体管。
于又一实施例中，如图7B所示，第一晶体管Tr1c也可以是顶栅型(top gate type)晶体管，且第一半导体层SEM1c可例如包括多晶硅，但不限于此。具体而言，第一半导体层SEM1c设置于基板Sub上，绝缘层IN1设置于第一半导体层SEM1c上，第一栅极GE1c对应第一半导体层SEM1c设置于绝缘层IN1上，且绝缘层IN2设置于第一栅极GE1c与绝缘层IN1上。绝缘层IN1与绝缘层IN2具有两个穿孔TH，分别对应第一半导体层SEM1c的两部分。第一源极SE1c与第一漏极DE1c分别设置于绝缘层IN2上，并分别通过对应的穿孔TH与第一半导体层SEM1c电连接。于再一实施例中，当第一晶体管Tr1c为顶栅型晶体管时，第一半导体层SEM1c也可例如包括氧化物半导体或非晶硅。
本发明提供的感测装置并不以上述实施例为限。下文将继续揭示本发明的其它实施例，然为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图12，其所示为本发明第二实施例的感测装置的俯视示意图。如图12所示，相较于第一实施例，连接同一读取线RDL的不同感测单元SU是耦接到不同的第一电源线PL1’。于本实施例的感测装置200中，各第一电源线PL1’与各数据线DL可分别沿着第一方向D1延伸，且各读取线RDL可沿着第二方向D2延伸，使得各第一电源线PL1’的延伸方向与读取线RDL的延伸方向不同。举例来说，第一方向D1与第二方向D2彼此垂直，但不限于此。以两个相邻的感测单元SU为例，两个第三晶体管Tr3的第三栅极耦接到相同的读取线RDL，而两个第三源极分别耦接到不同的数据线DL，且两个第一晶体管Tr1的第一漏极分别耦接到不同的第一电源线PL1’。通过将连接同一读取线RDL的不同感测单元SU耦接到不同的第一电源线PL1’，可降低或避免第一电源线PL1’在开启同一列第三晶体管Tr3时产生负载效应，以减少第一电源线PL1’对不同的感测单元SU提供不均匀的第一电压。藉此，可提高感测装置200的检测均匀度与准确度，或提升感测装置200的信噪比。
请参考图13，其所示为本发明第三实施例的感测装置的剖视示意图。在本实施例的感测装置300中，第二晶体管Tr2可另包括第二半导体层SEM2，第三晶体管Tr3可另包括第三半导体层SEM3。第一半导体层SEM1、第二半导体层SEM2及第三半导体层SEM3至少其中之一包括多晶硅，且至少其中的另一包括氧化物半导体或非晶硅。或者，第一半导体层SEM1、第二半导体层SEM2及第三半导体层SEM3至少其中之一包括氧化物半导体。具体请参考表1，其列出本发明第一半导体层SEM1、第二半导体层SEM2及第三半导体层SEM3可适用的材料组合。举例来说，当第一半导体层SEM1、第二半导体层SEM2及第三半导体层SEM3至少其中之一包括氧化物半导体时，第一半导体层SEM1、第二半导体层SEM2及第三半导体层SEM3其中的另两个可包括氧化物半导体或非晶硅。本发明的第一晶体管Tr1、第二晶体管Tr2与第三晶体管Tr3的结构并不限如图13所示的底栅型晶体管。本发明的第一晶体管Tr1、第二晶体管Tr2与第三晶体管Tr3也可以分别选择为如图7B所示的顶栅型晶体管。举例而言，当第一半导体层SEM1包括多晶硅时，第一晶体管Tr1可为如图7B所示的顶栅型晶体管，且当第二半导体层SEM2包括氧化物半导体或非晶硅时，第二晶体管Tr2可为底栅型晶体管。或者，当第三半导体层SEM1包括多晶硅时，第三晶体管Tr3可为如图7B所示的顶栅型晶体管，且当第二半导体层SEM2包括氧化物半导体或非晶硅时，第二晶体管Tr2可为底栅型晶体管。
表1
第一半导体层 第二半导体层 第三半导体层
多晶硅 多晶硅 非晶硅
多晶硅 多晶硅 氧化物半导体
多晶硅 非晶硅 非晶硅
多晶硅 非晶硅 多晶硅
多晶硅 非晶硅 氧化物半导体
多晶硅 氧化物半导体 氧化物半导体
多晶硅 氧化物半导体 多晶硅
多晶硅 氧化物半导体 非晶硅
氧化物半导体 氧化物半导体 氧化物半导体
氧化物半导体 氧化物半导体 多晶硅
氧化物半导体 氧化物半导体 非晶硅
氧化物半导体 多晶硅 多晶硅
氧化物半导体 多晶硅 氧化物半导体
氧化物半导体 多晶硅 非晶硅
氧化物半导体 非晶硅 非晶硅
氧化物半导体 非晶硅 多晶硅
氧化物半导体 非晶硅 氧化物半导体
非晶硅 非晶硅 多晶硅
非晶硅 非晶硅 氧化物半导体
非晶硅 多晶硅 多晶硅
非晶硅 多晶硅 氧化物半导体
非晶硅 多晶硅 非晶硅
非晶硅 氧化物半导体 氧化物半导体
非晶硅 氧化物半导体 多晶硅
非晶硅 氧化物半导体 非晶硅
下文将进一步以第一半导体层SEMI1包括多晶硅，且第二半导体层SEM2与第三半导体层SEM3分别包括氧化物半导体或非晶硅为例。晶体管的增益公式(2)如下所示：
Figure BDA0003458810060000091
其中G为晶体管的增益，C2为第二寄生电容的电容值，且Tread为读取时段的时间长度。从公式(2)可知，晶体管的增益与作为通道区的半导体层的载子迁移率成正比。值得一提的是，由于第一晶体管Tr1是工作在饱和区，因此并不需考虑开关的特性，反而可通超载子迁移率大于氧化物半导体与非晶硅的多晶硅来增加第一晶体管Tr1的增益，以提高检测光线强度的灵敏度，进而可提升感测装置300的信噪比。另外，由于第二晶体管Tr2与第三晶体管Tr3需执行开关功能，因此关闭时漏电流小于多晶硅的氧化物半导体或非晶硅可应用于第二半导体层SEM2与第三半导体层SEM3中，以降低检测光线强度的不准确度以及读取第一晶体管Tr1的漏极电流Id的错误率。由上述可知，本实施例的感测装置300通过差异化第一半导体层SEM1的材料与第二半导体层SEM2以及第三半导体层SEM3的材料来提升信噪比，或降低检测的错误率。
综上所述，于本发明提供的感测装置中，通过将第一晶体管设计为非对称型晶体管、将连接同一读取线的不同感测单元耦接到不同的第一电源线以及将第一半导体层的材料与第二半导体层以及第三半导体层的材料差异化，可有效地提升感测装置的信噪比或检测准确度。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种感测装置，其特征在于，包括：
读取线；
数据线；
第一电源线，其中所述读取线垂直于所述第一电源线；以及
感测单元，包括：
第一晶体管，具有第一栅极、第一漏极与第一源极，其中所述第一源极沿一方向延伸，所述第一漏极耦接到所述第一电源线，所述第一漏极在所述第一晶体管的俯视图上具有凹面，所述第一源极对应所述凹面设置，且所述第一源极与所述凹面沿所述方向排列；
第二晶体管，具有第二栅极、第二漏极与第二源极，其中所述第二源极耦接到所述第一栅极；
第三晶体管，具有第三栅极、第三漏极与第三源极，其中所述第三漏极耦接到所述第一源极，所述第三源极耦接到所述数据线，且所述第三栅极耦接到所述读取线；
感光元件，包括光电二极管，所述光电二极管的一端耦接到所述第一栅极；以及
偏压线，耦接到所述光电二极管的另一端，
其中所述偏压线所提供的电压不同于所述第一电源线的电压。
2.根据权利要求1所述的感测装置，其特征在于，所述第一晶体管另包括第一半导体层，所述第二晶体管另包括第二半导体层，所述第三晶体管另包括第三半导体层，其中所述第一半导体层、所述第二半导体层及所述第三半导体层的至少其中之一包括氧化物半导体。
3.根据权利要求2所述的感测装置，其特征在于，所述第一半导体层包括多晶硅或非晶硅。
4.根据权利要求1所述的感测装置，其特征在于，所述第一晶体管另包括第一半导体层，所述第二晶体管另包括第二半导体层，所述第三晶体管另包括第三半导体层，其中所述第一半导体层、所述第二半导体层及所述第三半导体层的至少其中之一包括非晶硅。
5.根据权利要求4所述的感测装置，其特征在于，所述第一半导体层包括多晶硅。
6.根据权利要求1所述的感测装置，其特征在于，所述第一晶体管另包括第一半导体层，所述第二晶体管另包括第二半导体层，所述第三晶体管另包括第三半导体层，其中所述第一半导体层、所述第二半导体层及所述第三半导体层的至少其中之一包括多晶硅。
7.根据权利要求1所述的感测装置，其特征在于，所述光电二极管具有阳极与阴极，所述阳极耦接到所述第一栅极，且所述阴极耦接到所述偏压线。
8.根据权利要求1所述的感测装置，其特征在于，所述光电二极管具有阳极与阴极，所述阴极耦接到所述第一栅极，且所述阳极耦接到所述偏压线。
9.根据权利要求1所述的感测装置，其特征在于，所述凹面具有凹陷部，所述第一源极对应设置于所述凹面的所述凹陷部内。
10.根据权利要求1所述的感测装置，其特征在于，于俯视方向上，部分所述凹面呈弧形。
CN202210013587.4A 2017-04-24 2017-06-29 感测装置 Pending CN114252902A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210013587.4A CN114252902A (zh) 2017-04-24 2017-06-29 感测装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710272096 2017-04-24
CN201710530379.0A CN108732609B (zh) 2017-04-24 2017-06-29 感测装置
CN202210013587.4A CN114252902A (zh) 2017-04-24 2017-06-29 感测装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710530379.0A Division CN108732609B (zh) 2017-04-24 2017-06-29 感测装置

Publications (1)

Publication Number Publication Date
CN114252902A true CN114252902A (zh) 2022-03-29

Family

ID=63854726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210013587.4A Pending CN114252902A (zh) 2017-04-24 2017-06-29 感测装置

Country Status (2)

Country Link
US (1) US10446602B2 (zh)
CN (1) CN114252902A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106662463B (zh) * 2016-11-02 2019-11-12 深圳市汇顶科技股份有限公司 传感器本底噪声的检测方法及其装置
CN110689854A (zh) * 2018-07-05 2020-01-14 深超光电（深圳）有限公司 薄膜晶体管阵列基板及应用其的显示面板
CN109688353B (zh) * 2019-01-08 2022-10-14 京东方科技集团股份有限公司 光检测单元、图像传感器、电子设备和检测方法
US11269091B2 (en) * 2019-04-23 2022-03-08 Varex Imaging Corporation Threshold voltage stabilizing system and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486470B2 (en) 1998-11-02 2002-11-26 1294339 Ontario, Inc. Compensation circuit for use in a high resolution amplified flat panel for radiation imaging
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101350795B1 (ko) 2007-06-11 2014-01-10 삼성디스플레이 주식회사 엑스레이 검출기용 박막 트랜지스터 어레이
CA2765702A1 (en) * 2009-06-17 2010-12-23 The Regents Of The University Of Michigan Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101107168B1 (ko) * 2010-01-04 2012-01-25 삼성모바일디스플레이주식회사 엑스레이 검출장치 및 이의 구동방법
TWI514556B (zh) 2011-08-09 2015-12-21 Innolux Corp 畫素陣列基板及檢測模組
JP6459271B2 (ja) * 2014-07-23 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその駆動方法

Also Published As

Publication number Publication date
US20180308981A1 (en) 2018-10-25
US10446602B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
JP5602390B2 (ja) 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4183990B2 (ja) 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
US7829920B2 (en) Photo detector and a display panel having the same
CN114252902A (zh) 感测装置
JP7189223B2 (ja) 電圧モード感光装置
US9614115B2 (en) Semiconductor device and method for manufacturing the same
JP5939703B2 (ja) 複合誘電体ゲートｍｏｓｆｅｔ構造を有す感光検出器およびその信号読み取り方法
US11515346B2 (en) Touch screen panel for sensing touch using TFT photodetectors integrated thereon
KR101200444B1 (ko) 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
US4686555A (en) Solid state image sensor
US20130127504A1 (en) Method for resetting photoelectric conversion device, and photoelectric conversion device
US7535072B2 (en) Input display
CN111009539B (zh) 图像传感器装置
CN110581190B (zh) 一种适应亚微米像素的utbb光电探测器、阵列和方法
US8450746B2 (en) Pixel array substrate and detecting module
CN108732609B (zh) 感测装置
JP5271104B2 (ja) リニアイメージセンサ
US20230387149A1 (en) Optical sensor
JP4840062B2 (ja) 半導体装置および光検出方法
US6984817B2 (en) CMOS-type photodetector for improved charge transfer from the photodetector to a MOS transistor
US11657641B2 (en) Biometric sensing device and display apparatus including same
JP7315452B2 (ja) 光センサ装置
CN115732573A (zh) 薄膜晶体管、基板、光感电路和显示面板
CN114170638A (zh) 一种纹路识别基板、其制作方法及装置
JPH04233774A (ja) 光検出装置及びエリアセンサー

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination