[go: up one dir, main page]

KR101123096B1 - 반도체장치 및 그것을 사용한 표시장치 - Google Patents

반도체장치 및 그것을 사용한 표시장치 Download PDF

Info

Publication number
KR101123096B1
KR101123096B1 KR1020110019349A KR20110019349A KR101123096B1 KR 101123096 B1 KR101123096 B1 KR 101123096B1 KR 1020110019349 A KR1020110019349 A KR 1020110019349A KR 20110019349 A KR20110019349 A KR 20110019349A KR 101123096 B1 KR101123096 B1 KR 101123096B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
drain
source
directly connected
Prior art date
Application number
KR1020110019349A
Other languages
English (en)
Other versions
KR20110028487A (ko
Inventor
하지메 키무라
유타카 시오노이리
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110028487A publication Critical patent/KR20110028487A/ko
Application granted granted Critical
Publication of KR101123096B1 publication Critical patent/KR101123096B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

단극성의 트랜지스터를 사용한 디지털회로이어도, 출력신호의 진폭이 작아져 버리는 것을 방지하고, 정상적으로 동작하는 수단을 갖는 반도체장치를 제공한다. 다이오드 접속된 트랜지스터(101)가 오프함으로써, 제1 트랜지스터(102)의 게이트가, 플로팅상태가 된다. 그 때, 제1 트랜지스터(102)는, 온상태에 있고, 그 게이트?소스 사이 전압은, 용량소자에 보존된다. 그 후, 제1 트랜지스터(102)의 소스의 전위가 오르면, 부트스트랩 효과에 의해, 제1 트랜지스터(102)의 게이트의 전위도 오른다. 그 결과, 출력신호의 진폭이 작아지는 것을 방지할 수 있다.

Description

반도체장치 및 그것을 사용한 표시장치{SEMICONDUCTOR DEVICE AND DISPLAY DEVICE UTILIZING THE SAME}
본 발명은, 디지털회로의 구성에 관한 것이다. 보다 상세하게는, 부트스트랩 회로를 사용하여, 출력신호의 진폭을, 보다 크게 하는 기술에 관한 것 및 그것을 사용한 표시장치 및 반도체장치에 관한 것이다.
최근, 절연체 상, 특히 유리기판 상에 반도체박막을 형성한 표시장치, 특히 박막트랜지스터(이하, TFT라 표기)를 사용한 액티브 매트릭스형 표시장치의 보급이 현저하게 되어 있다. TFT를 사용한 액티브 매트릭스형 표시장치는, 매트릭스형으로 배치된 수십만으로부터 수백만의 화소를 가지며, 각 화소에 배치된 TFT에 의해 각 화소의 전하를 제어함으로써 영상의 표시를 행하고 있다.
더욱이 최근의 기술로서, 화소를 구성하는 TFT 그 외에, 화소부의 주변영역에 TFT를 사용하여 구동회로를 동시 형성하는 폴리실리콘 TFT에 관한 기술이 발전해 오고 있어, 장치의 소형화, 저소비 전력화에 크게 공헌하고, 그것에 따라, 최근 그 응용분야의 확대가 현저한 모바일 정보단말의 표시부 등에, 표시장치는 불가결한 디바이스로 되고 있다.
표시장치의 구동회로로서는 N채널형 TFT와 P채널형 TFT를 조합한 CMOS 회로가 일반적으로 사용되고 있다. CMOS 회로의 특징으로서, 논리가 변하는 순간에만 전류가 흐르고, 어떤 논리의 유지 중에는 전류가 흐르지 않기 때문에(실제로는 미소한 누설전류의 존재가 있음), 회로 전체에서의 소비전류를 낮게 억제하는 것이 가능한 점이나, 고속구동에 유리한 점을 들 수 있다.
유기 EL 소자나, FED(필드 이미션 디스플레이)나, 액정디스플레이에 사용되는 소자 등과 같은 자발광소자나 액정소자 등을 사용한 표시장치의 수요는, 모바일 전자기기의 소형화, 경량화에 따라 급속히 그 수요가 증가하고 있지만, 매우 많은 개수의 TFT를 제조해야 하기 위해, 수율 등의 면에서, 그 제조비용을 충분히 낮게 억제하는 것이 어렵다. 금후의 수요는 더 급속히 증가하는 것은 용이하게 예측되고, 그 때문에 표시장치를 보다 염가에 공급할 수 있도록 하는 것이 요망되고 있다.
절연체 상에 구동회로를 제작하는 방법으로서는, 복수의 포토마스크를 사용하여, 활성층, 배선 등의 패턴을 노광, 에칭을 행하여 만들어 넣는 방법이 일반적이지만, 이때의 많은 공정수가 제조비용에 직접 영향을 주고 있기 때문에, 가능한 한 적은 공정수로 제조하는 것이 이상적이다. 그래서, 종래 CMOS 회로에 의해 구성되어 있던 구동회로를, N채널형 또는 P채널형 중 어느 한쪽의 도전형만의 TFT를 사용하여 구성하는 것이 시도되고 있다. 이 방법에 의해, 이온도핑공정의 일부를 생략할 수 있고, 또한 포토마스크의 매수도 삭감할 수 있다. 그 결과, 비용절감을 도모하는 것을 할 수 있다.
도 9a는, 1극성만의 TFT를 사용하여 구성한 TFT 부하형의 인버터회로의 예를 나타내고 있다. 이하에, 그 동작에 대하여 기술한다.
도 9b는, 인버터회로에 입력하는 신호의 파형을 나타내고 있다. 여기서, 입력신호진폭은 고전위측 전원 VDD와 저전위측 전원 GND의 중간으로 한다. 이때, 간단화를 위해, GND=0V로 하여 생각한다.
회로동작에 대하여 설명한다. 이때, 설명을 명확하고 또한 간단히 하기 위해, 회로를 구성하는 N채널형 TFT의 임계치전압은, 그 변동이 없는 것으로서 일률적으로(VthN) 한다. 또한, P형 TFT에 대해서도 마찬가지로, 일률적으로(VthP) 한다.
도 9b에 나타내는 바와 같은 신호가 입력되는 경우를 생각한다. 우선, 입력신호가, L 신호(저전위측 전원 GND)일 때, N채널형 TFT(904)는 오프한다. 한편, 부하 TFT(903)는 항상 포화영역에서 동작하고 있기 때문에, 출력단자의 전위는 고전위측 전원 VDD의 방향으로 상승된다. 한편, 입력신호가 H 신호(고전위측 전원 VDD)일 때, N채널형 TFT(904)는 온한다. 여기서, 부하 TFT(903)의 전류능력보다도, N채널형 TFT(904)의 전류능력을 충분히 높게 해 두는 것에 의해, 출력노드의 전위는 저전위측 전원 GND의 방향으로 하강된다.
단, 이 경우, 이하와 같은 문제점이 있다. 도 9c는, TFT 부하형 인버터회로의 출력파형을 나타낸 것이다. 도 9c에 나타내는 바와 같이, 입력신호가 L 신호일 때에, 출력단자의 전위는, 907에서 나타내는 만큼만, 요컨대, 부하 TFT(903)의 임계치전압만큼만, VDD보다도 전위가 낮아진다. 이것은, 부하 TFT(903)의 게이트?소스 사이 전압이, 임계치전압보다도 작아지면, 부하 TFT(903)에, 거의 전류가 흐르지 않게 되어, 오프상태로 되어 버리기 때문이다. 여기서, 부하 TFT(903)의 소스가 출력단자로, 게이트는, VDD에 접속되어 있다. 따라서, 출력단자의 전위는, 게이트의 전위보다도, 임계치전압만큼만 낮은 전위가 된다. 요컨대, 출력단자의 전위는, 최대라도 (VDD-VthN)까지밖에 상승하지 않는다. 더욱이, 부하 TFT(903)와 N채널형 TFT(904)의 전류능력의 비에 따라서는, 입력신호가 H 신호일 때에, 출력단자의 전위는, 908에서 나타내는 만큼만 GND보다도 전위가 높아진다. 이것을 충분히 GND에 근접하게 하기 위해서는, 부하 TFT(903)에 대하여, N채널형 TFT(904)의 전류능력을 충분히 크게 할 필요가 있다.
이와 같이, 1극성만의 TFT를 사용하여 구성한 인버터회로를 사용하면, 입력신호의 진폭에 대하여, 출력신호의 진폭감쇠가 생기게 된다.
그래서, 출력신호의 진폭이 작아져 버린다는 문제를, 회피하는 것이, 몇개의 방법을 사용하여, 검토되고 있다(예를 들면, 특허문헌 1, 특허문헌 2, 특허문헌 3, 특허문헌 4를 참조).
도 33에, 특허문헌 1, 특허문헌 2에 표시되어 있는 인버터회로의 회로도를 나타낸다. 도 33의 회로는, 트랜지스터(3302)의 게이트가, 플로팅상태로 되고, 용량소자(3304)의 양단의 전압(양단의 전위차)이, 변화하지 않게 되는 것을 이용하고 있다.
그래서, 다음에, 도 33의 동작에 대하여 설명한다. 입력단자 3305와 입력단자 3306에는, 서로 반전된 신호가 입력된다. 우선, 입력단자 3306에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 3305에 L 신호(저전위측 전원 GND)가 입력된다고 한다. 그렇게 되면, 트랜지스터 3303은 온한다. 그 결과, 단자 3308의 전위는, L 신호(저전위측 전원 GND)의 전위가 된다. 또한, 트랜지스터 3301은, 입력단자 3305의 전위가 L 신호(저전위측 전원 GND)의 전위이기 때문에, 온한다. 그 결과, 단자 3307은, L 신호(저전위측 전원 GND)의 전위가 된다. 요컨대, 용량소자 3304의 양단의 전압(양단의 전위차)은, 0V가 된다.
다음에, 입력단자 3305에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 3306에 L 신호(저전위측 전원 GND)가 입력되는 것으로 한다. 그렇게 되면, 트랜지스터 3303은 오프한다. 입력단자 3305의 전위는, H 신호(고전위측 전원 VDD)의 전위이기 때문에, 트랜지스터 3301은 온하고, 단자 3307의 전위가 상승한다. 그리고, 트랜지스터 3302의 게이트?소스 사이 전압이 임계치전압보다도 커지면, 트랜지스터 3302가 온하고, 단자 3308의 전위가 상승하기 시작한다. 그와 같을 때에, 단자 3307의 전위가 상승해 가면, 나아가서는, 트랜지스터 3301이 오프한다. 왜냐하면, 단자 3307은, 트랜지스터 3301의 소스로 되어 있기 때문에, 단자 3307의 전위가 상승함으로써, 트랜지스터 3301의 게이트?소스 사이 전압이 작아지고, 나아가서는, 임계치전압과 같게 되어 버리기 때문이다. 트랜지스터 3301의 게이트?소스 사이 전압이, 임계치전압과 같게 되어 버리면, 트랜지스터 3301은 오프상태로 된다. 따라서, 단자 3305로부터 단자 3307로의 전류의 흐름은, 멈춰 버린다. 요컨대, 단자 3307은, 플로팅상태로 되어 버린다. 그 결과, 용량소자 3304의 양단의 전압(양단의 전위차)은, 변화하지 않게 된다.
트랜지스터 3301이 오프가 된 시점에서, 단자 3308의 전위는, 아직, 상승을 계속하고 있었다고 한다. 그 경우, 트랜지스터 3302는, 온상태에 있다. 요컨대, 트랜지스터 3302의 게이트?소스 사이 전압, 요컨대, 용량소자 3304의 양단의 전압(양단의 전위차)은, 트랜지스터 3302의 임계치전압보다도 크다. 따라서, 더욱이, 단자 3308의 전위가 상승한다. 이때, 동시에, 단자 3307의 전위도 상승한다. 왜냐하면, 용량소자 3304의 양단의 전압(양단의 전위차)은, 변화하지 않게 되어 있기 때문에, 용량소자 3304의 한쪽의 단자(단자 3308)가 상승하면, 다른쪽의 단자(단자 3307)도 상승하기 때문이다. 그리고, 그대로, 단자 3308의 전위는, 상승을 계속하고, 나아가서는, 고전위측 전원 VDD에 도달한다. 단자 3308의 전위가 고전위측 전원 VDD에 도달할 때까지 그 동안, 계속, 트랜지스터 3302는, 온상태에 있다. 그리고, 용량소자 3304에는, 트랜지스터 3301이 오프가 된 시점에서의 전압이, 그대로 유지되어 있다. 따라서, 단자 3307의 전위는, 고전위측 전원 VDD보다도, 용량소자 3304에 보존되어 있는 전압만큼만, 높아져 있다.
요컨대, 단자 3307이나 단자 3308의 전위는, 고전위측 전원 VDD와 같거나, 이상의 전위가 된다. 따라서, 입력신호의 진폭보다도, 출력신호의 진폭쪽이 작아져 버린다는 것을 방지 할 수 있다.
이러한 회로는, 일반적으로, 부트스트랩 회로라 부른다.
[특허문헌 1]
일본특허공개평 8-50790호 공보
[특허문헌 2]
특허 제3330746호 명세서
[특허문헌 3]
특허 제3092506호 명세서
[특허문헌 4]
일본특허공개 2002-328643호 공보
그렇지만, 도 33에 나타내는 인버터회로에는, 크게 2개의 문제점이 있다. 첫번째 문제점은, 입력단자 3305에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 3306에 L 신호(저전위측 전원 GND)가 입력되었을 때, 트랜지스터 3301이 오프로 되는 것이 느리면, 단자 3307이나 단자 3308의 전위가, 충분히 상승하지 않은 상태로 되어 버린다는 것이다. 가령, 트랜지스터 3302가 먼저 오프로 되어 있었다고 한다. 그 경우, 용량소자 3304는, 트랜지스터 3302의 게이트?소스 사이에 배치되어 있기 때문에, 용량소자 3304에는, 트랜지스터 3302의 임계치전압이 축적되어 있게 된다. 그 시점에서는, 트랜지스터 3301은, 아직, 온상태이기 때문에, 단자 3307의 전위는, 상승하고 있다. 그리고 마지막에는, 트랜지스터 3301이 오프한다. 이때에는, 용량소자에는, 트랜지스터 3302의 임계치전압이 보존되어 있고, 트랜지스터 3302는, 오프하고 있다. 따라서, 단자 3308이나 3307의 전위는, 더 이상 상승하지 않는다.
두번째 문제점은, 입력단자 3305에 입력되는 H 신호의 전위가, 고전위측 전원 VDD보다도 낮은 경우, 단자 3307이나 단자 3308의 전위가, 충분히 상승하지 않는다는 것이다. 입력단자 3305에 신호를 출력하는 회로가, 예를 들면, 도 9a와 같은 회로인 경우, H 신호의 전위가, 고전위측 전원 VDD보다도 낮게 되어 버리는 것이 발생할 수 있다. 그래서 가령, 입력단자 3305에 입력되는 H 신호의 전위와, 고전위측 전원 VDD와의 차이가, 트랜지스터 3301의 임계치전압보다도 큰 경우에 대하여 생각한다. 그와 같은 경우는, 입력단자 3305에 H 신호가 입력되고, 입력단자 3306에 L 신호(저전위측 전원 GND)가 입력되었을 때, 단자 3307의 전위의 상승이 멈추어도, 트랜지스터 3301은, 오프상태로 되지 않는다. 요컨대, 단자 3307은, 플로팅상태로는 되지 않고, 단자 3307에는, 단자 3305로부터 전하가 계속 공급되기 때문에, 단자 3305와 단자 3307의 전위는, 같은 상태가 유지된다. 따라서, 용량소자 3304의 양단의 전압(양단의 전위차)이 변화하지 않는다는 동작으로는 되지 않는다. 그 결과, 단자 3307이나 단자 3308의 전위는, 충분히 상승하지 않는다.
이러한 인버터회로의 출력단자에, 동일한 구성의 인버터회로를 접속하면, 그 출력단자의 신호진폭은, 더욱, 낮게 되어 버린다. 요컨대, 회로를 접속할 때마다, 점점 계속되어 출력신호의 진폭이 작아져, 정상적으로 동작하지 않게 되어 버린다.
이것에 대하여, 특허문헌 4에 표시되어 있는 인버터회로에서는, 상기한 두번째 문제는, 해결되어 있다. 도 34에, 특허문헌 4에 표시되어 있는 인버터회로를 나타낸다. 입력단자 3405에, 고전위측 전원 VDD보다도 낮은 H 신호가 입력되고, 입력단자 3406에 L 신호(저전위측 전원 GND)가 입력되었을 때, 단자 3407의 전위가 상승하여, 트랜지스터 3401의 게이트?소스 사이 전압이 임계치전압과 같아지면, 트랜지스터 3401은, 오프한다. 요컨대, 단자 3407은, 플로팅상태가 된다. 따라서, 그 시점에서의 용량소자 3404의 양단의 전압(양단의 전위차)은, 보존된다. 따라서, 트랜지스터 3401이 오프한 시점에서, 트랜지스터 3402가 온상태이면, 단자 3408의 전위는, 상승을 계속하고, 결과로서, 단자 3407의 전위도, 상승해 간다.
단, 도 34의 회로라도, 상기 첫번째 문제는, 해결할 수 없다.
전술한 문제에 감안하여, 출력신호의 진폭이 작아지기 어려운 반도체장치를 제공하는 것을 과제로 한다. 또한, 극성이 하나뿐인 트랜지스터를 사용하여 회로를 구성할 수 있는 반도체장치를 제공하는 것을 과제로 한다.
이때, 반도체장치란 반도체를 사용한 소자(트랜지스터, 다이오드), 콘덴서, 저항 등을 포함하는 회로를 구성하고 있는 장치를 말하는 것으로 한다. 물론 이들 소자는 한정되어 있는 것은 아니다.
본 발명은, 상기한 문제점을 해결하기 위해, 이하에 나타내는 수단을 사용한다.
본 발명은, 제 1 내지 제 6 박막트랜지스터, 출력단자 및 전원선을 구비한 반도체장치로서, 상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고, 상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고, 상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고, 상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고, 상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고, 상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고, 상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고, 상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고, 상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고, 상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고, 상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속된 것을 특징으로 하는 반도체장치가 제공된다.
또한, 본 발명은, 상기 구성에서,
상기 정류성성소자가, 다이오드 접속된 트랜지스터인 것을 특징으로 하는 반도체장치가 제공된다.
요컨대, 본 발명에서는, 신호입력부분에 다이오드 접속된 트랜지스터 등과 같은 정류성성소자가 배치된다.
그리고, 다이오드 접속된 트랜지스터가 오프함으로써, 제1 트랜지스터의 게이트가, 플로팅상태가 된다. 그 때, 제1 트랜지스터는, 온상태에 있어, 그 게이트?소스 사이 전압은, 용량소자(트랜지스터의 게이트용량)에 보존된다. 그 후, 제1 트랜지스터의 소스의, 전위가 상승하면, 부트스트랩 효과에 의해, 제1 트랜지스터의 게이트의 전위도 상승한다. 그 결과, 출력신호의 진폭이 작아지는 것을 방지할 수 있다.
또한, 본 발명은, 상기 구성에서,
상기 제3 트랜지스터와 직렬로 제2 정류성성소자가 접속되어 있는 것을 특징으로 하는 반도체장치가 제공된다.
또한, 본 발명은, 상기 구성에서,
상기 제2 정류성성소자가, 다이오드 접속된 트랜지스터인 것을 특징으로 하는 반도체장치가 제공된다.
요컨대, 본 발명에서는, 제1 트랜지스터의 게이트 부분에, 다이오드 접속된 트랜지스터 등과 같은 제3 정류성성소자가 배치된다.
그리고, 제2 정류성성소자인 다이오드 접속된 트랜지스터가 오프함으로써, 제1 트랜지스터의 게이트의 전위가, 지나치게 하강되는 것을 방지할 수 있다. 그 결과, 출력신호의 진폭이 작아지는 것을 방지할 수 있다.
또한, 본 발명은, 상기 구성에서,
상기 다이오드 접속된 트랜지스터와, 상기 제1 트랜지스터가, 동일한 도전형을 갖는 것을 특징으로 하는 반도체장치가 제공된다.
요컨대, 제1 트랜지스터와, 상기 다이오드 접속된 트랜지스터가, 동일한 도전형을 가짐으로써, 회로를 구성하는 모든 트랜지스터의 도전형을 동일하게 하는 것이 가능하게 된다. 그 결과, 비용절감을 도모하는 것을 할 수 있다.
또한, 본 발명은, 상기 구성에서,
상기 제2 정류성소자인 다이오드 접속된 트랜지스터와, 상기 제1 트랜지스터가, 동일한 도전형을 갖는 것을 특징으로 하는 반도체장치가 제공된다.
요컨대, 제1 트랜지스터와, 상기 제2 정류성소자인 다이오드 접속된 트랜지스터가, 동일한 도전형을 가짐으로써, 양쪽 트랜지스터의 임계치전압의 크기를 대략 동일하게 할 수 있다. 제1 트랜지스터의 임계치전압과, 상기 제2 정류성소자인 다이오드 접속된 트랜지스터의 임계치전압이, 대략 동일한 크기이기 때문에, 제1 트랜지스터가 오프해야 할 때에, 전류가 누설되어 버리는 것을 방지할 수 있다.
또한, 본 발명은 상기 구성에서, 용량소자를 가지며, 상기 용량소자의 한쪽의 단자는, 상기 제1 트랜지스터의 게이트와 접속되고, 다른쪽의 단자는, 상기 제1 트랜지스터의 소스와 접속되어 있는 것을 특징으로 하는 반도체장치가 제공된다.
이때, 본 발명에서의 트랜지스터는, 어떠한 재료, 수단, 제조방법에 의해 제조된 트랜지스터라도 되며, 어떠한 타입의 트랜지스터라도 된다. 예를 들면, 박막트랜지스터(TFT)라도 된다. TFT 중에서도, 반도체층이 비정질(비결정질)인 것이라도 되고, 다결정(폴리크리스탈)이라도, 단결정인 것이라도 된다. 그 밖의 트랜지스터로서, 단결정기판에서 제작된 트랜지스터라도 되고, SOI 기판에서 제작된 트랜지스터라도 되며, 플라스틱기판 상에 형성된 트랜지스터라도 되고, 유리기판 상에 형성된 트랜지스터라도 된다. 그 외에도, 유기물이나 카본나노튜브로 형성된 트랜지스터라도 된다. 또한, MOS형 트랜지스터라도 되고, 바이폴라형 트랜지스터라도 된다.
이때, 본 발명에서, 접속되어 있다라는 것은, 전기적으로 접속되어 있는 것과 동일한 의미이다. 따라서, 사이에, 별도의 소자나 회로 등이 배치되어 있어도 된다. 본 발명은 상기한 구성에 의해, 부트스트랩회로를 구성하는 용량소자의 한쪽의 단자를 플로팅상태가 되기 쉽게 할 수 있다. 그 결과, 출력신호의 진폭이 작아져 버리는 것을 방지할 수 있다. 또한, 입력신호의 진폭이 작아도, 부트스트랩 회로를 구성하는 용량소자의 한쪽의 단자를 플로팅상태로 하는 것을 할 수 있다. 그 때문에, 출력신호의 진폭이 작아져 버리는 것을 방지할 수 있다. 또한, 극성이 하나뿐인 트랜지스터를 사용하여 회로를 구성할 수 있다. 그 때문에, 제조비용을 억제하는 것을 할 수 있다.
본 발명은 상기 구성에 의해, 부트스트랩회로를 구성하는 용량소자의 한쪽의 단자를 플로팅상태가 되기 쉽게 할 수 있다. 그 결과, 출력신호의 진폭이 작아져 버리는 것을 방지할 수 있다. 또한, 입력신호의 진폭이 작아도, 부트스트랩회로를 구성하는 용량소자의 한쪽의 단자를 플로팅상태로 할 수 있다. 그 때문에, 출력신호의 진폭이 작아져 버리는 것을 방지할 수 있다. 또한, 극성이 1개뿐인 트랜지스터를 사용하여 회로를 구성할 수 있다. 그 때문에, 제조비용을 억제할 수 있다.
도 1은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 2는 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 3은 본 발명을 적용한 인버터회로를 나타내는 도면기호를 나타내는 도면.
도 4는 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 5는 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 6은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 7은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 8은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 9는 종래의 인버터회로의 구성과 동작을 나타내는 도면.
도 10은 본 발명을 클록드 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 11은 본 발명을 적용한 클록드 인버터회로를 나타내는 도면기호를 나타내는 도면.
도 12는 본 발명을 NAND 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 13은 본 발명을 적용한 NAND 회로를 나타내는 도면기호를 나타내는 도면.
도 14는 본 발명을 NOR 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 15는 본 발명을 트랜스퍼 게이트회로에 적용한 경우의 회로구성을 나타내는 도면.
도 16은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 17은 본 발명을 클록드 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 18은 본 발명을 NAND 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 19는 본 발명을 NOR 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 20은 본 발명을 트랜스퍼 게이트회로에 적용한 경우의 회로구성을 나타내는 도면.
도 21은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 22는 본 발명을 적용한 인버터회로를 나타내는 도면기호를 나타내는 도면.
도 23은 본 발명을 클록드 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 24는 본 발명을 적용한 클록드 인버터회로를 나타내는 도면기호를 나타내는 도면.
도 25는 본 발명을 NAND 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 26은 본 발명을 적용한 NAND 회로를 나타내는 도면기호를 나타내는 도면.
도 27은 본 발명을 인버터회로에 적용한 경우의 회로구성을 나타내는 도면.
도 28는 본 발명의 표시장치의 구성을 나타내는 도면.
도 29는 본 발명을 DFF 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 30은 본 발명을 DFF 회로에 적용한 경우의 회로구성을 나타내는 도면.
도 31은 본 발명을 시프트 레지스터에 적용한 경우의 회로구성을 나타내는 도면.
도 32는 본 발명이 적용되는 전자기기의 도면.
도 33은 종래의 인버터회로의 구성을 나타내는 도면.
도 34는 종래의 인버터회로의 구성을 나타내는 도면이다.
[발명의 실시예]
본 발명의 반도체장치가 갖는 회로구성에 대하여, 이하에 설명한다.
(실시형태 1)
본 실시형태에서는, 우선, 발명이 해결하고자 하는 과제에서 설명한, 두번째 문제에 대처한 인버터회로에 대하여 설명한다. 요컨대, 입력단자에 입력되는 H 신호의 전위가, 고전위측 전원 VDD보다도 낮은 경우, 어떤 단자의 전위가, 충분히 상승하지 않는다는 문제에 대처한 인버터회로에 대하여, 설명한다.
도 2에, 입력단자 105에 입력되는 H 신호의 전위가, 고전위측 전원 VDD보다도 낮아도, 단자 107이나 단자 108의 전위가, 충분히 상승할 수 있도록 한 인버터회로를 나타낸다. 입력단자 105는, 다이오드 접속된 트랜지스터 101을 통해, 트랜지스터 102의 게이트와 접속되어 있다. 트랜지스터 101은, 다이오드 접속되어 있기 때문에, 그 게이트는, 입력단자 105에 접속되어 있다. 따라서, 단자 105로부터 단자 107쪽으로는, 전류를 흐르게 할 수 있어, 단자 107로부터 단자 105 쪽으로는, 전류를 흐르게 할 수 없다. 또한, 트랜지스터 102의 게이트와 소스의 사이에는, 용량소자 104가 접속되어 있다. 트랜지스터 드레인는, 트랜지스터 102의 소스와 접속되어 있고, 트랜지스터 103의 게이트는, 입력단자 106과 접속되어 있다. 그리고, 트랜지스터 109의 게이트는, 입력단자 106과 접속되고, 드레인는, 트랜지스터 102의 게이트와 접속되어 있다.
이때, 트랜지스터 109의 소스와, 트랜지스터 103의 소스는, 저전위측 전원 GND에 접속되어 있지만, 이것에 한정되지 않는다. 각각의 소스는, 다른 전위의 배선에 접속되어 있어도 되고, 펄스신호가 입력되어도 된다.
또한, 입력단자 106은, 트랜지스터 109의 게이트와 트랜지스터 103의 게이트와 접속되어 있지만, 이것에 한정되지 않는다. 각각의 게이트는, 각각의 입력단자에 접속되어 있어도 된다.
또한, 트랜지스터 102의 드레인는, 고전위측 전원 VDD와 접속되어 있지만, 이것에 한정되지 않는다. 다른 전위의 배선에 접속되어 있어도 되고, 펄스신호가 입력되어도 된다.
다음에, 도 2의 동작에 대하여 설명한다. 입력단자 105와 입력단자 106에는, 통상은 서로 반전된 신호가 입력된다. 단, 항상 반전된 신호를 입력하지 않아도 동작시키는 것은 가능하다. 우선, 입력단자 106에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 105에 L 신호(저전위측 전원 GND)가 입력되는 것으로 한다. 그렇게 되면, 트랜지스터 109와 트랜지스터 103은 온한다. 그 결과, 단자 108의 전위는, GND가 된다. 그리고, 단자 107의 전위는, GND가 되므로, 트랜지스터 102는 오프한다. 또한, 단자 105와 단자 107은, 동전위이므로 트랜지스터 101은, 오프한다. 또한, 용량소자 104의 양단의 전압(양단의 전위차)은, 0V가 된다.
다음에, 입력단자 105에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 106에 L 신호(저전위측 전원 GND)가 입력되는 것으로 한다. 그렇게 되면, 트랜지스터 109와 트랜지스터 103은 오프한다. 입력단자 105의 전위는, H 신호(고전위측 전원 VDD)의 전위이기 때문에, 트랜지스터 101은 온하고, 단자 107의 전위가 상승한다. 그리고, 트랜지스터 102의 게이트?소스 사이 전압이 임계치전압보다 커지면, 트랜지스터 102가 온하고, 단자 108의 전위가 상승하기 시작한다. 그와 같을 때에, 단자 107의 전위가 상승해 가면, 나아가서는, 트랜지스터 101이 오프한다. 왜냐하면, 단자 107은, 트랜지스터 101의 소스로 되어 있기 때문에, 단자 107의 전위가 상승함으로써, 트랜지스터 101의 게이트?소스 사이 전압(드레인?소스 사이 전압)이 작아져, 나아가서는, 임계치전압과 같게 되기 때문이다. 트랜지스터 101의 게이트?소스 사이 전압이, 임계치전압과 같아지면, 트랜지스터 101은 오프상태가 된다. 따라서, 단자 105로부터 단자 107로의 전류의 흐름은, 멈춘다. 요컨대, 단자 107은, 플로팅상태가 된다. 그 결과, 용량소자 104의 양단의 전압(양단의 전위차)은, 변화하지 않게 된다.
트랜지스터 101이 오프로 된 시점에서, 단자 108의 전위는, 아직, 계속 상승하고 있었다고 한다. 그 경우, 트랜지스터 102는, 온상태에 있다. 요컨대, 트랜지스터 102의 게이트?소스 사이 전압, 요컨대, 용량소자 104의 양단의 전압(양단의 전위차)은, 트랜지스터 102의 임계치전압보다도 크다. 따라서, 더욱이, 단자 108의 전위가 상승한다. 이때, 동시에, 단자 107의 전위도 상승한다. 왜냐하면, 용량소자 104의 양단의 전압(양단의 전위차)은, 변화하지 않게 되어 있기 때문에, 용량소자 104의 한쪽의 단자(단자 108)가 상승하면, 다른쪽의 단자(단자 107)도 상승하기 때문이다. 그리고, 그대로, 단자 108의 전위는, 상승을 계속하고, 나아가서는, 고전위측 전원 VDD에 도달한다. 단자 108의 전위가 고전위측 전원 VDD에 도달할 때까지 그 동안, 계속, 트랜지스터 102는, 온상태에 있다. 용량소자 104에는, 트랜지스터 101이 오프가 된 시점에서의 전압이, 그대로 유지되어 있다. 따라서, 단자 107의 전위는, 고전위측 전원 VDD보다도, 용량소자 3304에 보존되어 있는 전압만큼만, 높아져 있다.
요컨대, 단자 107이나 단자 108의 전위는, 고전위측 전원 VDD와 같거나, 그 이상의 전위가 된다. 따라서, 입력신호의 진폭보다도, 출력신호의 진폭쪽이 작아져 버린다는 것을 방지할 수 있다.
이와 같이, 단자 106에 입력한 신호가, 단자 107, 108에서는, 반전된 신호로 되어 있다. 따라서, 도 2에 나타내는 인버터회로에서는, 입력단자가 단자 106이고, 출력단자가 단자 107 또는 108이라 할 수 있다. 그리고, 단자 105에는, 단자 106과는 반전된 신호를 입력하면 된다. 따라서 단자 105도 입력단자의 하나라 생각해도 된다.
또한, 출력단자를 단자 107로 하는지, 단자 108로 하는지는, 그 전에 접속하는 회로의 입력임피던스의 크기에 따라 결정할 수 있다. 요컨대, 단자 107은, 동작상태에 따라서는, 플로팅상태로 할 필요가 있다. 따라서, 단자 107은, 입력임피던스가 낮은 회로와 접속하는 것을 할 수 없다. 단, 단자 107에서, H 신호일 때의 전위는, VDD보다도 높게 할 수 있다. 한편, 단자 108인 경우는, 플로팅상태로 할 필요가 없기 때문에, 입력임피던스가 낮지 않은 회로에 접속해도 문제없다. 단, H 신호일 때의 전위는, VDD보다도 높게는 될 수 없다. 이와 같이, 각각의 상위점이 있기 때문에, 출력단자를 단자 107 또는 단자 108 중 어느 쪽으로 하는지는, 적절히 판단하면 된다.
여기서, 도 2에서 나타낸 인버터회로를 나타내는 도면기호 301을, 도 3에 나타낸다. 입력단자 303은 단자 106에 해당하고, 입력단자 304는 단자 105에 해당한다. 출력단자 302는 단자 108 또는 단자 107에 해당한다. 단자 303과 단자 304에는, 서로 반전된 신호가 입력된다. 인버터회로로서의 동작을 생각하면, 단자 303에 입력한 신호가, 반전하여, 출력단자 302에 출력된다. 따라서, 단자 303이 인버터회로로서의 입력단자라 말할 수 있다.
다음에, 입력단자 105에 입력되는 H 신호의 전위가, 고전위측 전원 VDD보다도 낮은 경우에 대하여 생각한다. 가령, 입력단자 105에 입력되는 H 신호의 전위와, 고전위측 전원 VDD와의 차이가, 트랜지스터 101의 임계치전압보다도 큰 경우에 대하여 생각한다. 그와 같은 경우이어도, 입력단자 105에 H 신호가 입력되고, 입력단자 106에 L 신호(저전위측 전원 GND)가 입력되었을 때, 단자 107의 전위가 상승하여, 트랜지스터 101의 게이트?소스 사이 전압이 임계치전압과 같아지면, 트랜지스터 101은 오프하고, 단자 107은 플로팅상태가 된다. 따라서, 트랜지스터 101이 오프된 단계에서, 트랜지스터 102가 온되어 있으면, 그 때의 트랜지스터 102의 게이트?소스 사이 전압은, 용량소자 104에 유지된다. 따라서, 단자 108이나 단자 107의 전위는, 충분히 상승한다.
이와 같이, 통상의 CMOS 회로에서도, P채널형 트랜지스터를 사용하는 트랜지스터에 관하여, 그 극성을 반대로 해도, 트랜지스터 101, 109, 용량소자 104 등을 사용함으로써, 정상적으로 동작시키는 것이 가능하게 된다. 이것은, 인버터회로뿐만 아니라, 모든 회로에도, 적용할 수 있다.
이때, 도 2에서, 트랜지스터 102의 드레인는, 전위 VDD의 배선에 접속되어 있지만, 이것에 한정되지 않는다. 트랜지스터 102의 드레인의 전위는, 상황에 따라 변화되어도 된다. 예를 들면, 펄스신호를 입력해도 된다. 마찬가지로, 트랜지스터 103이나 트랜지스터 109의 소스는, 전위 GND의 배선에 접속되어 있지만, 이것에 한정되지 않는다. 트랜지스터 103이나 트랜지스터 109의 소스의 전위는, 상황에 따라 변화되어도 되며, 각각에 다른 전위나 신호가 입력되어 있어도 된다.
예를 들면, 도 4에 나타내는 바와 같이, 트랜지스터 102의 드레인는, 입력단자 105에 접속되어 있어도 된다. 이 경우에서도, 입력단자 106에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 105에 L 신호(저전위측 전원 GND)가 입력될 때에는, 출력단자 108의 전위는 GND가 되고, 입력단자 106에 L 신호(저전위측 전원 GND)가 입력되며, 입력단자 105에 H 신호(고전위측 전원 VDD)가 입력될 때에는, 출력단자 108의 전위는 VDD가 된다. 따라서, 문제없이 동작한다.
혹은, 트랜지스터 102의 드레인에 펄스신호를 입력함으로써, 시프트 레지스터나 래치회로 등, 또는 그 일부를 구성하는 것도 할 수 있다.
이때, 도 2에서, 트랜지스터는, N채널형을 사용하고 있었지만, 이것에 한정되지 않는다. P채널형 트랜지스터도 사용하여 회로를 구성해도 되고, CMOS형으로 하여, 회로를 구성해도 된다. 도 2의 회로에서의 트랜지스터를 모두 P채널형으로 하는 경우는, VDD와 GND의 전위를 교체하면 된다.
이때, 도 2에서의 트랜지스터 101은, 트랜지스터 102 등과 동일한 극성의 트랜지스터이지만, 이것에 한정되지 않는다. 정류성이 있는 소자이면, 어느 것이라도 된다. 예를 들면, 트랜지스터 101 대신에, PN 접합이나 PIN 접합의 다이오드나 쇼트키형의 다이오드 등을 사용해도 된다. 또한, 도 5에 나타내는 바와 같이, 트랜지스터 102등과 반대의 극성의 트랜지스터 101P를 다이오드 접속한 것 등을 사용해도 된다.
이때, 용량소자 104는, 생략하는 것도 가능하다. 요컨대, 트랜지스터 102의 게이트용량으로 대용하는 것이 가능하다. 트랜지스터 102의 게이트용량에 대해서는, 소스영역이나 드레인영역이나 LDD 영역 등과 게이트전극이 겹쳐 오버랩되어 있는 영역에서 용량이 형성되어 있어도 되며, 채널영역과 게이트전극과의 사이에서 용량이 형성되어 있어도 된다.
(실시형태 2)
실시형태 1에서는, 발명이 해결하고자 하는 과제에서 설명한, 두번째 문제에 대처한 인버터회로에 대하여 설명하였다. 본 실시형태에서는, 발명이 해결하고자 하는 과제에서 설명한, 첫번째 문제에 대처한 인버터회로에 대하여 설명한다.
여기서, 도 33의 회로에 되돌아가, 첫번째 문제가 생겨 버리는 요인을 분석한다. 우선, 입력단자 3306에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 3305에 L 신호(저전위측 전원 GND)가 입력될 때에는, 단자 3307은, L 신호(저전위측 전원 GND)의 전위가 된다. 요컨대, 용량소자 3304의 양단의 전압(양단의 전위차)은, 0V가 된다.
다음에, 입력단자 3305에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 3306에 L 신호(저전위측 전원 GND)가 입력될 때에는, 단자 3307의 전위는, GND(0V)로부터 상승하기 시작한다. 그리고, VDD보다도 임계치전압만큼 낮은 전위(VDD-VthN)가 된 후, 플로팅상태가 된다. 요컨대, 그 만큼의 전위차를 상승시킬 필요가 있다. 그 때문에, 그 만큼의 충전시간이 필요하게 되어 버린다. 따라서, 단자 3307이 플로팅상태가 되는 것이, 그 만큼 늦어져 버린다.
그래서, 본 발명에서는, 단자 3307(또는 그것에 해당하는 단자)의 전위를, GND(0V)까지 하강시키지 않고 동작시키는 것으로 하였다. 단, 트랜지스터가 오프해야 할 때에는, 오프시킬 필요가 있으므로, 단자의 전위를, 대략 임계치전압 부근의 전위까지 하강시키는 것으로 하였다. 그 결과, 용량소자에는, 0V가 아니라, 임계치전압이 보존된다. 이와 같이, 처음부터 전하가 유지되어 있으므로, 전위의 상승분이 적어진다. 따라서, 충전시간이 적어져, 단자가 플로팅이 되기까지의 시간도 적어진다.
이상과 같은 원리에 근거하여, 회로를 구성하여, 첫번째 문제에 대처한다.
이때, 본 실시형태에서는, 실시예 1에서 설명한 회로를 개량함으로써, 첫번째 문제에 대처한다. 따라서, 첫번째 문제와 두번째 문제를 양쪽 동시에 해결할 수 있게 된다. 따라서, 기본적인 구성이나 동작은, 실시형태 1인 경우와 동일하므로, 자세한 설명은 생략한다.
도 1에, 도 2를 개량하여, 첫번째 문제와 두번째 문제를 양쪽 해결한 회로도를 나타낸다. 도 1에서는, 발명이 해결하고자 하는 과제에서 설명한, 두번째 문제를 해결하기 위해, 다이오드 접속(게이트와 드레인가 접속)된 트랜지스터 110을, 트랜지스터 109와 직렬로 배치한다. 이때, 도 1에서는, 트랜지스터 109의 드레인측에, 트랜지스터 110이 접속되어 있지만, 이것에 한정되지 않는다. 예를 들면, 도 6에 나타내는 바와 같이 트랜지스터 109의 소스측에 접속해도 된다.
도 1과 같이, 다이오드 접속된 트랜지스터 110을 배치함으로써, 단자 107의 전위가, 임계치전압보다도 낮아지지 않도록 할 수 있다. 요컨대, 용량소자 104의 양단의 전압(양단의 전위차)이, 0V가 되지 않고, 임계치전압 이상의 전압이 될 수 있다.
그래서, 간단히 동작을 설명한다. 우선, 입력단자 106에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 105에 L 신호(저전위측 전원 GND)가 입력되는 것으로 한다. 그렇게 되면, 트랜지스터 109와 트랜지스터 103은 온한다. 그 결과, 단자 108의 전위는, GND가 된다. 그러나, 단자 107의 전위는, 트랜지스터 110의 임계치전압이 된다. 왜냐하면, 트랜지스터 101은 오프하고 있다. 그리고, 트랜지스터 110의 게이트는, 드레인와 접속되어 있기 때문에, 트랜지스터 110의 소스?드레인 사이 전압이 임계치전압과 같아지면, 트랜지스터 110이 오프하기 때문이다. 단자 107의 전위가 임계치전압이 되기 때문에, 용량소자 104의 양단의 전압(양단의 전위차)도, 임계치전압이 된다. 따라서, 트랜지스터 110의 임계치전압과 트랜지스터 102의 임계치전압이 같다고 하면, 트랜지스터 102는 오프하게 된다.
다음에, 입력단자 105에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 106에 L 신호(저전위측 전원 GND)가 입력되는 것으로 한다. 그렇게 되면, 트랜지스터 109와 트랜지스터 103은 오프한다. 입력단자 105의 전위는, H 신호(고전위측 전원 VDD)의 전위이기 때문에, 트랜지스터 101은 온하고, 단자 107의 전위가 상승한다. 단, 도 2인 경우는, 전위는 GND(0V)로부터 상승하기 시작하지만, 도 1인 경우는, 단자 107은, 임계치전압으로부터 상승하기 시작한다. 그 때문에, 단자 107의 전위는 빠르게 상승한다. 그 결과, 트랜지스터 101은, 빠르게 오프상태로 되고, 단자 107도 플로팅상태로 된다. 그 시점에서는, 단자 108의 전위는, 아직 상승 중이기 때문에, 트랜지스터 102도 온상태로 되어 있다. 따라서, 단자 108이나 107의 전위가 충분히 상승하지 않는다라는 문제에 대처할 수 있다.
이때, 트랜지스터 110에 의해, 단자 107의 전위의 변화량이 적게 되고, 전위의 변화가 빠르게 된다. 그 결과, 회로의 동작도 빠르게 된다.
이러한 구성을 사용함으로써, 발명이 해결하고자 하는 과제에서 설명한, 첫번째 문제와 두번째 문제를, 동시에 양쪽 해결할 수 있다.
이때, 도 1, 도 6에서, 트랜지스터는, N채널형을 사용하고 있었지만, 이것에 한정되지 않는다. 도 1이나 도 6의 회로에서의 트랜지스터를 모두 P채널형으로 하는 경우는, VDD와 GND의 전위를 교체하면 된다. 도 1의 회로에서의 트랜지스터를 모두 P채널형으로 한 경우의 회로도를, 도 7에 나타낸다.
이때, 도 1,도 6에서의 트랜지스터 110은, 트랜지스터 102 등과 같은 극성의 트랜지스터이지만, 이것에 한정되지 않는다. 정류성성이 있는 소자이면, 어느 것이라도 된다. 예를 들면, 트랜지스터 110 대신에, PN 접합이나 PIN 접합의 다이오드, 쇼트키형 다이오드, 트랜지스터 102 등과 반대의 극성의 트랜지스터를 다이오드 접속한 것 등을 사용해도 된다. 요컨대, 단자 107의 전위가, 지나치게 하강되지 않도록 되어 있으면 된다.
단, 트랜지스터 110과 트랜지스터 102와는, 동일한 극성의 트랜지스터로, 임계치전압도 대략 같은 것이 바람직하다. 왜냐하면, 트랜지스터 110과 트랜지스터 102의 임계치전압이 다르면, 입력단자 105에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 106에 L 신호(저전위측 전원 GND)가 입력될 때, 트랜지스터 102가 온해 버릴 가능성이 있기 때문이다. 따라서, 트랜지스터 110과 102와는, 근접하여 배치하거나 함으로써, 특성을 갖추기 쉽게 하는 것이 바람직하다. 예를 들면, 반도체층을 레이저를 사용하여 결정화시키는 경우, 동일한 샷(shot)이 트랜지스터 110과 102에 맞닿도록 하는 것이 바람직하다. 단, 동작에 지장을 초래하지 않는 정도이면, 트랜지스터 110과 트랜지스터 102의 임계치전압이 다소 달라도 문제없다.
이때, 본 실시형태에서는, 실시형태 1에서 설명한 회로를 개량한 것에 대하여 기술하고 있다. 따라서, 실시형태 1에서 설명한 내용은, 본 실시형태에서도 적용하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 실시형태 1에서 설명한 회로를 개량함으로써, 발명이 해결하고자 하는 과제에서 설명한 첫번째 문제와 두번째 문제에 대처한 인버터회로에 대하여 설명하였다. 본 실시형태에서는, 도 34의 회로를 개량함으로써, 첫번째 문제에 대처한 인버터회로에 대하여 설명한다.
도 8에, 도 34의 회로를 개량한 인버터회로를 나타낸다. 트랜지스터 3409와 직렬로, 다이오드 접속한 트랜지스터 801이 배치된다. 이때, 도 8에서는, 트랜지스터 3409의 드레인와 단자 3407의 사이에, 트랜지스터 801이 배치되어 있지만, 이것에 한정되지 않는다. 예를 들면, 트랜지스터 3409의 소스측에 접속되어 있어도 된다.
이와 같이, 트랜지스터 801을 배치함으로써, 단자 3407의 전위가 너무 하강하지 않는다. 그 때문에, 단자 3407의 전위는 빠르게 상승한다. 그 결과, 트랜지스터 3401은, 빠르게 오프상태로 되고, 단자 3407도 플로팅상태로 된다. 그 시점에서는, 단자 3408의 전위는, 아직 상승 중이기 때문에, 트랜지스터 3402도 온상태로 되어 있다. 따라서, 단자 3408이나 3407의 전위가 충분히 상승하지 않는다라는 문제에 대처할 수 있다.
이때, 트랜지스터 801에 의해, 단자 3407의 전위의 변화량이 적게 되고, 전위의 변화가 빠르게 된다. 그 결과, 회로의 동작도 빠르게 된다.
이와 같은 구성을 사용함으로써, 발명이 해결하고자 하는 과제에서 설명한, 첫번째 문제와 두번째 문제를, 동시에 양쪽 해결할 수 있다.
이때, 도 8에서, 트랜지스터는, N채널형을 사용하고 있었지만, 이것에 한정되지 않는다. P채널형 트랜지스터도 사용하여 회로를 구성해도 되고, CMOS형으로 하여, 회로를 구성해도 된다. 도 8의 회로에서의 트랜지스터를 모두 P채널형으로 하는 경우는, VDD와 GND의 전위를 교체하면 된다.
이때, 도 8에서의 트랜지스터 801은, 트랜지스터 3402 등과 동일한 극성의 트랜지스터이지만, 이것에 한정되지 않는다. 정류성성의 어느 소자이면, 어느 것이라도 된다. 예를 들면, 트랜지스터 801 대신에, PN 접합이나 PIN 접합의 다이오드, 쇼트키형 다이오드, 트랜지스터 3402 등과 반대의 극성의 트랜지스터를 다이오드 접속한 것 등을 사용해도 된다. 요컨대, 단자 3407의 전위가, 지나치게 하강되지 않도록 되어 있으면 된다.
단, 트랜지스터 801과 트랜지스터 3402와는, 동일한 극성의 트랜지스터로, 임계치전압도 대략 같은 것이 바람직하다. 왜냐하면, 트랜지스터 801과 트랜지스터 3402의 임계치전압이 다르면, 입력단자 3405에 H 신호(고전위측 전원 VDD)가 입력되고, 입력단자 3406에 L 신호(저전위측 전원 GND)가 입력될 때, 트랜지스터 3402가 온해 버릴 가능성이 있기 때문이다. 따라서, 트랜지스터 801과 트랜지스터 3402와는, 근접하여 배치하거나 함으로써, 특성을 갖추기 쉽게 하는 것이 바람직하다. 예를 들면, 반도체층을 레이저를 사용하여 결정화시키는 경우, 동일한 샷이 트랜지스터 801과 3402에 맞닿도록 하는 것이 바람직하다. 단, 동작에 지장을 초래하지 않는 정도이면, 트랜지스터 801과 트랜지스터 3402의 임계치전압이 다소 다르더라도 문제없다.
(실시형태 4)
실시형태 1～3에서는, 인버터회로에 적용한 경우에 대하여 기술해 왔다. 다음에, 본 실시형태에서는, 그 이외의 회로에 적용한 경우의 예를 나타낸다.
우선, 도 10에, 클록드 인버터회로에 적용한 경우의 구성을 나타낸다. 도 10의 회로는, 도 2에 나타낸 인버터회로를 확장함으로써, 구성하고 있다. 그러나, 실시형태 1～3에서 나타낸 다른 회로를 확장함으로써 클록드 인버터회로를 구성하는 것도 가능하다.
도 10에서, 트랜지스터 1002B, 1003B는, 클록드 인버터회로의 출력단자에, 신호가 출력되는지 되지 않는지를 제어하고 있다. 통상은, 클록신호나 샘플링펄스신호 등에 동기하여, 온오프가 제어된다. 따라서, 트랜지스터 1002B, 1003B는, 입력단자 1005B에 입력되는 신호에 동기하여, 동시에 온오프한다. 한편, 트랜지스터 1002, 1003은, 입력단자 1005에 입력되는 입력신호를 반전시켜, 출력단자 1010에 출력하도록 동작하는 부분이다.
도 10에 나타내는 바와 같이, 클록드 인버터를 CMOS형으로 구성하는 경우에, P채널형 트랜지스터를 사용하는 부분에서, 트랜지스터 1001, 1009, 1001B, 1009B, 용량소자 1004, 1004B 등을 사용하여, 출력신호의 진폭이 작아져 버리는 것을 방지하고 있다. 이때, 도 10에서는, 트랜지스터 1003B의 게이트는, 입력단자 1005B에 접속되어 있지만, 이것에 한정되지 않는다. 트랜지스터 1003B의 게이트가, 단자 1007B에 접속되어 있어도 된다.
이때, 도 1과 같이, 트랜지스터 1009, 1009B 등과 직렬로, 다이오드 접속된 트랜지스터를 배치해도 된다. 또한, 트랜지스터 1001, 1001B의 접속을 도 8에서의 트랜지스터 3401과 같이 변경함으로써, 도 8의 인버터회로를 확장하여, 클록드 인버터를 구성해도 된다.
이때, 도 10의 회로의 동작에 대해서는, 실시예 1～3에서 설명한 것과 동일하므로, 생략한다.
여기서, 본 실시형태에서 나타낸 클록드 인버터를 나타내는 도면기호 1101을, 도 11에 나타낸다. 단자 1105는 단자 1005B에 해당하고, 단자 1106은 단자 1006B에 해당한다. 단자 1105와 단자 1106에는, 서로 반전된 신호가 입력된다. 단자 1105에 H 신호가 입력되었을 때, 출력단자 1102에 신호가 출력되는 것으로 한다. 그리고, 입력단자 1103은 단자 1006에 해당하고, 입력단자 1104는 단자 1005에 해당한다. 클록드 인버터회로로서 생각한 경우, 입력단자 1103에 입력한 신호가, 반전하여, 출력단자 1102에 출력된다. 따라서, 단자 1103이 클록된 인버터회로로서의 입력단자라 할 수 있다. 이때, 단자 1103과 단자 1104에는, 서로 반전된 신호가 입력된다.
다음에, 도 12에, NAND 회로에 적용한 경우의 구성을 나타낸다. 도 12의 회로는, 도 2에 나타낸 인버터회로를 확장함으로써, 구성하고 있다. 그러나, 실시예 1～3에서 나타낸 별도의 회로를 확장함으로써 NAND 회로를 구성하는 것도 가능하다.
도 12에서는, NAND 회로를 CMOS형으로 구성하는 경우에, P채널형 트랜지스터를 사용하는 부분, 요컨대, 트랜지스터 1202, 1202B에서, 트랜지스터 1201, 1209, 12013, 1209B, 용량소자 1204, 1204B 등을 사용하여, 출력신호의 진폭이 작아져 버리는 것을 방지하고 있다. 그리고, CMOS형으로 구성하는 경우에, N채널형 트랜지스터를 사용하는 부분, 요컨대, 트랜지스터 1203, 1203B는, CMOS형으로 구성하는 경우와 동일하게 한다.
이때, 도 1과 같이, 트랜지스터 1209, 1209B 등과 직렬로, 다이오드 접속된 트랜지스터를 배치해도 된다. 또한, 트랜지스터 1201, 1201B의 접속을 도 8에서의 트랜지스터 3401과 같이 변경함으로써, 도 8의 인버터회로를 확장하여, NAND 회로를 구성해도 된다.
이때, 도 12의 회로의 동작에 대해서는, 실시예 1～3에서 설명한 것과 동일하므로, 생략한다.
여기서, 본 실시형태에서 나타낸 NAND 회로를 나타내는 도면기호 1301을, 도 13에 나타낸다. 입력단자 1303은 단자 1206에 해당하고, 입력단자 1305는 단자 1206B에 해당한다. 또한, 입력단자 1304는 단자 1205에 해당하고, 입력단자 1306은 단자 1205B에 해당한다. 단자 1303과 단자 1304에는, 서로 반전된 신호가 입력되고, 단자 1305와 단자 1306에는, 서로 반전된 신호가 입력된다. 출력단자 1302는, 단자 1201에 해당한다. NAND 회로로서 논리동작을 생각한 경우, 단자 1303과 단자 1305가 NAND 회로로서의 입력단자라 할 수 있다.
다음에, 도 14에, NOR 회로에 적용한 경우의 구성을 나타낸다. 도 14의 회로는, 도 2에 나타낸 인버터회로를 확장함으로써, 구성하고 있다. 그러나, 실시예 1～3에서 나타낸 다른 회로를 확장함으로써 NOR 회로를 구성하는 것도 가능하다.
도 14에서도 마찬가지로, NOR 회로를 CMOS형으로 구성하는 경우에, P채널형 트랜지스터를 사용하는 부분, 요컨대, 트랜지스터 1402, 1402B에서, 트랜지스터 1401, 1409, 1401B, 1409B, 용량소자 1404, 1404B 등을 사용하여, 출력신호의 진폭이 작아져 버리는 것을 방지하고 있다. 그리고, CMOS형으로 구성하는 경우에, N채널형 트랜지스터를 사용하는 부분, 요컨대, 트랜지스터 1403, 1403B는, CMOS형으로 구성하는 경우와 동일하게 한다.
이때, 도 1과 같이, 트랜지스터 1409, 1409B 등과 직렬로, 다이오드 접속된 트랜지스터를 배치해도 된다. 또한, 트랜지스터 1401, 1401B의 접속을 도 8에서의 트랜지스터 3401과 같이 변경함으로써, 도 8의 인버터회로를 확장하여, NOR 회로를 구성해도 된다.
이때, 도 14의 회로의 동작에 대해서는, 실시예 1～3에서 설명한 것과 동일하므로, 생략한다.
다음에, 도 15에, 트랜스퍼 게이트회로(아날로그 스위치회로)에 적용한 경우의 구성을 나타낸다. 도 15의 회로는, 도 2에 나타낸 인버터회로를 확장함으로써, 구성하고 있다. 그러나, 실시예 1～3에서 나타낸 다른 회로를 확장함으로써 트랜스퍼 게이트회로를 구성하는 것도 가능하다.
도 15인 경우, 입출력단자인 단자 1510, 1511의 전위는, 어느쪽이 높아지는지는, 상황에 따라 변한다. 따라서, 어느 측의 단자가 소스가 되는지는, 불명확하다. 그래서, 도 15에서는, 트랜지스터 1502와 트랜지스터 1502B를 병렬로 배치하고, 용량소자 1504와 1504B의 접속을 변경하여 배치하였다. 이에 따라, 단자 1510, 1511 중 어느쪽의 전위가 낮아도, 트랜지스터 1502와 트랜지스터 1502B의 게이트의 전위는, 충분히 상승시키는 것을 할 수 있다.
따라서, 트랜스퍼 게이트회로인 경우는, CMOS형으로 구성하는 경우에, P채널형 트랜지스터를 사용하는 부분만을 대상으로 하는 것은 아니며, 양쪽의 트랜지스터에 대하여, 트랜지스터 1501, 1509, 1501B, 1509B, 용량소자 1504, 1504B 등을 사용하여, 출력신호의 진폭이 작아져 버리는 것을 방지하고 있다. 이와 같이, 출력신호의 진폭이 작아져 버리는 부분의 트랜지스터에 대하여, 다이오드 접속된 트랜지스터나 용량소자 등을 배치함으로써, 정상적으로 동작시키는 것이 가능하게 된다.
이때, 도 1과 같이, 트랜지스터 1509, 1509B 등과 직렬로, 다이오드 접속된 트랜지스터를 배치해도 된다. 또한, 트랜지스터 1501, 1501B의 접속을 도 8에서의 트랜지스터 3401과 같이 변경함으로써, 도 8의 인버터회로를 확장하여, 트랜스퍼 게이트회로를 구성해도 된다.
이때, 도 15의 회로의 동작에 대해서는, 실시형태 1～3에서 설명한 것과 동일하므로, 생략한다.
이때, 도 10, 12, 14, 15에서, 트랜지스터는, N채널형을 사용하고 있었지만, 이것에 한정되지 않는다. 도 10, 12, 14, 15의 회로에서의 트랜지스터를 모두 P채널형으로 하는 경우는, VDD와 GND의 전위를 교체하면 된다.
이때, 본 실시형태에서는, NAND 회로 등, 여러가지의 회로에 적용한 경우에 대하여 설명하였지만, 적용할 수 있는 회로는, 본 실시형태에서 기재한 회로에 한정되지 않는다. 여러가지의 회로에 적용할 수 있다.
이때, 본 실시형태에서는, 실시형태 1～3에서 설명한 회로를 확장한 것에 대하여 기술하고 있다. 따라서, 실시예 1～3에서 설명한 내용은, 본 실시형태에서도 적용하는 것이 가능하다.
(실시형태 5)
실시형태 1에서, 도 2의 인버터회로에서는, 출력단자는, 단자 108뿐만 아니라, 단자 107을 사용해도 되는 것은, 설명하였다. 그래서, 본 실시형태에서는, 출력단자 107의 출력을 이용하여, 여러가지의 회로를 구성하는 예에 대하여 설명한다. 요컨대, 단자 108로부터 신호를 출력하는 인버터회로를, 레벨보정회로로서 동작시켜, 여러가지의 회로를 동작시키는 경우의 예를 나타낸다.
우선, 인버터회로에 적용한 경우에 대하여, 도 16에 구성을 나타낸다. 도 16에서는, 도 1의 인버터회로를 레벨보정회로로서 사용하고 있고, 단자 107을 출력단자로서, 다른 회로(여기서는 인버터회로)의 입력단자와 접속하고 있다. 그리고, 레벨보정회로 1601로부터 출력되는 신호를 사용하여, 회로(여기서는 인버터회로)를 정상적으로 동작시킨다.
레벨보정회로 1601의 입력단자 1603과 입력단자 1604는, 각각, 단자 105와 단자 1206에 접속되어 있다. 레벨보정회로 1601의 출력단자 1605는, 단자 107과 접속되고, 출력단자 1606은, 단자 106과 접속되어 있다.
입력단자 1603과 입력단자 1604와는, 서로 반전된 신호가 입력된다. 그렇게 되면, 출력단자 1606에는, 입력단자 1604의 신호가 그대로 출력되고, 한편, 출력단자 1605에는, 입력단자 1603의 신호의 전위가 조절되어, 출력된다. 구체적으로는, H 신호인 경우는, 보다 높아진 전위가 출력된다.
따라서, 출력단자 1605에는, CMOS형으로 구성하는 경우에, P채널형 트랜지스터를 사용하는 부분의 트랜지스터를 접속하면 된다. 그렇게 되면, 출력신호의 진폭이 작아져 버리는 것을 방지할 수 있다.
도 16에서는, 레벨보정회로 1601의 출력단자 1605는, 트랜지스터 1608의 게이트에 접속되어 있고, 출력단자 1606은, 트랜지스터 1609의 게이트에 접속되어 있다. 그 결과, 출력단자 1607에는, 진폭값이 작아지지 않고, 신호가 출력된다. 이와 같이, CMOS형으로 구성하는 경우에, P채널형 트랜지스터를 사용하는 부분의 트랜지스터의 게이트에는, 출력단자 1605로부터 신호를 입력한다. 그 결과, 회로는, 정상적으로 동작하게 된다.
이때, 레벨보정회로는, 도 16의 구성의 구성에 한정되지 않는다. 실시형태 1～3에서 설명한 회로를, 임의로 사용하는 것을 할 수 있다. 여기서, 도 16의 회로를 도 3에서 나타낸 인버터회로를 나타내는 도면기호 301로 나타낸다고 하면, 단자 1604는 단자 303에 해당하고, 단자 1603은 단자 304에 해당하며, 단자 1607은 단자 302에 해당하게 된다.
마찬가지로, 클록드 인버터회로에 적용한 경우에 대하여, 도 17에 구성을 나타낸다. 레벨보정회로 1601C를 사용하여, 트랜지스터 1702, 1705를 동시에 온오프시켜, 레벨보정회로 1601A를 사용하여, 트랜지스터 1703, 1704를 제어한다.
트랜지스터 1702, 1703의 게이트에는, 높은 전위를 주는 것을 할 수 있기 때문에, 출력신호의 진폭이 작아지는 것을 방지할 수 있다.
여기서, 도 17의 회로를 도 11에서 나타낸 클록드 인버터회로를 나타내는 도면기호 1101로 나타낸다고 하면, 단자 1604A는 단자 1103에 해당하고, 단자 1603A는 단자 1104에 해당하며, 단자 1604C는 단자 1106에 해당하고, 단자 1603C는 단자 1105에 해당하며, 단자 1706은 단자 1102에 해당하게 된다.
마찬가지로, NAND 회로에 적용한 경우에 대하여, 도 18에 구성을 나타낸다. 레벨보정회로 1601B를 사용하여, 트랜지스터 1802, 1805를 제어하고, 레벨보정회로 1601A를 사용하여, 트랜지스터 1803, 1804를 제어한다.
트랜지스터 1802, 1803의 게이트에는, 높은 전위를 주는 것을 할 수 있기 때문에, 출력신호의 진폭이 작아지는 것을 방지할 수 있다.
여기서, 도 18의 회로를 도 13에서 나타낸 NAND 회로를 나타내는 도면기호 1301로 나타내는 것으로 하면, 단자 1604A는 단자 1303에 해당하고, 단자 1603A는 단자 1304에 해당하며, 단자 1604B는 단자 1105에 해당하고, 단자 1603B는 단자 1306에 해당하며, 단자 1806은 단자 1302에 해당하게 된다.
마찬가지로, NOR 회로에 적용한 경우에 대하여, 도 19에 구성을 나타낸다. 레벨보정회로 1601B를 사용하여, 트랜지스터 1902, 1905를 제어하고, 레벨보정회로 1601A를 사용하여, 트랜지스터 1903, 1904를 제어한다.
트랜지스터 1902, 1903의 게이트에는, 높은 전위를 주는 것을 할 수 있기 때문에, 출력단자 1906의 출력신호의 진폭이 작아지는 것을 방지할 수 있다.
마찬가지로, 트랜스퍼 게이트회로에 적용한 경우에 대하여, 도 20에 구성을 나타낸다. 레벨보정회로 1601A를 사용하여, 트랜지스터 2003을 제어한다.
트랜지스터 2002의 게이트에는, 높은 전위를 주는 것을 할 수 있기 때문에, 입출력단자 2003, 2004의 신호의 진폭이 작아지는 것을 방지할 수 있다.
지금까지는, 도 16～20과 같이, 출력단자가 하나인 경우에 대하여 기술해 왔다. 그러나, 그 회로의 먼저, 또 다른 회로를 접속하는 경우, 반전신호가 필요하게 되는 경우가 많다. 그래서 다음에, 출력단자가 2개 있고, 반전신호도 출력하는 경우에 대하여 기술한다.
도 21에, 인버터에 적용한 경우의 구성을 나타낸다. 트랜지스터 2103, 2104에서 하나의 인버터회로를 구성하고, 트랜지스터 2103B, 2104B에서 하나의 인버터회로를 구성하고 있다. 각각의 인버터회로에, 반전된 신호를 입력하면, 서로 반전된 2개의 신호를 출력할 수 있다.
단, 트랜지스터 2103과 트랜지스터 2103B의 게이트에는, VDD보다도 높은 전위를 입력할 수 있도록 하지 않으면 안된다. 또한, 트랜지스터 2103과 트랜지스터 2103B의 게이트에는, 서로 반전된 신호를 입력해야만 한다. 따라서, 2개의 레벨보정회로 1601A, 1601B가 필요하게 된다.
여기서, 도 21의 회로를 도면기호 2201로 나타낸 경우를 도 22에 나타낸다. 입력단자 2203의 신호가, 반전하여, 출력단자 2202에 출력된다. 입력단자 2204에는, 입력단자 2203과는 반전된 신호가 입력되고, 출력단자 2207에는, 출력단자 2202와는 반전된 신호가 출력된다. 그렇게 되면, 단자 1604A는 단자 2203에 해당하고, 단자 1603A는 단자 2204에 해당하며, 단자 2106은 단자 2202에 해당하고, 단자 2106B는 단자 2207에 해당하게 된다.
마찬가지로, 도 23에, 클록드 인버터에 적용한 경우의 구성을 나타낸다. 트랜지스터 2302, 2303, 2304, 2305에서 하나의 클록드 인버터회로를 구성하고, 트랜지스터 2302, 2303B, 2304B, 2305B에서 하나의 클록드 인버터회로를 구성하고 있다. 각각의 클록드 인버터회로에, 반전된 신호를 입력하면, 서로 반전된 2개의 신호를 출력할 수 있다.
단, 트랜지스터 2303과 트랜지스터 2303B의 게이트에는, VDD보다도 높은 전위를 입력할 수 있도록 하지 않으면 안된다. 또한, 트랜지스터 2303과 트랜지스터 2303B의 게이트에는, 서로 반전된 신호를 입력해야만 한다. 따라서, 2개의 레벨보정회로 1601A, 1601B가 필요하게 된다.
또한, 트랜지스터 2302와 트랜지스터 2302B의 게이트에는, VDD보다도 높은 전위를 입력할 수 있도록 하지 않으면 안된다. 단, 트랜지스터 2302와 트랜지스터 2302B의 게이트에는, 동일한 신호를 입력하면 된다. 따라서, 하나의 레벨보정회로 1601C가 필요하게 된다.
여기서, 도 23의 회로를 도면기호 2401로 나타낸 경우를 도 24에 나타낸다. 단자 2405에 H 신호가 입력되었을 때에, 입력단자 2403의 신호가, 반전하여, 출력단자 2402에 출력된다. 입력단자 2404에는, 입력단자 2403과는 반전된 신호가 입력되고, 입력단자 2406에는, 입력단자 2405와는 반전된 신호가 입력되며, 출력단자 2407에는, 출력단자 2402와는 반전된 신호가 출력된다. 그렇게 되면, 단자 1603C는 단자 2405에 해당하고, 단자 1604C는 단자 2406에 해당하며, 단자 1604A는 단자 2403에 해당하고, 단자 1603A는 단자 2404에 해당하며, 단자 2306은 단자 2402에 해당하고, 단자 2306B는 단자 2407에 해당하게 된다.
마찬가지로, 도 25에, NAND 회로에 적용한 경우의 구성을 나타낸다. 트랜지스터 2502, 2503, 2504, 2505에서 하나의 NAND 회로를 구성하고, 트랜지스터 2502B, 2503B, 2504B, 2505B에서 하나의 NAND 회로를 구성하고 있다. 각각의 NAND 회로에, 반전된 신호를 입력하면, 서로 반전된 2개의 신호를 출력할 수 있다. 단, 트랜지스터 2502, 2503, 2502B, 2503B의 게이트에는, VDD보다도 높은 전위를 입력할 수 있도록 하지 않으면 안된다. 또한, 트랜지스터 2502와 트랜지스터 2502B의 게이트, 또는, 트랜지스터 2503과 트랜지스터 2503B의 게이트에는, 서로 반전된 신호를 입력해야만 한다. 따라서, 4개의 레벨보정회로 1601A, 1601B, 1601D, 1601E가 필요하게 된다.
여기서, 도 25의 회로를 도면기호 2601에서 나타낸 경우를 도 26에 나타낸다. 입력단자 2603, 2605의 신호가, 출력단자 2602에 출력된다. 입력단자 2604에는, 입력단자 2603과는 반전된 신호가 입력되고, 입력단자 2606에는, 입력단자 2605와는 반전된 신호가 입력되며, 출력단자 2607에는, 출력단자 2602와는 반전된 신호가 출력된다. 그렇게 되면, 단자 1604B는 단자 2603에 해당하고, 단자 1604A는 단자 2605에 해당하며, 단자 1603B는 단자 2604에 해당하고, 단자 1603A는 단자 2606에 해당하며, 단자 2506은 단자 2602에 해당하고, 단자 2506B는 단자 2607에 해당하게 된다.
마찬가지로, NOR 회로에 대해서도, 적용할 수 있다.
이때, 본 실시형태에서는, 레벨보정회로를 사용하여, 전위레벨을 조절하고 있지만, 이것에 한정되지 않는다. 예를 들면, 직접, 진폭의 큰 신호를 입력하여, 동작시키도록 해도 된다. 예를 들면, 도 17이나 도 23에서의 단자 1605C의 신호는, 레벨보정회로 1601C를 사용하지 않고, 직접, 진폭이 큰 신호, 구체적으로는, H 신호의 전위가 VDD보다도 큰 신호를 입력해도 된다. 마찬가지로 도 17이나 도 23에서의 단자 11605A, 1606A, 16053, 16068의 신호는, 레벨보정회로 1601A, 1601B를 사용하지 않고, 직접, 진폭이 큰 신호를 입력해도 된다.
이때, 본 실시형태에서는, 우선, 레벨보정회로를 사용하여, 전위레벨을 조절하고 나서, 동작시키고자 하는 회로에 신호를 입력하고 있었지만, 이것에 한정되지 않는다. 반대로, 우선, 동작시키고자 하는 회로에서 동작을 시켜, 그 후, 그 전위의 레벨을 조절하도록 해도 된다. 도 27에는, 인버터회로에 대하여 적용한 경우의 구성을 나타낸다. 트랜지스터 2708, 2709, 2710, 2711을 사용하여, 2쌍의 인버터회로를 구성한다. 2쌍 설치하는 것은, 후단에서의 레벨보정회로 2701에서, 반전신호도 필요로 하기 때문이다. 그리고, 입력단자 2703과 그 반전신호가 들어가는 입력단자 2704로부터, 신호를 입력하고, 레벨보정회로 2701에서 레벨을 조절하여, 출력단자 2707로부터, 신호를 출력한다. 이때, 인버터뿐만 아니라, 다른 회로에서도, 적용할 수 있다.
이와 같이, 본 실시형태에서는, 클록드 인버터회로, NAND 회로 등, 여러가지의 회로에 적용한 경우에 대하여 설명하였지만, 적용할 수 있는 회로는, 본 실시형태에서 기재한 회로에 한정되지 않는다. 여러가지의 회로에 적용할 수 있다.
이때, 본 실시형태에서는, 실시예 1～4에서 설명한 회로를 이용한 것에 대하여 기술하고 있다. 따라서, 실시예 1～4에서 설명한 내용은, 본 실시형태에서도 적용하는 것은 가능하고, 이것들의 회로구성을 갖는 반도체장치로 함으로써, 정확한 동작을 행하는 반도체장치를 저비용으로 제조할 수 있다.
(실시예 1)
본 실시예에서는, 표시장치 및 신호선 구동회로 등의 구성과 그 동작에 대하여, 설명한다. 신호선 구동회로의 일부나, 게이트선 구동회로의 일부에, 실시형태 1～5에서 나타낸 회로구성을 적용할 수 있다.
표시장치는, 도 28에 나타내는 바와 같이, 화소(2801), 게이트선 구동회로(2802), 신호선 구동회로(2810)를 가지고 있다. 게이트선 구동회로(2802)는, 화소(2801)에 선택신호를 순차 출력한다. 신호선 구동회로(2810)는, 화소(2801)에 비디오신호를 순차 출력한다. 화소(2801)에서는, 비디오신호에 따라, 빛의 상태를 제어함으로써, 화상을 표시한다. 신호선 구동회로(2810)로부터 화소(2801)로 입력하는 비디오신호는, 전압인 것이 많다. 요컨대, 화소에 배치된 표시소자나 표시소자를 제어하는 소자는, 신호선 구동회로(2810)에서 입력되는 비디오신호(전압)에 의해, 상태를 변화시키는 것이 많다. 드물게, 화소(2801)에 입력하는 비디오신호가, 전류인 경우도 있다. 화소에 배치하는 표시소자의 예로서는, 액정(LCD)이나 유기 EL이나 FED(필드 이미션 디스플레이)에서의 소자, DMD(디지털?미러?디바이스) 등을 들 수 있다.
이때, 게이트선 구동회로(2802)나 신호선 구동회로(2810)는, 복수배치되어 있어도 된다.
신호선 구동회로(2810)는, 구성을 복수의 부분으로 나누어진다. 크게는, 일례로서, 시프트 레지스터(2803), 제1 래치회로(LAT1)(2804), 제2 래치회로(LAT2)(2805), 디지털?아날로그 변환회로(2806) 등으로 나누어진다.
그래서, 신호선 구동회로(2810)의 동작을 간단히 설명한다. 시프트 레지스터(2803)는, 플립플롭회로(FF)나 래치회로 등을 복수열 사용하여 구성되고, 클록신호(S-CLK)(2812), 스타트펄스(SP)(2813), 클록반전신호(S-CLKb)(2811)가 입력된다, 이들 신호의 타이밍에 따라, 순차 샘플링펄스가 출력된다.
시프트 레지스터(2803)로부터 출력된 샘플링펄스는, 제1 래치회로(2804)에 입력된다. 제1 래치회로(2804)에는, 비디오 신호선(2808)으로부터, 비디오신호가 입력되어 있고, 샘플링펄스가 입력되는 타이밍에 따라, 각 열에서 비디오신호를 유지해 간다. 이때, 디지털?아날로그 변환회로(2806)를 배치하고 있는 경우는, 비디오신호는 디지털값이다.
제1 래치회로(2804)에서, 마지막 열까지 비디오신호의 유지가 완료되면, 수평귀선기간 중에, 래치제어선(2809)으로부터 래치펄스(Latch Pulse)가 입력되고, 제1 래치회로(2804)에 유지되어 있던 비디오신호는, 일제히 제2 래치회로(2805)에 전송된다. 그 후, 제2 래치회로(2805)에 유지된 비디오신호는, 1행분이 동시에, 디지털?아날로그 변환회로(2806)에 입력된다. 그리고, 디지털?아날로그 변환회로(2806)로부터 출력되는 신호는, 화소(2801)에 신호가 입력된다.
제2 래치회로(2805)에 유지된 비디오신호가, 여러가지의 회로를 경유하여, 화소(2801)에 입력되고 있는 동안, 시프트 레지스터(2803)에서는 다시 샘플링펄스가 출력된다. 요컨대, 동시에 2개의 동작이 행해진다. 이에 따라, 선순차 구동이 가능하게 된다. 이후, 이 동작을 반복한다.
이때, 제1 래치회로(2804)나 제2 래치회로(2805)가, 아날로그값을 보존할 수 있는 회로인 경우는, 디지털?아날로그 변환회로(2806)는 생략할 수 있는 경우가 많다. 또한, 화소(2801)에 출력하는 데이터가 2값, 요컨대, 디지털값인 경우는, 디지털?아날로그 변환회로(2806)는 생략할 수 있는 경우가 많다. 또한, 신호선 구동회로(2810)에는, 레벨시프트회로나 감마보정회로나 전압전류 변환회로, 증폭회로 등이 내장되어 있는 경우도 있다.
또한, 제1 래치회로(2804)나 제2 래치회로(2805) 등이 없고, 비디오 신호선(2808)과 화소(2801)가, 트랜스퍼 게이트회로(아날로그 스위치회로)를 통해, 접속되어 있는 경우도 있다. 그 경우는, 시프트 레지스터(2803)로부터 출력된 샘플링펄스가, 트랜스퍼 게이트회로를 제어한다.
이와 같이, 신호선 구동회로(2810)의 구성은, 도 28에 한정되지 않고, 다양한 것이 있다.
한편, 게이트선 구동회로(2802)는, 화소(2801)에 선택신호를 순차 출력하는 것만으로 있는 경우가 많으므로, 신호선 구동회로(2810)의 시프트 레지스터 2803과 동일한 구성을 갖는 시프트 레지스터나 레벨시프트회로, 증폭회로 등에 의해, 구성되는 것이 많다. 단, 게이트선 구동회로(2802)의 구성은, 이것에 한정되지 않고, 다양한 것이 있다.
실시형태 1～5의 회로구성은, 신호선 구동회로(2810)나 게이트선 구동회로(2802) 등에서의 시프트 레지스터나, 신호선 구동회로(2810)의 제1 래치회로(LAT1)(2804)나 제2 래치회로(2805) 등, 회로를 구성하는 여러 가지 부분에 적용할 수 있다.
그래서, 시프트 레지스터나 제1 래치회로(LAT1)(2804)나 제2 래치회로(2805) 등에서 사용되는 DFF 회로(지연?플립?플롭회로)에 대하여, 도 29, 30에 나타낸다.
도 29의 DFF 회로 2901에서는, 입력단자 2904에 신호가 입력되고, 단자 2906, 2907에 입력되는 동기신호에 의해, 동작이 제어된다. 그리고, 출력단자 2902에 신호가 출력된다. 단자 2904와 단자 2905에는, 서로 반전된 신호가 입력되고, 단자 2906과 단자 2907에도, 서로 반전된 신호가 입력된다. 그리고, 출력으로서, 단자 2902와 단자 2903에는, 서로 반전된 신호가 출력된다. 도 30의 DFF 회로 3001에서도 마찬가지로, 단자 3001～3007에서, 신호의 교환이 행해진다.
도 29에서는, 반전된 신호도 출력하는 회로를 사용하고 있다. 한편, 도 30에서는, 반전된 신호를 출력하지 않는 회로를 사용하고 있다. 그 때문에, 반전된 신호를 만들어내기 위해, 각 부분의 회로를 병렬로 배치하고 있다.
다음에, DFF 회로 등을 사용하여 구성한 시프트 레지스터의 일부를 도 31에 나타낸다. DFF 회로(2901A～2901D)에 의해, 구성되어 있다. DFF 회로로서는, 도 29에 나타낸 회로이어도, 도 30에 나타낸 회로이어도 된다. 클록신호(S-CLK)(2812), 클록반전신호(S-CLKb)가, 단자 2906, 2907(또는 단자 3006, 3007)에 해당하는 부분에 입력되고, 그 신호에 동기하여, 시프트 레지스터가 동작한다.
DFF 회로 등을 사용하여 제1 래치회로(LAT1)(2804)를 구성하는 경우는, 단자 2906, 2907(또는 단자 3006, 3007)에 해당하는 부분에, 시프트 레지스터로부터 출력되는 샘플링펄스가 입력된다. 또한, DFF 회로 등을 사용하여 제2 래치회로(LAT2)(2805)를 구성하는 경우는, 단자 2906, 2907(또는 단자 3006, 3007)에 해당하는 부분에는, 래치제어선(2809)으로부터 래치펄스(Latch Pulse)가 입력된다.
이때, 시프트 레지스터에서의 DFF 회로에서, 클록드 인버터회로로서, 도 17이나 도 23 등의 회로를 사용하는 경우, 클록신호(S-CLK)(2812)나 클록반전신호(S-CLKb)의 신호진폭을 전원전압의 진폭보다도 크게 하는 경우, 도 17이나 도 23 등의 회로에서의 레벨보정회로(1601C)를 생략하는 것이 가능하게 된다. 마찬가지로, 제1 래치회로(LAT1)(2804)나 제2 래치회로(LAT2)(2805)에서의 DFF 회로에서, 클록드 인버터회로로서, 도 17이나 도 23 등의 회로를 사용하는 경우, 비디오 신호선(2808)으로부터 입력되는 비디오신호나, 래치제어선(2809)으로부터 입력되는 래치펄스(Latch Pulse)의 신호진폭을 전원전압의 진폭보다도 크게 하는 경우, 도 17이나 도 23 등의 회로에서의 레벨보정회로의 몇개를 생략하는 것이 가능하게 된다.
이때, 이미 기술한 바와 같이, 본 발명에서의 트랜지스터는, 어떠한 타입의 트랜지스터라도 되며, 어떠한 기판 상에 형성되어 있어도 된다. 따라서, 도 28에서 나타낸 바와 같은 회로가, 모두 유리기판 상에 형성되어 있어도 되고, 플라스틱기판에 형성되어 있어도 되며, 단결정기판에 형성되어 있어도 되고, SOI 기판 상에 형성되어 있어도 되며, 어떠한 기판 상에 형성되어 있어도 된다. 혹은, 도 28에서의 회로의 일부가, 어떤 기판에 형성되어 있고, 도 28에서의 회로의 다른 일부가, 다른 기판에 형성되어 있어도 된다. 요컨대, 도 28에서의 회로 모두가 동일한 기판 상에 형성되어 있지 않아도 된다. 예를 들면, 도 28에서, 화소(2801)와 게이트선 구동회로(2802)란, 유리기판 상에 TFT를 사용하여 형성하고, 신호선 구동회로(2810)(또는 그 일부)는, 단결정기판 상에 형성하며, 그 IC 칩을 COG(Chip On Glass)로 접속하여 유리기판 상에 배치해도 된다. 혹은, 그 IC 칩을 TAB(Tape Auto Bonding)이나 프린트기판을 사용하여 유리기판과 접속해도 된다.
이와 같이, 표시장치에 실시형태 1～5에서 설명한 회로구성을 갖는 반도체장치를 사용하는 것이 가능하게 된다.
(실시예 2)
표시부에 본 발명의 반도체장치를 사용한 표시장치를 구비하는 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오, 오디오 콤포넌트 스테레오 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 그것들의 전자기기의 구체예를 도 32에 나타낸다.
도 32a는 발광장치로, 케이스(13001), 지지대(13002), 표시부(13003), 스피커부(13004), 비디오 입력단자(13005) 등을 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13003)에 사용할 수 있다. 또한 본 발명에 의해, 도 32a에 나타내는 발광장치가 완성된다. 발광장치는 자발광형이기 때문에 백라이트가 필요 없고, 액정디스플레이보다도 얇은 표시부로 할 수 있다. 이때, 발광장치는, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 32b는 디지털 스틸 카메라로, 본체(13101), 표시부(13102), 수상부(13103), 조작키(13104), 외부접속포트(13105), 셔터(13106) 등을 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13102)에 사용할 수 있다. 또한 본 발명에 의해, 도 32b에 나타내는 디지털 스틸 카메라가 완성된다.
도 32c는 노트형 퍼스널 컴퓨터로, 본체(13201), 케이스(13202), 표시부(13203), 키보드(13204), 외부접속포트(13205), 포인팅 마우스(13206) 등을 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13203)에 사용할 수 있다. 또한 본 발명에 의해, 도 32c에 나타내는 발광장치가 완성된다.
도 32d는 모바일 컴퓨터로, 본체(13301), 표시부(13302), 스위치(13303), 조작키(13304), 적외선포트(13305) 등을 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13302)에 사용할 수 있다. 또한 본 발명에 의해, 도 32d에 나타내는 모바일 컴퓨터가 완성된다.
도 32e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)로, 본체(13401), 케이스(13402), 표시부 A(13403), 표시부B(13404), 기록매체(DVD 등) 판독부(13405), 조작키(13406), 스피커부(13407) 등을 포함한다. 표시부 A(13403)는 주로 화상정보를 표시하고, 표시부 B(13404)는 주로 문자정보를 표시하지만, 본 발명의 반도체장치를 사용한 표시장치는, 표시부 A, B(13403, 13404)로 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다. 또한 본 발명에 의해, 도 32e에 나타내는 DVD 재생장치가 완성된다.
도 32f는 고글형 디스플레이(헤드마운트 디스플레이)로, 본체(13501), 표시부(13502), 암부(13503)를 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13502)로 사용할 수 있다. 또한 본 발명에 의해, 도 32f에 나타내는 고글형 디스플레이가 완성된다.
도 32g는 비디오 카메라로, 본체(13601), 표시부(13602), 케이스(13603), 외부접속포트(13604), 리모콘 수신부(13605), 수상부(13606), 배터리(13607), 음성입력부(13608), 조작키(13609) 등을 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13602)에 사용할 수 있다. 또한 본 발명에 의해, 도 32g에 나타내는 비디오 카메라가 완성된다.
도 32h는 휴대전화로, 본체(13701), 케이스(13702), 표시부(13703), 음성입력부(13704), 음성출력부(13705), 조작키(13706), 외부접속포트(13707), 안테나(13708) 등을 포함한다. 여기서, 본 발명의 반도체장치를 사용한 표시장치는, 표시부(13703)에 사용할 수 있다. 이때, 표시부(13703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다. 또한 본 발명에 의해, 도 32h에 나타내는 휴대전화가 완성된다.
이때, 장래적으로 발광재료의 발광휘도가 높아지면, 출력된 화상정보를 포함하는 빛을 렌즈 등으로 확대투영하여 프론트형 또는 리어형의 프로젝터로 사용하는 것도 가능하게 된다.
또한, 상기 전자기기는 인터넷이나 CATV(케이블티브이) 등의 전자통신회선을 통해 분배된 정보를 표시하는 것이 많아져, 특히 동화상정보를 표시하는 기회가 증가하고 있다. 발광재료의 응답속도는 대단히 높기 때문에, 발광장치는 동화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 매우 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광부분을 배경으로서 문자정보를 발광부분에서 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기의 표시부에 사용하는 것이 가능하다. 또한 본 실시예의 전자기기는, 실시형태 1～5에 나타낸 어느 하나의 회로구성을 갖는 반도체장치를 사용한 표시장치를 구비하고 있어도 된다.
101, 102, 103: 트랜지스터
104: 용량소자
105: 입력단자
106, 107, 108: 단자
109, 110, 103: 트랜지스터

Claims (19)

  1. 제 1 내지 제 6 박막트랜지스터, 출력단자 및 전원선을 구비한 반도체장치로서,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속된 것을 특징으로 하는 반도체장치.
  2. 제 1 내지 제 7 박막트랜지스터, 출력단자 및 전원선을 구비한 반도체장치로서,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속된 것을 특징으로 하는 반도체장치.
  3. 제 1 내지 제 6 박막트랜지스터, 출력단자 및 전원선을 구비한 반도체장치로서,
    상기 제 1 내지 제 6 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 6 박막트랜지스터는 비정질반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 제 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속된 것을 특징으로 하는 반도체장치.
  4. 제 1 내지 제 7 박막트랜지스터, 출력단자 및 전원선을 구비한 반도체장치로서,
    상기 제 1 내지 제 7 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 7 박막트랜지스터는 비정질반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속된 것을 특징으로 하는 반도체장치.
  5. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 6 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 6 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 6 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속된 것을 특징으로 하는 표시장치.
  6. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 7 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 7 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 7 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속된 것을 특징으로 하는 표시장치.
  7. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 6 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 6 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 6 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 단결정 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 TAB에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  8. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 7 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 7 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 7 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 단결정 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 TAB에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  9. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 6 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 6 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 6 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 단결정 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 COG에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  10. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 7 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 7 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 7 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 단결정 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 COG에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  11. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 6 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 6 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 6 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 SOI 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 TAB에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  12. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 7 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 7 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 7 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 SOI 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 TAB에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  13. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 6 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 6 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 6 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 게이트는 상기 3 박막트랜지스터의 게이트에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 SOI 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 COG에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  14. 유리기판 위에 설치된 화소부와,
    상기 유리기판 위에 설치된 게이트선 구동회로와,
    신호선 구동회로와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 화소부는 표시소자를 포함하고,
    상기 게이트선 구동회로는 상기 화소부에 선택신호를 출력하는 기능을 갖고,
    상기 게이트선 구동회로는 제 1 내지 제 7 박막트랜지스터를 구비하고,
    상기 제 1 내지 제 7 박막트랜지스터는 n채널형 트랜지스터이고,
    상기 제 1 내지 제 7 박막트랜지스터는 비정질 반도체를 포함하고,
    상기 제1 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 2 박막트랜지스터의 게이트는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 4 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 4 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 5 박막트랜지스터의 게이트는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 다른 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 제 5 박막트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 6 박막트랜지스터의 소스 또는 드레인 중 다른 하나는 상기 전원선에 직접 접속되고,
    상기 제 7 박막트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 게이트선 구동회로의 적어도 일부는 SOI 기판을 포함하는 IC 칩에 설치되고,
    상기 IC 칩은 COG에 의해 상기 유리기판에 실장되는 것을 특징으로 하는 표시장치.
  15. 제5항 내지 제14항 중 어느 한 항에 있어서,
    상기 표시소자는 액정소자인 것을 특징으로 하는 표시장치.
  16. 제5항 내지 제14항 중 어느 한 항에 있어서,
    상기 표시소자는 유기 EL소자인 것을 특징으로 하는 표시장치.
  17. 제 1 내지 제 6 박막 트랜지스터와,
    출력단자와,
    전원선을 구비한 표시장치로서,
    상기 제 1 박막 트랜지스터의 소스 또는 드레인 중 하나는 상기 출력단자에 직접 접속되고,
    상기 제 1 박막 트랜지스터의 게이트는 상기 제 2 박막 트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되고,
    상기 제 3 박막 트랜지스터의 소스 또는 드레인 중 하나는 상기 제 2 박막 트랜지스터의 소스 또는 드레인 중 하나에 직접 접속되는 것을 특징으로 하는 표시장치.
  18. 제 17항에 있어서,
    상기 표시장치는 액정소자를 포함하는 것을 특징으로 하는 표시장치.
  19. 제 17항에 있어서,
    상기 표시장치는 유기 EL소자를 포함하는 것을 특징으로 하는 표시장치.
KR1020110019349A 2002-12-25 2011-03-04 반도체장치 및 그것을 사용한 표시장치 KR101123096B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-374098 2002-12-25
JP2002374098 2002-12-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102879A Division KR101123095B1 (ko) 2002-12-25 2010-10-21 반도체장치 및 이것을 사용한 표시장치 및 전자기기

Publications (2)

Publication Number Publication Date
KR20110028487A KR20110028487A (ko) 2011-03-18
KR101123096B1 true KR101123096B1 (ko) 2012-03-16

Family

ID=33495989

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020030094579A KR101019135B1 (ko) 2002-12-25 2003-12-22 반도체장치 및 이것을 사용한 표시장치 및 전자기기
KR1020080130908A KR101037728B1 (ko) 2002-12-25 2008-12-22 반도체장치 및 표시장치
KR1020100102879A KR101123095B1 (ko) 2002-12-25 2010-10-21 반도체장치 및 이것을 사용한 표시장치 및 전자기기
KR1020110019349A KR101123096B1 (ko) 2002-12-25 2011-03-04 반도체장치 및 그것을 사용한 표시장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020030094579A KR101019135B1 (ko) 2002-12-25 2003-12-22 반도체장치 및 이것을 사용한 표시장치 및 전자기기
KR1020080130908A KR101037728B1 (ko) 2002-12-25 2008-12-22 반도체장치 및 표시장치
KR1020100102879A KR101123095B1 (ko) 2002-12-25 2010-10-21 반도체장치 및 이것을 사용한 표시장치 및 전자기기

Country Status (5)

Country Link
US (14) US7202863B2 (ko)
JP (16) JP4339103B2 (ko)
KR (4) KR101019135B1 (ko)
CN (2) CN100385476C (ko)
TW (1) TWI307165B (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734081B1 (ko) * 2001-06-28 2007-07-02 주식회사 하이닉스반도체 반도체 소자의 트랜치 형성방법
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4866623B2 (ja) * 2005-06-03 2012-02-01 株式会社 日立ディスプレイズ 表示装置及びその制御方法
JP5291874B2 (ja) * 2005-10-18 2013-09-18 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、表示装置
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP5291877B2 (ja) * 2005-12-28 2013-09-18 株式会社半導体エネルギー研究所 半導体装置
KR101424794B1 (ko) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
TWI354976B (en) * 2006-04-19 2011-12-21 Au Optronics Corp Voltage level shifter
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
GB2446842A (en) * 2007-02-20 2008-08-27 Seiko Epson Corp Organic TFT Inverter Arrangement
JP5057828B2 (ja) * 2007-04-16 2012-10-24 株式会社ジャパンディスプレイイースト 表示装置
US8013633B2 (en) * 2007-06-20 2011-09-06 Hewlett-Packard Development Company, L.P. Thin film transistor logic
JP2009077208A (ja) * 2007-09-21 2009-04-09 Sony Corp 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置
EP2226938A4 (en) 2007-12-28 2011-07-20 Sharp Kk SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
JP4959813B2 (ja) * 2007-12-28 2012-06-27 シャープ株式会社 半導体装置及び表示装置
JP4970552B2 (ja) 2007-12-28 2012-07-11 シャープ株式会社 補助容量配線駆動回路および表示装置
CN101861617B (zh) 2007-12-28 2012-11-28 夏普株式会社 显示驱动电路和显示装置
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR101539667B1 (ko) * 2008-06-18 2015-07-28 삼성전자주식회사 인버터 소자 및 그 동작 방법
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
US8872751B2 (en) * 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP2264899B1 (en) * 2009-06-17 2014-07-30 Epcos AG Low-current logic-gate circuit
EP2264900B1 (en) * 2009-06-17 2014-07-30 Epcos AG Low-current inverter circuit
US8605029B2 (en) 2009-06-25 2013-12-10 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method of driving shift register
TWI858415B (zh) * 2009-09-10 2024-10-11 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
KR101700470B1 (ko) * 2009-09-16 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치 및 표시 장치를 포함하는 전자 기기
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20240121336A (ko) * 2009-10-16 2024-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101712340B1 (ko) 2009-10-30 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101481399B1 (ko) * 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102524388B1 (ko) 2010-02-23 2023-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101674690B1 (ko) * 2010-03-30 2016-11-09 가부시키가이샤 제이올레드 인버터 회로 및 표시 장치
JP5678730B2 (ja) * 2010-03-30 2015-03-04 ソニー株式会社 インバータ回路および表示装置
JP5488817B2 (ja) * 2010-04-01 2014-05-14 ソニー株式会社 インバータ回路および表示装置
JP5581263B2 (ja) 2010-05-13 2014-08-27 株式会社半導体エネルギー研究所 バッファ回路
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
TWI411232B (zh) * 2010-12-10 2013-10-01 Au Optronics Corp 移位暫存器電路
JP5589904B2 (ja) * 2011-03-04 2014-09-17 ソニー株式会社 インバータ回路および表示装置
US8928647B2 (en) 2011-03-04 2015-01-06 Sony Corporation Inverter circuit and display unit
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
TWI568181B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012243971A (ja) * 2011-05-20 2012-12-10 Sony Corp ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器
TWI621243B (zh) * 2011-08-29 2018-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US8994439B2 (en) 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
JP6239292B2 (ja) * 2012-07-20 2017-11-29 株式会社半導体エネルギー研究所 半導体装置
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US9318484B2 (en) 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9214475B2 (en) 2013-07-09 2015-12-15 Pixtronix, Inc. All N-type transistor inverter circuit
JP6245422B2 (ja) * 2013-07-24 2017-12-13 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 走査回路、及び表示装置
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6693885B2 (ja) * 2014-11-20 2020-05-13 株式会社半導体エネルギー研究所 半導体装置
CN104599620B (zh) * 2014-12-10 2017-09-26 华南理工大学 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法
CN104883181B (zh) * 2015-06-10 2018-03-16 京东方科技集团股份有限公司 或非门电路、移位寄存器、阵列基板及显示装置
JP2017068032A (ja) * 2015-09-30 2017-04-06 ソニー株式会社 表示素子の駆動方法、表示装置、及び、電子機器
US10297331B2 (en) 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN105529000B (zh) * 2016-02-18 2018-01-23 京东方科技集团股份有限公司 信号生成单元、移位寄存器、显示装置及信号生成方法
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
JP2018093483A (ja) 2016-11-29 2018-06-14 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
US10153368B2 (en) * 2017-03-01 2018-12-11 Samsung Electronics Co., Ltd. Unipolar complementary logic
JP6730213B2 (ja) * 2017-03-15 2020-07-29 ラピスセミコンダクタ株式会社 半導体回路及び半導体装置
CN106847220B (zh) * 2017-03-15 2019-03-22 厦门天马微电子有限公司 移位寄存器、触控显示面板及其驱动方法、触控显示装置
JP7001442B2 (ja) * 2017-11-28 2022-01-19 ラピスセミコンダクタ株式会社 入出力回路
US11626875B2 (en) * 2018-04-20 2023-04-11 Texas Instruments Incorporated Stress reduction on stacked transistor circuits
US11831309B2 (en) * 2018-04-20 2023-11-28 Texas Instruments Incorporated Stress reduction on stacked transistor circuits
US12040795B2 (en) 2018-12-20 2024-07-16 Semiconductor Energy Laboratory Co., Ltd. Logic circuit formed using unipolar transistor, and semiconductor device
CN109655877B (zh) * 2019-01-04 2020-12-01 京东方科技集团股份有限公司 平板探测器的像素结构、平板探测器及摄像系统
CN110223655A (zh) * 2019-06-28 2019-09-10 昆山龙腾光电有限公司 栅极驱动电路及显示装置
WO2021105828A1 (ja) * 2019-11-29 2021-06-03 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
CN113380172B (zh) * 2021-06-07 2022-12-06 中国科学院微电子研究所 一种栅极驱动电路、驱动方法及goa电路
CN117176138A (zh) * 2022-05-27 2023-12-05 华为技术有限公司 逻辑门电路、集成电路及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197885A (ja) 2000-12-28 2002-07-12 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP2002328643A (ja) 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506851A (en) 1966-12-14 1970-04-14 North American Rockwell Field effect transistor driver using capacitor feedback
US3774055A (en) 1972-01-24 1973-11-20 Nat Semiconductor Corp Clocked bootstrap inverter circuit
US3898479A (en) 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
JPS52119160A (en) 1976-03-31 1977-10-06 Nec Corp Semiconductor circuit with insulating gate type field dffect transisto r
US4275313A (en) 1979-04-09 1981-06-23 Bell Telephone Laboratories, Incorporated Current limiting output circuit with output feedback
JPS55156427U (ko) 1979-04-27 1980-11-11
JPS55156427A (en) 1979-05-23 1980-12-05 Sharp Corp Bootstrap buffer circuit
JPS5694838A (en) 1979-12-27 1981-07-31 Toshiba Corp Driving circuit
DE3026951A1 (de) 1980-07-16 1982-02-04 Siemens AG, 1000 Berlin und 8000 München Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis
JPS58151719A (ja) * 1982-03-05 1983-09-09 Sony Corp パルス発生回路
JPS5916424A (ja) 1982-07-19 1984-01-27 Toshiba Corp 半導体回路
JPS5916424U (ja) 1982-07-23 1984-01-31 竹内　洋司 歯ブラシ
JPS6030217A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体回路
JPS60140924A (ja) 1983-12-27 1985-07-25 Nec Corp 半導体回路
JPS6298915A (ja) 1985-10-25 1987-05-08 Toshiba Corp 高電位保持回路
JPS63204815A (ja) 1987-02-20 1988-08-24 Hitachi Ltd 半導体論理回路
JPS6439118A (en) * 1987-08-04 1989-02-09 Nec Corp Gaas semiconductor integrated circuit
US4804870A (en) 1987-08-07 1989-02-14 Signetics Corporation Non-inverting, low power, high speed bootstrapped buffer
US4959697A (en) 1988-07-20 1990-09-25 Vtc Incorporated Short channel junction field effect transistor
FR2651276B1 (fr) 1989-08-28 1991-10-25 Alsthom Gec Condenseur en beton pour turbine a echappement axial et turbine munie d'un tel condenseur.
JPH03165171A (ja) 1989-11-24 1991-07-17 Ricoh Co Ltd 密着型イメージセンサー
US5170155A (en) 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04192920A (ja) * 1990-11-27 1992-07-13 Hitachi Ltd Ｃｍｏｓ論理出力回路
JP3165171B2 (ja) 1991-04-24 2001-05-14 電気化学工業株式会社 キャスタブル組成物
JPH0548420A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd 出力回路
JPH05182469A (ja) * 1991-12-27 1993-07-23 Mitsubishi Electric Corp 半導体集積回路
JPH05243946A (ja) * 1992-02-28 1993-09-21 G T C:Kk インバータ回路
JP2999328B2 (ja) 1992-04-28 2000-01-17 シャープ株式会社 アクティブマトリクス基板
JPH0698081A (ja) 1992-09-14 1994-04-08 Hitachi Ltd 固体撮像素子
KR960008735B1 (en) 1993-04-29 1996-06-29 Samsung Electronics Co Ltd Mos transistor and the manufacturing method thereof
JPH06350433A (ja) * 1993-06-11 1994-12-22 Matsushita Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ出力回路
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5467038A (en) 1994-02-15 1995-11-14 Hewlett-Packard Company Quick resolving latch
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH0850790A (ja) 1994-05-30 1996-02-20 Nec Corp 半導体メモリ
US5604704A (en) 1994-05-30 1997-02-18 Nec Corporation Compound semiconductor static random access memory device equipped with precharging circuit controlled by boosted signal
US5434899A (en) 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP3330746B2 (ja) 1994-09-09 2002-09-30 新日本製鐵株式会社 ブートストラップ回路
US5694061A (en) 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
JP3092506B2 (ja) 1995-03-27 2000-09-25 カシオ計算機株式会社 半導体装置およびこれを用いた表示駆動装置
JPH0933887A (ja) 1995-07-18 1997-02-07 Hitachi Ltd 液晶表示装置
JP3272209B2 (ja) 1995-09-07 2002-04-08 アルプス電気株式会社 Ｌｃｄ駆動回路
JP3436629B2 (ja) 1996-01-08 2003-08-11 シャープ株式会社 表示および撮像のための装置
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
US5949398A (en) 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
JP2921510B2 (ja) 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US5952991A (en) 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
KR100218506B1 (ko) 1996-12-14 1999-09-01 윤종용 액정 표시 장치용 레벨 시프트 회로
KR100235590B1 (ko) 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
JP3881079B2 (ja) * 1997-03-14 2007-02-14 株式会社アドバンテスト 半導体集積回路素子
WO1998045741A1 (en) * 1997-04-08 1998-10-15 Hitachi, Ltd. Optical module, method for manufacturing optical module, and optical transmission device
JPH10301087A (ja) 1997-04-24 1998-11-13 Hitachi Ltd 液晶表示装置
EP0887931A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor
JPH1186586A (ja) * 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP3767877B2 (ja) * 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
US7196699B1 (en) 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
US6087853A (en) * 1998-06-22 2000-07-11 Lucent Technologies, Inc. Controlled output impedance buffer using CMOS technology
JP3412131B2 (ja) * 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置
JP3622516B2 (ja) 1998-07-10 2005-02-23 カシオ計算機株式会社 液晶駆動装置
JP2000106617A (ja) 1998-09-29 2000-04-11 Canon Inc 読取装置および読取システム
JP2000112444A (ja) 1998-10-08 2000-04-21 Casio Comput Co Ltd 液晶駆動装置
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100281336B1 (ko) 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
DE19950860B4 (de) * 1998-10-21 2009-08-27 Lg Display Co., Ltd. Schieberegister
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6384804B1 (en) 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
JP3609977B2 (ja) 1999-07-15 2005-01-12 シャープ株式会社 レベルシフト回路および画像表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP4651785B2 (ja) 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
EP1129446A1 (en) 1999-09-11 2001-09-05 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
JP4359368B2 (ja) 1999-10-29 2009-11-04 日本特殊陶業株式会社 ガスセンサ
JP2001134238A (ja) * 1999-11-05 2001-05-18 Toshiba Corp 表示装置
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP3734664B2 (ja) * 2000-02-24 2006-01-11 株式会社日立製作所 表示デバイス
JP4416901B2 (ja) * 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
TW577241B (en) 2000-03-28 2004-02-21 Sanyo Electric Co Display device
JP2001325798A (ja) * 2000-05-16 2001-11-22 Sony Corp 論理回路およびこれを用いた表示装置
US7339317B2 (en) 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
JP2001075542A (ja) * 2000-07-10 2001-03-23 Semiconductor Energy Lab Co Ltd 補正システムおよびその動作方法
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2002176162A (ja) 2000-08-10 2002-06-21 Semiconductor Energy Lab Co Ltd エリアセンサ及びエリアセンサを備えた表示装置
JP4954404B2 (ja) 2000-09-14 2012-06-13 株式会社半導体エネルギー研究所 表示装置
JP2002133890A (ja) 2000-10-24 2002-05-10 Alps Electric Co Ltd シフトレジスタ
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
TW546615B (en) 2000-11-22 2003-08-11 Hitachi Ltd Display device having an improved voltage level converter circuit
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
US6301172B1 (en) * 2001-02-27 2001-10-09 Micron Technology, Inc. Gate voltage testkey for isolation transistor
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
CN1212598C (zh) 2001-04-26 2005-07-27 凌阳科技股份有限公司 液晶显示器的源驱动放大器
JP4439761B2 (ja) 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
SG148032A1 (en) 2001-07-16 2008-12-31 Semiconductor Energy Lab Light emitting device
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US7218349B2 (en) 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
CN100371962C (zh) * 2001-08-29 2008-02-27 株式会社半导体能源研究所 发光器件、发光器件驱动方法、以及电子设备
KR100753365B1 (ko) * 2001-10-16 2007-08-30 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100453635B1 (ko) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
TWI277290B (en) 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
JP2003216126A (ja) 2002-01-25 2003-07-30 Toshiba Corp 駆動回路、電極基板及び平面表示装置
TW536691B (en) * 2002-03-19 2003-06-11 Au Optronics Corp Drive circuit of display
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
WO2003107314A2 (en) 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP3092506U (ja) 2002-09-01 2003-03-20 善嗣 上田 両手摺付踏台
JP4460822B2 (ja) 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
US7738014B2 (en) * 2002-12-05 2010-06-15 Atlab Inc. Image sensor and optical pointing system
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TW591583B (en) * 2003-05-09 2004-06-11 Toppoly Optoelectronics Corp Current register unit and circuit, and image display device applying the current register unit
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
KR100705628B1 (ko) * 2003-12-30 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
US7203264B2 (en) 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197885A (ja) 2000-12-28 2002-07-12 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP2002328643A (ja) 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路

Also Published As

Publication number Publication date
US20040253781A1 (en) 2004-12-16
US10867576B2 (en) 2020-12-15
CN1523547A (zh) 2004-08-25
JP5947952B2 (ja) 2016-07-06
US9640135B2 (en) 2017-05-02
US8059078B2 (en) 2011-11-15
JP5777769B2 (ja) 2015-09-09
US20200027420A1 (en) 2020-01-23
US20190180711A1 (en) 2019-06-13
JP2015181244A (ja) 2015-10-15
JP2014212524A (ja) 2014-11-13
JP2010233245A (ja) 2010-10-14
US11217200B2 (en) 2022-01-04
CN101149893B (zh) 2010-09-29
JP2012195953A (ja) 2012-10-11
KR101123095B1 (ko) 2012-03-16
US7786985B2 (en) 2010-08-31
JP5640126B2 (ja) 2014-12-10
CN100385476C (zh) 2008-04-30
JP4339103B2 (ja) 2009-10-07
US9190425B2 (en) 2015-11-17
US20100309177A1 (en) 2010-12-09
JP2004222256A (ja) 2004-08-05
US9881582B2 (en) 2018-01-30
US20210134240A1 (en) 2021-05-06
JP4574708B2 (ja) 2010-11-04
TWI307165B (en) 2009-03-01
KR20090009178A (ko) 2009-01-22
JP5211110B2 (ja) 2013-06-12
JP2017200217A (ja) 2017-11-02
KR20110028487A (ko) 2011-03-18
CN101149893A (zh) 2008-03-26
JP2016146637A (ja) 2016-08-12
KR20040057952A (ko) 2004-07-02
US20180233103A1 (en) 2018-08-16
US8823620B2 (en) 2014-09-02
KR101037728B1 (ko) 2011-05-27
JP2019216464A (ja) 2019-12-19
US20120032943A1 (en) 2012-02-09
JP2009017608A (ja) 2009-01-22
JP2014053891A (ja) 2014-03-20
US10121448B2 (en) 2018-11-06
US7202863B2 (en) 2007-04-10
JP2018029345A (ja) 2018-02-22
JP2016106448A (ja) 2016-06-16
JP5042279B2 (ja) 2012-10-03
US8044906B2 (en) 2011-10-25
US20160217761A1 (en) 2016-07-28
JP6010679B2 (ja) 2016-10-19
US20170337894A1 (en) 2017-11-23
US8456402B2 (en) 2013-06-04
JP2017229074A (ja) 2017-12-28
JP5619240B2 (ja) 2014-11-05
US20220122562A1 (en) 2022-04-21
US20110007044A1 (en) 2011-01-13
JP2014017840A (ja) 2014-01-30
KR20100119739A (ko) 2010-11-10
JP2009232480A (ja) 2009-10-08
TW200505019A (en) 2005-02-01
US20070132686A1 (en) 2007-06-14
KR101019135B1 (ko) 2011-03-04
JP2017143523A (ja) 2017-08-17
US10373581B2 (en) 2019-08-06
JP5393843B2 (ja) 2014-01-22
US20130264574A1 (en) 2013-10-10
US20150048376A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
KR101123096B1 (ko) 반도체장치 및 그것을 사용한 표시장치
US8680917B2 (en) Analog circuit and display device and electronic device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20110304

Patent event code: PA01071R01D

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110316

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150120

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160127

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170201

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210127

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220118

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231209