JP2013084333A

JP2013084333A - シフトレジスタ回路

Info

Publication number: JP2013084333A
Application number: JP2012207695A
Authority: JP
Inventors: Atsushi Hirose; 篤志広瀬
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-09-28
Filing date: 2012-09-21
Publication date: 2013-05-09
Also published as: TWI570681B; TW201320042A; US8744038B2; US9548133B2; KR20130034608A; US20140266304A1; US20130077735A1

Abstract

【課題】トランジスタのしきい値電圧の制御を行いながら、ゲート電極の電位は変動させず、バックゲート電極の電位のみを変動させることで、入力信号に応じた信号を出力することが可能な論理回路を有するシフトレジスタ回路を提供する。
【解決手段】同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路において、第１のトランジスタの第１のゲート電極を、第１のトランジスタのソース電極またはドレイン電極に接続し、第１のトランジスタの第２のゲート電極に入力信号を供給し、第２のトランジスタのゲート電極にクロック信号を供給し、第１のゲート電極と、ゲート電極とは、同じ層とする。
【選択図】図１

Description

本発明は、シフトレジスタ回路に関する。または、画素部と同じ基板に形成されるシフトレジスタ回路を有する表示装置に関する。または、当該表示装置を具備する電子機器に関する。

液晶テレビなどの表示装置は、今後さらなる普及を図る上で、より製造コストの小さい製品が求められており、開発が進められている。特に、画素部と同じ基板に走査線駆動回路などの駆動回路を薄膜トランジスタ（ＴＦＴ）を用いて形成する技術は、開発がさかんである。

画素部と同じ基板に用いることのできる駆動回路の構成としては、同じ導電型（単極性）のトランジスタを組み合わせた回路構成がある（例えば、特許文献１を参照）。

特開２００５−１６４８０２号公報

単極性のトランジスタで構成される駆動回路では、異なる導電型のトランジスタを組み合わせて駆動回路を構成する場合に比べて、トランジスタの作製工程におけるドーピング工程等を削減することができるため、製造コストを小さくすることができる。

また、異なる導電型のトランジスタを組み合わせて駆動回路を構成する場合、ｐチャネル型のトランジスタとｎチャネル型のトランジスタの移動度が異なるためにレイアウトを異ならせる必要があり、結果としてレイアウト面積の増大が問題となる。そのため、移動度が同じ単極性のトランジスタで構成される駆動回路とすることで、レイアウト面積の縮小を図ることができる。

一方で、同じ導電型のトランジスタで構成される駆動回路では、トランジスタのしきい値電圧の変動に起因して、ディプレッション型（ノーマリーオンともいう）のトランジスタとエンハンスメント型（ノーマリーオフともいう）が混在する問題が顕在化する。ノーマリーオンのトランジスタが混在することで、回路内の貫通電流が増加し、消費電力が増加してしまう。従って、トランジスタのしきい値電圧の変動の抑制する構成を追加することが必要である。

しきい値電圧を制御するためには、ゲート電極（第１のゲート電極）を有するトランジスタの構成にバックゲート電極（第２のゲート電極）を追加し、バックゲート電極の電位を変動させることで、ノーマリーオンとノーマリーオフとの切り替えが可能なトランジスタとする構成が有効である。しかしながら、バックゲート電極の電位を変動させた状態でゲート電極にも信号を入力する構成では、ゲート電極及びバックゲート電極の双方の電位を変動させる構成となり、ゲート電極及びバックゲート電極の双方の電位を変動させることに伴う消費電力が増加することにもなる。

そこで本発明の一態様は、トランジスタのしきい値電圧の制御を行いながら、ゲート電極の電位は変動させず、バックゲート電極の電位のみを変動させることで、入力信号に応じた信号を出力することが可能な論理回路を有するシフトレジスタ回路を提供することが課題の一とする。

本発明の一態様は、同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路において、第１のトランジスタの第１のゲート電極を、第１のトランジスタのソース電極またはドレイン電極に接続し、第１のトランジスタの第２のゲート電極に入力信号を供給し、第２のトランジスタのゲート電極にクロック信号を供給し、第１のゲート電極と、ゲート電極とは、同じ層とする。

本発明の一態様は、同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路を有し、第１のトランジスタの第１のゲート電極は、第１のトランジスタのソース電極またはドレイン電極に電気的に接続され、第１のトランジスタの第２のゲート電極は、入力信号が供給される配線に電気的に接続され、第２のトランジスタのゲート電極は、クロック信号が供給される配線に電気的に接続され、第１のゲート電極と、ゲート電極とは、同じ層に設けられているシフトレジスタ回路である。

本発明の一態様は、同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路を有し、第１のトランジスタは第１のゲート電極、第１のゲート電極上の第１の半導体膜、及び第１の半導体膜上の第２のゲート電極を有し、第１のゲート電極が第１のトランジスタのソース電極またはドレイン電極に電気的に接続するよう設けられ、第１のトランジスタの第２のゲート電極は、入力信号が供給される配線に電気的に接続され、第２のトランジスタは、ゲート電極、及びゲート電極上の第２の半導体膜を有し、第２のトランジスタのゲート電極は、クロック信号が供給される配線に電気的に接続され、第１のゲート電極と、ゲート電極とは、同じ層に設けられているシフトレジスタ回路である。

本発明の一態様は、同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路を有し、第１のトランジスタは第１のゲート電極、第１のゲート電極上のゲート絶縁膜、ゲート絶縁膜上の第１の半導体膜、第１の半導体膜上のソース電極及びドレイン電極、ソース電極及びドレイン電極上の層間絶縁膜、並びに層間絶縁膜上の第２のゲート電極を有し、第１のゲート電極がソース電極またはドレイン電極に電気的に接続するよう設けられ、第１のトランジスタの第２のゲート電極は、入力信号が供給される配線に電気的に接続され、第２のトランジスタは、ゲート電極、ゲート電極上のゲート絶縁膜、及びゲート絶縁膜上の第２の半導体膜を有し、第２のトランジスタのゲート電極は、クロック信号が供給される配線に電気的に接続され、第１のゲート電極と、ゲート電極とは、同じ層に設けられているシフトレジスタ回路である。

本発明の一態様において、ゲート絶縁膜の膜厚は、層間絶縁膜の膜厚より小さいシフトレジスタ回路が好適である。

本発明の一態様において、第１の半導体膜及び第２の半導体膜は、同じ層に設けられているシフトレジスタ回路が好適である。

本発明の一態様において、第１のトランジスタ及び第２のトランジスタは、ｎチャネル型のトランジスタであるシフトレジスタ回路が好適である。

本発明の一態様により、トランジスタのしきい値電圧の制御を行いながら、ゲート電極の電位は変動させず、バックゲート電極の電位のみを変動させることで、入力信号に応じた信号を出力することが可能な論理回路を有するシフトレジスタ回路を提供することができる。

実施の形態１の構成を説明する図。実施の形態１の構成を説明する図。実施の形態１の構成を説明する図。実施の形態１の構成を説明する図。実施の形態１で説明した回路の上面図の一例を示す図。実施の形態１で説明した回路の断面図の一例を示す図。表示部及び駆動回路部を具備する表示装置のブロック図。画素部の断面図の一例を示す図。電子機器の一例を示す図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは２以上の自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

（実施の形態１）
まずシフトレジスタ回路を構成する第１のトランジスタ及び第２のトランジスタを有する論理回路の回路構成について説明する。

図１（Ａ）に示す論理回路１０は、第１のトランジスタ１１及び第２のトランジスタ１２を有する。

なお本実施の形態では、第１のトランジスタ１１及び第２のトランジスタ１２を、共にｎチャネル型のトランジスタであるとして説明を行う。第１のトランジスタ１１及び第２のトランジスタ１２は、ｐチャネル型のトランジスタであってもよい。

第１のトランジスタ１１に着目し、第１のゲート電極をｇ１、ソース電極をｓ、ドレイン電極をｄ、第２のゲート電極をｇ２と略称を付すと、図１（Ａ）に示すように表すことができる。第１のトランジスタ１１の第１のゲート電極は、第１のトランジスタ１１のソース電極に接続されている。第１のトランジスタ１１の第２のゲート電極は、配線１３に接続されている。第１のトランジスタ１１のドレイン電極は、配線１６に接続されている。

第２のトランジスタ１２に着目し、ゲート電極をｇ、ソース電極をｓ、ドレイン電極をｄと略称を付すと、図１（Ａ）に示すように表すことができる。第２のトランジスタ１２のゲート電極は、配線１４に接続されている。第２のトランジスタ１２のドレイン電極は、第１のトランジスタ１１のソース電極及び配線１５に接続されている。第２のトランジスタ１２のソース電極は、配線１７に接続されている。

なお、ソース電極とドレイン電極とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース電極またはドレイン電極であるかを限定することが困難な場合もある。そのため、ソース電極及びドレイン電極を、それぞれ第１の電極、第２の電極と表記することもある。

なお、配線１６は高電源電位ＶＤＤが供給される配線である。配線１７は低電源電位ＶＳＳが供給される配線である。配線１３は、入力信号ＩＮが供給される配線である。配線１４はクロック信号ＣＬＫが供給される配線である。配線１５は出力信号ＯＵＴが出力される配線である。

なお配線１３に供給される入力信号ＩＮは、例えば、シフトレジスタ回路におけるスタートパルス、または前段の回路より出力された信号である。また配線１４に供給されるクロック信号ＣＬＫは、例えば、クロック信号生成回路等により生成される一定のデューティ比を有する信号である。

図１（Ｂ）では、第１のトランジスタ１１のドレイン電流Ｉｄとゲートとソースの間にかかる電圧（ゲートソース間電圧Ｖｇｓ）の関係についてグラフを示す。ノーマリーオンのトランジスタでは、図１（Ｂ）中の曲線２１のような関係となる。一方、ノーマリーオフのトランジスタでは、図１（Ｂ）中の曲線２２のような関係となる。

上述したように論理回路１０では、第１のトランジスタ１１の第１のゲート電極とソース電極とを接続する構成としている。そのため、ゲートとソースの間にかかる電圧（ゲートソース間電圧Ｖｇｓ）は０となる。

一方で、第１のトランジスタ１１のノーマリーオンとノーマリーオフとを切り替える場合は、第２のゲート電極の電位によって制御することができる。すなわち第２のゲート電極の電位をプラスシフトさせることで、第１のトランジスタ１１をノーマリーオンに切り替え、第２のゲート電極の電位をマイナスシフトさせることで、第１のトランジスタ１１をノーマリーオフに切り替えることができる。第２のゲート電極の電位によってノーマリーオンとノーマリーオフとを切り替えることで、Ｖｇｓが０のときのドレイン電流Ｉｄの大きさを調整することができる。

よって、第１のゲート電極の電位を外部から変動させることなく、第２のゲート電極の電位である入力信号により、第１のトランジスタ１１に流れる電流を制御することができる。従って本実施の形態の構成では、第１のゲート電極の電位を変動させない分の消費電力の低減を図ることができる。

また第１のトランジスタ１１の断面構造としては、一例として図１（Ｃ）に示す構造が挙げられる。図１（Ｃ）に示す第１のトランジスタ１１は、基板３１上に第１のゲート電極３２が設けられ、第１のゲート電極３２上にゲート絶縁膜３３が設けられ、ゲート絶縁膜３３上に半導体膜３４が設けられ、半導体膜３４上を部分的に覆って導電膜でなるソース電極３５Ａ、ドレイン電極３５Ｂが設けられ、半導体膜３４、ソース電極３５Ａ、及びドレイン電極３５Ｂを覆って層間絶縁膜３６が設けられ、層間絶縁膜３６上に第２のゲート電極３７が設けられる構造である。

なお、図１（Ｃ）で、半導体膜３４がシリコンの場合、半導体膜３４と、ソース電極３５Ａ及びドレイン電極３５Ｂとの間に、リンが添加された不純物半導体膜を形成する構成としてもよい。なお、半導体膜３４と、ソース電極３５Ａ及びドレイン電極３５Ｂとがオーミックコンタクトをする場合は、不純物半導体膜を形成しなくともよい。

前述したように本実施の形態の構成でノーマリーオンとノーマリーオフとを切り替える場合は、第２のゲート電極の電位によって制御する。仮に、図１（Ｃ）に示す第１のゲート電極３２の電位によりノーマリーオンとノーマリーオフとを切り替える構成とする場合、該電位は図１（Ｃ）に示すゲート絶縁膜３３を介して半導体膜３４のチャネル形成領域に印加されるものとなる。半導体膜３４のチャネル形成領域に十分電界が印加されない場合、ノーマリーオンとノーマリーオフとの切り替えが十分行えないことになるが、ゲート絶縁膜３３は他の領域（例えば画素領域）のトランジスタと同じ構成で作製するため膜厚の調整が困難である。そのため、ノーマリーオンとノーマリーオフとを切り替えるための第１のゲート電極３２の電位は、高くなってしまうことになる。

本実施の形態の構成では、ノーマリーオンとノーマリーオフとの切り替えは、図１（Ｃ）に示す第２のゲート電極３７の電位によって制御する。図１（Ｃ）に示す第２のゲート電極３７の電位によりノーマリーオンとノーマリーオフとを切り替える構成とする場合、該電位は図１（Ｃ）に示す層間絶縁膜３６を介して半導体膜３４のチャネル形成領域に印加されるものとなる。半導体膜３４のチャネル形成領域に十分電界が印加されない場合、ノーマリーオンとノーマリーオフとの切り替えが十分行えないことになるが、層間絶縁膜３６は他の領域（例えば画素領域）のトランジスタがあっても膜厚の調整が容易である。そのため、第２のゲート電極３７の電位を固定した場合には、層間絶縁膜３６の膜厚を調整し、ノーマリーオンとノーマリーオフとを切り替えを行う構成とすることができる。

よって、第２のゲート電極の電位を高くすることなく、第１のトランジスタ１１のノーマリーオンとノーマリーオフとの切り替えを制御することができる。従って本実施の形態の構成では、第２のゲート電極の電位を高くしない分の消費電力の低減を図ることができる。

以上説明したように、本発明の一態様により、トランジスタのしきい値電圧の制御を行いながら、第１のゲート電極の電位は変動させず、第２のゲート電極の電位のみを変動させることで、入力信号に応じた信号を出力することができる。そして、ノーマリーオンとノーマリーオフとの切り替えの際の消費電力を低減することができる。

次いで図１（Ａ）に示した第１のトランジスタ及び第２のトランジスタを有する論理回路の動作について図２（Ａ）乃至（Ｄ）で説明する。図１（Ａ）で示した論理回路は入力端子として、入力信号ＩＮが供給される配線１３、クロック信号ＣＬＫが供給される配線１４があり、出力端子として出力信号ＯＵＴが供給される配線１５がある。そこで図２（Ａ）乃至（Ｄ）では、入力信号ＩＮがＨレベルまたはＬレベルの場合、クロック信号ＣＬＫがＨレベルまたはＬレベルの場合について、場合分けをして説明を行う。

なお図２（Ａ）乃至（Ｄ）中、Ｈレベルの信号について「Ｈ」、Ｌレベルの信号について「Ｌ」と略記して表す。

また第１のトランジスタ１１と第２のトランジスタ１２は、電流供給能力が異なるトランジスタとしておくことが好ましい。具体的には、第２のトランジスタ１２の電流供給能力は、第１のトランジスタ１１の電流供給能力よりも大きくしておくことが好ましい。第１のトランジスタ１１の電流供給能力と第２のトランジスタ１２の電流供給能力とを異ならせることで、第１のトランジスタ１１と第２のトランジスタ１２とが共に導通状態となった際に、出力信号ＯＵＴをＬレベルに確定することができる。

なお、第１のトランジスタ１１と第２のトランジスタ１２とで電流供給能力を異ならせるためには、第１のトランジスタ１１のＬ／Ｗ比を、第２のトランジスタ１２のＬ／Ｗ比より大きくしておけばよい。

まず図２（Ａ）では、入力信号ＩＮがＨレベル、クロック信号ＣＬＫがＬレベルの場合について説明する。入力信号ＩＮがＨレベルの場合、第１のトランジスタ１１は、しきい値電圧がマイナスシフトし、ノーマリーオンのトランジスタとなり、導通状態（ＯＮ）となる。クロック信号ＣＬＫがＬレベルの場合、第２のトランジスタ１２は、非導通状態（ＯＦＦ）となる。

第１のトランジスタ１１が導通状態、第２のトランジスタ１２が非導通状態となることで、出力信号ＯＵＴは、高電源電位ＶＤＤに基づく信号となりＨレベルとなる。

図２（Ｂ）では、入力信号ＩＮがＬレベル、クロック信号ＣＬＫがＨレベルの場合について説明する。入力信号ＩＮがＬレベルの場合、第１のトランジスタ１１は、しきい値電圧がプラスシフトし、ノーマリーオフのトランジスタとなり、非導通状態となる。クロック信号ＣＬＫがＨレベルの場合、第２のトランジスタ１２は、導通状態となる。

第１のトランジスタ１１が非導通状態、第２のトランジスタ１２が導通状態となることで、出力信号ＯＵＴは、低電源電位ＶＳＳに基づく信号となりＬレベルとなる。

図２（Ｃ）では、入力信号ＩＮがＨレベル、クロック信号ＣＬＫがＨレベルの場合について説明する。入力信号ＩＮがＨレベルの場合、第１のトランジスタ１１は、しきい値電圧がマイナスシフトし、ノーマリーオンのトランジスタとなり、導通状態となる。クロック信号ＣＬＫがＨレベルの場合、第２のトランジスタ１２は、導通状態となる。

第１のトランジスタ１１が導通状態、第２のトランジスタ１２が導通状態となることで、出力信号ＯＵＴは、第１のトランジスタ１１と第２のトランジスタ１２との電流供給能力によって決まり、上述したように、低電源電位ＶＳＳに基づく信号となりＬレベルとなる。

図２（Ｄ）では、入力信号ＩＮがＬレベル、クロック信号ＣＬＫがＬレベルの場合について説明する。入力信号ＩＮがＬレベルの場合、第１のトランジスタ１１は、しきい値電圧がプラスシフトし、ノーマリーオフのトランジスタとなり、非導通状態となる。クロック信号ＣＬＫがＬレベルの場合、第２のトランジスタ１２は、非導通状態となる。

第１のトランジスタ１１が非導通状態、第２のトランジスタ１２が非導通状態となることで、出力信号ＯＵＴを出力する端子は電気的に浮遊状態となる。そのため、出力信号ＯＵＴは前の期間の電位を保持した信号（図中、Ｚで表記）となる。

以上説明したように、本発明の一態様により、トランジスタのしきい値電圧の制御を行いながら、第１のゲート電極の電位は変動させず、第２のゲート電極の電位のみを変動させることで、入力信号ＩＮに応じた信号を出力することが可能な論理回路とすることできる。そして、ノーマリーオンとノーマリーオフとの切り替えの際の消費電力を低減することができる。

次いで図１（Ａ）に示した第１のトランジスタ及び第２のトランジスタを有する論理回路を具備する複数段のパルス出力回路で構成されるシフトレジスタ回路の構成について図３（Ａ）、（Ｂ）を参照して説明する。本実施の形態で示すシフトレジスタ回路では、スイッチとして機能するトランジスタ、及び複数の論理回路によって構成される。

図３（Ａ）で示すシフトレジスタ回路１００は、クロック信号ＣＬＫが供給される配線１０１、反転クロック信号ＣＬＫＢが供給される配線１０２、複数段にわたって設けられるパルス出力回路１０３、入力信号ＩＮが供給される配線１０４を有している。

なお図３（Ａ）のシフトレジスタ回路１００は、Ｎ段（Ｎは２以上の自然数）のパルス出力回路によって構成されている。そのため、図３（Ａ）で示すシフトレジスタ回路１００は、一例として、ＯＵＴ１乃至ＯＵＴＮ列分のパルス信号を出力する回路である。

なお図３（Ａ）で示すシフトレジスタ回路１００は、他にも走査方向を切り替えるための走査方向切り替え信号等を入力する構成としても良い。また本実施の形態では、クロック信号（ＣＬＫ）、反転クロック信号（ＣＬＫＢ）の２相のクロック信号により駆動する例を示すが、２相以外のクロック信号の入力によりシフトレジスタ回路を駆動する構成としてもよい。

図３（Ａ）に示すシフトレジスタ回路が走査線駆動回路に設けられる場合には、例えば、バッファ回路等がパルス出力回路の各出力端子に接続される回路構成となる。また図３（Ａ）に示すシフトレジスタ回路が信号線駆動回路に設けられる場合には、例えば、映像信号をサンプリングするためのサンプリングスイッチ、ラッチ回路等がパルス出力回路の各出力端子に接続される構成となる。

なおシフトレジスタ回路１００を構成する各トランジスタの半導体膜には、例えば元素周期表における第１４族の半導体（シリコンなど）を含有する半導体膜を用いることができる。このとき、半導体膜は、単結晶半導体膜、多結晶半導体膜、微結晶半導体膜、又は非晶質半導体膜であってもよい。またトランジスタの半導体膜として、酸化物半導体を用いる構成としてもよい。

次いで、パルス出力回路１０３の構成について図３（Ｂ）に示す。パルス出力回路１０３は、一例として、第１の論理回路１１１、第２の論理回路１１２、第３の論理回路１１３、第４の論理回路１１４、第１のスイッチ１１５、第２のスイッチ１１６、及び第３のスイッチ１１７を有する。図３（Ｂ）に示す回路図において、点線で示したブロックが１段分のパルス信号を出力するパルス出力回路１０３である。

図３（Ｂ）において、第１の論理回路１１１は、第１のトランジスタ１２１及び第２のトランジスタ１２２を有する。第２の論理回路１１２は、第３のトランジスタ１２３及び第４のトランジスタ１２４を有する。第３の論理回路１１３は、第５のトランジスタ１２５及び第６のトランジスタ１２６を有する。第４の論理回路１１４は、第７のトランジスタ１２７及び第８のトランジスタ１２８を有する。

図３（Ｂ）に示す第１の論理回路１１１、第２の論理回路１１２及び第４の論理回路１１４は、図１（Ａ）で説明した論理回路と同じ接続関係である。また第３の論理回路１１３は、図１（Ａ）で説明した論理回路とは一部接続関係が異なるものである。

具体的には、第１のトランジスタ１２１の第１のゲート電極は、第１のトランジスタ１２１のソース電極に接続されている。第１のトランジスタ１２１の第２のゲート電極は、入力信号ＩＮが供給される配線に接続されている。第１のトランジスタ１２１のドレイン電極は、高電源電位ＶＤＤが供給される配線に接続されている。第２のトランジスタ１２２のゲート電極は、クロック信号ＣＬＫが供給される配線に接続されている。第２のトランジスタ１２２のドレイン電極は、第１のトランジスタ１２１のソース電極及び第１のスイッチ１１５の第１端子に接続されている。第２のトランジスタ１２２のソース電極は、低電源電位ＶＳＳが供給される配線に接続されている。

また、第３のトランジスタ１２３の第１のゲート電極は、第３のトランジスタ１２３のソース電極に接続されている。第３のトランジスタ１２３の第２のゲート電極は、第１のスイッチ１１５の第２端子に接続されている。第３のトランジスタ１２３のドレイン電極は、高電源電位ＶＤＤが供給される配線に接続されている。第４のトランジスタ１２４のゲート電極は、反転クロック信号ＣＬＫＢが供給される配線に接続されている。第４のトランジスタ１２４のドレイン電極は、第３のトランジスタ１２３のソース電極及び第２のスイッチ１１６の第１端子及び第６のトランジスタ１２６のゲート電極に接続されている。第４のトランジスタ１２４のソース電極は、低電源電位ＶＳＳが供給される配線に接続されている。

また、第５のトランジスタ１２５の第１のゲート電極は、第５のトランジスタ１２５のソース電極に接続されている。第５のトランジスタ１２５の第２のゲート電極は、第５のトランジスタ１２５のドレイン電極及び高電源電位ＶＤＤが供給される配線に接続されている。第６のトランジスタ１２６のドレイン電極は、第５のトランジスタ１２５のソース電極及び第３のスイッチ１１７の第１端子に接続されている。第６のトランジスタ１２６のソース電極は、低電源電位ＶＳＳが供給される配線に接続されている。

また、第７のトランジスタ１２７の第１のゲート電極は、第７のトランジスタ１２７のソース電極に接続されている。第７のトランジスタ１２７の第２のゲート電極は、第２のスイッチ１１６の第２端子に接続されている。第７のトランジスタ１２７のドレイン電極は、高電源電位ＶＤＤが供給される配線に接続されている。第８のトランジスタ１２８のゲート電極は、第３のスイッチ１１７の第２端子に接続されている。第８のトランジスタ１２８のドレイン電極は、第７のトランジスタ１２７のソース電極及び出力信号ＯＵＴ１が供給される配線に接続されている。第８のトランジスタ１２８のソース電極は、低電源電位ＶＳＳが供給される配線に接続されている。

なお図３（Ｂ）において第１のスイッチ１１５乃至第３のスイッチ１１７として機能するトランジスタは、ｎチャネル型のトランジスタであるとして説明を行う。具体的には、クロック信号ＣＬＫがＨレベルのとき第２のスイッチ１１６及び第３のスイッチ１１７は導通状態となり、反転クロック信号ＣＬＫＢがＨレベルのとき第１のスイッチ１１５は導通状態となる。一方、クロック信号ＣＬＫがＬレベルのとき第２のスイッチ１１６及び第３のスイッチ１１７は非導通状態となり、反転クロック信号ＣＬＫＢがＬレベルのとき第１のスイッチ１１５は非導通状態となる。

第１のスイッチ１１５は、反転クロック信号ＣＬＫＢが供給される配線の電位によって導通状態または非導通状態が制御される。また第２のスイッチ１１６は、クロック信号ＣＬＫが供給される配線の電位によって導通状態または非導通状態が制御される。また第３のスイッチ１１７は、クロック信号ＣＬＫが供給される配線の電位によって導通状態または非導通状態が制御される。

図３（Ｂ）において、第１の論理回路１１１、第２の論理回路１１２及び第４の論理回路１１４は、図１（Ａ）で説明した論理回路である。従って、トランジスタのしきい値電圧の制御を行いながら、第１のゲート電極の電位は変動させず、第２のゲート電極の電位のみを変動させることで、入力信号ＩＮに応じた信号を出力することが可能な論理回路を有するシフトレジスタ回路とすることできる。そして、ノーマリーオンとノーマリーオフとの切り替えの際の消費電力を低減することができる。

次いで、図３（Ｂ）のパルス出力回路を具備するシフトレジスタ回路の動作について図４（Ａ）、（Ｂ）を用いて説明する。なお図４（Ａ）には、図３（Ｂ）におけるパルス出力回路の各ノードに符号を付した回路図を示しており、図４（Ｂ）には、シフトレジスタ回路のタイミングチャートを示している。

図４（Ａ）で各ノードに付した符号で、ノードＡは第１のスイッチ１１５の第１端子に相当する。またノードＢは、第１のスイッチ１１５の第２端子に相当する。またノードＣは、第２のスイッチ１１６の第１端子に相当する。またノードＤは、第２のスイッチ１１６の第２端子に相当する。またノードＥは、第３のスイッチ１１７の第１端子に相当する。またノードＦは、第３のスイッチ１１７の第２端子に相当する。

図４（Ｂ）のタイミングチャートに示すように、クロック信号ＣＬＫ及び反転クロック信号ＣＬＫＢが供給された状態で入力信号ＩＮを供給し、ノードＡでは、第１の論理回路１１１により、入力信号ＩＮの波形の前半部分を切り欠いた形状の、タイミングチャートに示す波形の信号を得る。ノードＢでは、図４（Ｂ）に示す波形の信号を得る。ノードＣでは、第２の論理回路１１２により、ノードＢの信号の波形の前半部分を切り欠いた形状の、タイミングチャートに示す波形の信号を得る。ノードＤでは、図４（Ｂ）に示す波形の信号を得る。ノードＥでは、第３の論理回路１１３により、ノードＣの信号が反転した形状の、タイミングチャートに示す波形の信号を得る。ノードＦでは、図４（Ｂ）に示す波形の信号を得る。そして出力信号ＯＵＴ１は、第４の論理回路１１４により、入力信号ＩＮの波形からクロック信号ＣＬＫの１波長分シフトした形状の、タイミングチャートに示す波形の信号を得ることができる。なお、ノードＤで得られる波形は出力信号ＯＵＴ１の波形と同じであり、第３の論理回路１１３、第４の論理回路１１４、及び第３のスイッチ１１７を省略することが可能である。

以上説明した本実施の形態のシフトレジスタ回路は、トランジスタのしきい値電圧の制御を行いながら、第１のゲート電極の電位は変動させず、第２のゲート電極の電位のみを変動させることで、入力信号ＩＮに応じた信号を出力することが可能な論理回路を有する。そして、ノーマリーオンとノーマリーオフとの切り替えの際の消費電力を低減することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、上記実施の形態で説明したシフトレジスタ回路の上面図及び断面図、特に論理回路を構成する第１のトランジスタ及び第２のトランジスタの上面図及び断面図について説明する。また本実施の形態で説明するシフトレジスタ回路を具備する表示装置は、液晶表示装置に適用することができる。なお他にも、有機ＥＬ等の発光素子を具備する表示装置に適用することができる。また、上記実施の形態で説明したシフトレジスタ回路は電気泳動素子を具備する電子ペーパーの駆動回路として適用することが可能である。なお、表示装置の駆動回路に限らず、光センサ用駆動回路等の他の装置にも適用可能である。

図５は、上記実施の形態１の図１（Ａ）で説明した第１のトランジスタ１１及び第２のトランジスタ１２で構成される論理回路１０の上面図である。図６は、第１のトランジスタ１１及び第２のトランジスタ１２の断面図である。また、図６に示す第１のトランジスタ１１及び第２のトランジスタ１２の断面図は、図５に示す論理回路１０の上面図における線分Ａ−Ｂ、Ｃ−Ｄ、Ｅ−Ｆに対応している。なお本実施の形態においては特に半導体膜をシリコンで形成する際の薄膜トランジスタの形成方法の一例について説明する。

まず、基板９０１に下地膜９０２を成膜する。次いで下地膜９０２上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層９０３Ａ、９０３Ｂを形成する。

基板９０１としては、ガラス基板、セラミック基板の他、耐熱性を有するプラスチック基板等を用いることができる。

下地膜９０２は、基板９０１からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

ゲート電極層９０３Ａ、９０３Ｂを形成する導電膜としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。

次いで、ゲート電極層９０３Ａ、９０３Ｂ上にゲート絶縁膜９０４を形成する。

ゲート絶縁膜９０４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。

なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

次いで、フォトリソグラフィ工程によりゲート絶縁膜９０４を選択的にエッチングしてゲート電極層９０３Ｂに達するコンタクトホールを形成する。

次いで、ゲート絶縁膜９０４上に、半導体膜を形成する。半導体膜に適用可能な半導体としては、例えば元素周期表における第１４族の元素（シリコンなど）を含有する半導体を用いることができる。例えば、シリコンの半導体膜は、単結晶半導体膜、多結晶半導体膜、微結晶半導体膜、又は非晶質半導体膜であってもよい。なお図６の断面図においては、半導体膜として非晶質半導体膜を用いる例を挙げて説明することとする。

なお、半導体膜に適用可能な半導体としては、Ｉｎ系酸化物（例えば酸化インジウムなど）、Ｓｎ系酸化物（例えば酸化スズなど）、又はＺｎ系酸化物（例えば酸化亜鉛など）などの金属酸化物などの酸化物半導体を用いてもよい。

次いで、半導体膜上に、不純物半導体膜を形成する。不純物半導体膜は、リンが添加された非晶質シリコン等で形成する。なお、トランジスタとして、ｐチャネル型トランジスタを形成する場合は、不純物半導体膜は、ボロンが添加された非晶質シリコン等で形成する。なお、半導体膜と、電極層９０６とがオーミックコンタクトをする場合は、不純物半導体膜を形成しなくともよい。

次いで、半導体膜及び不純物半導体膜をフォトリソグラフィ工程により、島状の半導体膜９０５Ａ、半導体膜９０５Ｂ、不純物半導体膜９０７に加工する。

次いで、ゲート絶縁膜９０４、半導体膜９０５Ａ、半導体膜９０５Ｂ、及び不純物半導体膜９０７上に、導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って電極層９０６を形成する。導電膜としては、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。

次いで、ゲート絶縁膜９０４、半導体膜９０５Ａ、半導体膜９０５Ｂ、電極層９０６上に絶縁層９０８を形成する。絶縁層９０８は、少なくとも１ｎｍ以上の膜厚とし、ゲート絶縁膜９０４と同様に形成することができる。また、絶縁層９０８は、有機樹脂層を用いて形成することができる。有機樹脂層としては、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン系樹脂などを用いることができる。また、シロキサンポリマーを用いることができる。

次いで、絶縁層９０８上に、導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って、バックゲート電極層９０９を形成する。バックゲート電極層９０９となる導電膜は、電極層９０６と同様に形成することができる。また、バックゲート電極層９０９は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。

以上の工程により、第１のトランジスタ１１、第２のトランジスタ１２を作製することができる。

（実施の形態３）
本実施の形態では、同一基板上に、シフトレジスタ回路を具備する走査線駆動回路及び／または信号線駆動回路の一部と、画素部に配置するトランジスタとを設ける例について以下に説明する。

アクティブマトリクス型表示装置のブロック図の一例を図７（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。

図７（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＬＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。

図７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さいトランジスタによって、基板５３００に形成するシフトレジスタ回路を具備する駆動回路を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。

本実施の形態で示す表示装置は、上記実施の形態で説明したシフトレジスタ回路を具備する走査線駆動回路及び／または信号線駆動回路を備えた表示装置である。従って本実施の形態で示す表示装置は、トランジスタのしきい値電圧の制御を行いながら、ゲート電極の電位は変動させず、バックゲート電極の電位のみを変動させることで、入力信号に応じた信号を出力することができる。

（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示装置を、有機ＥＬ等の発光素子を具備する表示装置とする場合の、各画素が具備する発光素子の構成について説明する。

図８は、トランジスタに接続された発光素子の断面構造の一形態について示したものである。発光素子は、第１電極５１１、発光層を有するＥＬ層５１３、第２電極５１４が順に積層して設けられている。第１電極５１１または第２電極５１４の一方は陽極として機能し、他方は陰極として機能する。発光素子は、陽極から注入される正孔及び陰極から注入される電子がＥＬ層に含まれる発光層で再結合して、発光する。発光素子の第１電極５１１は、基板５０３上に形成されたトランジスタ５０１に接続する。また、トランジスタ５０１のソース電極またはドレイン電極及び第１電極５１１を覆うように隔壁５０２が設けられる。また、第１電極５１１上の隔壁５０２の開口部に、ＥＬ層５１３が設けられ、ＥＬ層５１３や隔壁５０２を覆うように第２電極５１４が設けられる。

第１電極５１１または第２電極５１４は、金属、合金、または電気伝導性化合物を用いて形成する。

例えば、第１電極５１１または第２電極５１４は、仕事関数の大きい（仕事関数が４．０ｅＶ以上）金属、合金、電気伝導性化合物などを用いることできる。代表的には、酸化インジウム−酸化スズ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、シリコン若しくは酸化シリコンを含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム等の透光性を有する導電性金属酸化物層がある。

また、第１電極５１１または第２電極５１４は、仕事関数の小さい（代表的には、仕事関数が３．８ｅＶ以下）金属、合金、電気伝導性化合物などを用いることができる。代表的には、元素周期表の第１族または第２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びカルシウム、ストロンチウム等のアルカリ土類金属、マグネシウム及びこれらを含む合金（アルミニウム、マグネシウムと銀との合金、アルミニウムとリチウムの合金）、ユーロピウム、イッテルビウム等の希土類金属及びこれらを含む合金等がある。

アルカリ金属、アルカリ土類金属、及びこれらを含む合金は、真空蒸着法、スパッタリング法などを用いて形成する。また、銀ペーストなどをインクジェット法により吐出し焼成して形成することも可能である。また、第１電極５１１及び第２電極５１４は、単層に限らず、積層して形成することもできる。

なお、ＥＬ層５１３で発光する光を外部に取り出すため、第１電極５１１または第２電極５１４のいずれか一方或いは両方を、ＥＬ層５１３からの発光を透過するように形成する。第１電極５１１のみが透光性を有する電極である場合、光は、矢印方向５００に示すように第１電極５１１を通って、信号線から入力されるビデオ信号に応じた輝度で基板５０３側から取り出される。また、第２電極５１４のみが透光性を有する電極である場合、光は第２電極５１４を通って信号線から入力されるビデオ信号に応じた輝度で封止基板５１６側から取り出される。第１電極５１１及び第２電極５１４がいずれも透光性を有する電極である場合、光は第１電極５１１及び第２電極５１４を通って、信号線から入力されるビデオ信号に応じた輝度で基板５０３側及び封止基板５１６側の両方から取り出される。

透光性を有する電極は、例えば、透光性を有する導電性金属酸化物を用いて形成するか、或いは、銀、アルミニウム等を数ｎｍ乃至数十ｎｍの厚さとなるように形成する。また、膜厚を薄くした銀、アルミニウムなどの金属層と、透光性を有する導電性金属酸化物層との積層構造とすることもできる。

陽極として機能する第１電極５１１または第２電極５１４の一方は、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物などを用いることが好ましい。また、陰極として機能する第１電極５１１または第２電極５１４の他方は、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物などを用いることが好ましい。代表的には、アルカリ金属、アルカリ土類金属、及びこれらを含む合金や化合物、並びに希土類金属を含む遷移金属を用いて形成することができる。

ＥＬ層５１３は、発光層を有する。また、ＥＬ層５１３は、発光層のほかに、正孔注入層、正孔輸送層、電子輸送層及び電子注入層を有してもよい。正孔輸送層は、陽極と発光層の間に設けられる。また、正孔注入層は陽極と発光層との間、或いは陽極と正孔輸送層との間に設けられる。一方、電子輸送層は、陰極と発光層との間に設けられる。電子注入層は陰極と発光層との間、或いは陰極と電子輸送層との間に設けられる。なお、正孔注入層、正孔輸送層、電子輸送層及び電子注入層は全ての層を設ける必要はなく、適宜求める機能等に応じて選択して設ければよい。

発光層は発光性の物質を含む。発光性の物質としては、例えば、蛍光を発光する蛍光性化合物や燐光を発光する燐光性化合物を用いることができる。

発光層、正孔注入層、正孔輸送層、電子輸送層及び電子注入層は、蒸着法、塗布法等により形成することができる。

また、第２電極５１４及び隔壁５０２上にパッシベーション層５１５をスパッタリング法やＣＶＤ法により形成してもよい。パッシベーション層５１５を設けることで、外部から発光素子への水分や酸素の侵入による発光素子の劣化を低減することができる。さらには、パッシベーション層５１５及び封止基板５１６の空間に窒素を封入し、さらに乾燥剤を配置してもよい。または、パッシベーション層５１５及び封止基板５１６の間を、透光性を有し、且つ吸水性の高い有機樹脂で充填してもよい。

発光素子が白色の発光を示す場合、カラーフィルター、または色変換層などを、基板５０３または封止基板５１６に設けることによってフルカラー表示を行なうことができる。

本実施の形態で示す有機ＥＬ等の発光素子を具備する表示装置は、上記実施の形態で説明したシフトレジスタ回路を具備する走査線駆動回路及び／または信号線駆動回路を備えた表示装置である。従って本実施の形態で示す有機ＥＬ等の発光素子を具備する表示装置は、トランジスタのしきい値電圧の制御を行いながら、ゲート電極の電位は変動させず、バックゲート電極の電位のみを変動させることで、入力信号に応じた信号を出力することができる。

（実施の形態５）
本実施形態においては、上記実施の形態で説明した表示装置を表示部に具備する電子機器の例について説明する。

上記実施の形態の各々の図で述べた内容（一部でもよい）を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器として、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図９（Ａ）は、電子書籍の一例を示している。図９（Ａ）に示す電子書籍は、筐体１７００及び筐体１７０１の２つの筐体で構成されている。筐体１７００及び筐体１７０１は、蝶番１７０４により一体になっており、開閉動作を行うことができる。このような構成により、書籍のような動作を行うことが可能となる。

筐体１７００には表示部１７０２が組み込まれ、筐体１７０１には表示部１７０３が組み込まれている。表示部１７０２及び表示部１７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９（Ａ）では表示部１７０２）に文章を表示し、左側の表示部（図９（Ａ）では表示部１７０３）に画像を表示することができる。

また、図９（Ａ）では、筐体１７００に操作部等を備えた例を示している。例えば、筐体１７００は、電源入力端子１７０５、操作キー１７０６、スピーカ１７０７等を備えている。操作キー１７０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成としてもよい。さらに、図９（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。

図９（Ｂ）は、本明細書に開示するＥＬ表示装置を用いたデジタルフォトフレームの一例を示している。例えば、図９（Ｂ）に示すデジタルフォトフレームは、筐体１７１１に表示部１７１２が組み込まれている。表示部１７１２は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像を表示させることで、通常の写真立てと同様に機能させることができる。

なお、図９（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像を記憶したメモリを挿入して画像を取り込み、取り込んだ画像を表示部１７１２に表示させることができる。

図９（Ｃ）は、ＥＬ表示装置を用いたテレビジョン装置の一例を示している。図９（Ｃ）に示すテレビジョン装置は、筐体１７２１に表示部１７２２が組み込まれている。表示部１７２２により、映像を表示することが可能である。また、ここでは、スタンド１７２３により筐体１７２１を支持した構成を示している。表示部１７２２は、上記実施の形態に示したＥＬ表示装置を適用することができる。

図９（Ｃ）に示すテレビジョン装置の操作は、筐体１７２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１７２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

図９（Ｄ）は、本明細書に開示するＥＬ表示装置を用いた携帯電話機の一例を示している。図９（Ｄ）に示す携帯電話機は、筐体１７３１に組み込まれた表示部１７３２の他、操作ボタン１７３３、操作ボタン１７３７、外部接続ポート１７３４、スピーカ１７３５、及びマイク１７３６等を備えている。

図９（Ｄ）に示す携帯電話機は、表示部１７３２がタッチパネルになっており、指等の接触により、表示部１７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部１７３２を指等で接触することにより行うことができる。

本実施の形態で示す電子機器は、上記実施の形態で説明したシフトレジスタ回路を具備する表示装置を用いた電子機器である。従って本実施の形態で示す電子機器は、トランジスタのしきい値電圧の制御を行いながら、ゲート電極の電位は変動させず、バックゲート電極の電位のみを変動させることで、入力信号ＩＮに応じた信号を出力することができる。

１０論理回路
１１第１のトランジスタ
１２第２のトランジスタ
１３配線
１４配線
１５配線
１６配線
１７配線
２１曲線
２２曲線
３１基板
３２ゲート電極
３３ゲート絶縁膜
３４半導体膜
３５Ａソース電極
３５Ｂドレイン電極
３６層間絶縁膜
３７ゲート電極
１００シフトレジスタ回路
１０１配線
１０２配線
１０３パルス出力回路
１０４配線
１１１第１の論理回路
１１２第２の論理回路
１１３第３の論理回路
１１４第４の論理回路
１１５第１のスイッチ
１１６第２のスイッチ
１１７第３のスイッチ
１２１第１のトランジスタ
１２２第２のトランジスタ
１２３第３のトランジスタ
１２４第４のトランジスタ
１２５第５のトランジスタ
１２６第６のトランジスタ
１２７第７のトランジスタ
１２８第８のトランジスタ
５００矢印方向
５０１トランジスタ
５０２隔壁
５０３基板
５１１電極
５１３ＥＬ層
５１４電極
５１５パッシベーション層
５１６封止基板
９０１基板
９０２下地膜
９０３Ａゲート電極層
９０３Ｂゲート電極層
９０４ゲート絶縁膜
９０５Ａ半導体膜
９０５Ｂ半導体膜
９０６電極層
９０７不純物半導体膜
９０８絶縁層
９０９バックゲート電極層
１７００筐体
１７０１筐体
１７０２表示部
１７０３表示部
１７０４蝶番
１７０５電源入力端子
１７０６操作キー
１７０７スピーカ
１７１１筐体
１７１２表示部
１７２１筐体
１７２２表示部
１７２３スタンド
１７３１筐体
１７３２表示部
１７３３操作ボタン
１７３４外部接続ポート
１７３５スピーカ
１７３６マイク
１７３７操作ボタン
５３００基板
５３０１画素部
５３０２第１の走査線駆動回路
５３０３第２の走査線駆動回路
５３０４信号線駆動回路
５３０５タイミング制御回路
ＣＬＫクロック信号
ＣＬＫＢ反転クロック信号
ＩＮ入力信号
ＶＤＤ高電源電位
ＶＳＳ低電源電位

Claims

同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路を有し、
前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタのソース電極またはドレイン電極に電気的に接続され、
前記第１のトランジスタの第２のゲート電極は、入力信号が供給される配線に電気的に接続され、
前記第２のトランジスタのゲート電極は、クロック信号が供給される配線に電気的に接続され、
前記第１のゲート電極と、前記ゲート電極とは、同じ層に設けられているシフトレジスタ回路。
同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路を有し、
前記第１のトランジスタは第１のゲート電極、前記第１のゲート電極上の第１の半導体膜、及び前記第１の半導体膜上の第２のゲート電極を有し、前記第１のゲート電極が第１のトランジスタのソース電極またはドレイン電極に電気的に接続するよう設けられ、
前記第１のトランジスタの前記第２のゲート電極は、入力信号が供給される配線に電気的に接続され、
前記第２のトランジスタは、ゲート電極、及び前記ゲート電極上の第２の半導体膜を有し、
前記第２のトランジスタの前記ゲート電極は、クロック信号が供給される配線に電気的に接続され、
前記第１のゲート電極と、前記ゲート電極とは、同じ層に設けられているシフトレジスタ回路。
同じ導電型の第１のトランジスタ及び第２のトランジスタを有する論理回路、を含むシフトレジスタ回路を有し、
前記第１のトランジスタは第１のゲート電極、前記第１のゲート電極上のゲート絶縁膜、前記ゲート絶縁膜上の第１の半導体膜、前記第１の半導体膜上のソース電極及びドレイン電極、前記ソース電極及び前記ドレイン電極上の層間絶縁膜、並びに前記層間絶縁膜上の第２のゲート電極を有し、前記第１のゲート電極が前記ソース電極または前記ドレイン電極に電気的に接続するよう設けられ、
前記第１のトランジスタの前記第２のゲート電極は、入力信号が供給される配線に電気的に接続され、
前記第２のトランジスタは、ゲート電極、前記ゲート電極上の前記ゲート絶縁膜、及び前記ゲート絶縁膜上の第２の半導体膜を有し、
前記第２のトランジスタの前記ゲート電極は、クロック信号が供給される配線に電気的に接続され、
前記第１のゲート電極と、前記ゲート電極とは、同じ層に設けられているシフトレジスタ回路。
請求項３において、
前記ゲート絶縁膜の膜厚は、前記層間絶縁膜の膜厚より小さいシフトレジスタ回路。
請求項２乃至４のいずれか一において、
前記第１の半導体膜及び前記第２の半導体膜は、同じ層に設けられているシフトレジスタ回路。
請求項１乃至５のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタは、ｎチャネル型のトランジスタであるシフトレジスタ回路。
請求項１乃至６のいずれか一に記載のシフトレジスタ回路を具備する表示装置。
請求項７に記載の表示装置を具備する電子機器。