[go: up one dir, main page]

KR100235590B1 - 박막트랜지스터 액정표시장치의 구동방법 - Google Patents

박막트랜지스터 액정표시장치의 구동방법 Download PDF

Info

Publication number
KR100235590B1
KR100235590B1 KR1019970000294A KR19970000294A KR100235590B1 KR 100235590 B1 KR100235590 B1 KR 100235590B1 KR 1019970000294 A KR1019970000294 A KR 1019970000294A KR 19970000294 A KR19970000294 A KR 19970000294A KR 100235590 B1 KR100235590 B1 KR 100235590B1
Authority
KR
South Korea
Prior art keywords
drain
source
gate
terminal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970000294A
Other languages
English (en)
Other versions
KR19980065363A (ko
Inventor
박기판
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970000294A priority Critical patent/KR100235590B1/ko
Priority to US08/997,303 priority patent/US6091393A/en
Publication of KR19980065363A publication Critical patent/KR19980065363A/ko
Application granted granted Critical
Publication of KR100235590B1 publication Critical patent/KR100235590B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

일반적인 액정표시장치는 주사선선택구동회로가 주사선에 신호를 차례로 인가하여 상기 신호가 인가된 주사선에 연결된 TFT를 통하여 신호선으로부터 화소로 전압이 인가되는 방식으로 동작한다.
그런데, 종래의 주사선선택구동회로는 신호로서 인가되는 클럭신호가 복잡하여 제어가 어렵고, 외부로 신호를 인가하는 리드선 수가 많아 접속이 어려웠다. 그래서, 액정패널에 실장시키는 데에 공정이 복잡하여 공정단가가 높다는 단점도 있었다.
본 발명은 상기 주사신호를 생성하는 각 스테이지를 동일한 회로로 구성된 출력부와 쉬프트출력부로 나눈다. 그래서, 출력부의 신호는 주사선에 인가하고, 쉬프트출력부는 다음 스테이지의 입력단자에 인가함으로써 주사선과 인접스테이지가 서로 영향을 주지 않게 하여 안정적으로 액정표시장치가 동작하게 한다. 그리고, 상기 스테이지에 인가되는 클럭신호를 개별적으로 조절하여 출력신호를 임의로 제어할 수 있으므로, 다양한 구동회로로 사용될 수 있다.

Description

박막트랜지스터 액정표시장치(TFT-LCD)의 구동방법.
본 발명은 액정표시장치를 구동하는 데 사용되는 주사선선택구동회로의 구조를 간단히 하고, 아몰퍼스 실리콘(이하 a-Si)으로 제작하여 액정패널과 주사선구동회로를 동시에 제조함으로써 안정적인 주사신호를 인가하는 주사선선택구동회로의 제조단가를 절감시키는 데에 목적이 있다.
현재 표시장치로써 가장 많이 사용되고 있는 CRT 브라운관은 색상구현이 쉽고, 동작속도가 빨라 TV와 컴퓨터모니터를 포함한 디스플레이 장치로서 각광을 받아 왔다. 그러나, CRT 브라운관은 전자총과 화면 사이의 거리를 어느정도 확보해야 하는 구조적 특성으로 인하여 두께가 두꺼울 뿐만 아니라, 전력소비가 크고, 게다가 무게도 상당히 무거워 휴대성이 떨어지는 단점이 있다.
상술한 CRT 브라운관의 단점을 극복하고자 여러 가지 다양한 표시장치가 고안되고 있는데, 그 중 가장 실용화 되어 있는 장치가 바로 액정표시장치이다.
액정표시장치는 CRT 브라운관에 비해 화면이 어둡고 동작속도가 다소 느리지만, 전자총과 같은 장치를 갖추지 않아도 각각의 화소를 평면 상에서 주사되는 신호에 따라 동작시킬 수 있으므로, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형 표시장치로 사용될 수 있다. 뿐만 아니라, 액정표시장치는 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 휴대용 표시장치로서 가장 적합하다는 평도 받고 있다.
상술한 바와 같이 차세대 표시장치로서 각광받고 있는 액정표시장치는 도1과 같이 액정패널과 상기 액정패널을 구동할 수 있는 주사선구동회로 및 신호선구동회로로 구성되어 있다. 그런데, 상기 액정패널은 기판에 복수개의 주사선(11)과 복수개의 신호선(12)이 매트릭스형태로 교차하여 설치되어 있고, 그 교차부에는 박막트랜지스터(14)(이하 TFT라고 한다.)와 화소가 설치된 구조로 되어 있다. 그리고, 상기 주사선선택구동회로는 상기 박막트랜지스터의 게이트에 온(on)신호를 인가하는 주사신호를 상기 주사선에 순차적으로 인가하고, 상기 신호선구동회로는 상기 주사신호에 의해 구동된 TFT를 통하여 영상신호가 화소에 전달될 수 있도록 영상신호를 신호선에 인가한다. 상기 액정표시장치는 상기 주사선선택구동회로에서 주사신호를 상기 액정패널의 주사선에 순차적으로 인가해서 상기 주사신호를 인가받은 상기 주사선에 연결된 모든 TFT가 도통하게(on) 되면, 상기 액정패널의 신호선에 인가된 신호가 상기 도통된 TFT의 소스와 드레인을 통하여 화소로 전달되는 원리로 작동한다.
상기 액정표시장치에서 사용되는 종래의 주사선선택구동회로는 도2와 같이 쉬프트입력신호를 인가받는 SIn단자에 접속된 게이트전극과 제1공통전압 Vss1에 연결된 드레인전극으로 이루어진 M2트랜지스터와, 상기 SIn단자에 접속된 게이트전극과 두 번째 클럭신호를 인가받는 S2o단자에 연결된 소스전극으로 이루어진 M4트랜지스터, 첫 번째 클럭신호를 인가받는 S1o단자에 접속된 게이트와 외부전압 Vcc와 연결된 소스전극과 상기 M2트랜지스터의 소스전극에 연결된 드레인전극으로 이루어진 M1트랜지스터와 그리고, 상기 M1의 드레인전극과 상기 M2의 소스전극 사이의 접점 a2에 게이트전극이 접속된 M3, M5, M7의 세 개의 트랜지스터와, 상기 M4의 드레인전극에 접속된 게이트전극와 세 번째 클럭신호 S3o신호에 소스전극이 연결된 구조로 이루어진 M6트랜지스터와, 상기 SIn 단자에 접속된 게이트와 상기 Vss1에 연결된 소스전극으로 이루어진 M11트랜지스터와, 상기 S1o의 2배의 주기를 갖는 네 번째 클럭신호 S4가 접속된 게이트와 인접한 열에 위치한 구동회로의 출력에 연결된 소스전극으로 이루어진 M9트랜지스터와, 상기 M9의 드레인전극에 연결된 게이트전극과 상기 M11트랜지스터의 드레인전극에 연결된 소스전극으로 이루어진 M10트랜지스터와, 상기 M10의 소스전극과 상기 M11의 드레인전극 사이의 접점 d2에 연결된 게이트전극과 상기 M7의 소스전극과 상기 M6의 드레인전극 사이의 접점에 연결된 드레인전극이 상기 M7의 드레인전극과 제2공통전압 Vss에 공통으로 접속된 M8트랜지스터가 설치된 홀수번째 스테이지와; 상기 구동회로의 출력에 연결되어 쉬프트입력신호를 인가받는 SIn+1단자에 접속된 게이트전극과 제1공통전압 Vss1에 연결된 드레인전극으로 이루어진 M2트랜지스터와, 상기 SIn+1단자에 접속된 게이트전극과 두 번째 클럭신호를 인가받는 S2e단자에 연결된 소스전극으로 이루어진 M4트랜지스터, 첫 번째 클럭신호를 인가받는 S1e단자에 접속된 게이트와 외부전압 Vcc와 연결된 소스전극과 상기 M2트랜지스터의 소스전극에 연결된 드레인전극으로 이루어진 M1트랜지스터와 그리고, 상기 M1의 드레인전극과 상기 M2의 소스전극 사이의 접점 a3에 게이트전극이 접속된 M3, M5, M7의 세 개의 트랜지스터와, 상기 M4의 드레인전극에 접속된 게이트전극와 세 번째 클럭신호 S3e신호에 소스전극이 연결된 구조로 이루어진 M6트랜지스터와, 상기 SIn+1 단자에 접속된 게이트와 상기 Vss1에 연결된 소스전극으로 이루어진 M11트랜지스터와, 상기 S1e의 2배의 주기를 갖는 네 번째 클럭신호 S4가 접속된 게이트와 인접한 열에 위치한 구동회로의 출력에 연결된 소스전극으로 이루어진 M9트랜지스터와, 상기 M9의 드레인전극에 연결된 게이트전극과 상기 M11트랜지스터의 드레인전극에 연결된 소스전극으로 이루어진 M10트랜지스터와, 상기 M10의 소스전극과 상기 M11의 드레인전극 사이의 접점 d3에 연결된 게이트전극과 상기 M7의 소스전극과 상기 M6의 드레인전극 사이의 접점에 연결된 드레인전극이 상기 M7의 드레인전극과 제2공통전압 Vss에 공통으로 접속된 M8트랜지스터가 설치된 짝수번째 스테이지가 여러 개 직렬로 연결된 구조로 되어 있다.
그리고, 상기 주사선선택구동회로의 동작은, 상기 액정표시장치에 가해지는 수평주사기간의 2배 주기를 갖고 액정표시장치에서 홀수번째의 열에 위치한 주사선에 출력신호를 인가하는 홀수스테이지의 클럭단자로 보내지는 세 개의 클럭신호 S1o, S2o, S3o와 상기 액정표시장치의 짝수번째의 열에 위치한 주사선에 출력신호를 인가하는 짝수스테이지의 클럭단자로 보내지는 세 개의 클럭신호 S1e, S2e, S3e 그리고, 수평주사기간과 동일한 주기를 갖는 클럭신호 S4신호가 인가됨으로써 이루어진다. 상기 S1o, S2o, S3o, S1e, S2e, S3e의 주기가 상기 수평주사기간의 2배인 이유는 홀수번째 스테이지에 인가되어지는 클럭신호와 짝수번째 스테이지에 인가되어지는 클럭신호가 서로 엇갈려 하이(high)신호를 인가하기 때문이다.
상기 홀수스테이지는 상기 S1o, S2o, S3o과 입력단자 SIn에 인가되는 쉬프트신호에 의해 출력되는 Ro을 상기 액정패널의 홀수번째 열에 위치한 주사선에 차례로 인가하고, 짝수스테이지는 상기 S1e, S2e, S3e와 입력단자 SIn+1에 인가되는 쉬프트신호에 의해 출력되는 Re를 상기 액정패널의 짝수번째 열에 위치한 주사선에 차례로 인가한다. 또한, n번째 열의 출력선 Rn은 상기 주사선에 인가되면서, 동시에 인접한 n+1번째 열의 상기 주사선에 상기 출력신호를 인가하는 상기 스테이지의 상기 입력단자 SIn+1에 쉬프트신호로서 인가된다. 그러나, 첫 번째 열에 위치한 주사선으로 출력신호를 인가하는 상기 구동회로의 입력단자에는 따로 쉬프트클럭신호를 인가해야 한다.
상기 주사선선택구동회로의 동작을 도2의 회로도와 도3의 파형도를 참조로 설명하면 다음과 같다.
먼저, 첫 번째 스테이지의 입력단자에 SIn를 하이(high)로 인가하여 M2와 M4를 도통시킨다.(t2) 그러나, 이 때에는 S1o와 S2o가 하이(high)로 인가되지 않았으므로, 상기 M2와 M4의 소스와 드레인에는 전압이 인가되지 않으므로, M3와 M5 그리고, M7은 도통되지 않는다. 또한, 상기 M4가 도통되지 않으므로, M6도 도통되지 않는다.
상기 SIn가 하이(high)로 된 후, 수평주사주기에 의하여 S1o가 상기 첫 번째 열의 스테이지에 인가되어 M1을 도통시킨다.(t3) 이 때, M1과 M2 사이의 접점 a2과 연결된 M3, M5, M7이 모두 도통된다. 그러나, M5는 M4가 도통되지 않은 상태이므로 전압이 인가되지 않고, M7은 M6이 도통되지 않은 상태이므로 전압이 인가되지 않는다.
상기 S1o가 로우(low)로 떨어지기 전에 S2o가 하이(high)로 인가되어 M4와 M5 사이의 접점 b2을 통해 M6를 도통시킨다.(t4) 이 때, M5를 통해 인가된 S2o전압이 상기 SIn에 의해 도통된 M11을 통해 M8을 도통시킨다.
상기 S1o가 로(low)로 떨어지면 상기 M1이 단절되고, a2에 게이트가 연결되어 있는 M5와 M7이 단절된다.(t5)
상기 S2o가 하이(high)로 유지된 상태에서 상기 S1o가 로(low)로 떨어진 후, 약간의 시간차를 두고 S3o가 하이(high)로 인가된다.(t6) 그러면, 이 때, 상기 S2o에 의해 도통된 M6을 통해 S3o가 Rn단자를 통해 주사선으로 인가된다. 동시에 상기 S3o는 인접한 다음 스테이지의 쉬프트신호로서 상기 다음 스테이지의 M2 트랜지스터의 게이트에 인가된다.
상기 다음 스테이지의 S1e가 하이(high)로 되면, 상기 SIn이 로(low)로 떨어지게 된다. 이 때, M2와 M4 그리고, M11이 단절된다.(t7) 그리고, 다음 스테이지가 상술한 전단계 스테이지의 동작을 반복한다.
그런데, 상기 종래의 주사선선택구동회로는 액정패널 위에 직접 실장시키기에는 구조가 복잡하고 외부와 연결되는 리드선이 많아 제조가 힘들고 수율도 떨어진다. 그래서, 도4와 같이 쉬프트신호를 입력받는 D단자와, set신호를 입력받는 Cu단자 및 reset신호를 입력받는 Cd단자와, 상기 Cu단자에 연결된 게이트와 상기 D단자에 연결된 소스로 이루어진 M1트랜지스터와, 상기 M1트랜지스터의 드레인에 연결된 소스와 상기 Cd단자에 연결된 게이트와 공통전압 Vss에 연결된 드레인으로 이루어진 M2트랜지스터와, 상기 Cd단자에 연결된 게이트와 외부전압 Vcc와 연결된 소스로 이루어진 M3트랜지스터와, 상기 Cu단자에 연결된 게이트와 상기 M3트랜지스터의 드레인에 연결된 소스와 공통전압 Vss에 연결된 드레인으로 이루어진 M4트랜지스터와, 상기 M1의 드레인과 상기 M2의 소스 사이의 접점 a에 연결된 게이트와 상기 외부전압 Vcc에 연결된 소스로 이루어진 M5트랜지스터와, 상기 M3트랜지스터의 소스와 상기 M4트랜지스터의 드레인 사이의 접점 b에 연결된 게이트와 상기 M5트랜지스터의 드레인에 연결된 소스와 상기 공통전압 Vss에 연결된 드레인으로 이루어진 M6트랜지스터와, 상기 a와 상기 M5트랜지스터의 게이트 사이의 접점 c에 한쪽 전극이 연결되고 다른쪽 전극은 상기 공통전압 Vss에 연결된 제1캐패시터 Ch와, 상기 b와 상기 M6트랜지스터의 게이트 사이의 접점 d에 한쪽 전극이 연결되고 다른쪽 전극은 상기 공통전압 Vss에 연결된 제2캐패시터 Cs와, 상기 M5트랜지스터의 드레인과 상기 M6트랜지스터의 소스 사이의 접점 e에서 출력단자 R이 연장된 각각의 스테이지 여러 개가 직렬로 연결되어 상기 출력단자 R이 인접하여 직렬로 연결된 다음 번째 스테이지의 D단자에 접속된 구조를 하나 이상 포함하여 구성된 주사선선택구동회로도 고안되어 있다.
상기 도4도의 주사선선택구동회로는 도5와 같이 상기 주사선선택구동회로에서 홀수열의 주사선에 출력단자 Ro가 연결된 상기 구동회로는 set신호를 CK1클럭단자에서 입력받고, reset신호를 CK2클럭단자에서 입력받으며, 짝수열의 주사선에 출력단자 R이 연결된 상기 구동회로는 set신호를 CK3클럭단자에서 입력받고, reset신호를 CK4클럭단자에서 입력받는다. 또, 첫 번째 열에 위치한 주사선에 출력신호를 인가하는 구동회로의 쉬프트단자에는 시작파형(start pulse) CKs를 인가하여 상기 주사선선택구동회로를 작동시킨다.
상기 CK1, CK2, CK3 와 CK4의 주기는 도6에서와 같다. 상기 CK1이 하이(high)에서 로(low)로 떨어진 후, 다음 주기의 하이(high)가 인가되기 전에 상기 CK2에 하이(high)가 인가되었다가 로(low)로 떨어진다. 그리고, 상기 CK1이 로(low)로 떨어진 후, 상기 CK2에 하이(high)가 인가되기 전에 상기 CK3에 하이(high)가 인가되었다가 로(low)로 떨어진다. 또, 상기 CK3가 하이(high)에서 로(low)로 떨어진 후, 다음 주기의 하이(high)가 인가되기 전에 상기 CK4에 하이(high)가 인가되었다가 로(low)로 떨어진다. 상기 CK1, CK2, CK3, 및 상기 CK4는 모두 동일한 주기로 하이(high)와 로(low)가 인가된다.
상기 도4에 나타낸 종래 발명의 주사선선택구동회로의 동작을 도5와 도6을 참조로 하여 설명하면 다음과 같다. 첫 번째 스테이지에 하이(high)영역의 CKs가 쉬프트단자에 인가되는 동안, CK1이 하이(high)로 되어 M1트랜지스터와 M4트랜지스터가 동시에 도통된다. 이 때는 M2트랜지스터가 도통되지 않았으므로 상기 CKs의 전압이 M1트랜지스터의 소스와 드레인을 통하여 a점을 지나 M5의 게이트에 인가되면서 M5트랜지스터를 도통시킨다. 동시에 상기 CKs의 전압이 a와 M5트랜지스터의 게이트 사이의 캐패시터 CH에 충전된다. 또, M6가 도통되지 않았으므로, 상기 도통된 M5트랜지스터를 통하여 외부전압 Vcc가 Ro단자로 인가된다.
상기 CK1이 로(low)로 떨어지면, M1트랜지스터가 단절되어 캐패시터 CH에 전압이 공급되지 않으므로 상기 CH는 방전을 하게되나, 상기 M1트랜지스터와 M2트랜지스터는 단절되어 있으므로, 상기 M5트랜지스터의 게이트로 전압을 인가한다. 그러므로, M5는 상기 CK1이 로(low)로 떨어지더라도 도통된 상태를 유지하여 Ro단자에는 지속적으로 하이(high)신호가 출력된다.
상기 CK2가 하이(high)로 인가되기 전에 CK3가 하이(high)로 인가된다. 이 때, 첫 번째 스테이지의 출력단자 Ro에는 하이(high)신호가 유지되고 있으므로, 상기 하이(high)신호가 상기 두 번째 스테이지의 De단자에 인가된다. 즉, 상기 CK3에 의해 도통된 M1트랜지스터의 소스에 상기 Ro의 하이(high)신호가 인가되므로, 상기 두 번째 스테이지에 설치된 M5트랜지스터를 도통시킴으로써 상기 두 번째 스테이지의 Re단자에 하이(high)신호가 인가된다. 다시말해, 상기 첫 번째 스테이지의 출력단자 Ro의 하이(high)신호가 CK3이 하이(high)로 된 시간동안에는 두 번째 스테이지의 De에 인가되는 쉬프트신호로서 동작한다. 그리고, 두 번째 스테이지의 출력단자 Re의 하이(high)신호가 CK1이 하이(high)로 된 다음 주기의 시간 동안에는 세 번째 스테이지의 Do에 인가되는 쉬프트신호로서 동작한다.
상기 CK3이 로(low)로 떨어지면, 상기 첫 번째 스테이지와 같이 캐패시터 CH에 충전되었던 쉬프트신호가 M5의 게이트를 도통시키므로, 두 번째 스테이지의 출력단자Re에는 지속적으로 하이(high)가 인가된다.
상기 CK3이 로(low)로 떨어진 후, 상기 CK2가 하이(high)로 인가된다. 이 때, 상기 첫 번째 스테이지의 M2트랜지스터와 상기 M3트랜지스터가 도통된다. 그래서, 상기 캐패시터 CH에서 방전되던 전압이 M2트랜지스터로 흘러 상기 M5트랜지스터의 게이트에 전압이 인가되지 않아 상기 M5트랜지스터는 단절된다. 동시에 M3트랜지스터를 통해 외부전압이 M6트랜지스터와 캐패시터 CS에 인가되므로, M6트랜지스터는 도통되어 상기 출력단자 Ro에 공통전압 Vss가 인가되므로 Ro은 로(low)신호를 출력한다.
상기 CK2가 로(low)로 떨어지게 되더라도 M2트랜지스터와 M3트랜지스터가 모두 단절되므로, 상기 CS에 충전되었던 전압이 M6트랜지스터의 게이트에 인가되므로, M6는 도통된 상태를 유지한다. 즉, 출력단자 Ro에는 지속적으로 로(low)신호가 출력된다.
CK4에 하이(high)가 인가되기 전에 CK1에 다음 주기의 하이(high)가 인가된다. 이 때, 두 번째 스테이지의 출력단자 Re에는 하이(high)신호가 유지되고 있으므로, 상기 Re의 하이(high)신호가 세 번째 스테이지의 Do단자에 인가된다. 그래서, 상기 CK1의 하이(high)신호에 의해 도통된 상기 세 번째 스테이지의 M1트랜지스터를 통과한 상기 Do단자의 하이(high)신호가 상기 세 번째 스테이지의 M5트랜지스터를 도통시킴으로써 상기 세 번째 스테이지의 Ro단자에 하이(high)신호가 인가된다. 즉, 상기 두 번째 스테이지의 출력단자 R의 하이(high)신호가 CK1이 하이(high)로 된 시간동안에는 세 번째 스테이지의 쉬프트신호로서 동작한다는 것이다. 마찬가지로 세 번째 스테이지의 출력단자 Ro의 하이(high)신호는 CK3의 다음 주기의 하이(high)시간에는 네 번째 스테이지의 쉬프트신호로서 동작한다. 상기 CK1의 두 번째 하이(high)주기부터는 첫 번째 스테이지와 세 번째 스테이지가 동일하게 작동하고, CK1과 CK2의 하이(high)가 진행될수록 홀수스테이지가 작동한다.
상기 CK1에 두 번째로 하이(high)에서 로(low)로 떨어지는 신호가 인가되면, CK4에 하이(high)가 인가된다. 이 때, 상기 두 번째 스테이지의 M2트랜지스터와 M3트랜지스터가 도통된다. 그래서, 상기 캐패시터 CH에서 방전되던 전압이 M2트랜지스터로 흘러 상기 M5트랜지스터의 게이트에 전압이 인가되지 않아 상기 M5트랜지스터는 단절된다. 동시에 M3트랜지스터를 통해 외부전압이 M6트랜지스터와 캐패시터 Cs에 인가되므로, M6트랜지스터는 도통되어 상기 출력단자 Re에 공통전압 Vss가 인가되므로, Re는 로(low)신호를 출력한다.
상기 CK4가 로(low)로 떨어지게 되더라도 M2 트랜지스터와 M3트랜지스터가 모두 단절되어 상기 Cs에 충전되었던 전압이 M6트랜지스터의 게이트에 인가되므로, M6는 도통된 상태를 유지한다. 즉, 출력단자 Re에는 지속적으로 로(low)신호가 출력되는 것이다.
액정표시장치에 있어서 최근의 기술동향을 보면, 과거에는 액정패널과 주변의 구동회로를 별개로 제조하여 리드선이나 필름으로 접착시켜 패키지화하는 방식이 주류를 이루었으나, 미세가공기술이 발전할수록 제품의 제조단가를 낮추기 위해 액정패널 위에 주변의 구동회로를 직접 실장시키는 기술이 연구되고 있다. 그런데, 상기 도3에 나타낸 종래의 주사선선택구동회로는 구조가 복잡하고 외부와 연결되는 리드선이 많아 제조가 힘들고, 기판 위에 직접 실장시킬 시의 수율도 상당히 떨어진다.
또, 클럭신호가 표시장치의 수평주기의 하이(high)시간보다 조금 늦은 시간차를 두고 하이(high)로 변환되는데, 이것은 상기 주사선선택구동회로에서 사용되는 트랜지스터를 동작속도가 다소 느린 a-Si을 사용하기 때문에 a-Si이 충분히 반응할 시간을 확보하기 위해 설정한 한계이다. 즉, 회로기판의 반도체에 따라 상기 주기와 시간차를 적절히 조절하여 신호를 인가하는 것이 종래 발명의 중요한 요소인데, 바로 이런 점으로 인해 상기 종래의 주사선선택구동회로는 동작의 정확한 제어가 힘들다는 단점이 부각된다. 특히, 동작속도가 a-Si보다 빠른 폴리 실리콘(poly-Si)으로 상기 주사선선택구동회로를 제조하면, 정확한 동작을 기대하기 어렵다.
그리고, 도3과 같은 종래의 주사선선택구동회로에서 인가되는 동작파형의 특징은 순차적으로 인가되는 클럭신호 S1과 S2, S3의 하이(high)영역이 서로 조금씩 겹치도록 되어 있다는 점이다. 이것은 상기 S3 신호의 하이(high)시간이 구동신호와 쉬프트신호에 상당한 영향을 미치기 때문인데, 이로 인해 각 스테이지에서 거의 모든 TFT가 동시에 도통(on)되는 시간이 존재하여 상기 주사선선택구동회로에 형성된 TFT에 상당한 부하가 걸리게 된다.
또, 도4와 같은 종래의 주사선선택구동회로에서는 인접한 구동회로에 쉬프트신호를 인가할 때, 상기 쉬프트신호를 인가하는 스테이지의 구동회로와 상기 구동회로에 인접하여 상기 쉬프트신호를 인가받는 다음 스테이지의 구동회로에서 출력되는 R신호의 하이(high)시간을 겹치도록 해야하는 문제가 있다. 이것은 화소전압을 인가하는 데에 문제가 있다. 그 이유는 출력신호 R이 주사선에 인가되기도 하지만, 동시에 다음 스테이지의 쉬프트신호전압으로 사용되므로, 출력신호 R의 위상은 항상 바로 전 스테이지의 구동전압과 동일하게 되기 때문이다.
실제로 상기 도3과 도4에서 나타낸 주사선선택구동회로를 채용한 액정표시장치는 반드시 도트인버젼(Dot Inversion) 또는, 라인인버젼(Line Inversion)과 같은 인버젼(Inversion) 구동방법을 사용해야 한다. 그런데, 도4에서 나타낸 주사선선택구동회로는 전 스테이지의 구동전압과 쉬프트신호가 겹쳐서 나오므로 프레임인버젼(Frame Inversion)의 경우에는 문제가 되지 않겠지만, 도트인버젼방식이나, 라인인버젼방식에서는 바로 전 스테이지의 출력전압 R을 화소에 인가하게 되므로, 화소에 전기적인 스트레스가 과다하게 인가된다. 그래서, 상기 도4와 같은 방식의 주사선선택구동회로는 프레임인버젼방식으로 사용해야 하지만, 사실 프레임인버젼방식은 라인인버젼이나, 도트인버젼 방식에 비해 크로스토크(Cross Talk)나 플리커(Flicker)가 많아 화질이 상당히 좋지 않게 된다.
도1은 일반적인 액정표시장치에서 액정패널과 구동회로를 나타낸 개략도이다.
도2는 종래의 주사선구동회로를 나타낸 회로도이다.
도3은 상기 도2의 주사선선택구동회로의 동작을 위해 인가하는 클럭신호의 파형을 나타낸 도면이다.
도4는 또 다른 종래의 주사선구동회로를 나타낸 회로도이다.
도5는 상기 도4의 주사선구동회로와 클럭단자가 연결되어 구성된 종래의 주사선선택구동회로를 나타낸 도면이다.
도6은 상기 도5의 주사선선택구동회로의 동작을 위해 인가하는 클럭신호의 파형과 출력신호 및 쉬프트출력신호의 파형을 나타낸 도면이다.
도7은 본 발명의 주사선선택구동회로를 나타낸 도면이다.
도8은 상기 도7의 주사선선택구동회로에서 하나의 스테이지를 나타낸 회로도이다.
도9는 상기 도8의 스테이지에 인가되는 클럭신호의 파형을 나타낸 도면이다.
도10은 본 발명의 또다른 주사선선택구동회로를 나타낸 도면이다.
도11은 상기 도10의 각 스테이지에 인가되는 클럭신호의 파형을 나타낸 도면이다.
도12는 주사선선택구동회로를 복수개 설치하고 출력단자에 스위치소자를 연결한 액정패널을 나타낸 도면이다.
도13은 각 스테이지에 스위치소자를 내장한 주사선선택구동회로를 나타낸 도면이다.
10 : 주사선11 : 신호선
12 : 박막트랜지스터13 : 화소
14 : 신호선구동회로15 : 주사선선택구동회로
20 : 종래발명의 제1스테이지21 : 종래발명의 제2스테이지
30 : 또다른 종래 발명의 제1스테이지31 : 또다른 종래 발명의 제2스테이지
32 : 또다른 종래 발명의 제3스테이지33 : 또다른 종래 발명의 제4스테이지
34 : 또다른 종래 발명의 n-1번째 스테이지
35 : 또다른 종래 발명의 n번째 스테이지
40 : 본 발명의 제1스테이지41 : 본 발명의 제2스테이지
42 : 본 발명의 제3스테이지43 : 본 발명의 제4스테이지
44 : 본 발명의 n-1번째 스테이지45 : 본 발명의 n번째 스테이지
46 : 본 발명의 여분 스테이지
50 : 본 발명의 출력신호부51 : 본 발명의 쉬프트출력부
100 : 표시부110 : 주사선선택구동회로.
120 : 박막트랜지스터(스위치소자)
D : 본 발명의 쉬프트입력단자C : 본 발명의 셋(set)단자
L : 본 발명의 리셋(reset)단자E : 본 발명의 쉬프트리셋(reset)단자
R : 본발명의 신호출력단자A : 본 발명의 쉬프트출력단자
Vee : 접지전압Vcc : 외부전압
Ch, Cs : 캐패시터
De : 짝수번째 스테이지의 쉬프트입력단자
Ce : 짝수번째 스테이지의 셋(set)단자
Le : 짝수번째 스테이지의 리셋(reset)단자
Ee : 짝수번째 스테이지의 쉬프트리셋단자
Re : 짝수번째 스테이지의 신호출력단자
Ae : 짝수번째 스테이지의 쉬프트출력단자
Do : 홀수번째 스테이지의 쉬프트입력단자
Co : 홀수번째 스테이지의 셋(set)단자
Lo : 홀수번째 스테이지의 리셋(reset)단자
Eo : 홀수번째 스테이지의 쉬프트리셋단자
Ro : 홀수번째 스테이지의 신호출력단자
Ao : 홀수번째 스테이지의 쉬프트출력단자
Dn : n번째 스테이지의 쉬프트입력단자
Cn : n번째 스테이지의 셋(set)단자Ln: n번째 스테이지의 리셋(reset)단자
En : n번째 스테이지의 쉬프트리셋단자
Rn : n번째 스테이지의 신호출력단자An : n번째 스테이지의 쉬프트출력단자
CK1, CK2, CK3, CK4, CKs, CR, CC : 클럭신호
M1, M2, M3, M4, M5, M6, M7, M8, M9, M10, M11, ME1, ME2: 박막트랜지스터
본 발명은 상술한 문제점을 해결하기 위하여 주사선을 구동시키기 위한 구동신호와 인접한 주사선을 구동시키기 위한 쉬프트신호를 별개로 생성시켜 각각 다른 단자에 인가하도록 구성한 것이 특징이다. 그래서, 각각의 구동신호와 쉬프트신호를 독립적으로 제어할 수 있으므로, 화소에 전기적인 스트레스를 줄일 수 있다.
(실시예1)
본 발명의 주사선선택구동회로는 주사선구동회로와 상기 주사선구동회로를 구동하기 위해 클럭신호를 인가하는 클럭단자로 구성된다. 상기 주사선구동회로는 도7과 같이 쉬프트입력단자와 쉬프트출력단자 및 쉬프트리셋단자, 그리고 셋(set)단자와 리셋(reset)단자 및 출력단자를 포함하는 구동회로가 하나의 스테이지를 이루고, 상기 스테이지 여러 개가 직렬로 연결된 구조로 되어 있다. 또, 상기 구동회로의 상기 쉬프트출력단자는 인접한 다음 스테이지의 상기 쉬프트입력단자와 연결되어 있고, 상기 출력단자는 액정표시장치의 주사선에 연결되어 있다.
상기 하나의 스테이지는 도8에 나타낸 것과 같이 신호출력부와 쉬프트출력부로 나뉘어 동작한다. 상기 신호출력부는 쉬프트입력단자 D에 연결된 소스전극과 셋(set)신호를 인가하는 C단자에 연결된 게이트전극으로 이루어진 M1트랜지스터와, 상기 M1트랜지스터의 드레인에 연결된 소스와 리셋(reset)신호를 인가하는 L단자에 연결된 게이트전극과 접지전압 Vee에 연결된 드레인으로 이루어진 M2트랜지스터와, 상기 L단자에 연결된 게이트와 외부전압 Vcc에 연결된 드레인으로 이루어진 M3트랜지스터와, 상기 M3트랜지스터의 드레인에 연결된 소스와 상기 C단자에 상기 M1트랜지스터과 병렬로 연결된 게이트와 상기 접지전압 Vee와 연결된 드레인으로 이루어진 M4트랜지스터와, 상기 M1트랜지스터의 드레인과 상기 M2트랜지스터의 소스 사이의 접점 a에 연결된 게이트와 상기 외부전압 Vcc에 연결된 소스로 이루어진 M5트랜지스터와, 상기 M3트랜지스터의 드레인과 상기 M4트랜지스터의 소스 사이의 접점 b에 연결된 게이트와 상기 M5트랜지스터의 드레인에 연결된 소스와 상기 접지전압 Vee에 연결된 드레인으로 이루어진 M6트랜지스터와, 상기 접점 a와 상기 M5트랜지스터의 게이트 사이의 접점 e에 한쪽 전극이 연결되고 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch1과, 상기 접점 b와 상기 M6트랜지스터의 게이트 사이의 접점 f에 한쪽 전극이 연결되고 상기 접지전압 Vee에 다른쪽 전극이 연결된 Cs1과, 상기 M5의 드레인과 상기 M6의 소스 사이의 접점 g에 출력전극 R이 연장되어 이루어진다.
그리고, 상기 쉬프트출력부는 쉬프트입력단자 D에 연결된 소스전극과 셋(set)신호를 인가하는 C단자에 연결된 게이트전극으로 이루어진 M7트랜지스터와, 상기 M1트랜지스터의 드레인에 연결된 소스와 쉬프트리셋(shift reset)신호를 인가하는 E단자에 연결된 게이트전극과 접지전압 Vee에 연결된 드레인으로 이루어진 M8트랜지스터와, 상기 E단자에 연결된 게이트와 외부전압 Vcc에 연결된 드레인으로 이루어진 M9트랜지스터와, 상기 M9트랜지스터의 드레인에 연결된 소스와 상기 C단자에 상기 M7트랜지스터과 병렬로 연결된 게이트와 상기 접지전압 Vee와 연결된 드레인으로 이루어진 M10트랜지스터와, 상기 M7트랜지스터의 드레인과 상기 M8트랜지스터의 소스 사이의 접점 c에 연결된 게이트와 상기 외부전압 Vcc에 연결된 소스로 이루어진 M11트랜지스터와, 상기 M9트랜지스터의 드레인과 상기 M8트랜지스터의 소스 사이의 접점 d에 연결된 게이트와 상기 M11트랜지스터의 드레인에 연결된 소스와 상기 접지전압 Vee에 연결된 드레인으로 이루어진 M12트랜지스터와, 상기 접점 c와 상기 M11트랜지스터의 게이트 사이의 접점 h에 한쪽 전극이 연결되고 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch2과, 상기 접점 d와 상기 M12트랜지스터의 게이트 사이의 접점 i에 한쪽 전극이 연결되고 상기 접지전압 Vee에 다른쪽 전극이 연결된 Cs2과, 상기 M11트랜지스터의 드레인과 상기 M12트랜지스터의 소스 사이의 접점 j에 쉬프트출력전극 A가 연장되어 이루어진다.
본 발명의 주사선선택구동회로를 보면, 상당부분이 트랜지스터로 이루어진 것을 알 수 있다. 그런데, 사실 액정패널은 TFT어레이로 이루어져 있다. 그러므로, 상기 주사선선택구동회로는 액정패널에 TFT어레이를 형성시킬 때, 같이 제조되어질 수 있는 것이다.
본 발명의 주사선선택구동회로를 동작시키기 위하여 인가하는 클럭신호로는 상기 C단자와 L단자, D단자 및 E단자에 각각 인가되는 CK1, CK2, CR신호와 CC신호가 있다. 상기 주사선구동회로에서 홀수번째 주사선에 연결된 스테이지의 셋(set)단자 Co에는 CK1 클럭신호가 인가되고, 짝수번째 주사선에 연결된 스테이지의 셋(set)단자 Ce에는 CK2클럭신호가 인가된다. 그리고, 상기 주사선구동회로에 형성된 모든 스테이지의 리셋(reset)단자 Ln에는 CR클럭신호가 인가되고, 쉬프트리셋단자 En에는 CC클럭신호가 인가된다. 또, 첫 번째 스테이지의 D단자에는 CKs신호를 인가하고, 두 번째 스테이지부터는 이전 스테이지의 A단자에서 출력되는 신호가 각각 스테이지의 D단자에 인가된다.
상기 CK1, CK2, CR 및 CC클럭주기는 도9에 나타난 것과 같다. 먼저 CKs신호의 하이(high)가 첫 번째 스테이지의 D단자에 인가되는 동안 상기 첫 번째 스테이지의 C단자에는 CK1의 하이(high)신호가 인가되었다가 로(low)로 떨어진다. 그리고, 두 번째 스테이지의 C단자에 CK2의 하이(high)신호가 인가되기 전에 상기 첫 번째 스테이지의 L단자에 CC의 하이(high)신호가 인가된다.
상기 본 발명의 주사선선택구동회로의 동작을 도8과 도9를 참조로 하여 상세히 설명하겠다. 첫 번째 스테이지에 하이(high)영역의 CKs가 쉬프트단자에 인가되는 동안, CK1이 하이(high)로 되어 M1트랜지스터와 M4트랜지스터, 그리고 M7트랜지스터와 M10트랜지스터가 동시에 도통된다. 이 때는 M2트랜지스터와 M8트랜지스터가 도통되지 않았으므로 상기 CKs의 전압이 M1트랜지스터의 소스와 드레인을 통하여 a점을 지나 M5의 게이트에 인가되면서 M5트랜지스터를 도통시키고, M7트랜지스터의 소스와 드레인을 통하여 c점을 지나 M11트랜지스터의 게이트에 인가되면서 M11트랜지스터를 도통시킨다. 동시에 상기 CKs의 전압이 상기 a와 M5트랜지스터의 게이트 사이의 캐패시터 CH1과 상기 c와 M11트랜지스터의 게이트 사이의 CH2에 충전된다. 또, M6트랜지스터와 M12트랜지스터가 도통되지 않았으므로, 상기 도통된 M5트랜지스터를 통하여 외부전압 Vcc가 Ro단자로 인가되고, 동시에 상기 도통된 M11트랜지스터를 통하여 상기 외부전압 Vcc가 Ao단자로 인가된다.
상기 CK1이 로(low)로 떨어지면, M1트랜지스터와 M7트랜지스터가 단절되어 캐패시터 CH1과 CH2에 전압이 공급되지 않으므로 상기 CH1과 CH2는 방전을 하게되나, 상기 M1트랜지스터와 M2트랜지스터 그리고, 상기 M7트랜지스터와 M8트랜지스터는 단절되어 있으므로, 상기 CH1는 M5트랜지스터의 게이트로 전압을 인가하고, CH2는 M11트랜지스터의 게이트로 전압을 인가한다. 그러므로, M5트랜지스터는 상기 CK1이 로(low)로 떨어지더라도 도통된 상태를 유지하여 Ro단자에는 지속적으로 하이(high)신호가 출력되고, M11트랜지스터도 상기 CK1이 로(low)로 떨어지더라도 상기 M5트랜지스터와 마찬가지로 도통된 상태를 유지하므로 Ao단자에는 지속적으로 하이(high)신호가 출력된다. 이 때, 첫 번째 스테이지의 출력단자 Ao에 인가되고 있던 하이(high)신호가 상기 두 번째 스테이지의 De단자에 쉬프트신호로서 인가된다. 다시말해, 상기 첫 번째 스테이지의 쉬프트출력단자 Ao의 하이(high)신호가 CK2이 하이(high)로 된 시간동안에는 두 번째 스테이지의 De에 인가되는 쉬프트신호로서 동작한다. 그리고, 두 번째 스테이지의 출력단자 Ae의 하이(high)신호가 CK1이 하이(high)로 된 다음 주기의 시간 동안에는 세 번째 스테이지의 Do에 인가되는 쉬프트신호로서 동작한다.
그 후, 상기 CK2가 하이(high)로 인가되기 전에 CR이 하이(high)로 인가된다. CR이 하이(high)로 인가되면, M2트랜지스터와 M3트랜지스터가 도통되면서 상기 M6트랜지스터가 도통되므로 상기M5트랜지스터에 흐르던 외부전압 Vcc가 M6트랜지스터를 통해 흘러나가게 되어 상기 Ro단자에는 로(low)신호가 인가된다. 그러나, Ao단자는 지속적으로 하이(high)신호가 유지된다. 그러므로, 상기 Ao단자에 연결된 두 번째 스테이지의 De단자에는 쉬프트신호로서 하이(high)가 계속 인가된다.
상기 CR신호가 로(low)로 떨어지기 전에, CK2가 하이(high)로 인가된다. 그래서, 상기 첫 번째 스테이지에서 이루어졌던 동작은 두 번째 스테이지에서도 동일하게 반복된다. 상기 CK2가 로(low)로 떨어지면, 상기 첫 번째 스테이지와 같이 캐패시터 CH1에 충전되었던 쉬프트신호가 M5의 게이트를 도통시키므로, 두 번째 스테이지의 출력단자Re와 쉬프트출력단자 Ae에는 지속적으로 하이(high)가 인가된다.
상기 CR이 로(low)로 떨어지면 상기 M2트랜지스터와 M3트랜지스터가 단절되므로, M6트랜지스터가 단절된다. 그리고, M1트랜지스터와 M4트랜지스터는 단절된 상태이므로, M5트랜지스터도 단절된 상태이다. 그래서, R은 지속적으로 로(low)가 출력된다.
상기 CK2가 로(low)로 떨어진 후, 상기 CC가 하이(high)로 인가된다. 이 때, 상기 첫 번째 스테이지의 M8트랜지스터와 상기 M9트랜지스터가 도통된다. 그래서, 상기 M11트랜지스터의 게이트에 전압이 인가되지 않아 상기 M11트랜지스터는 단절된다. 동시에 M9트랜지스터를 통해 외부전압이 M12트랜지스터와 캐패시터 CS2에 인가되므로, M12트랜지스터는 도통되어 상기 첫 번째 스테이지의 쉬프트출력단자 Ao에 접지전압 Vee가 인가되므로 상기 Ao는 로(low)신호를 출력하게 된다.
상기 CC가 로(low)로 떨어지게 되더라도 M8트랜지스터와 M9트랜지스터가 모두 단절되므로, 상기 CS2에 충전되었던 전압이 M12트랜지스터의 게이트에 인가되어 M12트랜지스터는 도통된 상태를 유지한다. 즉, 쉬프트출력단자 A에는 지속적으로 로(low)신호가 출력되는 것이다.
상기 CK1에 두 번째 하이(high)신호가 인가되기 전에 CR에 두 번째 하이(high)신호가 인가된다. 상기 CR이 하이(high)로 인가되면, 두 번째 스테이지의 M2트랜지스터와 M3트랜지스터가 도통되면서 상기 M6트랜지스터가 도통되므로 상기M5트랜지스터에 흐르던 외부전압 Vcc가 M6트랜지스터를 통해 흘러나가게 되어 상기 Re단자에는 로(low)신호가 인가된다. 그러나, Ae단자는 지속적으로 하이(high)신호가 유지된다. 그러므로, 상기 Ae단자에 연결된 세 번째 스테이지의 Do단자에는 쉬프트신호로서 하이(high)가 계속 인가된다.
그리고, CK1에 두 번째 하이(high)신호가 인가되면, 상기 첫 번째 스테이지에서 이루어졌던 동작과 동일하게 세 번째 스테이지의 출력부와 쉬프트출력부가 동작하고, 계속적으로 CK1에 하이(high)신호가 인가되면서 홀수열의 스테이지가 동작한다.
CK1이 다시 로(low)로 떨어진 후, 상기 CC에 두 번째 하이(high)신호가 인가되면, 상기 두 번째 스테이지의 쉬프트출력단자 Ae가 로(low)로 떨어진다. 즉, CC가 하이(high)로 될 때마다 홀수번째 스테이지와 짝수번째 스테이지의 A단자가 번갈아 로(low)신호로 떨어지는 동작을 반복한다.
즉, 본 발명의 출력부와 쉬프트출력부의 회로도와 셋(set)신호를 인가하는 클럭신호는 동일하다. 그러나, 리셋(reset)신호를 인가하는 클럭신호를 달리하여 주사선에 인가하는 출력신호와 인접한 스테이지에 인가하는 쉬프트신호를 별개로 인가할 수 있는 것이 특징이다. 그래서, 종래보다 더 정확한 출력신호가 주사선에 인가될 수 있는 주사선선택구동회로를 액정패널에 형성시킬 수 있는 것이다.
(실시예2)
본 발명은 도10과 같이 구성될 수도 있다. 상기 실시예1에서 나타내었던 주사선구동회로와 구조는 비슷하지만, 쉬프트리셋단자를 다음 스테이지의 출력단자와 연결하는 것이 다르다. 그리고, 상기 쉬프트리셋단자를 다음 스테이지의 출력단자와 연결함으로써 실시예1에 존재했던 쉬프트리셋신호를 위한 CC클럭신호를 인가하지 않아도 된다는 점도 다르다.
도11에서 나타낸 실시예2에서의 파형은 실시예1과 조금 다르다. CK1이 하이(high)로 되었을 때와 로(low)로 떨어졌을 때, 그리고 CR이 하이(high)로 되었을 때의 첫 번째 스테이지에 나타나는 파형은 실시예1과 같다. 그러나, CK2가 하이(high)로 오르게 되면, 두 번째 스테이지의 출력신호가 하이(high)로 되면서 첫 번째 스테이지의 쉬프트리셋단자에 인가되어 첫 번째 스테이지의 쉬프트출력단자 A가 로(low)로 떨어진다. 즉, n+1열 스테이지의 출력신호가 하이(high)로 되면, n열 스테이지의 쉬프트출력신호가 로(low)로 떨어지게 된다는 것이다. 실시예2는 실시예1과 비교하여 입력파형과 그에 따른 출력신호는 동일하지만, 쉬프트신호의 파형이 출력신호와 동일한 점이 실시예1의 쉬프트파형과 다르다.
그것은 실시예2의 쉬프트리셋단자가 다음 스테이지의 출력단자와 연결되어 있어서 다음 스테이지의 출력신호가 하이(high)로 될 때, 다음 스테이지의 쉬프트입력단자로 인가되어지는 쉬프트신호를 로(low)로 떨어뜨리기 때문이다. 이것은 출력신호와 쉬프트출력신호가 동일하여 필요없이 쉬프트신호를 하이(high)로 유지하지 않아도 되므로, 각 스테이지에 형성되어 있는 트랜지스터의 부하를 줄이는 장점이 있다.
(실시예3)
상기 실시예1과 실시예2에서의 회로는 액정패널에 동시에 형성되므로, 회로의 일부분에 불량이 발생하면, 액정패널 전체를 사용하지 못하게 되는 불상사가 발생할 수도 있다. 그래서, 본 실시예3은 출력단자와 주사선 사이에 형성된 스위치소자의 한쪽 전극이 스위치단자에 공통적으로 연결된 주사선선택구동회로를 액정패널에 복수개 설치하여 이상이 발생한 주사선선택구동회로의 스위치소자를 단절(off)시켜 작동불능시키고, 정상작동하는 주사선선택구동회로의 스위치소자를 도통(on)시킴으로써 액정패널을 작동시킬수 있도록 한다.
도12를 참조로 본 발명의 실시예를 설명하겠다. 상기 실시예1과 실시예2에서처럼 액정패널의 TFT어레이를 형성할 때, 주사선선택구동회로의 구성요소인 박막트랜지스터를 동시에 형성한다. 다만, 본 실시예3에서는 TFT어레이의 양쪽에 하나씩 두 개의 주사선선택구동회로를 형성한다. 이 개수는 필요에 따라 더 형성시킬 수도 있다. 그리고, 상기 주사선선택구동회로(110)의 각 출력단자 R에 스위치소자로서의 박막트랜지스터(120)를 형성하고, 상기 스위치소자로서 사용되는 박막트랜지스터의 게이트에 공통적으로 접속된 스위치단자 ENR, ENL를 만든다.
이 때, 상기 주사선선택구동회로는 액정패널의 주사선에 출력신호를 인가할 수 있는 회로로 구성되고, 상기 주사선의 양 끝단에 각각 형성된다. 즉, 동일한 주사선에 두 개의 구동부가 연결되도록 한다는 것이다. 그래서, 제조공정 중에 상기 두 개의 구동부 중, 어느 하나의 구동부에 불량이 발생하면, 상기 불량이 발생한 구동부의 스위치단자에 로(low)신호를 인가하여 불량구동부의 출력단자에 연결된 스위치소자를 단절(off)시키고, 정상적인 동작을 하는 구동부의 스위치단자에 하이(high)신호를 인가하여 정상구동부의 출력단자에 연결된 스위치소자를 도통(on)시킨다.
확률적으로 살펴볼 때, 하나의 구동부에 불량이 발생하는 것보다 두 개의 구동부에서 동시에 불량이 발생하는 확률은 매우 낮으므로, 상술한 본 발명의 액정표시장치는 액정패널의 제조공정에서 구동부에 이상이 발생하더라도 사용에는 아무런 문제가 없다. 따라서, 전체적인 수율을 떨어뜨리지 않고 주사선선택구동회로와 패널이 일체화된 액정표시장치의 제조가 가능해진다.
본 발명에서 상기 구동부는 출력단자가 주사선에 연결된다면, 종래의 어떤 회로에도 적용시킬 수가 있다. 그리고, 제조공정 중에 상기 각각의 구동부를 테스트하여 이상이 발생한 구동부를 패널의 완성단계에서 레이저(Laser) 등을 이용하여 제거해도 된다.
(실시예4)
실시예3에서는 출력단자에 직접 스위치소자를 연결하였으나, 구동부의 내부에 스위치소자를 내장시킬 수도 있다. 도13을 참조로 본 발명의 실시예4를 설명하겠다.
본 실시예4는 소정의 주기로 set신호를 인가받는 CK단자 및 reset 신호를 인가받는 CR단자와, 상기 CK단자와 CR단자에 인가되는 신호에 따라 액정패널의 주사선에 구동신호를 인가하는 출력단자 R과, 쉬프트신호를 인가받는 쉬프트입력단자 D가 있고, 상기 출력단자 R에 스위칭하는 수단 ME1 및 ME2를 포함하여 하나의 스테이지로 구성된 구동회로가 하나 이상 직렬로 연결되어 형성된 구조가 하나의 구동부를 이루고 있다. 그리고, 상기 ME1과 ME2는 스위칭신호를 입력받는 스위치단자 EN에 연결되어 있다. 상기 스위칭하는 수단으로 박막트랜지스터를 사용하면, 액정패널과 일체화시키기 쉽다.
본 실시예4가 실시예3과 다른 점은 실시예3에서는 출력되는 구동신호를 주사선에 전달하는 것을 제어하는 데 반해, 본 실시예4에서는 ME1과 ME2가 구동신호의 발생을 제어한다는 것이다. 즉, ME1과 ME2의 스위치단자 EN에 하이(high)신호를 인가함으로써 상기 구동부에서 구동신호가 발생하지 않도록 할 수 있다는 것이다.
실시예3에서는 박막트랜지스터(120)에 의한 구동신호의 감쇄가 발생하므로, 구동부의 구동능력을 크게 해 주어야 한다.
그래서, 구동부와 액정패널을 일체화시켜 제조하는 공정에서 상기 구동부의 일부분에 불량이 발생하면, 상기 불량이 발생한 구동부의 스위치단자(EN)에 하이(high)신호를 인가하여 스위치소자(ME1, ME2)를 도통(on)시킴으로써 상기 출력단자에 오픈상태(high임피던스 상태)로 만들 수 있다. 따라서 실시예4에 있어서는 구동부의 구동능력을 크게 해 주어야 하는 문제점을 극복할 수 있다.
본 실시예4에서도 상기 실시예3과 마찬가지로 제조공정 중에 상기 각각의 주사선선택구동회로를 테스트하여 이상이 발생한 주사선선택구동회로의 부분을 패널의 완성단계에서 레이저(Laser) 등을 이용하여 제거해도 된다.
본 발명에서와 같이 주사선선택구동회로를 구성하게 되면, 종래보다 구조가 간단해지고, 외부와 연결되는 리드선이 종래보다 적어 액정패널에 일체화시키기 쉽다. 뿐만아니라, 종래의 방법과 같이 주사선구동신호의 하이(high)신호를 서로 겹치게 구동할 수도 있고, 독립적으로 하이(high)신호를 인가할 수도 있다. 즉, 구동시킬 때, CK1과 CK2, 그리고 CR클럭신호를 적절히 조절하여 주사선구동신호의 주기를 임의로 조절하기가 쉽다는 것이다. 그리고, 각 스테이지의 출력부와 쉬프트출력부가 동일한 회로로 구성되어 종래보다 제조방법이 어렵지 않으므로, 종래와 마찬가지로 액정표시장치의 패널과 일체화시킬 수 있다. 그리고, 출력신호와 쉬프트출력신호가 구분되어 있어, 주사선과 인접 스테이지가 서로 영향을 주지 않아 종래보다 안정적으로 동작한다. 게다가 패널과 일체화되었을 경우, 상기 클럭신호의 조절을 통하여 출력신호를 임의로 제어할 수 있으므로, 액정표시장치의 구동회로로 사용될뿐만 아니라 기타 다양한 장치의 일체형 구동회로로 사용될 수 있다는 장점이 있다.
특히 실시예2에 나타낸 주사선선택구동회로의 경우, 쉬프트리셋단자를 생략시킬 수 있어 전체 구성이 종래보다 단순해지므로, 패널과 일체화시킬 때의 리드선 수가 더 줄어든다. 그리고, 상기 본 발명의 주사선선택구동회로에서 사용되는 TFT의 재료로는 a-Si 및 poly-Si 둘다 사용될 수 있어 액정패널의 TFT어레이를 제조하는 공정에서 동시에 제조될 수 있으므로, 패키지화하는 비용이 절감된다.
그리고, 확률적으로 미루어 볼 때, 하나의 주사선선택구동회로보다는 두 개의 주사선선택구동회로에서 모두 불량이 발생하는 확률이 더 적다. 그런데, 액정패널은 내장된 주사선선택구동회로가 하나만 양호해도 정상적으로 작동된다. 그러므로, 본 발명에서 실시예3과 실시예4에 나타낸 액정패널은 어떤 주사선선택구동회로를 일체화시키더라도 액정패널 전체의 제조수율을 향상시킬 수 있다.

Claims (7)

  1. 기판 위에 복수개의 주사선이 열(列:row)로, 복수개의 신호선이 행(行:column)으로 서로 교차하여 형성되고, 상기 주사선과 상기 신호선 각각의 교차부에 박막트랜지스터와 화소가 설치된 TFT어레이와; 상기 주사선 구동회로가 구비되어있는 액정패널에 있어서; 상기 주사선 구동회로는 소정의 주기로 set신호를 인가받는 단자1 및 reset 신호를 인가받는 단자2와, 상기 단자1과 단자2에 인가되는 신호에 따라 구동신호를 주사선에 인가하는 출력단자와, 쉬프트신호를 인가받는 쉬프트입력단자와, 상기 쉬프트신호를 출력하고, 인접하는 다른 스테이지의 쉬프트입력단자와 연결되는 쉬프트출력단자와, 상기 쉬프트신호를 reset시키는 신호를 인가받는 쉬프트리셋단자로 구성된 것을 특징으로하는 액정패널.
  2. 1항에 있어서, 상기 구동회로는
    상기 단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M1과
    상기 단자2에 게이트가 연결되고, 상기 M1의 드레인에 소스가 연결되고, 접지전압 Vee에 드레인이 연결된 트랜지스터 M2와
    상기 단자2에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M3과
    상기 단자1에 게이트가 연결되고, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M4와
    상기 M1의 드레인과 상기 M2의 소스 사이의 접점 a에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M5와
    상기 M3의 소스와 상기 M4의 드레인 사이의 접점 b에 게이트가 연결되고, 상기 M5의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M6과
    상기 접점 a와 상기 M5의 게이트 사이의 접점 d에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch1과
    상기 접점 b와 상기 M6의 게이트 사이의 접점 e에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs1과
    상기 M5의 드레인과 상기 M6의 소스 사이의 접점 h에 연결된 출력단자로 구성된 출력신호부와;
    상기 단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M7과
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 M7의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M8과
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M9와
    상기 단자1에 게이트가 연결되고, 상기 M9의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M10과
    상기 M7의 드레인과 상기 M8의 소스 사이의 접점 c에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M11과
    상기 M9의 소스와 상기 M10의 드레인 사이의 접점 d에 게이트가 연결되고, 상기 M11의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M12와
    상기 접점 c와 상기 M11의 게이트 사이의 접점 f에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch2와
    상기 접점 d와 상기 M12의 게이트 사이의 접점 g에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs2와
    상기 M11의 드레인과 상기 M12의 소스 사이의 접점 i에 연결된 쉬프트출력단자로 구성된 쉬프트출력부를 포함하는 구조로 된 주사선선택구동회로인 것을 특징으로 하는 액정패널.
  3. 1항에 있어서, 상기 구동회로는
    상기 단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M1과
    상기 단자2에 게이트가 연결되고, 상기 M1의 드레인에 소스가 연결되고, 접지전압 Vee에 드레인이 연결된 트랜지스터 M2와
    상기 단자2에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M3과
    상기 단자1에 게이트가 연결되고, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M4와
    상기 M1의 드레인과 상기 M2의 소스 사이의 접점 a에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M5와
    상기 M3의 소스와 상기 M4의 드레인 사이의 접점 b에 게이트가 연결되고, 상기 M5의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M6과
    상기 접점 a와 상기 M5의 게이트 사이의 접점 d에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch1과
    상기 접점 b와 상기 M6의 게이트 사이의 접점 e에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs1과
    상기 M5의 드레인과 상기 M6의 소스 사이의 접점 h에 연결된 출력단자로 구성된 출력신호부와;
    상기 단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M7과
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 M7의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M8과
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M9와
    상기 단자1에 게이트가 연결되고, 상기 M9의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M10과
    상기 M7의 드레인과 상기 M8의 소스 사이의 접점 c에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M11과
    상기 M9의 소스와 상기 M10의 드레인 사이의 접점 d에 게이트가 연결되고, 상기 M11의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M12와
    상기 접점 c와 상기 M11의 게이트 사이의 접점 f에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch2와
    상기 접점 d와 상기 M12의 게이트 사이의 접점 g에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs2와
    상기 M11의 드레인과 상기 M12의 소스 사이의 접점 i에 연결된 쉬프트출력단자로 구성된 쉬프트출력부를 포함하는 구조로 된 주사선선택구동회로인 것을 특징으로 하는 액정패널.
  4. 복수개의 주사선이 열(列:row)로, 복수개의 신호선이 행(行:column)으로 서로 교차하여 형성되고,
    상기 주사선과 상기 신호선 각각의 교차부에 박막트랜지스터 및 화소가 설치되고,
    상기 주사선 각각의 양끝단에 연결된 스위칭수단1 및 스위칭수단2와,
    상기 스위칭수단1 및 스위칭수단2 각각에 주사선선택구동회로가 하나 이상 연결되어 형성되고, 상기 스위칭수단1 및 스위칭수단2를 도통시키는 신호가 입력되는 스위칭단자와, 상기 주사선에 연결된 드레인과, 상기 주사선선택구동회로의 출력단자에 연결된 소스와, 상기 스위칭단자에 연결된 게이트로 구성된 박막트랜지스터가 상기 주사선의 개수와 동일하게 형성되어 이루어지는 것을 특징으로하는 액정패널.
  5. 제1항에 있어서, 상기 쉬프트신호를 reset시키는 신호를 인가받는 쉬프트리셋단자로 구성된 구동회로가 상기 구동신호를 상기 주사선에 인가하는 동작을 스위칭하는 수단을 포함하여 하나의 스테이지로 구성되고, 그 구동회로는 하나 이상 병렬로 연결되어 이루어지는 것을 특징으로하는 액정패널.
  6. 5항에 있어서, 상기 구동회로는
    단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M1과,
    단자2에 게이트가 연결되고, 상기 M1의 드레인에 소스가 연결되고, 접지전압 Vee에 드레인이 연결된 트랜지스터 M2와,
    상기 단자2에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M3과
    상기 단자1에 게이트가 연결되고, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M4와,
    상기 M1의 드레인과 상기 M2의 소스 사이의 접점 a에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M5와,
    상기 M3의 소스와 상기 M4의 드레인 사이의 접점 b에 게이트가 연결되고, 상기 M5의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M6과,
    상기 접점 a와 상기 M5의 게이트 사이의 접점 d에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch1과,
    상기 접점 b와 상기 M6의 게이트 사이의 접점 e에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs1과,
    상기 M5의 드레인과 상기 M6의 소스 사이의 접점 h에 연결된 출력단자로 구성된 출력신호부와;
    상기 단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M7과,
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 M7의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M8과,
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M9와,
    상기 단자1에 게이트가 연결되고, 상기 M9의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M10과,
    상기 M7의 드레인과 상기 M8의 소스 사이의 접점 c에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M11과,
    상기 M9의 소스와 상기 M10의 드레인 사이의 접점 d에 게이트가 연결되고, 상기 M11의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M12와,
    상기 접점 c와 상기 M11의 게이트 사이의 접점 f에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch2와,
    상기 접점 d와 상기 M12의 게이트 사이의 접점 g에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs2와,
    상기 M11의 드레인과 상기 M12의 소스 사이의 접점 i에 연결된 쉬프트출력단자로 구성된 쉬프트출력부를 포함하는 구조로 이루어진 것을 특징으로하는 액정패널.
  7. 7항에 있어서, 상기 구동회로는
    단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M1과,
    단자2에 게이트가 연결되고, 상기 M1의 드레인에 소스가 연결되고, 접지전압 Vee에 드레인이 연결된 트랜지스터 M2와,
    상기 단자2에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M3과
    상기 단자1에 게이트가 연결되고, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M4와,
    상기 M1의 드레인과 상기 M2의 소스 사이의 접점 a에 게이트가 연결되고, 외부전압 Vcc에 소스가 연결된 트랜지스터 M5와,
    상기 M3의 소스와 상기 M4의 드레인 사이의 접점 b에 게이트가 연결되고, 상기 M5의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M6과,
    상기 접점 a와 상기 M5의 게이트 사이의 접점 d에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch1과,
    상기 접점 b와 상기 M6의 게이트 사이의 접점 e에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs1과,
    상기 M5의 드레인과 상기 M6의 소스 사이의 접점 h에 연결된 출력단자로 구성된 출력신호부와;
    상기 단자1에 게이트가 연결되고, 상기 쉬프트입력단자에 소스가 연결된 트랜지스터 M7과,
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 M7의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M8과,
    상기 쉬프트리셋단자에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M9와,
    상기 단자1에 게이트가 연결되고, 상기 M9의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M10과,
    상기 M7의 드레인과 상기 M8의 소스 사이의 접점 c에 게이트가 연결되고, 상기 외부전압 Vcc에 소스가 연결된 트랜지스터 M11과,
    상기 M9의 소스와 상기 M10의 드레인 사이의 접점 d에 게이트가 연결되고, 상기 M11의 드레인에 소스가 연결되며, 상기 접지전압 Vee에 드레인이 연결된 트랜지스터 M12와,
    상기 접점 c와 상기 M11의 게이트 사이의 접점 f에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Ch2와,
    상기 접점 d와 상기 M12의 게이트 사이의 접점 g에 한쪽 전극이 연결되고, 상기 접지전압 Vee에 다른쪽 전극이 연결된 캐패시터 Cs2와,
    상기 M11의 드레인과 상기 M12의 소스 사이의 접점 i에 연결된 쉬프트출력단자로 구성된 쉬프트출력부를 포함하는 구조로 이루어진 것을 특징으로하는 액정패널.
KR1019970000294A 1997-01-08 1997-01-08 박막트랜지스터 액정표시장치의 구동방법 Expired - Lifetime KR100235590B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970000294A KR100235590B1 (ko) 1997-01-08 1997-01-08 박막트랜지스터 액정표시장치의 구동방법
US08/997,303 US6091393A (en) 1997-01-08 1997-12-23 Scan driver IC for a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000294A KR100235590B1 (ko) 1997-01-08 1997-01-08 박막트랜지스터 액정표시장치의 구동방법

Publications (2)

Publication Number Publication Date
KR19980065363A KR19980065363A (ko) 1998-10-15
KR100235590B1 true KR100235590B1 (ko) 1999-12-15

Family

ID=19494282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000294A Expired - Lifetime KR100235590B1 (ko) 1997-01-08 1997-01-08 박막트랜지스터 액정표시장치의 구동방법

Country Status (2)

Country Link
US (1) US6091393A (ko)
KR (1) KR100235590B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
US6476785B1 (en) * 1999-11-08 2002-11-05 Atmel Corporation Drive circuit for liquid crystal display cell
JP3301422B2 (ja) * 1999-11-08 2002-07-15 日本電気株式会社 ディスプレイの駆動方法及びその回路
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
SG119161A1 (en) * 2001-07-16 2006-02-28 Semiconductor Energy Lab Light emitting device
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7218349B2 (en) * 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3917845B2 (ja) * 2001-11-16 2007-05-23 シャープ株式会社 液晶表示装置
JP4397555B2 (ja) * 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP4016184B2 (ja) * 2002-05-31 2007-12-05 ソニー株式会社 データ処理回路、表示装置および携帯端末
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR100705628B1 (ko) * 2003-12-30 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
KR101039983B1 (ko) * 2005-03-31 2011-06-09 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
TWI291153B (en) * 2005-09-26 2007-12-11 Au Optronics Corp Display panels, driving method thereof and electronic devices using the same
KR101212139B1 (ko) * 2005-09-30 2012-12-14 엘지디스플레이 주식회사 발광표시장치
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI374418B (en) * 2007-05-15 2012-10-11 Novatek Microelectronics Corp Method and apparatus to generate control signals for display-panel driver
JP4582216B2 (ja) * 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20130003252A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101878374B1 (ko) * 2012-04-26 2018-07-16 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
JP7554673B2 (ja) 2018-12-20 2024-09-20 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992015931A2 (fr) * 1991-02-28 1992-09-17 Thomson-Lcd Registres a decalage redondants pour dispositifs de balayage
EP0909975B1 (en) * 1992-12-10 2003-05-02 Sharp Kabushiki Kaisha Flat type display device and driving method and assembling method therefore
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
US5619223A (en) * 1994-04-14 1997-04-08 Prime View Hk Limited Apparatus for increasing the effective yield of displays with integregated row select driver circuit
US5510805A (en) * 1994-08-08 1996-04-23 Prime View International Co. Scanning circuit
US5648790A (en) * 1994-11-29 1997-07-15 Prime View International Co. Display scanning circuit
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
US5710571A (en) * 1995-11-13 1998-01-20 Industrial Technology Research Institute Non-overlapped scanning for a liquid crystal display

Also Published As

Publication number Publication date
US6091393A (en) 2000-07-18
KR19980065363A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100235590B1 (ko) 박막트랜지스터 액정표시장치의 구동방법
US7508479B2 (en) Liquid crystal display
US6292237B1 (en) Active-matrix liquid-crystal display device and substrate therefor
KR100228282B1 (ko) 액정 표시 장치
US6396468B2 (en) Liquid crystal display device
US7425942B2 (en) Liquid crystal display apparatus and driving method thereof
US6583777B2 (en) Active matrix type liquid crystal display device, and substrate for the same
US6380919B1 (en) Electro-optical devices
KR20020014679A (ko) 표시 장치 및 그 구동 방법, 및 휴대 단말
KR19980019206A (ko) 액티브 매트릭스형 액정표시장치(active metrix liquid crystal display)
US7420534B2 (en) Display apparatus
KR20010051005A (ko) 고선명 액정 표시 장치
GB2326013A (en) Gate driver circuit for LCD
JP2004004624A (ja) 駆動回路及びそれを備えた表示装置
KR100235589B1 (ko) 박막트랜지스터 액정표시장치의 구동방법
KR20010020935A (ko) 표시 장치 및 상기 표시 장치의 구동 방법
US6292163B1 (en) Scanning line driving circuit of a liquid crystal display
CN220731152U (zh) 电子纸显示装置、显示面板和显示装置
JPH05241536A (ja) 水平走査回路
US20060139288A1 (en) Electro-optical device and electronic apparatus
KR100434900B1 (ko) 개선된 화상신호 구동회로를 갖는 디스플레이장치
US6590551B1 (en) Apparatus and method for driving scanning lines of liquid crystal panel with flicker reduction function
JPH02296286A (ja) 液晶表示用基板とその駆動方法
JP3240837B2 (ja) 表示用半導体装置
US20240047469A1 (en) Display panel and display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970108

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970108

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990626

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990903

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020624

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030701

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040629

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050627

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070702

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150818

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term