JPH02296286A - 液晶表示用基板とその駆動方法 - Google Patents
液晶表示用基板とその駆動方法Info
- Publication number
- JPH02296286A JPH02296286A JP11770489A JP11770489A JPH02296286A JP H02296286 A JPH02296286 A JP H02296286A JP 11770489 A JP11770489 A JP 11770489A JP 11770489 A JP11770489 A JP 11770489A JP H02296286 A JPH02296286 A JP H02296286A
- Authority
- JP
- Japan
- Prior art keywords
- numbered
- odd
- lines
- wirings
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランジスタやダイオード等のアクティグ素
子を有する液晶表示用基板とその駆動方法に関する。
子を有する液晶表示用基板とその駆動方法に関する。
近年、バルクシリコン上に作り込んだＭＯＳ）ランジス
タ及びガラス基板上に作り込んだ薄膜トランジスタ（Ｔ
ＰＴ）、薄膜ダイオード等の各種アクティブ素子を各画
素毎に設け、これをマトリクス状に配置した小型、薄型
、高画質狙いのアクティブマトリクス液晶表示装置の開
発が活発である。この様な液晶表示装置は、液晶を２枚
の基板ではさんだ構造で、一方は前記アクティブ素子を
マトリクス状に配置した液晶表示用基板、他方は例えば
ガラス基板上全面に透明電極を形成してなる対向基板と
から構成されている。前記アクティブ素子を通じ画素電
極に信号を印加し、対向基板の電極間の電界により液晶
をオンオフし表示を行う。液晶表示用基板の基本的な構
成例を第３図に示す。各画素は、例えばガラス基板３０
１上に形成シた、アモルファスシリコン（ａ−３ｉ）Ｔ
ＦＴ３０２とａ−３ｉ ＴＰＴ３０２のソースに接続さ
れたＩＴＯ等からなる画素電極３０３とから構成されて
いる。ａ−３１ＴＦＴ３０２のドレインは、映像信号が
供給されるドレイン配線３０４に接続され、ゲートは、
ＴＰＴの開閉制御パルスを供給し水平方向のラインを走
査するゲート配線３０５に接続される。ドレイン配線３
０４は垂直配線列を、ゲート配線３０５は、水平配線列
を構成し、合わせてマトリクス配線構造をなしている。
タ及びガラス基板上に作り込んだ薄膜トランジスタ（Ｔ
ＰＴ）、薄膜ダイオード等の各種アクティブ素子を各画
素毎に設け、これをマトリクス状に配置した小型、薄型
、高画質狙いのアクティブマトリクス液晶表示装置の開
発が活発である。この様な液晶表示装置は、液晶を２枚
の基板ではさんだ構造で、一方は前記アクティブ素子を
マトリクス状に配置した液晶表示用基板、他方は例えば
ガラス基板上全面に透明電極を形成してなる対向基板と
から構成されている。前記アクティブ素子を通じ画素電
極に信号を印加し、対向基板の電極間の電界により液晶
をオンオフし表示を行う。液晶表示用基板の基本的な構
成例を第３図に示す。各画素は、例えばガラス基板３０
１上に形成シた、アモルファスシリコン（ａ−３ｉ）Ｔ
ＦＴ３０２とａ−３ｉ ＴＰＴ３０２のソースに接続さ
れたＩＴＯ等からなる画素電極３０３とから構成されて
いる。ａ−３１ＴＦＴ３０２のドレインは、映像信号が
供給されるドレイン配線３０４に接続され、ゲートは、
ＴＰＴの開閉制御パルスを供給し水平方向のラインを走
査するゲート配線３０５に接続される。ドレイン配線３
０４は垂直配線列を、ゲート配線３０５は、水平配線列
を構成し、合わせてマトリクス配線構造をなしている。
次に第４図を用いて従来例の駆動方法について説明する
。なお、第４図Ａは液晶表示用基板の全体構成図、第４
図Ｂは駆動タイミング図である。
。なお、第４図Ａは液晶表示用基板の全体構成図、第４
図Ｂは駆動タイミング図である。
通常映像信号は、ＮＴＳＣ信号であり走査本数は垂直５
２５本の解像度を有しており、インクレース走査（飛び
越し走査）を行っているため第１フレームは走査線の奇
数ラインの信号２６２．５本と、第２フレームは、走査
線の偶数ラインの信号２６２．５本の時系列信号となっ
ている。従ってこの第１フレームと第２フレームの再走
査で垂直解像度５２５本となる。例えば、第３図に詳細
に説明した様なアクティブマトリクス画素部４０１の画
素数を垂買×水平＝４８０Ｘ６４０画素構成の液晶表示
用基板を考える。前記のごとき映像信号の第１フレーム
信号が、アクティブマトリクス画素部４０１と同じガラ
ス基板３０１上に搭載した信号駆動回路３０６に入力さ
れ、まず第１走査ライン分の信号がサンプルホールドさ
れる。第１走査期間は、第１フレーム信号周期６０Ｈｚ
＜１６．６ｍｓ ｅ ｃ）で１本置きのインクレース走
査を行うため１６．６ｍｓ ｅｃ／２４０ｗ６９μｓｅ
ｃとなる。以上の様にサンプルホールドされた第１フレ
ームの第１走査ライン分の信号は、次に第１走査ライン
のアクティブ素子が同時にオンされた時に各画素に供給
される。各画素毎のサンプルホールド期間は、第１走査
期間６９μｓｅｃを水平画素数６４０で割った値＝１０
０ｎｓｅｃとなる。以下これを奇数走査ライン２４０本
に対しＮＴＳＣ信号２６２．５本のうち２４０本を使用
し順次繰り返し第１フレームの表示を行う。次に第２フ
レーム信号を、第１フレームロと全く同様に偶数走査ラ
インに対して行う事によりインクレース走査による４８
０本の解像度を表示している。ところがこの様なインク
レース走査では実質的な４８０本の解像度表示では、３
０Ｈｚ動作を行っているのと同等であり、いわゆるフリ
ッカとよばれる画面のチラッキ現象が顕著となっている
。この問題を解決する方法として最近では、スキャンコ
ーバータ等を用いた倍速走査変換を行った装置を用い、
ノンインクレース走査（順次走査）によりこれを解消す
ることが行われ、ＩＤＴＶ＜インプルーブドデフィニッ
ションテレビ）やＥＤＴＶ （エクステンプイツト・デ
フイニツションテレビ）等ト呼ばれている。
２５本の解像度を有しており、インクレース走査（飛び
越し走査）を行っているため第１フレームは走査線の奇
数ラインの信号２６２．５本と、第２フレームは、走査
線の偶数ラインの信号２６２．５本の時系列信号となっ
ている。従ってこの第１フレームと第２フレームの再走
査で垂直解像度５２５本となる。例えば、第３図に詳細
に説明した様なアクティブマトリクス画素部４０１の画
素数を垂買×水平＝４８０Ｘ６４０画素構成の液晶表示
用基板を考える。前記のごとき映像信号の第１フレーム
信号が、アクティブマトリクス画素部４０１と同じガラ
ス基板３０１上に搭載した信号駆動回路３０６に入力さ
れ、まず第１走査ライン分の信号がサンプルホールドさ
れる。第１走査期間は、第１フレーム信号周期６０Ｈｚ
＜１６．６ｍｓ ｅ ｃ）で１本置きのインクレース走
査を行うため１６．６ｍｓ ｅｃ／２４０ｗ６９μｓｅ
ｃとなる。以上の様にサンプルホールドされた第１フレ
ームの第１走査ライン分の信号は、次に第１走査ライン
のアクティブ素子が同時にオンされた時に各画素に供給
される。各画素毎のサンプルホールド期間は、第１走査
期間６９μｓｅｃを水平画素数６４０で割った値＝１０
０ｎｓｅｃとなる。以下これを奇数走査ライン２４０本
に対しＮＴＳＣ信号２６２．５本のうち２４０本を使用
し順次繰り返し第１フレームの表示を行う。次に第２フ
レーム信号を、第１フレームロと全く同様に偶数走査ラ
インに対して行う事によりインクレース走査による４８
０本の解像度を表示している。ところがこの様なインク
レース走査では実質的な４８０本の解像度表示では、３
０Ｈｚ動作を行っているのと同等であり、いわゆるフリ
ッカとよばれる画面のチラッキ現象が顕著となっている
。この問題を解決する方法として最近では、スキャンコ
ーバータ等を用いた倍速走査変換を行った装置を用い、
ノンインクレース走査（順次走査）によりこれを解消す
ることが行われ、ＩＤＴＶ＜インプルーブドデフィニッ
ションテレビ）やＥＤＴＶ （エクステンプイツト・デ
フイニツションテレビ）等ト呼ばれている。
ところでこの様なＩＤＴＶ、ＥＤＴＶとする場合、ライ
ン走査速度が倍になるためアクティグ素子の特性向上が
必要になるだけでなく、信号駆動回路３０６．走査駆動
回路３０７等の高速化が要求されるという問題が生じる
。特に将来的に高品位テレビ等の高解像度化が進むと更
に上記問題が深刻となる。
ン走査速度が倍になるためアクティグ素子の特性向上が
必要になるだけでなく、信号駆動回路３０６．走査駆動
回路３０７等の高速化が要求されるという問題が生じる
。特に将来的に高品位テレビ等の高解像度化が進むと更
に上記問題が深刻となる。
づ
本発明の目的は、この様な従来の欠点を取り除き、フリ
ッカが無く高解像度の液晶表示用基板とその駆動方法を
提供する事にある。
ッカが無く高解像度の液晶表示用基板とその駆動方法を
提供する事にある。
上記目的を達成するために、本発明の液晶表示用基板は
、基板上の一主平面にマトリクス状に形成された半導体
アクティブ素子、該アクティブ素子に１対１に接続され
た表示電極、前記アクティブ素子の垂直配列素子の奇数
番目と偶数番目に分離して接続されたドレイン配線、前
記アクティブ素子の水平配列素子の隣接する奇数ライン
と偶数ラインのゲートを共通として接続されたゲート配
線、前記奇数番目と偶数番目のドレイン配線に映像信号
を供給するそれぞれ別個の信号駆動回路。
、基板上の一主平面にマトリクス状に形成された半導体
アクティブ素子、該アクティブ素子に１対１に接続され
た表示電極、前記アクティブ素子の垂直配列素子の奇数
番目と偶数番目に分離して接続されたドレイン配線、前
記アクティブ素子の水平配列素子の隣接する奇数ライン
と偶数ラインのゲートを共通として接続されたゲート配
線、前記奇数番目と偶数番目のドレイン配線に映像信号
を供給するそれぞれ別個の信号駆動回路。
前記ゲート配線に接続された走査駆動回路から少なくと
も構成されたものであり、またこの液晶表示用基板を駆
動する駆動方法は、前記映像信号を奇数フレーム映像信
号と偶数フレーム映像信号に分離し、この各映像信号を
前記信号駆動回路からドレイン配線に出力すると共に、
前記隣接する奇数ラインと偶数ラインの両ラインのアク
ティブ素子を同時に開閉し垂直方向に順次走査すること
を少なくとも含む構成である。
も構成されたものであり、またこの液晶表示用基板を駆
動する駆動方法は、前記映像信号を奇数フレーム映像信
号と偶数フレーム映像信号に分離し、この各映像信号を
前記信号駆動回路からドレイン配線に出力すると共に、
前記隣接する奇数ラインと偶数ラインの両ラインのアク
ティブ素子を同時に開閉し垂直方向に順次走査すること
を少なくとも含む構成である。
以下本発明の一実施例について図面を参照して説明する
。第１図は、本発明の一実施例を説明するための液晶表
示用基板の構成図である。第１図の構成図において、例
えばガラス基板１０１上に、アモルファスシリコンやポ
リシリコン等のＴＰＴ１０２と、これに１対１に対応し
た画素電極１０３がマトリクス状に形成されている構成
は従来例で述べた通りである。このＴＰＴＩ０２を通し
て画素電極１０３に映像信号を印加するドレイン配線１
０４は、画素配列の垂直方向に対し奇数番目の画素同志
と偶数番目の画素同志がそれぞれ共通に接続されていて
、画素の１垂直配列に対し２本のドレイン配線１０４が
存在する。奇数番目の画素に対するドレイン配線１０４
は映像信号の供給元である奇数列信号駆動回路１０５に
、偶数番目の画素に対するドレイン配線１０４は、偶数
列信号駆動回路１０６にそれぞれ接続された構成をとっ
ている。ゲート配線１０７は、前記ドレイン配線１０４
と直交する様に水平配線列を構成し、ＴＦＴ １０２の
開閉を制御するパルス信号を供給する。このゲート配線
１０７は、水平方向の画素配列に対し隣接する奇数ライ
ンと偶数ラインに対し共通配線で構成している。例えば
第１走査ラインと第２ライン、第３と第４、第５と第６
、・・・・がそれぞれ組となり走査駆動回路１０８に接
続されている。以上の様な液晶表示用基板の構成を、例
えば４８０Ｘ６４０画素のアクティブマトリクス画素部
２０１ （第２図）を考えると、ドレイン配線１０４は
６４０ｘ２＝１２８０本、ゲート配線は４８０／２＝２
４０本となる。本実施例は、ドレイン配線１０４が倍数
になるので上下に引出しを分けて出しているのが特にこ
れに限るものではない。
。第１図は、本発明の一実施例を説明するための液晶表
示用基板の構成図である。第１図の構成図において、例
えばガラス基板１０１上に、アモルファスシリコンやポ
リシリコン等のＴＰＴ１０２と、これに１対１に対応し
た画素電極１０３がマトリクス状に形成されている構成
は従来例で述べた通りである。このＴＰＴＩ０２を通し
て画素電極１０３に映像信号を印加するドレイン配線１
０４は、画素配列の垂直方向に対し奇数番目の画素同志
と偶数番目の画素同志がそれぞれ共通に接続されていて
、画素の１垂直配列に対し２本のドレイン配線１０４が
存在する。奇数番目の画素に対するドレイン配線１０４
は映像信号の供給元である奇数列信号駆動回路１０５に
、偶数番目の画素に対するドレイン配線１０４は、偶数
列信号駆動回路１０６にそれぞれ接続された構成をとっ
ている。ゲート配線１０７は、前記ドレイン配線１０４
と直交する様に水平配線列を構成し、ＴＦＴ １０２の
開閉を制御するパルス信号を供給する。このゲート配線
１０７は、水平方向の画素配列に対し隣接する奇数ライ
ンと偶数ラインに対し共通配線で構成している。例えば
第１走査ラインと第２ライン、第３と第４、第５と第６
、・・・・がそれぞれ組となり走査駆動回路１０８に接
続されている。以上の様な液晶表示用基板の構成を、例
えば４８０Ｘ６４０画素のアクティブマトリクス画素部
２０１ （第２図）を考えると、ドレイン配線１０４は
６４０ｘ２＝１２８０本、ゲート配線は４８０／２＝２
４０本となる。本実施例は、ドレイン配線１０４が倍数
になるので上下に引出しを分けて出しているのが特にこ
れに限るものではない。
次に、第２図の全体構成図（第２図Ａ）と駆動タイミン
グ図（第２図Ｂ）を用いて本実施例の液晶表示用基板の
駆動方法について説明する。ＮＴＳＣ信号である映像信
号は、まず液晶表示用基板外にある例えばフレームメモ
リ回路２０２に入力され奇数フレーム映像信号２１１と
偶数フレーム映像信号２１２に分離、同時出力される。
グ図（第２図Ｂ）を用いて本実施例の液晶表示用基板の
駆動方法について説明する。ＮＴＳＣ信号である映像信
号は、まず液晶表示用基板外にある例えばフレームメモ
リ回路２０２に入力され奇数フレーム映像信号２１１と
偶数フレーム映像信号２１２に分離、同時出力される。
各々の信号の１フレームは、従来例に述べた様に２６２
．５本で６０Ｈｚである。奇数フレーム信号２１１は、
奇数列信号駆動回路１０５に人力され回路内でサンプル
ホールドされ、その時系列信号が水平方向のそれぞれの
画素配列に対応した位置情報の映像信号となる。また、
フレームメモリ回路２０１より出力された偶数フレート
映像信号２１２は、偶数列信号駆動回路１０６に入力さ
れ同様の映像信号となる。以上の様にして例えば第１走
査ライン分の映像信号が各々の信号駆動回路に保持され
ると第１走査ラインのゲート配線１０７にパルスが供給
され、そのラインのＴＦＴ１０２が全て開となり、奇数
フレーム映像信号の１走査ライン分が第１番目の水平画
素に、偶数フレーム映像信号の１走査ライン分が第２番
目の水平画素に印加される。以上の用にして順次これを
繰り返し１フレームの信号印加を終了する。例えば４８
０Ｘ６４０画素の場合、ゲート配線数は２４０本である
ため、１走査ラインの信号入力時間は、１６．６ｍ５ｅ
ｃ／２４０．、．６９μｓｅｃと従来のインクレース走
査の場合と同様で行う事が可能である。
．５本で６０Ｈｚである。奇数フレーム信号２１１は、
奇数列信号駆動回路１０５に人力され回路内でサンプル
ホールドされ、その時系列信号が水平方向のそれぞれの
画素配列に対応した位置情報の映像信号となる。また、
フレームメモリ回路２０１より出力された偶数フレート
映像信号２１２は、偶数列信号駆動回路１０６に入力さ
れ同様の映像信号となる。以上の様にして例えば第１走
査ライン分の映像信号が各々の信号駆動回路に保持され
ると第１走査ラインのゲート配線１０７にパルスが供給
され、そのラインのＴＦＴ１０２が全て開となり、奇数
フレーム映像信号の１走査ライン分が第１番目の水平画
素に、偶数フレーム映像信号の１走査ライン分が第２番
目の水平画素に印加される。以上の用にして順次これを
繰り返し１フレームの信号印加を終了する。例えば４８
０Ｘ６４０画素の場合、ゲート配線数は２４０本である
ため、１走査ラインの信号入力時間は、１６．６ｍ５ｅ
ｃ／２４０．、．６９μｓｅｃと従来のインクレース走
査の場合と同様で行う事が可能である。
以上説明した様、本発明の液晶表示用基板とその駆動方
法によれば、信号用のドレイン配線１０４を奇数番目と
偶数番口の画素にそれぞれ分割し、隣接する奇数ライン
と偶数ラインのゲート配線１０７を共通にする構成と、
隣接する奇数ラインと偶数ラインの全てのアクティブ素
子を同時開にし、それぞれに対応して奇数フレーム映像
信号と偶数フレーム映像信号を同時に２ラインに印加す
る事で従来と同じ走査、駆動速度でフリッカの無いノン
インクレース走査が可能となる。このためスキャンコン
バータ等による倍速化のノンインクレース走査とは異な
り、ＴＦＴ １０２．信号駆動回路１０５，１０６およ
び走査駆動回路１０８の性能に何ら変更する事なく簡便
に高性能で高精細な液晶表示装置を提供できる。
法によれば、信号用のドレイン配線１０４を奇数番目と
偶数番口の画素にそれぞれ分割し、隣接する奇数ライン
と偶数ラインのゲート配線１０７を共通にする構成と、
隣接する奇数ラインと偶数ラインの全てのアクティブ素
子を同時開にし、それぞれに対応して奇数フレーム映像
信号と偶数フレーム映像信号を同時に２ラインに印加す
る事で従来と同じ走査、駆動速度でフリッカの無いノン
インクレース走査が可能となる。このためスキャンコン
バータ等による倍速化のノンインクレース走査とは異な
り、ＴＦＴ １０２．信号駆動回路１０５，１０６およ
び走査駆動回路１０８の性能に何ら変更する事なく簡便
に高性能で高精細な液晶表示装置を提供できる。
第１図、第２図はそれぞれ本発明の詳細な説明するため
の液晶表示用基板の構成図と駆動タイミング図、第３図
、第４図は従来例を説明するための液晶表示用基板の構
成図と駆動タイミング図である。 １０１．３０１・・・・・・ガラス基板、１０２３０２
・・・・・・アモルファスシリコン薄膜トランジスタ、
１０３．３０３・・・・・・画素電極、１０４゜３０４
・・・・・・ドレイン配線、１０５・・・・・・奇数列
信号駆動回路、１０６・・・・・・偶数列信号駆動回路
、１０７．３０５・・・・・・ゲート配線、３０６・・
・・・・信号駆動回路、１０８，３０７・・・・・・走
査駆動回路、２０１．４０１・・・・・・アクティブマ
トリクス画素部２０２・・・・・・フレートメモリ回路
。 代理人 弁護士 内 原 晋
の液晶表示用基板の構成図と駆動タイミング図、第３図
、第４図は従来例を説明するための液晶表示用基板の構
成図と駆動タイミング図である。 １０１．３０１・・・・・・ガラス基板、１０２３０２
・・・・・・アモルファスシリコン薄膜トランジスタ、
１０３．３０３・・・・・・画素電極、１０４゜３０４
・・・・・・ドレイン配線、１０５・・・・・・奇数列
信号駆動回路、１０６・・・・・・偶数列信号駆動回路
、１０７．３０５・・・・・・ゲート配線、３０６・・
・・・・信号駆動回路、１０８，３０７・・・・・・走
査駆動回路、２０１．４０１・・・・・・アクティブマ
トリクス画素部２０２・・・・・・フレートメモリ回路
。 代理人 弁護士 内 原 晋
Claims (2)
- （１）基板上の一主平面にマトリクス状に形成された半
導体アクティブ素子、該アクティブ素子に１対１に接続
された表示電極、前記アクティブ素子の垂直配列素子の
奇数番目と偶数番目に分離して設置されたドレイン配線
、前記アクティブ素子の水平配列素子の隣接する奇数ラ
インと偶数ラインのゲートを共通として設置されたゲー
ト配線、前記奇数番目と偶数番目のドレイン配線に映像
信号を供給するそれぞれ別個の信号駆動回路、前記ゲー
ト配線に接続された走査駆動回路から少なくとも構成さ
れたことを特徴とする液晶表示用基板。 - （２）基板上の一主平面にマトリクス状に形成された半
導体アクティブ素子、該アクティブ素子に１対１に接続
された表示電極、前記アクティブ素子の垂直配列素子の
奇数番目と偶数番目に分離して接続されたドレイン配線
、前記アクティブ素子の水平配列素子の隣接する奇数ラ
インと偶数ラインのゲートを共通として接続されたゲー
ト配線、前記奇数番目と偶数番目のドレイン配線に映像
信号を供給するそれぞれ別個の信号駆動回路および前記
ゲート配線に接続された走査駆動回路から少なくとも構
成されたことを特徴とする液晶表示用基板において、前
記映像信号を奇数フレーム映像信号と偶数フレーム映像
信号に分離し、当該各映像信号を前記信号駆動回路から
ドレイン配線に出力すると共に、前記隣接する奇数ライ
ンと偶数ラインの両ラインのアクティブ素子を同時に開
閉し垂直方向に順次走査することを少なくとも含むこと
を特徴とする液晶表示用基板の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11770489A JPH02296286A (ja) | 1989-05-10 | 1989-05-10 | 液晶表示用基板とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11770489A JPH02296286A (ja) | 1989-05-10 | 1989-05-10 | 液晶表示用基板とその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296286A true JPH02296286A (ja) | 1990-12-06 |
Family
ID=14718245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11770489A Pending JPH02296286A (ja) | 1989-05-10 | 1989-05-10 | 液晶表示用基板とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296286A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198174A (ja) * | 2000-10-16 | 2002-07-12 | Nec Corp | カラー有機ｅｌディスプレイ及びその駆動方法 |
| JP2003005214A (ja) * | 2001-06-22 | 2003-01-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
| JP2007164100A (ja) * | 2005-12-16 | 2007-06-28 | Epson Imaging Devices Corp | 表示装置 |
| JP2008116964A (ja) * | 2006-11-06 | 2008-05-22 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2009092912A (ja) * | 2007-10-09 | 2009-04-30 | Hitachi Displays Ltd | 液晶表示装置 |
| WO2012090879A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | アクティブマトリクス基板 |
| KR101289642B1 (ko) * | 2009-05-11 | 2013-07-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US9564095B2 (en) | 2012-12-07 | 2017-02-07 | Sakai Display Products Corporation | Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62218987A (ja) * | 1986-03-20 | 1987-09-26 | 富士通株式会社 | マトリツクスパネル |
| JPS6425196A (en) * | 1987-07-22 | 1989-01-27 | Sharp Kk | Liquid crystal display device |
| JPH01303881A (ja) * | 1988-05-31 | 1989-12-07 | Sony Corp | 液晶駆動回路 |
-
1989
- 1989-05-10 JP JP11770489A patent/JPH02296286A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62218987A (ja) * | 1986-03-20 | 1987-09-26 | 富士通株式会社 | マトリツクスパネル |
| JPS6425196A (en) * | 1987-07-22 | 1989-01-27 | Sharp Kk | Liquid crystal display device |
| JPH01303881A (ja) * | 1988-05-31 | 1989-12-07 | Sony Corp | 液晶駆動回路 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198174A (ja) * | 2000-10-16 | 2002-07-12 | Nec Corp | カラー有機ｅｌディスプレイ及びその駆動方法 |
| JP2003005214A (ja) * | 2001-06-22 | 2003-01-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
| JP2007164100A (ja) * | 2005-12-16 | 2007-06-28 | Epson Imaging Devices Corp | 表示装置 |
| JP2008116964A (ja) * | 2006-11-06 | 2008-05-22 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US8009130B2 (en) | 2006-11-06 | 2011-08-30 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| JP2009092912A (ja) * | 2007-10-09 | 2009-04-30 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101289642B1 (ko) * | 2009-05-11 | 2013-07-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
| WO2012090879A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | アクティブマトリクス基板 |
| US9564095B2 (en) | 2012-12-07 | 2017-02-07 | Sakai Display Products Corporation | Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454971B2 (ja) | 画像表示装置 | |
| JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| CA2046357C (en) | Liquid crystal display | |
| US6181311B1 (en) | Liquid crystal color display apparatus and driving method thereof | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| KR100235590B1 (ko) | 박막트랜지스터 액정표시장치의 구동방법 | |
| CN1160224A (zh) | 影像显示系统 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JPH08314409A (ja) | 液晶表示装置 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| JPH02296286A (ja) | 液晶表示用基板とその駆動方法 | |
| JPH09190162A (ja) | マトリクス型表示装置の駆動方法及び駆動回路 | |
| JPH0695071A (ja) | 液晶表示装置 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPS6152631A (ja) | アクティブマトリクス表示装置 | |
| JP2625248B2 (ja) | 液晶表示装置 | |
| JP3064586B2 (ja) | インターレース走査回路 | |
| US20220076645A1 (en) | Pixel driving circuit, pixel driving method, array substrate and display device | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JPH10161086A (ja) | 液晶表示装置用駆動回路 | |
| JPH0535222A (ja) | 表示パネルおよび表示装置 | |
| JPS6120929A (ja) | 液晶表示装置 |