KR101043663B1 - 표시장치 제조방법 - Google Patents

Abstract

본 발명은 피박리층에 손상을 주지 않는 박리방법에 관한 것으로서, 작은 면적을 가진 피박리층의 박리 뿐만 아니라 큰 면적을 가진 피박리층을 전면에 걸쳐 고수율로 박리할 수 있도록 하는 박리방법을 제공한다. 또한, 본 발명은 다양한 기재에 피박리층을 부착시켜 경량화된 반도체장치 및 그의 제조방법을 제공한다. 특히, 가요성 필름에 TFT를 대표로 하는 다양한 소자를 부착시켜 경량화된 반도체장치 및 그의 제조방법을 제공하는 것을 과제로 한다. 기판 위에 금속층 또는 질화물층을 제공하고, 그 금속층 또는 질화물층에 접하여 산화물층을 제공하고, 또한, 하지 절연막과 수소를 함유하는 피박리층을 형성하고, 수소를 확산시키는 가열처리를 410℃ 이상의 온도로 행한다. 그 결과, 물리적 수단을 사용하여 산화물층에서 또는 그의 계면에서 깨끗하게 박리를 행할 수 있다.

Description

표시장치 제조방법{Method of manufacturing a display device}

본 발명은 피박리층의 박리방법, 특히 다양한 소자를 포함하는 피박리층의 박리방법에 관한 것이다. 또한, 본 발명은 박리한 피박리층을 기재에 접착하여 전사시킨 박막트랜지스터(이하, TFT라 칭함)로 구성된 회로를 가진 반도체장치의 제조방법에 관한 것이다.

또한, 본 명세서에서의 반도체장치는, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기광학 장치, 발광장치, 반도체 회로 및 전자 기기는 모두 반도체장치에 포함된다.

최근, 절연 표면을 가진 기판 위에 형성된 반도체 박막(두께 수 nm 내지 수백 nm 정도)을 사용하여 박막트랜지스터(TFT)를 구성하는 기술이 주목 받고 있다. 박막트랜지스터는 IC나 전기광학 장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상 표시장치의 스위칭 소자로서의 개발을 서두르고 있다.

이와 같은 화상 표시장치를 사용한 다양한 용도가 기대되고 있고, 특히 휴대 기기에 대한 응용이 주목을 받고 있다. 현재, 유리 기판이나 석영 기판이 많이 사용되고 있으나, 그러한 기판은 깨지기 쉽고 무겁다는 단점이 있다. 또한, 대량 생산의 점에서, 유리 기판이나 석영 기판은 대형화가 곤란하므로 적합하지 않다. 따라서, 가요성을 가진 기판, 대표적으로는 가요성 플라스틱 필름 위에 TFT 소자를 형성하려는 시도가 이루어지고 있다.

그러나, 플라스틱 필름은 내열성이 낮으므로, 프로세스의 최고 온도를 낮게 할 수 밖에 없고, 결과적으로, 유리 기판 위에 형성할 때 만큼 양호한 전기 특성의 TFT를 형성할 수 없는 상황이다. 이러한 이유로, 플라스틱 필름을 사용한 액정 표시장치나 발광장치는 실현되지 못하고 있다.

또한, 기판 위에 분리층을 사이에 두고 존재하는 피박리층을 그 기판으로부터 박리하는 박리방법이 이미 제안되어 있다. 예를 들어, 일본국 공개특허공고 평10-125929호 공보, 일본국 공개특허공고 평10-125931호 공보에 기재된 기술은, 비정질 규소(또는 다결정 규소)로 된 분리층을 형성하고 레이저광을 기판에 통과시켜 조사하여 비정질 규소에 함유된 수소를 방출시킴으로써 공극을 발생시켜 기판을 분리시키는 방법이다. 또한, 이 기술을 사용하여 피박리층(공보에서는 피전사층이라 칭함)을 플라스틱 필름에 부착시켜 액정 표시장치를 완성시키는 것이 일본국 공개특허공고 평10-125930호 공보에 기재되어 있다.

그러나, 상기한 방법에서는, 필수적으로, 투광성이 높은 기판을 사용하여야 하고, 기판을 통과시키고 또한 비정질 규소에 함유된 수소를 방출시키기에 충분한 에너지를 부여하기 위해서는, 비교적 강한 레이저광의 조사가 이루어져야 하기 때문에, 피박리층에 손상을 주게 되는 문제가 있다. 또한, 상기 방법에서는, 분리층 위에 소자를 제조하는 경우, 소자 제조공정에서 고온의 열처리 등을 실시하면, 분리층에 함유된 수소가 확산되어 감소된다. 그 결과, 레이저광을 분리층에 조사하여도 박리가 충분히 이루어지지 못하게 될 우려가 있다. 따라서, 분리층에 함유되는 수소의 양을 유지하기 위해, 분리층 형성 후의 공정이 제한되는 문제가 발생한다. 또한, 상기 공보에는, 피박리층에 대한 손상을 방지하기 위해 차광층 또는 반사층을 형성하는 것이 기재되어 있지만, 이 경우에는, 투과형 액정 표시장치를 제조하는 것이 어렵게 된다. 또한, 상기 방법에서는, 대면적을 가진 박리층을 박리하는 것은 곤란하다.

본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 피박리층에 손상을 주지 않는 박리방법을 제공하고, 작은 면적을 가진 피박리층 뿐만 아니라 큰 면적을 가진 피박리층의 전면(全面)도 박리하는 것을 가능하게 하는 것을 목적으로 한다.

또한, 본 발명은, 피박리층의 형성에서 열처리 온도, 기판의 종류 등이 제한되지 않는 박리방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은, 다양한 기재에 피박리층을 부착하여 경량화된 반도체장치 및 그의 제조방법을 제공하는 것을 목적으로 한다. 특히, 본 발명은, 가요성 필름에 TFT를 대표로 하는 다양한 소자(박막 다이오드, 규소의 PIN 접합을 포함하는 광전 변환 소자, 및 규소 저항 소자)를 부착하여 경량화된 반도체장치 및 그의 제조방법을 제공하는 것을 목적으로 한다.

수 많은 실험 및 검토를 통해, 본 발명자들은, 기판 위에 금속층을 제공하고, 그 금속층에 접하여 산화물층을 제공하고, 그 산화물층 위에 절연막을 형성하고, 그 절연막 위에, 수소를 함유하는 층, 대표적으로는, 수소를 함유하는 비정질 규소막을 성막하고, 그 결과 얻어진 적층에 대하여 410℃ 이상의 가열 처리를 행한 때, 박리 등의 공정에서의 이상(異常)이 발생하지 않는 한편, 물리적 수단, 대표적으로는, 기계적인 힘의 인가(예를 들어, 인간의 손으로 벗김)에 의해 용이하게 산화물층의 계면(산화물층과 금속층과의 계면)에서 박리를 깨끗하게 이루게 할 수 있는 박리방법을 발견하였다.

즉, 금속층과 산화물층 사이의 결합력이 열 에너지에는 견딜 수 있는 한편, 금속층과 산화물층 사이에서의 수소의 확산 및 반응에 따라 그리고 금속층, 산화물층 또는 비정질 규소막의 막 응력이 변화하여 금속층과 산화물층 사이의 결합력이 역학적 에너지에는 약해져, 기계적인 힘을 가하면 박리가 일어나기 쉽게 된다. 또한, 본 발명은 비정질 규소막에 한정되지 않고, PCVD법으로 형성 가능한 반도체막, 예를 들어, 게르마늄막, 또는 규소와 게르마늄과의 합금막, 또는 인이나 붕소를 함유하는 비정질 규소막도 사용될 수 있다.

또한, 금속층 위에 산화물층을 형성한 경우, 금속층의 표면이 산화되므로, 금속층과 산화물층과의 밀착성이 높아진다. 그리고, 수소를 함유하는 층에 포함되는 수소가 410℃ 이상에서 확산되고, 금속층의 산화된 표면과 수소의 반응(예를 들어, 환원반응)이 일어나, 금속층과 산화물층 사이의 밀착성이 저하하는 것으로 여겨진다. 또한, 수소를 함유하는 층의 응력은 가열을 통해 인장 응력 쪽으로 변화하므로, 금속층과 산화물층과의 계면에 왜곡(distortion)이 발생하여, 박리하기 쉽게 한다.

또한, 본 명세서에서, 막의 내부 응력(막 응력이라 칭함)은 기판 위에 형성된 막의 내부의 임의의 단면을 고려했을 때 단면의 한쪽으로부터 다른 쪽에 미치는 단위 단면적 당 힘을 가리킨다. 내부 응력은 진공증착이나 스퍼터링이나 기상 성장 등으로 성막된 박막에는 많든 적든 반드시 존재한다고 할 수 있다. 그 값은 최대 10⁹ N/m²에 달한다. 박막의 재료, 기판의 물질, 박막의 성막조건 등에 따라 내부 응력값이 변화한다. 또한, 열처리에 의해서도 내부 응력값은 변화한다.

또한, 기판 표면에 수직인 단위 단면적을 통해 상대방에 미치는 힘이 당겨지는 방향인 상태를 인장 상태라 하고, 이 때의 내부 응력을 인장 응력이라 부르며, 상기 힘이 누르는 방향인 상태를 압축 상태라 하고, 이 때의 내부 응력을 압축 응력이라 부른다.

본 명세서에서 개시하는 본 발명에 따른 박리방법의 구성 1은,

기판으로부터 피박리층을 박리하는 방법으로서,

상기 기판 위에, 금속층, 그 금속층에 접하는 산화물층, 절연막, 및 그 절연막 위의 비정질 구조를 가진 반도체막을 순차로 형성하여 적층을 형성하는 공정;

수소를 확산시키기 위한 가열처리를 행하는 공정; 및

상기 산화물층, 상기 절연막, 및 상기 반도체막을 포함하는 피박리층에 지지체를 접착한 다음, 상기 지지체에 접착된 피박리층을 상기 금속층이 제공된 상기 기판으로부터 물리적 수단에 의해 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법이다.

또한, 본 명세서에서 개시하는 본 발명에 따른 박리방법의 다른 구성 2는,

기판으로부터 피박리층을 박리하는 박리방법으로서,

상기 기판 위에, 금속층, 그 금속층에 접하는 산화물층, 절연막, 및 그 절연막 위의 비정질 구조를 가진 반도체막을 순차로 형성하여 적층을 형성하는 공정;

수소를 확산시키기 위한 가열처리를 행하는 공정;

상기 반도체막을 활성층으로 하는 TFT 및 그 TFT에 접속되는 소자를 형성하는 공정; 및

상기 산화물층, 상기 절연막, 상기 TFT, 및 상기 소자를 포함하는 피박리층에 지지체를 접착한 다음, 상기 지지체에 접착된 피박리층을 상기 금속층이 제공된 기판으로부터 물리적 수단에 의해 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법이다.

상기 구성에 있어서, 수소를 확산시키기 위한 가열처리를 행하는 공정과, 상기 반도체막을 활성층으로 하는 TFT를 형성하고 그 TFT에 접속하는 소자를 형성하는 공정의 순서에는 특별한 제한이 없다. 또한, 상기 반도체막을 활성층으로 하는 TFT를 형성하고 그 TFT에 접속되는 소자를 형성하는 상기 공정에서 가열처리를 410℃ 이상에서 행하는 경우에는, 수소를 확산시키기 위한 가열처리를 별도로 행할 필요는 없다.

상기 구성들 각각에 있어서, 상기 가열처리는 막 내의 수소가 방출 또는 확산되는 온도 이상, 즉, 410℃ 이상인 온도에서 행하는 것을 특징으로 한다.

또한, 상기 구성들 각각에 있어서, 상기 금속층은, W, Ti, Ta, Mo, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt로 이루어진 군에서 선택되는 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 이루어지는 단층, 또는 이들 금속 또는 그의 혼합물로 이루어진 적층인 것을 특징으로 한다.

또한, 본 명세서에서, 물리적 수단은 화학이 아니라 물리학의 범주에 들어가는 수단을 가리키고, 구체적으로는, 역학의 법칙에 기초한 과정을 가지는 역학적 수단 또는 기계적 수단이고, 어떤 역학적 에너지(기계적 에너지)를 변화시키는 수단을 가리킨다.

상기 구성들 모두에 있어서, 산화물층과 금속층 사이의 결합력은 물리적 수단에 의해 박리가 행해질 때 지지체와의 결합력보다 작게 할 필요가 있다.

또한, 수소를 함유하는 반도체막 대신에, 수소를 함유하는 금속막을 형성할 수도 있다. 본 발명에 따른 박리방법의 또 다른 구성 3은,

기판으로부터 피박리층을 박리하는 박리방법으로서,

상기 기판 위에, 금속층, 그 금속층에 접하는 산화물층, 절연막, 및 그 절연막 위의 수소를 함유하는 금속층을 순차로 형성하여 적층을 형성하는 공정;

수소를 확산시키기 위한 가열 처리를 행하는 공정;

상기 반도체막을 활성층으로 하는 TFT 및 그 TFT에 접속되는 소자를 형성하는 공정; 및

상기 산화물층, 상기 절연막, 상기 TFT, 및 상기 소자를 포함하는 피박리층에 지지체를 접착한 다음, 상기 지지체에 접착된 피박리층을 상기 금속층이 제공된 기판으로부터 물리적 수단에 의해 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법이다.

또한, 수소를 함유하는 금속층을 금속층으로서 사용할 수도 있고, 본 발명에 따른 박리방법의 또 다른 구성 4는,

기판으로부터 피박리층을 박리하는 박리방법으로서,

상기 기판 위에, 수소를 함유하는 금속층, 그 금속층에 접하는 산화물층, 절연막, 및 그 절연막 위의 비정질 구조를 가진 반도체막을 순차로 형성하여 적층을 형성하는 공정;

수소를 확산시키기 위한 가열 처리를 행하는 공정;

상기 반도체막을 활성층으로 하는 TFT 및 그 TFT에 접속되는 소자를 형성하는 공정; 및

상기 산화물층, 상기 절연막, 상기 TFT, 및 상기 소자를 포함하는 피박리층에 지지체를 접착한 다음, 상기 지지체에 접착된 피박리층을 상기 금속층이 제공된 기판으로부터 물리적 수단에 의해 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법이다.

또한, 상기 구성들 각각에 있어서, 상기 산화물층은 스퍼터링법에 의해 형성된 산화규소막인 것을 특징으로 한다.

또한, 상기 구성들 각각에 있어서, 상기 절연막은 산화규소막 또는 산화질화규소막 또는 이들의 적층막인 것을 특징으로 한다.

또한, 상기 구성들 각각에 있어서, 상기 산화물층의 막 두께는 상기 금속층의 막 두께보다 두꺼운 것을 특징으로 한다.

또한, 상기 구성들 각각에 있어서, 상기 절연막 위에 제공되는 소자는 발광 소자, 반도체 소자 또는 액정 소자인 것을 특징으로 한다.

또한, 상기 수소를 함유하는 금속층으로서, CVD법(리모트 플라즈마법 등)을 사용하여 형성한 W막이나 Ni막을 사용할 수도 있다. 예를 들어, W막의 핵이 되는 규소를 SiH₄ 가스로 추출하거나, 또는 산화규소막(또는 질화규소막)의 표면을 희가스 플라즈마에 노출시켜 Si-O 결합(또는 Si-N 결합)을 절단하여 규소를 추출한다. 그 다음, WF₆/H₂ 가스를 흘려 환원반응을 일으킴으로써 W막을 퇴적할 수 있다. 환원반응에 의해 W막을 퇴적하는 방법은 블랭킷(blanket) W법으로도 불리는 CVD법의 일종이다. 또한, 상기 수소를 함유하는 금속층으로서, 수소를 함유하는 AB₂형 수소 흡장(吸藏) 합금(단, A로서 Ti 또는 Zr, B로서 Ni, V, Cr, Co, Fe, 또는 Mn), 또는 AB₅형 수소 흡장 합금(단, A로서 Mm(미시(mish) 금속), B로서 Ni, Co, Mn, Al, 또는 Mo)을 사용할 수도 있다.

또한, 상기 구성들 각각에 있어서, 금속층에 대해서는, 다른 층, 예를 들어, 기판과 금속층 사이에 절연층 등을 제공할 수도 있으나, 공정의 간략화를 위해 기판에 접하도록 금속층을 형성하는 것이 바람직하다.

또한, 본 발명에서는, 투광성을 가진 기판뿐만 아니라, 모든 기판, 예를 들어, 유리 기판, 석영 기판, 반도체 기판, 세라믹 기판, 금속 기판을 사용할 수도 있다. 기판 위에 제공된 피박리층을 박리할 수 있다.

또한, 본 명세서에서, 전사체는 박리 후 피박리층에 접착되는 부재이고, 전사체에 특별한 제한을 두는 것은 아니다. 전사체는 플라스틱, 유리, 금속, 세라믹 등 어떠한 기재로도 구성될 수 있다. 또한, 본 명세서에서, 지지체는 물리적 수단에 의해 박리할 때 피막리층에 접착되는 부재이고, 지지체에 특별한 제한을 두는 것은 아니다. 지지체는 플라스틱, 유리, 금속, 세라믹 등 어떠한 기재로도 구성될 수 있다. 또한, 전사체의 형상 및 지지체의 형상 모두 특별히 한정되지 않고, 평면을 가진 형상, 곡면을 가진 형상, 가요성을 가진 형상, 또는 필름 형상이 채택될 수도 있다. 또한, 경량화를 최우선으로 하는 경우에는, 필름 형상의 플라스틱 기판, 예를 들어, 폴리(에틸렌 테레프탈레이트)(PET), 폴리에테르 술폰(PES), 폴리(에틸렌 나프탈레이트)(PEN), 폴리카보네이트(PC), 나일론, 폴리(에테르에테르케톤)(PEEK), 폴리술폰(PSF), 폴리에테르이미드(PEI), 폴리아릴레이트(PAR), 폴리(부틸렌 테레탈레이트)(PBT), 또는 폴리이미드로 이루어진 플라스틱 기판이 바람직하다.

반도체장치 제조방법에 관한 구성들 각각에 있어서는, 액정 표시장치를 제조하는 경우에는, 지지체가 대향 기판으로 사용되고, 지지체가 시일(seal)재를 접착제로 사용하여 피박리층에 접착되면 좋다. 이 경우, 피박리층에 제공된 소자는 화소 전극을 포함하고, 이 화소 전극과 대향 전극 사이에 액정재료가 충전된다.

또한, 반도체장치 제조방법에 관한 구성들 각각에 있어서는, EL 소자를 가진 발광장치로서 대표되는 발광장치를 제조하는 경우에는, 지지체가 봉지재(封止材)로서 사용되고, 발광 소자가 외부로부터 완전히 차단되어 외부로부터 수분이나 산소와 같은, 유기 화합물층의 열화(劣化)를 촉진하는 물질의 침입을 방지하도록 하는 것이 바람직하다. 또한, 경량화를 최우선으로 하는 경우에는, 필름 형상의 플라스틱 기판을 사용하는 것이 바람직하지만, 이것은 외부로부터 수분이나 산소와 같은, 유기 화합물층의 열화를 촉진하는 물질의 침입을 막는 효과는 미약하므로, 예를 들어, 지지체 위에 제1 절연막, 제2 절연막, 및 제3 절연막을 제공하여, 외부로부터 수분이나 산소와 같은, 유기 화합물층의 열화를 촉진하는 물질의 침입을 충분히 방지하는 구성이 채택되면 좋다. 또한, 제1 절연막(배리어막)과 제3 절연막(배리어막) 사이에 끼어진 제2 절연막(응력 완화막)은 제1 절연막이나 제3 절연막보다 작은 막 응력을 가지도록 구성된다.

또한, EL 소자를 가진 발광장치로서 대표되는 발광장치를 제조하는 경우에는, 지지체뿐만 아니라 전사체에도 제1 절연막, 제2 절연막, 및 제3 절연막을 제공하여, 외부로부터 수분이나 산소와 같은, 유기 화합물층의 열화를 촉진하는 물질의 침입을 충분히 막는 것이 바람직하다.

본 발명에 따르면, 물리적 수단에 의해 기판으로부터 박리하기 때문에, 반도체층에 대한 손상이 없고, 소자의 신뢰성을 향상시킬 수 있다.

또한, 본 발명에 따르면, 작은 면적을 가진 피박리층의 박리 뿐만 아니라 큰 면적을 가진 피박리층을 전면에 걸쳐 고수율로 박리할 수 있다.

또한, 본 발명에 따르면, 물리적 수단, 예를 들어, 사람 손으로 용이하게 박리할 수 있기 때문에, 대량생산에 적합한 프로세스라 할 수 있다. 또한, 대량생산 시 피박리층을 박리하기 위한 제조장치를 제조하는 경우, 대형 제조장치도 저렴하게 제조할 수 있다.

도 1(A)∼도 1(G)는 본 발명의 실시형태를 나타내는 도면.
도 2는 비정질 규소막의 단층에 있어서의 열처리 온도와 응력과의 관계를 나타내는 그래프.
도 3은 적층에 있어서의 응력 변화를 나타내는 그래프.
도 4(A)∼도 4(D)는 액티브 매트릭스 기판의 제조공정을 나타내는 도면(실시예 1).
도 5(A)∼도 5(C)는 액티브 매트릭스 기판의 제조공정을 나타내는 도면(실시예 1).
도 6은 액티브 매트릭스 기판의 제조공정을 나타내는 도면(실시예 1).
도 7은 액정 표시장치의 일부의 단면도(실시예 2).
도 8은 발광장치의 상면도 및 단면도(실시예 3).
도 9(A)∼도 9(E)는 전자기기의 예를 나타내는 도면(실시예 4).
도 10(A)∼도 10(C)는 전자기기의 예를 나타내는 도면(실시예 4).
도 11은 TDS의 결과를 나타내는 그래프.

이하, 본 발명의 실시형태를 설명한다.

도 1(A)에서, 부호 10은 기판, 11은 질화물층 또는 금속층, 12는 산화물층, 13은 피박리층이다.

도 1(A)에서, 기판(10)에는 유리 기판, 석영 기판, 세라믹 기판 등을 사용할 수 있다. 그 외에, 실리콘 기판, 금속 기판, 또는 스테인리스 기판을 사용할 수도 있다.

먼저, 도 1(A)에 나타내는 바와 같이, 기판(10) 위에 질화물층 또는 금속층(11)을 형성한다. 질화물층 또는 금속층(11)으로는, 대표적으로는, W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt로 이루어진 군에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 이루어진 단층, 또는 이들의 적층이거나, 또는 이들 원소의 질화물, 예를 들어, 질화티탄, 질화텅스텐, 질화탄탈, 질화몰리브덴으로 이루어진 단층 또는 이들의 적층을 사용하면 좋다. 질화물층 또는 금속층(11)의 막 두께는 10 nm∼200 nm, 바람직하게는 50 nm∼75 nm로 한다.

또한, 기판이 스퍼터링에 의해 고정되기 때문에 기판의 주변부 부근의 두께는 불균일해지기 쉽다. 따라서, 건식 에칭에 의해 그 주변부만을 제거하는 것이 바람직하다. 이때, 기판이 에칭되는 것을 막기 위해, 기판(10)과 질화물층 또는 금속층(11)과의 사이에 산화질화규소막으로 된 절연막을 100 nm 정도의 두께로 형성하면 좋다.

그 다음, 질화물층 또는 금속층(11) 위에 산화물층(12)을 형성한다. 산화물층(12)으로서, 산화규소, 산화질화규소, 산화금속으로 된 층을 스퍼터링법에 의해 형성하면 좋다. 산화물층(12)의 막 두께는 질화물층 또는 금속층(11)의 두께의 약 2배 이상인 것이 바람직하다. 여기서는, 산화규소 타겟을 사용한 스퍼터링법에 의해 산화규소막을 150 nm∼200 nm의 막 두께로 형성한다. 또한, 스퍼터링법에 의해 얻어진 산화규소막의 응력을 측정한 바, 그 응력이 -3.97×10⁸ (Dyne/cm²)이었고, SIMS 측정에 의한 수소 농도는 4×10²⁰ 원자/cm³이었다. 이들 측정값은 단층에 대해 측정한 것이고, 적층에 대한 것이 아니다.

그 다음, 산화물층(12) 위에 피박리층(13)을 형성한다. 이 피박리층(13)의 형성에 있어서는, 적어도 수소를 함유하는 재료막(반도체막 또는 금속막)을 형성한 다음, 수소를 함유하는 재료막 내에 포함된 수소를 확산시키기 위한 열처리를 행한다. 이 열처리는 410℃ 이상이면 되고, 피박리층(13)의 형성 공정과는 별도로 행하여도 좋고, 겸용시켜 공정을 생략할 수도 있다. 예를 들어, 수소를 함유하는 재료막으로서 수소를 함유하는 비정질 규소막을 사용하고, 가열하여 폴리실리콘막을 형성하는 경우, 결정화를 위한 500℃ 이상의 열처리를 실시하면 폴리실리콘막의 형성과 수소의 확산을 동시에 행할 수 있다. 또한, 피박리층(13)은, TFT로 대표되는 다양한 소자(박막 다이오드, 규소의 PIN 접합으로 이루어지는 광전 변환 소자, 규소 저항소자, 센서 소자(대표적으로는 폴리실리콘을 사용한 감압식 지문 센서))를 포함하는 층으로 할 수도 있다.

이어서, 피박리층(13)을 고정하는 지지체로서 작용하는 제2 기판(15)을 제1 접착제(14)로 부착한다(도 1(B)). 제2 기판(15)은 제1 기판(10)보다 강성이 높은 기판을 사용하는 것이 바람직하다. 제1 접착제(14)로서는, 접착제 또는 양면 테이프를 사용할 수 있다.

그 다음, 질화물층 또는 금속층(11)이 제공되어 있는 기판(10)을 물리적 수단에 의해 박리시킨다(도 1(C)). 산화물층(12)의 막 응력이 질화물층 또는 금속층(11)의 막 응력과 다르므로, 비교적 작은 힘으로 박리시킬 수 있다. 또한, 여기서는 피박리층(13)의 기계적 강도가 충분하다고 가정한 예를 나타내지만, 피박리층(13)의 기계적 강도가 불충한 경우에는, 피박리층(13)을 고정하는 지지체(도시되지 않음)를 부착한 후 박리하는 것이 바람직하다.

이렇게 함으로써, 산화물층(12) 위에 형성된 피박리층(13)을 기판(10)으로부터 분리할 수 있다. 박리 후의 상태를 도 1(D)에 나타낸다.

그후, 분리된 피박리층(13)에 전사체가 되는 제3 기판(17)을 제2 접착제(16)로 부착한다(도 1(E)).

이어서, 제1 접착제(14)를 제거 또는 박리함으로써 제2 기판(15)을 박리시킨다(도 1(F)).

그 다음, EL 층(20)을 형성하고, 제3 접착제(19)를 통해, 봉지재가 되는 제4 기판(18)으로 봉지한다(도 1(G)). 제3 접착제(19)가, 유기 화합물층의 열화를 촉진하는 물질(수분이나 산소)을 충분히 블로킹할 수 있는 재료인 경우에는, 제4 기판(18)을 특별히 필요로 하지 않는다. 여기서는 EL 소자를 사용한 발광장치를 제조하는 예를 나타내었으나, 본 발명이 이 예에 특별히 한정되지 않고, 다양한 반도체장치를 완성시킬 수 있다.

액정 표시장치를 제조하는 경우에는, 지지체로서 대향 기판을 사용하고, 시일재를 접착제로 사용하여 지지체를 피박리층에 접착하면 좋다. 이 경우, 피박리층에 제공된 소자는 화소 전극을 가지고 있고, 이 화소 전극과 대향 기판 사이에 액정재료가 충전되도록 한다. 또한, 액정 표시장치를 제조하는 순서는 특별히 한정되지 않고, 지지체로서의 대향 기판을 부착하고, 액정을 주입한 다음, 기판을 박리하고, 전사체로서의 플라스틱 기판을 부착할 수도 있다. 또는, 화소 전극을 형성하고, 기판을 박리하고, 제1 전사체로서의 플라스틱 기판을 부착한 다음, 제2 전사체로서의 대향 기판을 접착할 수도 있다.

또한, 발광장치를 제조하는 순서는 특별히 한정되지 않고, 발광 소자를 형성하고, 지지체로서의 플라스틱 기판을 부착하고, 기판을 박리하고, 전사체로서의 플라스틱 기판을 접착할 수도 있다. 또는, 발광 소자를 형성하고, 기판을 박리하고, 제1 전사체로서의 플라스틱 기판을 부착한 다음, 제2 전사체로서의 플라스틱 기판을 접착할 수도 있다.

본 발명에서는, 410℃ 이상에서 행하는 열처리에 의해 질화물층 또는 금속층(11)과 산화물층(12)과의 계면에서 수소를 확산시켜 반응을 발생시키고, 또한 산화물층(12)의 막 응력과, 질화물층 또는 금속층(11)의 막 응력, 또는 기판 위의 적층들의 모든 응력을 변화시키는 것이 중요하다. 막 응력을 너무 변화시키면, 필링(peeling)이 발생하게 되므로, 성막이나 다른 공정도 주의하여 행하는 것이 바람직하다.

또한, 500℃ 이상에서의 열처리나 레이저광의 조사를 실시해도 막 박리가 공정 중에 일어나지 않는다. 그 다음, 물리적 수단으로 용이하게 금속층과 산화물층과의 계면에서 깨끗하게 분리할 수 있다.

본 발명자들의 실험 결과, 금속층(11)으로서 작용하는 두께 10 nm의 텅스텐막과, 산화물층(12)으로서 작용하고 스퍼터링법에 의해 형성되는 두께 200 nm의 산화규소막을 사용해도 본 발명의 박리방법에 의한 박리를 확인할 수 있었다. 또한, 금속층(11)으로서 작용하는 두께 50 nm의 텅스텐막과, 산화물층(12)으로서 작용하고 스퍼터링법에 의해 형성되는 두께 100 nm의 산화규소막을 사용해도 본 발명의 박리방법에 의한 박리를 확인할 수 있었다. 또한, 금속층(11)으로서 작용하는 두께 50 nm의 텅스텐막과, 산화물층(12)으로서 작용하고 스퍼터링법에 의해 형성되는 두께 400 nm의 산화규소막을 사용해도 본 발명의 박리법에 의해 박리를 확인할 수 있었다.

또한, 본 발명자들의 실험 결과로부터, 질화물층(11)으로서 질화텅스텐막이나 질화티탄막을 사용하는 경우에도 본 발명의 박리방법에 의한 박리를 확인할 수 있었다.

또한, 이하와 같은 실험을 실시하였다.

(실험 1)

유리 기판 위에 PCVD법(성막 온도: 300℃, 성막 가스: SiH₄)으로 수소를 함유하는 비정질 규소막을 성막한 다음, 각각 조건이 다른 열처리를 행하여, 각각의 응력을 측정한 결과를 도 2에 나타내었다. 각각의 열처리 조건은 350℃에서 1시간, 400℃에서 1시간, 410℃에서 1시간, 430℃에서 1시간, 450℃에서 1시간이었다.

어떠한 조건에서도 열처리에 의해 얻어진 응력값은 성막 직후의 응력값(-8×10⁹ (Dyne/cm²)∼-6×10⁹ (Dyne/cm²))에 비하여 인장 응력 쪽으로 변화하고 있음을 도 2를 통해 알 수 있다. 열처리 후의 응력값은 -6×10⁹ (Dyne/cm²)∼2×10⁹ (Dyne/cm²)의 범위 내에 있다.

또한, 유리 기판 위에, 텅스텐막, 스퍼터링법에 의한 산화규소막, 하지 절연막, PCVD법에 의한 수소를 함유하는 비정질 규소막을 순차로 적층 형성하고, 얻어진 적층에 대하여 상기 조건의 열처리를 각각 행한 다음, 테이프를 사용한 박리 실험을 실시한 바, 410℃ 이상의 열처리에서 박리를 확인할 수 있었다.

(실험 2)

여기서는, 실험 1과 동일한 조건의 PCVD법으로 얻어진, 수소를 함유하는 비정질 규소막에 대하여, FT-IR을 사용하여 수소 농도를 측정한 바, Si-H는 1.06×10²² (원자/cm³), Si-H₂는 8.34×10¹⁹ (원자/cm³)이고, 조성비에서의 수소 농도를 산출한 바, 21.5%이었다. 또한, PCVD법의 성막 조건을 변경하여 마찬가지로 수소 농도를 산출한 바, 조성비에서의 수소 농도는 16.4%, 17.1%, 19.0%이었다.

또한, 유리 기판 위에, 텅스텐막, 스퍼터링법에 의한 산화규소막, 하지 절연막, PCVD법에 의한 수소를 함유하는 비정질 규소막(조성비에서의 수소 농도가 16.4%∼21.5%인 막)을 순차로 적층 형성하고, 얻어진 적층들 각각에 대하여 410℃, 1시간의 열처리를 행한 다음, 테이프를 사용한 박리 실험을 실시한 바, 모든 조건에서 박리를 확인할 수 있었다. 한편, PCVD법 대신에 스퍼터링법으로 얻어진 비정질 규소막의 경우에는, 테이프를 사용한 박리 실험에서 박리가 확인되지 않았다.

또한, 유리 기판 위에, 텅스텐막, 스퍼터링법에 의한 산화규소막, 하지 절연막, PCVD법에 의한 수소를 함유하는 질화규소막(응력값이 -2.4×10⁸ (Dyne/cm²), Si-H는 8.9×10²¹ (원자/cm³), N-H는 6.6×10²¹ (원자/cm³)인 막)을 순차로 적층 형성하고, 얻어진 적층에 대하여 410℃, 1시간의 열처리를 행하고, 테이프를 사용한 박리 실험을 실시한 바, 박리를 확인할 수 있었다. 이를 통해, 본 발명은 비정질 규소막에 특별히 한정되지 않고, 수소를 함유하는 막이면, 동일한 결과를 얻을 수 있음을 알 수 있다.

(실험 3)

여기서는, 실리콘 웨이퍼 위에 W막(110 nm)과 산화규소막(100 nm)을 적층 성막한 다음, 열처리(350℃에서 1시간, 400℃에서 1시간, 410℃에서 1시간, 430℃에서 1시간, 450℃에서 1시간)을 행하고, 이후, 산화규소막에 에칭을 행하고, 각각의 처리별 응력 변화를 측정하고, 그 결과를 도 3에 나타내었다.

W막의 성막 조건에 대해서는, 스퍼터링법으로 텅스텐 타겟을 사용하고, 성막 압력 0.2 Pa, 성막 전력 3 kW, 아르곤 유량 20 sccm으로 하였다.

또한, 산화규소막의 성막 조건에 대해서는, RF 방식의 스퍼터링 장치를 사용하고, 산화규소 타겟(직경 30.5 cm)을 사용하고, 기판을 가열하기 위해 가열한 아르곤 가스를 30 sccm의 유량으로 흘리고, 기판 온도 300℃, 성막 압력 0.4 Pa, 성막 전력 3 kW, 아르곤 유량/산소 유량 = 10 sccm/30 sccm으로 하였다.

도 3으로부터, 산화규소막의 성막 후 및 산화규소막의 에칭 후에 응력이 크게 변화하고 있음을 알 수 있다.

또한, 비교를 위해, 실리콘 웨이퍼 위에 형성한 W막(100 nm)과 산화규소막(20 nm)의 적층에 대하여 응력 변화를 측정하였다. 그 결과, 상기 모든 조건에서의 처리를 실시해도 거의 변화를 볼 수 없었다. 이것으로부터, 산화규소막의 성막 후의 응력은 산화규소막의 두께에 의존성이 있음이 명백하다. 산화규소막의 막 두께가 두꺼우면 응력이 크게 변화하므로, W막과 산화규소막과의 계면에 왜곡이 쉽게 발생하게 되어, 박리 현상이 발생한다. 따라서, 본 발명에서는, 산화규소막의 막 두께 및 W막과 산화규소막의 막 두께비는 중요하고, 적어도 산화규소막의 막 두께가 W막보다 두껍게 되도록 하고, 더 바람직하게는 W막의 2배 이상으로 한다.

(실험 4)

또한, 유리 기판 위에, 텅스텐막, 스퍼터링법에 의한 산화규소막, 하지 절연막, PCVD법에 의한 수소를 함유하는 비정질 규소막을 순차로 적층 형성하고, 얻어진 적층에 대하여 수소를 확산시키기 위한 410℃ 이상의 열처리를 행하였다. 그 다음, 에칭에 의해 비정질 규소막을 제거한 후, 테이프에 의한 실험을 행한 바, 박리를 확인할 수 있었다. 또 다르게는, 유리 기판 위에, 텅스텐막, 스퍼터링법에 의한 산화규소막, 하지 절연막을 순차로 적층 형성하고, 얻어진 적층에 대하여 410℃ 이상의 열처리를 행하였다. 그 다음, 테이프에 의한 실험을 행한 바, 박리가 확인되지 않았다. 따라서, 하지 절연막 위에 형성한 층인 비정질 규소막의 존재가 박리 현상을 유발하고 있다고 볼 수 있다.

상기 실험들의 결과로부터, 즉, 410℃를 경계로 박리 여부가 결정되고, 응력 변화는 그다지 보이지 않다는 점으로부터, 본 발명자들은, 적층막의 응력뿐만 아니라 비정질 규소막 및 이 막에 함유된 수소도 박리 현상에 관계가 있고 박리 현상을 유발하고 있음을 알았다.

또한, 도 11은, 유리 기판 위에 형성된 비정질 규소막으로부터 제거된 수소의 밀도와 기판 표면 온도(℃)와의 관계를 온도-프로그램된 제거 가스 분석법(TDS: temperature-programmed desorption gas analysis)을 통해 나타낸 그래프이고, 도 11을 참조하면, 비정질 규소막으로부터 제거되는 수소의 양이 기판 온도의 상승에 따라 증가하는 것을 알 수 있다.

또한, 본 발명자들은, W막과 산화규소막의 막 두께비도 박리 현상에 기여하고 있음을 알았다. 또한, 본 발명자들은, 금속층 또는 질화물층의 재료와 산화물층의 재료와의 조합이나, 밀착성 등의 계면 상태도 박리 현상에 기여하고 있는 것으로 보고 있다.

이상의 구성으로 이루어지는 본 발명에 대해 하기의 실시예를 통해 더욱 상세히 설명한다.

[실시예 1]

본 실시예를 도 4∼도 6을 사용하여 설명한다. 여기서는 동일 기판 위에 화소부와 화소부의 주변에 제공되는 구동회로의 TFT(n채널형 TFT 및 p채널형 TFT)를 동시에 제조하는 방법에 대하여 설명한다. 또한, 여기서는 반사형 액정 표시장치를 제조하기 위한 액티브 매트릭스 기판을 제조하는 예를 나타내지만, 이것에 특별히 한정되지 않고, TFT의 배치나 화소 전극의 재료를 적절히 변경하면 투과형 액정 표시장치를 제조할 수도 있고, 유기 화합물을 함유하는 발광층을 가진 발광장치도 제조할 수 있음은 물론이다.

기판으로서는, 유리 기판을 사용하였다. 먼저, 기판 위에 PCVD법에 의해 산화질화규소층을 50 nm의 막 두께로 성막하였다.

이어서, 스퍼터링법에 의해 금속층으로서 텅스텐층을 50 nm의 막 두께로 성막하고, 대기에의 노출 없이 연속적으로 스퍼터링법에 의해 산화물층으로서 산화규소층을 200 nm의 막 두께로 성막하였다. 산화규소층의 성막 조건은, RF 방식의 스퍼터링을 사용하고, 산화규소 타겟(직경 30.5 cm)을 사용하고, 기판을 가열하기 위해 가열한 아르곤 가스를 30 sccm의 유량으로 흘리고, 기판 온도 300℃, 성막 압력 0.4 Pa, 성막 전력 3 kW, 아르곤 유량/산소 유량 = 10 sccm/30 sccm으로 하였다.

이어서, 기판의 주변부 또는 끝면에 배치된 텅스텐층을 O₂ 애싱(ashing)에 의해 제거하였다.

이어서, 플라즈마 CVD법을 사용하여 성막 온도 300℃에서 원료 가스 SiH₄, N₂O로부터 형성된 산화질화규소막(조성비: Si=32%, O=59%, N=7%, H=2%)을 100 nm의 두께로 적층 형성하였다. 이어서, 대기에의 노출 없이 연속적으로 플라즈마 CVD법을 사용하여 성막 온도 300℃에서 성막 가스 SiH₄로 비정질 구조를 가진 반도체막(여기서는 비정질 규소막)을 54 nm의 두께로 형성하였다. 이 비정질 규소막은 수소를 함유하고 있고, 그 수소는 이후의 열처리에 의해 확산되고, 이 비정질 규소막은 물리적 수단에 의해 산화물층의 내부 또는 산화물층의 계면에서 박리될 수 있다.

그 다음, 중량 환산으로 10 ppm의 니켈을 함유하는 초산니켈염 용액을 스피너를 사용하여 도포한다. 도포 대신에, 스퍼터링법으로 니켈 원소를 전면(全面)에 산포하는 방법을 사용하여도 좋다. 이어서, 가열처리를 행하여 결정화시켜, 결정 구조를 가진 반도체막(여기서는 폴리실리콘층)을 형성한다. 여기서는 탈수소화를 위한 열처리(500℃, 1시간)를 행한 후, 결정화를 위한 열처리(550℃, 4시간)를 행하여, 결정 구조를 가진 규소막을 얻었다. 또한, 탈수소화를 위한 열처리(500℃, 1시간)는 비정질 규소층에 포함된 수소를 W막과 산화규소층과의 계면으로 확산시키는 열처리를 겸하고 있다. 또한, 여기서는 규소의 결정화를 조장하는 금속원소로서 니켈을 사용한 결정화 기술을 사용하고 있으나, 다른 공지의 결정화 기술, 예를 들어, 고상 성장법이나 레이저 결정화법을 사용하여도 좋다.

그 다음, 결정 구조를 가진 규소막의 표면 상의 산화막을 묽은 불산 등으로 제거한 후, 결정화율을 높이고 결정립 내에 남게 되는 결함을 보수하기 위한 레이저광(XeCI: 파장 308 nm)의 조사를 대기 중에서 또는 산소 분위기 중에서 행한다. 레이저광으로는, 400 nm 이하의 파장을 가진 엑시머 레이저광, 또는 YAG 레이저의 제2 고조파 또는 제3 고조파를 사용한다. 어느 경우에도, 반복 주파수가 10∼1,000 Hz 정도인 펄스 레이저광을 사용하고, 그 레이저광을 광학계에 의해 100∼500 mJ/cm²로 집광하여 90∼95%의 오버랩률로 조사하여 규소막 표면을 주사하면 좋다. 여기서는 반복 주파수 30 Hz, 에너지 밀도 470 mJ/cm²로 제1 레이저광의 조사를 대기 중에서 행하였다. 또한, 대기 중 또는 산소 분위기 중에서 조사를 행하므로, 레이저광의 조사에 의해 표면에 산화막이 형성된다. 본 실시예에서는 펄스 레이저를 사용하는 예를 나타내지만, 연속 발진 레이저를 사용하여도 좋다. 비정질 반도체막의 결정화를 행할 때, 대입경으로 결정을 얻기 위해서는 연속 발진이 가능한 고체 레이저를 사용하고 기본파의 제2 고조파 내지 제4 고조파를 적용하는 것이 바람직하다. 대표적으로는, Nd:YVO₄ 레이저(기본파 1,064 nm)의 제2 고조파(532 nm)나 제3 고조파(355 nm)를 적용하는 것이 바람직하다. 구체적으로는, 출력 10 W의 연속 발진 YVO₄ 레이저로부터 방출된 레이저광을 비선형 광학소자에 의해 고조파로 변환시킨다. 또한, YVO₄ 결정과 비선형 광학소자를 공진기 내에 도입하여 고조파를 방출하는 방법도 있다. 그 다음, 보다 바람직하게는, 광학계에 의해 조사면에서 직사각형 또는 타원형을 가지도록 레이저광을 성형하여 피처리체에 조사한다. 이때, 에너지 밀도는 약 0.01∼100 MW/cm² 정도(바람직하게는 0.1∼10 WM/cm²)가 필요하다. 그리고, 약 10∼2,000 cm/s 정도의 속도로 레이저광에 대해 상대적으로 반도체막을 이동시켜 조사한다.

상기 레이저광의 조사에 의해 형성된 산화막에 추가하여, 오존수로 표면을 120초간 처리하여 산화막을 형성하여, 총 두께 1∼5 nm의 베리어층을 형성한다. 본 실시예에서는, 오존수를 사용하여 베리어층을 형성하였지만, 결정 구조를 가진 반도체막의 표면을 산화시키도록 산소 분위기 중에서 행하는 자외광 조사 또는 산화물 플라즈마 처리 등의 다른 방법을 사용하여도 좋다. 또한, 베리어층을 형성하기 위한 다른 방법으로서, 플라즈마 CVD법, 스퍼터링법, 증착법 등에 의해 산화막을 1∼10 nm 정도의 두께로 형성하는 것도 가능하다. 또한, 배리어층을 형성하기 전에, 레이저광의 조사에 의해 형성된 산화막을 제거하여도 좋다.

이어서, 베리어층 위에 스퍼터링법으로 게터링 사이트가 되는 아르곤 원소를 함유하는 비정질 규소막을 10∼400 nm, 본 실시에에서는 100 nm의 막 두께로 형성한다. 본 실시예에서는, 아르곤 원소를 함유하는 비정질 규소막을 규소 타겟을 사용하여 아르곤을 함유하는 분위기에서 형성한다. 아르곤 원소를 함유하는 비정질 규소막을 플라즈마 CVD법을 사용하여 형성하는 경우, 성막 조건으로는, 모노실란 대 아르곤의 유량비를 1:99로 하고, 성막 압력을 6.665 Pa(0.05 Torr)로 하고, RF 파워 밀도를 0.087 W/cm²로 하고, 성막온도를 350℃로 한다.

그 다음, 650℃로 가열된 노에 넣고 3분간 열처리를 행하여 게터링하여, 결정 구조를 가진 반도체막 중의 니켈 농도를 저감시킨다. 노 대신에 램프 어닐장치를 사용하여도 좋다.

이어서, 베리어층을 에칭 스토퍼로 하여, 게터링 사이트인 아르곤 원소를 함유하는 비정질 규소막을 선택적으로 제거한 후, 베리어층을 묽은 불산으로 선택적으로 제거한다. 게터링시 니켈은 산소 농도가 높은 영역으로 쉽게 이동하는 경향이 있으므로, 산화막으로 이루어진 베리어층을 게터링 후에 제거하는 것이 바람직하다.

그 다음, 얻어진 결정 구조를 가진 규소막(폴리실리콘막이라고도 칭함)의 표면에 오존수로 얇은 산화막을 형성한 후, 레지스트 마스크를 형성하고, 소망의 형상으로 에칭 처리하여, 섬 형상으로 분리된 반도체층을 형성한다. 이 반도체층을 형성한 후, 레지스트 마스크를 제거한다.

이상의 공정으로, 기판(100) 위에 금속층(101), 산화물층(102), 하지 절연막(103)을 형성하고, 결정 구조를 가진 반도체막을 얻은 후 소망의 형상으로 에칭처리하여 섬 형상으로 분리된 반도체층(104∼108)을 형성할 수 있다.

이어서, 불산을 함유하는 에천트로 산화막을 제거함과 동시에, 규소막의 표면을 세정한 후, 게이트 절연막(109)이 되는 규소를 주성분으로 하는 절연막을 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 산화질화규소막(조성비: Si=32%, O=59%, N=7%, H=2%)을 115 nm의 두께로 형성하였다.

그 다음, 도 4(A)에 도시된 바와 같이, 게이트 절연막(109) 위에, 막 두께 20∼100 nm의 제1 도전막(110a)과 막 두께 100∼400 nm의 제2 도전막(110b)을 적층 형성한다. 본 실시예에서는, 게이트 절연막(109) 위에 막 두께 50 nm의 질화탄탈막과 막 두께 370 nm의 텅스텐막을 순차로 적층하였다.

제1 도전막 및 제2 도전막을 형성하는 도전성 재료로서는, Ta, W, Ti, Mo, Al, Cu로 이루어진 군에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 사용한다. 또한, 제1 도전막 및 제2 도전막으로서, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나 Ag:Pd:Cu 합금막을 사용할 수도 있다. 또한, 본 발명은 2층 구조에 한정되지 않고, 예를 들어, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄과 규소의 합금(Al-Si)막, 막 두께 30 nm의 질화티탄막을 순차 적층한 3층 구조로 할 수도 있다. 또한, 3층 구조로 하는 경우, 제1 도전막의 텅스텐 대신에 질화텅스텐을 사용할 수도 있고, 제2 도전막의 알루미늄과 규소의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금(Al-Ti)막을 사용할 수도 있고, 제3 도전막의 질화티탄막 대신에 티탄막을 사용할 수도 있다. 또한, 단층 구조도 가능하다.

이어서, 도 4(B)에 나타내는 바와 같이, 노광 공정에 의해 레지스트 마스크(112∼117)를 형성하고, 게이트 전극 및 배선을 형성하기 위한 제1 에칭 처리를 행한다. 제1 에칭 처리는 제1 에칭 조건과 제2 에칭 조건에 따라 행한다. 에칭에는 ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용한다. ICP 에칭을 사용하고 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극의 온도 등)을 적절히 조절함으로써, 소망의 테이퍼 형상으로 막을 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl₂, BCl₂, SiCl₄, CCl₄ 등을 대표로 하는 염소계 가스, 또는 CF₄, SF₆, NF₃ 등을 대표로 하는 불소계 가스, 또는 0₂를 적절히 사용할 수 있다.

본 실시예에서는, 기판측(시료 스테이지)에도 150 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부(負)의 자기 바이어스 전압을 인가한다. 또한, 기판측의 전극 면적은 12.5 cm×12.5 cm이고, 코일형 전극(여기서는 코일이 마련된 석영 기판)은 직경 25 cm의 디스크이다. 이 제1 에칭 조건에서 W막을 에칭하여 제1 도전층의 단부를 테이퍼 형상으로 한다. 제1 에칭 조건에서의 W막에 대한 에칭 속도는 200.39 nm/min, TaN에 대한 에칭 속도는 80.32 nm/min이며, TaN막에 대한 W의 선택비는 약 2.5이다. 또한, 이 제1 에칭 조건에 의해 W의 테이퍼각은 약 26°가 된다. 그 후, 레지스트 마스크(110∼115)를 제거하지 않고 제1 에칭 조건을 제2 에칭 조건으로 변경하고, 에칭용 가스로서 CF₄와 Cl₂를 사용하고, 각각의 가스의 유량비를 30/30 (sccm)으로 하고, 1 Pa의 압력에서 코일형 전극에 500 W의 RF(13.56 Mhz) 전력을 공급하여 플라즈마를 생성하여, 30초 정도 에칭을 행한다. 기판측(시료 스테이지)에도 20 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. CF₄와 Cl₂의 혼합 가스를 사용하는 제2 에칭 조건에서는, W막과 TaN막 모두 같은 정도로 에칭된다. 제2 에칭 조건에서의 W막에 대한 에칭 속도는 58.97 nm/min이고, TaN에 대한 에칭 속도는 66.43 nm/min이다. 또한, 게이트 절연막 위에 잔사(殘渣)를 남기지 않고 에칭하기 위해서는 10∼20% 정도의 비율로 에칭 시간을 증가시키면 좋다.

상기한 제1 에칭 처리에서는, 레지스트 마스크의 형상을 적절한 것으로 함으로써, 기판측에 인가하는 바이어스 전압의 효과에 의해 제1 도전층 및 제2 도전층의 단부가 테이퍼 형상이 된다. 이 테이퍼부의 각도는 15∼45°로 하면 좋다.

이렇게 하여, 제1 에칭 처리에 의해 제1 도전층과 제2 도전층으로 이루어진 제1 형상의 도전층(119∼123)(제1 도전층(119a∼123a)과 제2 도전층(119b∼123b))이 형성된다. 게이트 절연막이 되는 절연막(109)은 10∼20 nm 정도 에칭되고, 제1 형상의 도전층(119∼123)으로 덮이지 않은 영역이 얇아진 게이트 절연막(118)이 된다.

그 다음, 레지스트 마스크를 제거하지 않고 제2 에칭 처리를 행한다. 여기서, 에칭용 가스로서 SF₆과 Cl₂와 O₂를 사용하고, 각각의 가스의 유량비를 24:12:24 (sccm)으로 하고, 1.3 Pa의 압력에서 코일형 전극에 700 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마를 생성하여, 25초 정도 에칭을 행한다. 기판측(시료 스테이지)에도 10 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. 제2 에칭 처리에서의 W막에 대한 에칭 속도는 227.3 nm/min이고, TaN에 대한 에칭 속도는 32.1 nm/min이고, TaN에 대한 W의 선택비는 7.1이고, 절연막(118)인 SiON에 대한 에칭 속도는 33.7 nm/min이고, SiON에 대한 W위 선택비는 6.83이다. 에칭 가스용 가스로서 SF₆을 사용한 경우, 상기와 같이 절연막(118)에 대한 선택비가 높으므로, 막 두께의 감소를 억제할 수 있다. 본 실시예에서는, 절연막(118)의 막 두께가 약 8 nm 밖에 감소하지 않았다.

상기 제2 에칭 처리에 의해, W의 테이퍼 각은 70°가 되었다. 이 제2 에칭 처리에 의해, 제2 도전층(126b∼131b)이 형성된다. 한편, 제1 도전층은 거의 에칭되지 않고 제1 도전층(126a∼131a)이 된다. 또한, 제1 도전층(126a∼131a)은 제1 도전층(119a∼124a)과 거의 동일한 크기를 가진다. 실제로는, 제1 도전층의 폭은 제2 에칭 처리 전에 비해 약 0.3 ㎛ 정도, 즉, 전체 선폭에서 0.6 ㎛ 정도 감소하는 경우도 있지만, 제1 도전층의 테이퍼의 크기에 거의 변화가 없다.

또한, 2층 구조 대신에, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄과 규소의 합금(Al-Si)막, 막 두께 30 nm의 질화타탄막을 순차로 적층한 3층 구조로 한 경우, 제1 에칭 처리의 제1 에칭 조건으로는, 원료 가스로서 BCl₃과 Cl₂와 0₂를 사용하고, 각각의 가스의 유량비를 65/10/5 (sccm)으로 하고, 기판측(시료 스테이지)에 300 W의 RF(13.56 MHz) 전력을 공급하고, 1.2 Pa의 압력에서 코일형 전극에 450 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마를 생성하여, 117초간 에칭을 행한다. 제1 에칭 처리의 제2 에칭 조건으로서는, CF₄와 Cl₂와 O₂를 사용하고, 각각의 가스의 유량비를 25/25/10 (sccm)으로 하고, 기판측(시료 스테이지)에도 20 W의 RF(13.56 MHz) 전력을 공급하고, 1 Pa의 압력에서 코일형 전극에 500 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마 생성하여, 약 30초간 에칭을 행하면 된다. 제2 에칭 처리에서는, BCl₃와 Cl₂를 사용하고, 각각의 가스의 유량비를 20/60 (sccm)으로 하고, 기판측(시료 스테이지)에 100 W의 RF(13.56 MHz) 전력을 공급하고, 1.2 Pa의 압력에서 코일형 전극에 600 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마 생성하여, 에칭을 행한다.

그 다음, 레지스트 마스크를 제거한 후, 제1 도핑 처리를 행하여, 도 4(D)의 상태를 얻는다. 도핑 처리는 이온 도핑법 또는 이온 주입법으로 행하면 좋다. 이온 도핑법은, 도즈량을 1.5×10¹⁴ 원자/cm²로 하고, 가속 전압을 60∼100 keV로 하여 행한다. n형 도전성을 부여하는 불순물 원소로서, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 이 경우, 제1 도전층 및 제2 도전층(126∼130)이 n형 도전성을 부여하는 불순물 원소에 대한 마스크가 되어, 자기정합적으로 제1 불순물 영역(132∼136)이 형성된다. 제1 불순물 영역(132∼136)에는 n형 도전성을 부여하는 불순물 원소가 1×10¹⁶∼1×10¹⁷ 원자/cm³의 농도 범위로 첨가된다. 여기서는, 제1 불순물 영역과 동일한 농도 범위를 가지는 영역을 n^-- 영역이라고도 부른다.

또한, 본 실시예에서는, 레지스트 마스크를 제거한 후 제1 도핑 처리를 행하지만, 레지스트 마스크를 제거하지 않고 제1 도핑 처리를 행하여도 좋다.

이어서, 도 5(A)에 나타내는 바와 같이, 레지스트 마스크(137∼139)를 형성하고, 제2 도핑 처리를 행한다. 마스크(137)는 구동회로의 p채널형 TFT를 형성하는 반도체층의 채널 형성 영역 및 그 주변 영역을 보호하는 마스크이고, 마스크(138)는 구동회로의 n채널형 TFT들 중 하나를 형성하는 반도체층의 채널 형성 영역 및 그 주변 영역을 보호하는 마스크이고, 마스크(139)는 화소부의 TFT를 형성하는 반도체층의 채널 형성 영역 및 그 주변 영역과 보유 용량 영역을 보호하는 마스크이다.

제2 도핑 처리에서의 이온 도핑 조건으로는, 도즈량을 1.5×10¹⁵ 원자/cm²로 하고, 가속 전압을 60∼100 keV로 하여, 인(P)을 도핑한다. 여기서는 제2 도전층(126b∼128b)을 마스크로 하여 자기정합적으로 각 반도체층에 불순물 영역을 형성한다. 물론, 마스크(137∼139)로 덮인 영역에는 인이 첨가되지 않는다. 이렇게 해서, 제2 불순물 영역(140∼142)과 제3 불순물 영역(144)이 형성된다. 제2 불순물 영역(140∼142)에는 n형 도전성을 부여하는 불순물 원소가 1×10²⁰∼1×10²¹ 원자/cm³의 농도 범위로 첨가된다. 여기서는, 제2 불순물 영역과 동일한 농도 범위를 가지는 영역을 n⁺ 영역이라고도 부른다.

또한, 제3 불순물 영역은 제1 도전층에 의해 제2 불순물 영역보다 저농도로 형성되고, 여기에는 n형 도전성을 부여하는 불순물 원소가 1×10¹⁸∼1×10¹⁹ 원자/cm³의 농도 범위로 첨가된다. 또한, 테이퍼 형상을 가지는 제1 도전층의 부분을 통과시켜 도핑을 행하기 때문에, 제3 불순물 영역은 테이퍼부의 단부를 향해 불순물 농도가 증가하는 농도 구배를 가지고 있다. 여기서는, 제3 불순물 영역과 동일한 농도 범위를 가지는 영역을 n^- 영역이라고도 부른다. 또한, 마스크(138, 139)로 덮인 영역은 제2 도핑 처리에서 불순물 원소가 첨가되지 않고, 제1 불순물 영역(146, 147)이 된다.

이어서, 레지스트 마스크(137∼139)를 제거한 후, 새로이 레지스트 마스크(148∼150)를 형성하고, 도 5(B)에 나타내는 바와 같이 제3 도핑 처리를 행한다.

구동회로에서는, 상기한 제3 도핑 처리에 의해, p채널형 TFT를 형성하는 반도체층 및 보유 용량을 형성하는 반도체층에 p형의 도전형을 부여하는 불순물 원소가 첨가된 제4 불순물 영역(151, 152) 및 제5 불순물 영역(153, 154)이 형성된다.

또한, 제4 불순물 영역(151, 152)에는 p형을 부여하는 불순물 원소가 1×10²⁰∼1×10²¹ 원자/cm³의 농도 범위로 첨가된다. 또한, 제4 불순물 영역(151, 152)에는 앞의 공정에서 인(P)이 첨가되었지만(n^-- 영역), p형 도전성을 부여하는 불순물 원소가 인의 농도의 1.5∼3배의 농도로 첨가되므로, 제4 불순물 영역(151, 152)은 p형 도전성을 가지게 된다. 여기서는, 제4 불순물 영역과 동일한 농도 범위를 가지는 영역을 p⁺ 영역이라고도 부른다.

또한, 제5 불순물 영역(153, 154)은 제2 도전층(127a)의 테이퍼부와 겹치는 영역에 형성되고, 여기에는 p형을 부여하는 불순물 원소가 1×10¹⁸∼1×10²⁰ 원자/cm³의 농도 범위로 첨가된다. 여기서는, 제5 불순물 영역과 동일한 농도 범위를 가지는 영역을 p^- 영역이라고도 부른다.

이상까지의 공정으로, 각각의 반도체층에 n형 또는 p형의 도전형을 가진 불순물 영역이 형성된다. 도전층(126∼129)은 TFT의 게이트 전극이 된다. 또한, 도전층(130)은 화소부에서 보유 용량을 형성하는 한쪽 전극이 된다. 또한, 도전층(131)은 화소부에서 소스 배선을 형성한다.

다음에, 거의 전면을 덮는 절연막(도시되지 않음)을 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 막 두께 50 nm의 산화규소막을 형성하였다. 물론, 이 절연막은 산화규소막에 한정되지 않고, 규소를 함유하는 다른 절연막을 단층 또는 적층 구조로 하여 사용할 수도 있다.

다음에, 각각의 반도체층에 첨가된 불순물 원소를 활성화하는 공정을 행한다. 이 활성화 공정에서는, 램프 광원을 사용한 급속 열 어닐법(RTA법) 또는 YAG 레이저 또는 엑시머 레이저로부터 방출된 광을 배면에서 조사하는 방법 또는 노를 사용한 열처리 또는 이들 방법을 조합한 방법을 이용한다.

또한, 본 실시예에서는 활성화 전에 절연막을 형성한 예를 나타내지만, 상기 활성화를 행한 후에 절연막을 형성하는 공정으로 할 수도 있다.

다음에, 질화규소막으로 제1 층간절연막(155)을 형성하고, 열처리(300∼550℃에서 1∼12시간의 열처리)를 행하여 반도체층을 수소화하는 공정을 행한다(도 5(C)). 이 공정은 제1 층간절연막(155)에 함유된 수소에 의해 반도체층의 댕글링 본드(dangling bond)를 종단하는 공정이다. 산화규소막으로 형성된 절연막(도시되지 않음)의 존재에 관계없이 반도체층을 수소화할 수 있다. 한편, 본 실시예에서는 제2 도전층으로서 알루미늄을 주성분으로 하는 재료를 사용하고 있으므로, 수소화하는 공정에서 제2 도전층이 견딜 수 있는 열처리 조건으로 하는 것이 중요하다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용함)를 행할 수도 있다.

다음에, 제1 층간절연막(155) 위에 유기 절연 재료로 된 제2 층간절연막(156)을 형성한다. 본 실시예에서는, 막 두께 1.6 ㎛의 아크릴 수지막을 형성한다. 이어서, 소스 배선(131)에 도달하는 콘택트 홀과, 도전층(129, 130)에 도달하는 콘택트 홀과, 각 불순물 영역에 도달하는 콘택트 홀을 형성한다. 본 실시예에서는 복수의 에칭 처리를 순차로 행한다. 본 실시예에서는 제1 층간절연막을 에칭 스토퍼로 하여 제2 층간절연막을 에칭하고, 절연막(도시되지 않음)을 에칭 스토퍼로 하여 제1 층간절연막을 에칭한 다음, 절연막(도시되지 않음)을 에칭한다.

그후, Al, Ti, Mo, W 등을 사용하여 배선 및 화소 전극을 형성한다. 이러한 전극 및 화소 전극의 재료로서는, Al 또는 Ag을 주성분으로 하는 막, 또는 그의 적층막 등의, 반사성이 우수한 재료를 사용하는 것이 바람직하다. 이렇게 하여, 소스 전극 또는 드레인 전극(157∼162), 게이트 배선(164), 접속 배선(163), 화소 전극(165)이 형성된다.

이상과 같이 하여, n채널형 TFT(201), p채널형 TFT(202), 및 n채널형 TFT(203)를 가진 구동회로(206)와, n채널형 TFT로 이루어진 화소 TFT(204)와, 보유 용량(205)을 가진 화소부(207)를 동일 기판 위에 형성할 수 있다(도 6). 본 명세서에서는 이와 같은 기판을 편의상 액티브 매트릭스 기판이라 부른다.

화소부(207)에서, 화소 TFT(204)(n채널형 TFT)는 채널 형성 영역(169), 게이트 전극을 형성하는 도전층(129)의 외측에 형성된 제1 불순물 영역(n^-- 영역)(147)과, 소스 영역 또는 드레인 영역으로서 기능하는 제2 불순물 영역(n⁺ 영역)(142, 171)을 가진다. 또한, 보유 용량(205)의 한쪽 전극으로서 기능하는 반도체층에는, 제4 불순물 영역(152)과 제5 불순물 영역(154)이 형성되어 있다. 보유 용량(205)은 절연막(게이트 절연막과 동일한 막)(118)을 유전체로 하여 제2 전극(130)과 반도체층(152, 154, 170)으로 형성되어 있다.

또한, 구동회로(206)에서, n채널형 TFT(201)(제1 n채널형 TFT)는 채널 형성 영역(166), 게이트 전극을 형성하는 도전층(126)의 일부와 절연막을 사이에 두고 겹치는 제3 불순물 영역(n^- 영역)(144)과, 소스 영역 또는 드레인 영역으로서 기능하는 제2 불순물 영역(n⁺ 영역)(140)을 가진다.

또한, 구동회로(206)에서, p채널형 TFT(202)는 채널 형성 영역(167), 게이트 전극을 형성하는 도전층(127)의 일부와 절연막을 사이에 두고 겹치는 제5 불순물 영역(p^- 영역)(153), 소스 영역 또는 드레인 영역으로서 기능하는 제4 불순물 영역(p⁺ 영역)(151)을 가진다.

또한, 구동회로(206)에서, n채널형 TFT(203)(제2 n채널형 TFT)는 채널 형성 영역(168), 게이트 전극을 형성하는 도전층(128)의 외측에 형성된 제1 불순물 영역(n^-- 영역)(146), 소스 영역 또는 드레인 영역으로서 기능하는 제2 불순물 영역(n⁺ 영역)(141)을 가진다.

이들 TFT(201∼203)를 적절히 조합하여, 시프트 레지스터 회로, 버퍼 회로, 레벨 시프터 회로, 래치 회로 등을 형성하여 구동회로(206)를 형성한다. 예를 들어, CMOS 회로를 형성하는 경우에는, n채녈형 TFT(201)와 p채널형 TFT(202)를 상보적으로 접속하여 형성하면 좋다.

특히, 구동전압이 높은 버퍼 회로에는, 핫 캐리어 효과에 의한 열화를 방지하는 목적에서 n채널형 TFT(203)의 구조가 적절하다.

또한, 신뢰성이 최우선시되는 회로에는, GOLD(Gate-drain Overlapped LDD) 구조인 n채널형 TFT(201)의 구조가 적절하다.

또한, 반도체막 표면의 평탄화를 향상시킴으로써 신뢰성을 향상시킬 수 있으므로, GOLD 구조의 TFT에서, 게이트 절연막을 사이에 두고 게이트 전극과 겹치는 불순물 영역의 면적을 축소시켜도 충분한 신뢰성을 얻을 수 있다. 구체적으로는, GOLD 구조의 TFT에서, 게이트 전극의 테이퍼부가 되는 부분의 크기를 작게 해도 충분한 신뢰성을 얻을 수 있다.

또한, GOLD 구조의 TFT에서는, 게이트 절연막이 얇아지면 기생 용량이 증가하지만, 게이트 전극(제1 도전층)의 테이퍼부의 크기를 작게 하여 기생 용량을 저감시키면, f특성(주파수 특성)도 향상되어 더욱 향상된 고속 동작이 가능해지고 또한 충분한 신뢰성을 가진 TFT가 된다.

또한, 화소부(207)의 화소 TFT에서도, 제2 레이저광 조사에 의해 오프 전류의 저감 및 편차 저감이 실현될 수 있다.

또한, 본 실시예에서는 반사형 표시장치를 형성하기 위한 액티브 매트릭스 기판을 제조하는 예를 나타내지만, 화소 전극을 투명 도전막으로 형성하면, 포토마스크는 하나 증가하지만 투과형 표시장치를 형성할 수 있다.

또한, 본 실시예에서는 유리 기판을 사용했으나, 유리 기판에 한정되지 않고, 석영 기판, 반도체 기판, 세라믹 기판, 금속 기판도 사용 가능하다.

또한, 도 6의 상태를 얻은 후, 산화물층(102) 위에 제공된 TFT를 포함하는 층(피박리층)의 기계적 강도가 충분하면 기판(100)을 당겨 박리시킬 수도 있다. 본 실시예에서는 피박리층의 기계적 강도가 불충분하므로, 피박리층을 고정하는 지지체(도시되지 않음)를 부착한 후 박리하는 것이 바람직하다.

[실시예 2]

실시예 1에서는 화소 전극이 반사성을 가진 금속재료로 형성된 반사형 표시장치의 예를 설명하였으나, 본 실시예에서는 화소 전극을 투광성을 가진 도전막으로 형성한 투과형 표시장치의 예를 나타낸다.

층간절연막을 형성하는 공정까지는 실시예 1과 동일하므로, 그에 대한 설명은 생략한다. 실시예 1에 따라 층간절연막을 형성한 후, 투광성을 가진 도전막으로 화소 전극(601)을 형성한다. 투광성을 가진 도전막의 예로서는, ITO(산화인듐산화주석 합금), 산화인듐산화아연 합금(In₂O₃-ZnO), 산화아연(ZnO) 등을 들 수 있다.

그 후, 층간절연막(600)에 콘택트 홀을 형성한다. 이어서, 화소 전극과 겹치는 접속 전극(602)을 형성한다. 이 접속 전극(602)은 콘택트 홀을 통해 드레인 영역에 접속된다. 또한, 이 접속 전극의 형성과 동시에 다른 TFT의 소스 전극 또는 드레인 전극도 형성한다.

또한, 여기서는 모든 구동회로를 기판 위에 형성한 예를 나타냈지만, 구동회로의 일부에 수개의 IC를 사용할 수도 있다.

이상과 같이 하여, 액티브 매트릭스 기판이 완성된다. 기판을 박리한 후 플라스틱 기판에 부착한 이 액티브 매트릭스 기판을 사용하여 액정 모듈을 제조하고, 백라이트(604)와 도광판(605)이 제공된 후, 커버(606)로 덮으면, 도 7에 일부의 단면도를 나타내는 바와 같은 액티브 매트릭스형의 액정 표시장치가 완성된다. 또한, 커버와 액정 모듈은 접착제나 유기 수지를 사용하여 부착한다. 또한, 플라스틱 기판과 대향 기판을 부착할 때, 그 기판을 틀(frame)로 둘러싸고, 틀과 기판 사이에 유기 수지를 충전하여 접착할 수도 있다. 또한, 이 표시장치는 투과형이므로, 액티브 매트릭스 기판과 대향 기판 각각에 편광판(603)을 부착할 필요가 있다.

[실시예 3]

본 실시예에서는, 플라스틱 기판 위에 형성된 유기 화합물층을 발광층으로 하는 발광 소자를 구비한 발광장치를 제조하는 예를 도 8을 참조하여 설명한다.

먼저, 도 8(A)는 발광장치의 상면도이고, 도 8(B)는 도 8(A)의 A-A'선을 따라 절단한 단면도이다. 점선으로 나타낸 1101은 소스 신호선 구동회로, 1102는 화소부, 1103은 게이트 신호선 구동회로이다. 또한, 부호 1104는 봉지(封止) 기판, 1105는 제1 시일(seal)재이고, 제1 시일재(1105)로 둘러싸인 내측은 투명한 제2 시일재(1107)로 충전되어 있다. 제2 시일재(1107)는 4 모서리에서 노출되어 있다.

또한, 부호 1108은 소스 신호선 구동회로(1101) 및 게이트 신호선 구동회로(1103)에 입력되는 신호를 전송하기 위한 배선이고, 외부 입력단자가 되는 FPC(플렉시블 프린트 회로)(1109)로부터 비디오 신호나 클록 신호를 받는다. 또한, 여기서는 FPC 밖에 나타내지 않았으나, 이 FPC에는 프린트 배선판(PWB)이 부착되어 있을 수도 있다. 본 명세서에서의 발광장치에는, 발광장치 본체 뿐만 아니라 거기에 FPC 또는 PWB가 부착된 상태도 포함하는 것으로 한다.

다음에, 단면 구조에 대하여 도 8(B)를 사용하여 설명한다. 기판(1110) 위에 구동회로 및 화소부가 형성되어 있는데, 여기서는 구동회로로서 소스 신호선 구동회로(1101)와 화소부(1102)가 도시되어 있다. 또한, 실시형태 및 실시예 1에서 설명한 박리방법을 사용함으로써, 기판(1110)이 접착층(1100)에 의해 하지막과 부착되어 있다.

또한, 소스 신호선 구동회로(1101)로서는, n채널형 TFT(1123)와 p채널형 TFT(1124)를 조합한 CMOS 회로가 형성된다. 또한, 구동회로를 형성하는 TFT는 공지의 CMOS 회로, PMOS 회로 또는 NMOS 회로로 형성되어도 좋다. 또한, 본 실시예에서는 기판 위에 구동회로를 형성한 드라이버 일체형을 나타내지만, 이것에 한정되지 않고, 구동회로를 기판 위가 아니라 외부에 형성할 수도 있다. 또한, 여기서는 하나의 화소에 2개의 TFT를 사용한 예를 나타내지만, 하나의 화소에 3개 또는 그 이상의 TFT를 적절히 사용할 수도 있다.

또한, 화소부(1102)는 스위칭용 TFT(1111)와, 전류 제어용 TFT(1112)와, 그 전류 제어용 TFT의 드레인에 전기적으로 접속된 제1 전극(양극)(1113)을 포함하는 복수의 화소로 구성되어 있다.

여기서는 제1 전극(1113)이 TFT의 드레인에 직접 접속되어 있는 구성으로 되어 있으므로, 제1 전극(1113)의 하층은 드레인과 오믹 콘택트(ohmic contact)를 취할 수 있는 규소로 된 재료로 형성된다. 유기 화합물층에 접하는 제1 전극(1113)의 표면은 일 함수가 큰 재료로 되어 있는 것이 바람직하다. 제1 전극이, 예를 들어, 질화티탄막과 알루미늄을 주성분으로 하는 막과 질화티탄막의 3층 구조로 형성되는 경우, 제1 전극은 배선으로서의 저항도 낮고, 드레인과 양호한 오믹 콘택트를 취하고, 또한, 양극으로서 기능할 수 있다. 또한, 제1 전극(1113)은 질화티탄막의 단층으로 형성될 수도 있고, 또는 3층 이상의 적층으로 형성될 수도 있다.

또한, 제1 전극(양극)(1113)의 양단에는 절연체(뱅크, 장벽 등으로 불림)(1114)가 형성되어 있다. 이 절연체(1114)는 유기 수지막 또는 규소를 함유하는 절연막으로 형성하면 좋다. 여기서는, 포지티브형 감광성 아크릴 수지막을 사용하여, 도 8에 나타내는 바와 같은 절연체(1114)를 형성한다.

양호한 커버리지를 얻기 위해, 절연체(1114)의 상단부 또는 하단부에 곡률을 가진 곡면이 형성되도록 하는 것이 바람직하다. 예를 들어, 절연체(1114)의 재료로서 포지티브형 감광성 아크릴을 사용한 경우, 절연체(1114)의 상단부에만 곡률반경(0.2 ㎛∼3 ㎛)을 가진 곡면을 가지게 하는 것이 바람직하다. 또한, 절연체(1114)로서, 광에 의해 에천트에 불용해성이 되는 네거티브형 감광성 재료와, 광에 의해 에천트에 용해성이 되는 포지티브형 감광성 재료 모두 사용할 수 있다.

또한, 절연체(1114)를 질화알루미늄막, 질화산화알루미늄막, 또는 질화규소막으로 된 보호막으로 덮을 수도 있다. 이 보호막은 스퍼터링법(DC 방식이나 RF 방식)에 의해 얻어지는 질화규소 또는 질화산화규소를 주성분으로 하는 절연막, 또는 탄소를 주성분으로 하는 박막이다. 규소 타겟을 사용하여 질소와 아르곤을 함유하는 분위기 중에서 형성하면, 질화규소막을 얻을 수 있다. 또한, 질화규소 타겟을 사용해도 좋다. 또한, 보호막은 리모트 플라즈마를 사용한 성막장치를 사용하여 형성할 수도 있다. 또한, 보호막에 발광을 통과시키기 위해, 보호막의 막 두께는 가능한 한 얇게 하는 것이 바람직하다.

또한, 제1 전극(양극)(1113) 위에는, 증착 마스크를 사용한 증착법 또는 잉크젯법에 의해 유기 화합물층(1115)이 선택적으로 형성되고, 또한, 유기 화합물층(1115) 위에는 제2 전극(음극)(1116)이 형성되어 있다. 이에 따라, 제1 전극(양극)(1113), 유기 화합물층(1115), 및 제2 전극(음극)(1116)으로 이루어지는 발광 소자(1118)가 형성된다. 여기서는, 발광 소자(1118)가 백색 발광하는 예이므로, 착색층(1131)과 BM(1132)으로 이루어지는 컬러 필터(간략화를 위해 여기서는 오버코트층은 도시하지 않음)가 구비된다.

또한, R, G, B의 발광을 얻을 수 있는 유기 화합물층들이 각각 형성되면, 컬러 필터를 사용하지 않아도 풀 컬러의 표시가 실현될 수 있다.

그리고, 기판(1110) 상의 발광 소자(1118)를 봉지하기 위해, 제1 시일재(1105) 및 제2 시일재(1107)에 의해 봉지 기판(1104)을 부착한다. 제1 시일재(1105) 및 제2 시일재(1107)로서는, 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 제1 시일재(1105) 및 제2 시일재(1107)는 수분이나 산소를 가능한 한 투과시키지 않는 재료인 것이 바람직하다.

본 실시예에서는, 봉지 기판(1104)을 구성하는 재료로서, 유리 기판이나 석영 기판 외에 FRP(Fiberglass-Reinforced Plastics: 유리섬유 강화 플라스틱), PVF(폴리비닐 플루오라이드), 마일라(Mylar), 폴리에스터 또는 아크릴 등으로 이루어지는 플라스틱 기판을 사용할 수 있다. 또한, 제1 시일재(1105) 및 제2 시일재(1107)를 사용하여 봉지 기판(1104)을 접착한 후, 측면(노출면)을 덮도록 제3 시일재로 봉지하는 것도 가능하다.

이상과 같이 하여, 제1 시일재(1105) 및 제2 시일재(1107)를 사용하여 발광 소자(1118)를 봉입(封入)함으로써, 발광 소자를 외부로부터 완전히 차단할 수 있고, 외부로부터 수분이나 산소와 같은 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 발광장치가 제작될 수 있다.

또한, 제1 전극(1113)으로서 투명 도전막을 사용하면, 상하 양면 발광형의 발광장치를 제작할 수 있다.

또한, 본 실시예에서는, 양극 위에 유기 화합물을 함유하는 층을 형성하고, 유기 화합물을 함유하는 층 위에 투명 전극인 음극을 형성하는 구조(이하, 상면 출사 구조라 부름)로 한 예를 나타내었으나, 양극 위에 유기 화합물층이 형성되고, 유기 화합물층 위에 음극이 형성되는 발광 소자를 가지고, 유기 화합물층에서 발생한 광을 투명 전극인 양극을 통해 TFT쪽으로 출사하는 구조(이하, 하면 출사 구조라 부름)로 할 수도 있다.

또한, 본 실시예는 실시형태 또는 실시예 1과 자유롭게 조합될 수 있다.

[실시예 4]

본 발명을 실시하여 다양한 모듈(액티브 매트릭스형 액정 모듈, 액트브 매트릭스형 EL 모듈, 액티브 매트릭스형 EC 모듈)을 완성시킬 수 있다. 즉, 본 발명을 실시함으로써, 그들을 장착한 모든 전자 기기가 완성된다.

그러한 전자 기기로서는, 비디오 카메라, 디지털 카메라, 헤드 장착형 디스플레이(고글형 디스플레이), 카 내비게이션 시스템, 프로젝터, 카 스테레오, 퍼스널 컴퓨터, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 전자 책 등)를 들 수 있다. 그들의 예를 도 9 및 도 10에 나타내었다.

도 9(A)는, 본체(2001), 화상 입력부(2002), 표시부(2003), 키보드(2004) 등을 포함하는 퍼스널 컴퓨터이다.

도 9(B)는, 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105), 수상부(2106) 등을 포함하는 비디오 카메라이다.

도 9(C)는, 본체(2201), 카메라부(2202), 수상부(2203), 조작 스위치(2204), 표시부(2205) 등을 포함하는 모바일 컴퓨터이다.

도 9(D)는 프로그램을 기록한 기록 매체(이하, 기록 매체라 칭함)를 사용하는 플레이어로서, 이 플레이어는 본체(2401), 표시부(2402), 스피커부(2403), 기록 매체(2404), 조작 스위치(2405) 등을 포함한다. 또한, 이 플레이어는 기록 매체로서 DVD(Digital Versitile Disc), CD 등을 사용하고, 음악 감상, 영화 감상, 게임이나 인터넷을 즐길 수 있다.

도 9(E)는, 본체(2501), 표시부(2502), 접안부(2503), 조작 스위치(2504), 수상부(도시되지 않음) 등을 포함하는 디지털 카메라이다.

도 10(A)는, 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906), 화상 입력부(CCD, 이미지 센서 등)(2907) 등을 포함하는 휴대 전화기이다.

도 10(B)는, 본체(3001), 표시부(3002, 3003), 기억 매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함하는 휴대형 책(전자 책)이다.

도 10(C)는, 본체(3101), 지지대(3102), 표시부(3103) 등을 포함하는 디스플레이이다.

또한, 도 10(C)에 나타내는 디스플레이는 중소형 또는 대형의 것, 예를 들어, 5∼20인치의 화면 크기의 것이다. 또한, 이와 같은 크기의 표시부를 형성하기 위해서는, 기판의 1변이 1 m인 것을 사용하고 다면취(多面取)하여 대량생산하는 것이 바람직하다.

이상과 같이, 본 발명의 적용 범위는 매우 넓고, 본 발명은 모든 분야의 전자 기기의 제조에 적용 가능하다. 또한, 본 실시예의 전자 기기는 실시형태, 실시예 1 내지 3의 어떠한 조합으로도 실현 가능하다.

10: 기판 11: 금속층
12: 산화물층 13: 피박리층
14: 제1 접착제 15: 제2 기판
16: 제2 접착제

Claims (9)

1. 표시장치 제조방법으로서,
   기판 위의 금속층을 형성하는 공정과,
   상기 금속층 위의 산화물층을 형성하는 공정과,
   상기 산화물층 위의 절연막을 형성하는 공정과,
   상기 산화물층 위의 반도체막을 구비한 박막트랜지스터를 형성하는 공정과,
   상기 박막트랜지스터 위의 발광소자를 형성하는 공정과,
   상기 박막트랜지스터로부터 상기 기판을 박리하는 공정을 구비하고,
   상기 산화물층의 두께는 상기 금속층의 두께보다 두껍고,
   상기 박막트랜지스터를 형성하는 공정 동안에 수소가 상기 반도체막으로부터 상기 금속층과 상기 산화물층의 계면으로 확산되는, 표시장치 제조방법.
   
2. 제 1 항에 있어서,
   상기 금속층은, W, Ti, Ta, Mo, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt로 이루어진 군에서 선택되는 원소, 또는 상기 원소를 함유하는 합금 재료 또는 화합물 재료로 이루어지는 단층, 또는 이들 금속 또는 그의 혼합물로 이루어진 적층인, 표시장치 제조방법.
   
3. 제 1 항에 있어서,
   상기 산화물층은 스터퍼링에 의해 형성된 산화규소인, 표시장치 제조방법.
   
4. 제 1 항에 있어서,
   상기 절연막은 산화규소막, 산화질화규소막 또는 상기 막들의 적층인, 표시장치 제조방법.
   
5. 제 1 항에 있어서,
   상기 산화물층의 막 두께는 상기 금속층의 막 두께의 두 배 이상인, 표시장치 제조방법.
   
6. 제 1 항에 있어서,
   상기 반도체막을 410℃ 이상의 온도로 가열하여 수소를 확산시키는, 표시장치 제조방법.
   
7. 제 1 항에 있어서,
   상기 발광소자는 백색광을 발광하는, 표시장치 제조방법.
   
8. 제 1 항에 있어서,
   상기 발광소자 위의 착색필터를 형성하는 공정을 더 구비한, 표시장치 제조방법.
   
9. 제 1 항에 있어서,
   상기 표시장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 내비게이션 시스템, 프로젝터, 카 스테레오, 퍼스널 컴퓨터, 모바일 컴퓨터, 휴대 전화기, 전자 책으로 이루어진 군에서 선택되는 전자장치에 적용되는, 표시장치 제조방법.

Images