[go: up one dir, main page]

JP3488361B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3488361B2
JP3488361B2 JP13609197A JP13609197A JP3488361B2 JP 3488361 B2 JP3488361 B2 JP 3488361B2 JP 13609197 A JP13609197 A JP 13609197A JP 13609197 A JP13609197 A JP 13609197A JP 3488361 B2 JP3488361 B2 JP 3488361B2
Authority
JP
Japan
Prior art keywords
film
temperature
silicon
silicon oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13609197A
Other languages
English (en)
Other versions
JPH1064821A (ja
Inventor
広樹 安達
裕吾 後藤
徹 高山
昭治 宮永
久 大谷
宏勇 張
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP13609197A priority Critical patent/JP3488361B2/ja
Publication of JPH1064821A publication Critical patent/JPH1064821A/ja
Application granted granted Critical
Publication of JP3488361B2 publication Critical patent/JP3488361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された半導体装置、例えば、
薄膜トランジスタ(TFT)や薄膜ダイオード(TF
D)、またはそれらを応用した薄膜集積回路、特にアク
ティブ型液晶表示装置(液晶ディスプレー)用薄膜集積
回路の作製方法に関するものである。
【0002】
【従来の技術】近年、ガラス等の絶縁基板上にTFTを
有する半導体装置、例えば、TFTを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー等が開
発されている。ガラス基板としては、ガラス基板中から
の不純物の析出の問題、価格の問題等からコーニング7
059ガラスが一般に用いられる。この7059ガラス
の転移点温度は、628℃であり、歪み点は593℃で
ある。他の、歪み点が550〜650℃の実用的な工業
用ガラス材料としては表1に示されるものが知られてい
る。
【0003】
【表1】
【0004】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるTFTの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
【0005】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、非晶質の半導体膜を成膜してお
き、長時間、熱エネルギーを印加(熱アニール)するこ
とにより結晶性を有せしめるという方法が知られてい
る。しかしながら、加熱温度として600℃以上の高温
にすることが必要であり、そのため、基板が不可逆的に
収縮することが問題となっていた。特にパターニング工
程後において、かような高温での処理をおこなうことは
不可能であった。また、結晶化に要する加熱時間が数十
時間以上にも及ぶので、その時間を短くすることも必要
である。
【0006】このような問題点に関し、最近、結晶化を
促進する触媒としての効果を有するある種の金属元素を
添加することによって、結晶化温度を低下させ、また、
結晶化時間を短縮できることがわかった。このような目
的に用いられる結晶化を助長させる金属元素(触媒性金
属元素)としてはFe、Co、Ni、Ru、Rh、P
d、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、
Cu、Zn、Au、Agがその効果を確かめられてい
る。
【0007】これらの元素は珪素膜の全面にわたって、
均等に導入すると、結晶成長が膜に対して垂直、すなわ
ち膜厚の方向に生じるのに対し、珪素膜の特定の部分に
導入して、結晶化をおこなうと導入された部分を出発点
として周囲に結晶化領域が拡大する特性(横方向成長
性)があり、このようにして結晶化した珪素膜は、触媒
性金属元素を均等に導入したものに比較して高い電界効
果移動度を示した。
【0008】しかしながら、このように選択的に触媒性
金属元素を導入するには、結晶化の熱アニール工程の前
にパターニングをおこなわなければならず、上述の基板
の収縮によって触媒性金属元素の導入のパターンが他の
素子・回路のパターンと著しくずれてしまうことがあっ
た。図4には、このような手段を用いてTFTを作製す
る場合の例を示す。図4(A)の点線で書かれた領域4
02、403はそれぞれ、活性層(珪素膜)とゲイト電
極が本来パターニングされるべき一を示す。実線で示さ
れた長方形の領域401は触媒性金属元素の導入される
パターンである。
【0009】この工程によって、触媒性金属元素を導入
した後、熱アニールをおこなうと、図4(B)の楕円で
示された領域404が結晶化する。すなわち領域404
は横方向結晶領域である。この楕円の大きさは触媒性金
属元素の濃度や熱アニール時間・温度に依存する。図4
(B)に示すように、ゲイト電極や活性層が本来あるべ
き位置に形成されれば、TFTのチャネル形成領域は横
方向結晶領域内に形成されるので何ら問題はなかった。
しかしながら、実際には熱アニール工程によって基板が
収縮するために、ゲイト電極と活性層は、それぞれ40
5、406に示されるように形成され、領域404とチ
ャネル形成領域が重ならない。すなわち、チャネル形成
領域のうち、斜線部407で示した領域が非晶質のまま
となる。当然の結果としてTFTの特性は著しく悪くな
る。
【0010】このように基板の収縮のために、高い温度
での処理をおこなう前にパターニングをおこなうことは
非常な困難を極めた。この場合の高い温度は基板の種類
によって異なるが、比較的、良く用いられるコーニング
社製7059番のガラスでは500℃以上の温度であ
る。
【0011】
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。より具体的には
基板の収縮を抑制する手段を開示するとともに、より歩
留りが高く特性の良い半導体回路・素子を得る手段を提
供する。
【0012】
【課題を解決するための手段】本発明は、ガラス基板を
その歪み点(歪み温度)以上、好ましくはガラス転移点
以上の温度において熱アニールし、その後、2℃/分以
下、好ましくは0.5℃/分以下、より好ましくは0.
3℃/分以下の速度で、歪み点以下の温度まで徐冷する
ことによって、ガラス基板自体のその後の熱処理におけ
る収縮を抑制する。降温速度は基板の種類によって変動
する。一般に降温速度が低いほど良好な特性が得られる
が、降温速度を遅くすると、処理時間が長くなり、量産
性が低下する。したがって、降温速度の選択にあたって
は、処理時間と必要とする特性を考慮しなければならな
い。この熱処理は酸化性もしくは窒化性の雰囲気でおこ
なってもよい。
【0013】さらに、このように処理した基板上に適切
な下地膜を形成した後、非晶質珪素膜を形成し、その結
晶化をおこなう。なお、下地膜としては、酸化珪素膜、
窒化珪素膜、窒化アルミニウムまたはこれらを2層以上
重ねた多層膜を用いるとよい。上記のような熱アニール
をおこなうには、以下に示すような方法によればよい。
図8に示すのは、本発明に用いる加熱炉の例を示すも
のであり、石英製の反応管11、基板保持手段(基板ホ
ルダー)12、水平に配置された基板13が示されてい
る。また、図には示されていないが、この装置は外部か
ら反応管11を加熱するためのヒーターが備えられてい
る。また、反応管内に所定のガスを供給する手段、基板
保持手段を反応管から外部に移動させる手段を備えてい
る。
【0014】図8には、基板保持部分12にガラス基板
13が水平に保持されている状態が示されている。ここ
では、ガラス基板を水平に保持すると、基板が撓み、そ
の平面性が損なわれることを防ぐ上で効果があった。こ
のような構成は、ガラス基板に歪点以上の温度が加わる
工程が必要とされる場合に有用である。また、その後の
珪素膜の結晶化、活性化等の熱アニール工程において
も、上記のような構成とするとよい。
【0015】また、上記前熱処理後に行なわれる成膜、
結晶成長、酸化、活性化等に必要な加熱処理において
は、加熱後10℃/分〜300℃/分の速度で急冷する
ことが重要である。特にガラス材料の歪み点付近の±1
00℃においては、上記の速度で急冷するとガラス材料
の伸縮を抑制することができた。例えば、コーニング7
059ガラスでは493〜693℃での処理温度が必要
なプロセスにおいては、493℃までは、少なくとも急
冷することが、さらなる縮み(場合によっては伸び)を
30ppm以下に抑える上で有効である。
【0016】
【作用】ガラス基板は、加熱することによって縮む、特
に加熱終了後にゆっくりと冷却すると、極めて大きく縮
むと同時にガラス基板内での局所的な応力が緩和され
る。その結果、大きく縮ませれば縮ませる程、後の加熱
工程における基板の縮みは小さくなる。また、この加熱
処理温度が高い程、その効果も大きくなる。したがっ
て、その後、再び熱処理をおこなっても、ガラス基板の
応力が緩和されているので、それ以上、縮んだり、そっ
たりする余地は小さい。さらに、結晶化アニール等の後
の熱処理工程において、加熱温度から急冷した場合、本
発明の熱アニール処理を施したガラス基板はほとんど縮
まないことが判明した。
【0017】例えば、コーニング7059基板(歪み点
593℃)では、640℃、4時間の熱アニール後に、
0.2℃/分の速度で550℃まで徐冷してから取り出
した基板は、この熱アニールと徐冷の前後で1900p
pmも収縮するが、その後は収縮することはほとんどな
く、例えば、550℃、8時間の熱処理をおこなっても
20ppmの収縮しか発生せず、600℃、4時間の熱
処理によっても70ppmしか収縮しなかった。最初の
熱アニール温度(この場合は640℃)を越えない温度
で、その後に熱処理をおこなう範囲では使用に差し支え
るような収縮はなかったが、好ましくは歪み点以下の温
度での使用がよい。すなわち、コーニング7059基板
では593℃以下の温度で熱処理(結晶化アニール等)
をおこなうことが好ましい。また、熱アニールの温度は
珪素膜の結晶化の温度の±30℃の温度でおこなうこと
が好ましい。
【0018】何も処理をおこなわなかった基板では55
0℃、8時間の熱処理1000ppm以上も収縮し、熱
処理前と後にパターニングの工程が存在すると、マスク
合わせが不可能となった。また、600℃、4時間の熱
処理後の冷却速度の違いによる基板の縮みは表2のよう
になり、通常冷却以上の速度で急冷することによって実
用的な縮みに抑えることができた。
【0019】
【表2】
【0020】上記の如く、歪み点以上の温度で熱アニー
ルした後、徐冷する工程をおこなってから、パターニン
グ工程を実施すれば、その後の熱処理工程(結晶化熱ア
ニール等)においても問題はなかった。しかし、より歩
留り良く半導体回路等を形成するには、下地膜は上述の
ような基板の熱アニールおよび徐冷の工程の後で形成す
ることが好ましかった。
【0021】逆に、基板に下地膜を形成したのちに、上
述の基板熱アニールと徐冷をおこなうことは好ましくな
かった。これは、歪み点を越える高温での熱アニールと
徐冷によって基板が(未処理の状態と比較して)大きく
収縮して、下地膜がその収縮に追随できず、一部で下地
膜が剥離するためである。また、下地膜上に非晶質珪素
膜を形成して、これを結晶化せしめる場合には、基板の
収縮とともに下地膜に過大な応力が蓄積されており、珪
素膜の結晶化に伴う応力の変動に対して抵抗となり、結
晶化の進行を妨げることが認められた。
【0022】このように、下地膜が不安定な状態であれ
ば、その上に形成される素子の特性も不安定になる。し
たがって、基板に下地膜を形成してから、熱アニールと
徐冷をおこなうことは適切でない。このことをより広範
に拡大すれば、基板を歪み点を越える温度で熱アニール
し、さらに徐冷する工程の前に、半導体回路を構成する
物体はいかなるものであっても形成してはならないこと
を意味している。逆に、基板の収縮が十分におこなわれ
た状態で下地膜を形成した場合には、下地膜は珪素膜の
結晶化に伴う歪みを吸収し、結晶化が良好に進展するの
を促進する。
【0023】上記のような熱アニール処理を施したガラ
ス基板はその後のより低温での熱処理によっても収縮す
ることがないので、半導体素子・回路を形成するうえで
非常に都合がよい。特に、下地膜を始めとする半導体素
子を構成する物体に基板の収縮等による応力がかからな
いために素子の信頼性を上げることができる。
【0024】加えて、選択的に触媒性金属元素を添加し
なければならない結晶化方式を採用する場合には、50
0〜600℃の熱アニール工程(結晶化工程)をはさん
で、パターニング工程が存在したために従来であれば、
基板の収縮が大きな問題であったが、本発明によって、
安定してパターニングでき、歩留り高く素子を形成する
ことができた。
【0025】本発明においては基板の熱アニールと徐冷
に時間がかかり、それが生産性の妨げになることが懸念
される。しかし、本発明においては、基板上には何ら半
導体素子・回路に関する物体が形成されていないので、
このような熱アニール工程は、ガラス工場において一括
しておこなえるものであり、このことが半導体回路作製
上の生産性低下につながることはない。
【0026】
【実施例】 〔実施例1〕本実施例は図1(A)〜(E)に示される
ガラス基板上に形成された結晶性珪素膜を用いたPチャ
ネル型TFT(PTFTという)とNチャネル型TFT
(NTFTという)とを相補型に組み合わせた回路を形
成する例である。本実施例の構成は、アクティブ型の液
晶表示装置の画素電極のスイッチング素子や周辺ドライ
バー回路、さらにはイメージセンサや集積回路に利用す
ることができる。
【0027】図1に本実施例の作製工程の断面図を示
す。本実施例におけるパターニング工程と主な熱処理工
程(基板の熱アニール/徐冷工程を除く)は以下のよう
になる。 ニッケルドーピングマスクのパターニング(図1
(A)参照) 結晶化アニール(550℃もしくは600℃、図1
(B)参照) 活性層パターニング(図1(C)参照) ゲイト電極パターニング コンタクトホールのパターニング ソース/ドレイン電極・配線のパターニング(図1
(D)参照) このうち、の熱アニール工程の前後にパターニング工
程が存在するため基板が該熱アニール工程で収縮しない
ことが求められる。
【0028】まず、基板(コーニング7059)を歪み
点(593℃)よりも高い600〜660℃、例えば6
40℃で1〜4時間、例えば1時間アニールし、その
後、0.1〜0.5℃/分、例えば0.2℃/分で徐冷
し、450〜590℃、例えば550℃まで温度が低下
した段階で取り出した。この取り出し温度は、この後の
熱処理工程の最高温度以下であることが望ましい。すな
わち、本実施例では、結晶化アニール温度が、その後の
最高温度となるので、結晶化アニール温度が600℃で
あれば、600℃以下の温度で取り出すことが望まし
い。また、上記の熱アニール処理は酸素気流中でおこな
った。この熱アニールは、基板の湾曲を防ぐために、水
平から±30度以下の角度で行うことが望ましい。
【0029】このような処理を施した基板101を洗浄
し、スパッタリング法によって厚さ2000Åの酸化珪
素の下地膜102を形成した。つぎに、フォトレジスト
あるいはエッチングのできるポリイミドや感光性ポリイ
ミド(フォトニース)によってマスク103を形成し、
それをパターニングして、選択的に下地膜を露出させた
領域100を形成した。(図1(A))
【0030】そして、スパッタ法によって、厚さ5〜2
0Å、例えば10Åのニッケル膜を形成した。このニッ
ケル膜は、極めて薄いので厳密には膜としての形状を示
さない。上記の膜厚の数字は平均的なものである。この
際には基板を150〜300℃に加熱することが好まし
かったので、マスク103はそれなりの耐熱性があるこ
とが好ましかった。その後、マスク103を取り除い
た。そして、プラズマCVD法によって、厚さ300〜
1500Å、例えば800Åの真性(I型)の非晶質珪
素膜104を成膜した。
【0031】そして、窒素不活性雰囲気化(大気圧)、
550℃で8時間、または600℃で4時間、熱アニー
ルして結晶化させた。この際、ニッケル膜が選択的に成
膜された100の領域においては、基板101に対して
垂直方向に結晶性珪素膜104の結晶化が進行した。そ
して、領域100以外の領域では、矢印で示すように、
領域100から横方向(基板と平行な方向)に結晶成長
が進行した。ニッケルが直接形成された領域100の周
辺、および結晶成長の先端の領域はニッケルの濃度の大
きな領域105であった。(図1(B))
【0032】この工程の後に、珪素膜をパターニングし
て、TFTの島状の活性層104’を形成した。この
際、チャネル形成領域となる部分に結晶成長の先端部
(すなわち、結晶珪素領域と非晶質珪素領域の境界で、
ニッケルの濃度が大きい)が存在しないようにすること
が重要である。こうすることで、ソース/ドレイン間を
移動するキャリアがチャネル形成領域において、ニッケ
ル元素の影響を受けないようにすることができる。この
工程における結晶成長距離、すなわち、ニッケル添加領
域100から結晶成長の先端まではせいぜい100μm
であった。
【0033】従来であれば、ニッケル導入マスク103
のパターニングと活性層104’のパターニングの間に
結晶化アニール工程が存在するために、1000pp
m、すなわち、100mm角の基板においては上下で5
0μmもの基板収縮があったために、このような微妙な
パターニングが実施できなかった。しかしながら、本実
施例では基板の収縮が70ppm以下、すなわち、上下
4μm以下に抑えられているので、十分可能である。
【0034】活性層104’の大きさはTFTのチャネ
ル長とチャネル幅を考慮して決定される。小さなもので
は、50μm×20μm、大きなものでは100μm×
1000μmであった。このような活性層を基板上に多
く形成した。そして、TEOS(テトラ・エトキシ・シ
ラン、Si(OC2 5 4 )と酸素を原料としてプラ
ズマCVD法によって厚さ1200Åの酸化珪素膜10
6を成膜し、ゲイト絶縁膜とした。(図1(C))
【0035】引き続いて、スパッタリング法によって、
厚さ6000〜8000Å、例えば6000Åのアルミ
ニウム(0.01〜0.2%のスカンジウムを含む)を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極107、109を形成した。さらに、こ
のアルミニウムの電極の表面を陽極酸化して、表面に酸
化物層108、110を形成した。この陽極酸化は、酒
石酸が1〜5%含まれたエチレングリコール溶液中でお
こなった。得られた酸化物層108、110の厚さは2
000Åであった。なお、この酸化物108と110と
は、後のイオンドーピング工程において、オフセットゲ
イト領域を形成する厚さとなるので、オフセットゲイト
領域の長さを上記陽極酸化工程で決めることができる。
【0036】次に、イオンドーピング法(プラズマドー
ピング法とも言う)によって、活性層領域(ソース/ド
レイン、チャネルを構成する)にゲイト電極部(ゲイト
電極107とその周囲の酸化層108、ゲイト電極10
9とその周囲の酸化層110)をマスクとして、自己整
合的にPもしくはN導電型を付与する不純物を添加し
た。ドーピングガスとして、フォスフィン(PH3 )お
よびジボラン(B26)を用い、前者の場合は、加速
電圧を60〜90kV、例えば80kV、後者の場合
は、40〜80kV、例えば65kVとした。ドース量
は1×1015〜8×1015cm-2、例えば、燐を2×1
15cm-2、ホウ素を5×1015とした。ドーピングに
際しては、一方の領域をフォトレジストで覆うことによ
って、それぞれの元素を選択的にドーピングした。この
結果、N型の不純物領域114と116、P型の不純物
領域111と113が形成され、Pチャネル型TFT
(PTFT)の領域とNチャネル型TFT(NTFT)
との領域を形成することができた。
【0037】その後、レーザー光の照射によってアニー
ルをおこなった。レーザー光としては、KrFエキシマ
レーザー(波長248nm、パルス幅20nsec)を
用いたが、他のレーザーであってもよい。レーザー光の
照射条件は、エネルギー密度が200〜400mJ/c
2 、例えば250mJ/cm2 とし、一か所につき2
〜10ショット、例えば2ショット照射した。このレー
ザー光の照射時に基板を200〜450℃程度に加熱す
ることによって、効果を増大せしめてもよい。(図1
(D))
【0038】続いて、厚さ6000Åの酸化珪素膜11
8を層間絶縁物としてプラズマCVD法によって形成し
た。この層間絶縁物としてはポリイミドまたは酸化珪素
とポリイミドの2層膜を利用してもよい。さらにコンタ
クトホールを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってTFTの電極・配線1
17、120、119を形成した。最後に、1気圧の水
素雰囲気で350℃、30分のアニールをおこない、T
FTを相補型に構成した半導体回路を完成した。(図1
(E)) 上記に示す回路は、PTFTとNTFTとを相補型に設
けたCMOS構造であるが、上記工程において、2つの
TFTを同時に作り、中央で切断することにより、独立
したTFTを2つ同時に作製することも可能である。
【0039】本実施例においては、ニッケルを導入する
方法として、非晶質珪素膜104下の下地膜102上に
選択的にニッケルを薄膜(極めて薄いので、膜として観
察することは困難である)として形成し、この部分から
結晶成長を行なう方法を採用したが、非晶質珪素膜10
4を形成後に、選択的にニッケル膜を成膜する方法でも
よい。即ち、結晶成長は非晶質珪素膜の上面からおこな
ってもよいし、下面からおこなってもよい。また、予め
非晶質珪素膜を成膜し、さらにイオンドーピング法を用
いて、ニッケルイオンをこの非晶質珪素膜104中に選
択的に注入する方法を採用してもよい。この場合は、ニ
ッケル元素の濃度を細かく制御することができるという
特徴を有する。またプラズマ処理やCVD法による方法
でもよい。
【0040】〔実施例2〕本実施例は、アクティブ型の
液晶表示装置において、Nチャネル型TFTをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数(一般に
は数十万)の画素が同様な構造で形成される。また、N
チャネル型TFTだけではなくPチャネル型TFTでも
よいことはいうまでもない。また、液晶表示装置の画素
部分に設けるのではなく、周辺回路部分にも利用でき
る。また、イメージセンサや他の装置に利用することが
できる。即ち薄膜トランジタと利用するのであれば、特
にその用途が限定されるものではない。
【0041】本実施例の作製工程の概略を図2に示す。
本実施例において、基板201としては日本電気硝子社
製OA−2基板(歪み点635℃、厚さ1.1mm、3
00×400mm)を使用した。まず、基板を歪み点以
上の温度の700℃で1時間アニールした後、0.2℃
/分で600℃まで徐冷した。以上の熱処理によって基
板の収縮は大幅に低減された。例えば600℃、4時間
のアニールでは20ppm、550℃、4時間のアニー
ルでは10ppmの収縮しか観察されなかった。
【0042】このような熱処理を施した基板201に下
地膜202(酸化珪素)をプラズマCVD法で2000
Åの厚さに形成した。CVDの原料ガスとしてはTEO
Sと酸素を用いた。この後、選択的にニッケルを導入す
るために、ポリイミドにより、マスク203を形成し
た。そして、スパッタリング法によりニッケル膜を成膜
した。このニッケル膜は、スパッタリング法によって、
厚さ5〜200Å、例えば20Åの厚さに形成した。こ
のようにして、選択的に領域204にニッケル膜が形成
された。(図2(A))
【0043】この後、LPCVD法もしくはプラズマC
VD法で非晶質珪素膜205を1000Åの厚さに形成
した。そして、450℃で1時間脱水素化をおこなった
後、加熱アニールによって結晶化をおこなった。このア
ニール工程は、窒素雰囲気下、600℃で4時間おこな
った。このアニール工程において、非晶質珪素膜205
下の204の領域には、ニッケル膜が形成されているの
で、この部分から結晶化が起こった。この結晶化の際、
ニッケルが成膜されている領域204では、基板201
に垂直方向に珪素の結晶成長が進行した。また、矢印で
示されるように、ニッケルが成膜されいていない領域
(領域205以外の領域)においては、基板に対し、平
行な方向に結晶成長が進行した。(図2(B))
【0044】この熱アニール工程の後、結晶化した珪素
膜をパターニングしてTFTの島状活性層205’のみ
を残存させ、その他を除去した。この際、結晶成長した
結晶の先端部が活性層、なかでもチャネル形成領域に存
在しないようにすることが重要である。具体的には、図
2(B)の珪素膜205のうち、少なくとも結晶化の先
端部とニッケルが導入された204の部分をエッチング
で除去し、結晶性珪素膜205の基板に平行な方向に結
晶成長した中間部分を活性層として利用することが好ま
しい。これは、ニッケルが結晶成長先端部および導入部
に集中して存在している事実を踏まえ、この先端部に集
中したニッケルがTFTの特性に悪影響を及ぼすことを
防ぐためである。
【0045】その後、テトラ・エトキシ・シラン(TE
OS)を原料として、酸素雰囲気中のプラズマCVD法
によって、酸化珪素のゲイト絶縁膜(厚さ70〜120
nm、典型的には120nm)206を形成した。基板
温度は350℃とした。(図2(C))
【0046】次に公知の多結晶珪素を主成分とした膜を
CVD法で形成し、パターニングを行うことによって、
ゲイト電極207を形成した。多結晶珪素には導電性を
向上させるために不純物として燐を0.1〜5%導入し
た。
【0047】その後、N型の不純物として、燐をイオン
ドーピング法で注入し、自己整合的にソース領域20
8、チャネル形成領域209、ドレイン領域210を形
成した。そして、550℃で4時間のアニールをおこな
うことによって、イオン注入のために結晶性の劣化した
珪素膜の結晶性を改善させた。もともと結晶化を助長さ
せる効果のあるニッケルを含有していたため、活性層の
結晶化は容易であった。この熱アニールによって、この
TFTのソース/ドレインのシート抵抗は300〜80
0Ω/cm2 となった。(図2(D))
【0048】その後、酸化珪素またはポリイミドによっ
て層間絶縁物211を形成し、さらに、画素電極212
をITOによって形成した。そして、コンタクトホール
を形成して、TFTのソース/ドレイン領域にクロム/
アルミニウム多層膜で電極213、214を形成し、こ
のうち一方の電極214はITO212にも接続するよ
うにした。最後に、水素中で200〜400℃で2時間
アニールして、水素化をおこなった。このようにして、
TFTを完成した。この工程は、同時に他の多数の画素
領域においても同時におこなわれる。また、より耐湿性
を向上させるために、全面に窒化珪素等でパッシベーシ
ョン膜を形成してもよい。(図2(E))
【0049】本実施例で作製したTFTは、ソース領
域、チャネル形成領域、ドレイン領域を構成する活性層
として、キャリアの流れる方向に結晶成長させた結晶性
珪素膜を用いているので、結晶粒界をキャリアが横切る
ことがなく、即ちキャリアが針状の結晶の結晶粒界に沿
って移動することになるから、キャリアの移動度の高い
TFTを得ることができる。本実施例で作製したTFT
はNチャネル型であり、その移動度は、90〜130
(cm2 /Vs)であった。従来の600℃、48時間
の熱アニールによる結晶化によって得られた結晶珪素膜
を用いたNチャネル型TFTに移動が、50〜70(c
2 /Vs)であったことと比較すると、これは大きな
特性の向上である。
【0050】また、本実施例は、ドーピング不純物の活
性化に熱アニールの手段を用いているが、これは、実施
例1のようなレーザー光を用いる場合に比べて、穏やか
な反応であり、特に、レーザーアニールにおいては、ゲ
イト電極部の影の部分とレーザー照射される部分の境界
の結晶性の不連続性が信頼性低下の原因となっていた
が、本実施例ではチャネル形成領域もソース/ドレイン
領域も同様に加熱されるので、特に信頼性の点で優れて
いた。
【0051】〔実施例3〕図3を用いて、本実施例を説
明する。基板としては、コーニング社製1733番ガラ
ス(歪み点640℃)を用いた。ガラスは歪み点以上の
700℃で1時間アニールされた後、0.2℃/分で6
00℃まで徐冷された。そして、ガラス基板301上に
プラズマCVD法によって下地膜302を形成し、さら
に、プラズマCVD法によって厚さ300〜800Åの
非晶質珪素膜304を成膜した。そして、厚さ1000
Åの酸化珪素のマスク303を用いて300で示される
領域にニッケル膜を実施例1と同様にして成膜した。次
に550℃、8時間の加熱アニールをおこない、珪素膜
304の結晶化をおこなった。この際、矢印305で示
されるように、基板に対して平行な方向に結晶成長が進
行した。(図3(A))
【0052】次に、珪素膜304をパターニングして、
島状の活性層領域306および307を形成した。この
際、図3(A)で300で示された領域が、ニッケルが
直接導入された領域であり、ニッケルが高濃度に存在す
る領域である。また、実施例1および2で示したように
結晶成長の終点にも、やはりニッケルが高濃度に存在す
る。これらの領域は、その間の結晶化している領域に比
較してニッケルの濃度が1桁近く高いことが判明してい
る。したがって、本実施例においては、アクティブ素
子、例えばTFTを形成するための領域である活性層領
域306、307はこれらのニッケル濃度の高い領域を
避けてパターニングし、ニッケルの高濃度領域を意図的
に除去した。活性層のエッチングは垂直方向に異方性を
有するRIE法によっておこなった。(図3(B))
【0053】本実施例では、活性層306と307とを
利用して相補型に構成されたTFT回路を得る。すなわ
ち、本実施例の回路はPTFTとNTFTが分断されて
いる点で、実施例1の図1(D)に示す構成と異なる。
すなわち、図1(D)に示す構造においては、2つのT
FTの活性層が連続してつながっており、その中間領域
においてニッケル濃度が高いが、本実施例では、どの部
分を取ってみてもニッケル濃度は低いという特色を有す
る。このため動作の安定性を高めることができる。
【0054】次いで、厚さ200〜3000Åの厚さの
酸化珪素または窒化珪素膜308をプラズマCVD法に
よって形成した。そして、可視・近赤外光のランプアニ
ールをおこなった。赤外線の光源としてはハロゲンラン
プを用いた。波長は結晶性珪素によく吸収される0.5
〜4μm、好ましくは0.8〜1.3μmを用いた。可
視・近赤外光の強度は、モニターの単結晶珪素ウェハー
上の温度が800〜1300℃、代表的には900〜1
200℃の間にあるように調整した。具体的には、珪素
ウェハーに埋め込んだ熱電対の温度をモニターして、こ
れを赤外線の光源にフィードバックさせた。なお、赤外
光照射は、H2 雰囲気中にておこなった。H2 雰囲気に
0.1〜10%のHCl、その他ハロゲン化水素やフッ
素や塩素、臭素の化合物を混入してもよい。
【0055】本実施例では可視・近赤外光照射の際に、
酸化珪素または窒化珪素の保護膜が活性層の表面に形成
されており、このため、赤外光照射の際の表面の荒れや
汚染を防止することができた。このようなランプアニー
ル工程を併用することによって、熱アニールによる結晶
化だけでは不十分であった結晶性を向上させることがで
きた。(図3(C))
【0056】可視・近赤外光照射後、保護膜308を除
去した。その後は実施例1と同様にゲイト絶縁膜30
9、ゲイト電極310、311を形成した。ゲイト電極
としてはタンタルを用い、ゲイト電極の表面には陽極酸
化法によって、酸化タンタルの被膜を1000〜300
0Å、例えば3000Å形成した。そして、実施例1と
同様にイオンドーピング法によって不純物元素を導入
し、ソース/ドレイン領域を形成した。
【0057】この不純物の活性化にはランプアニール法
を用いた。赤外線の光源としてはハロゲンランプを用い
た。波長が0.5〜4μm、好ましくは0.8〜1.3
μmの可視・赤外光を30〜180秒照射した。上記波
長の可視・近赤外線は燐またはホウ素が1019〜1021
cm-3添加された非晶質珪素へは吸収されやすく、10
00℃以上の熱アニールにも匹敵する効果的なアニール
をおこなうことができる。その反面、ガラス基板へは吸
収されにくいので、ガラス基板を高温に加熱することが
なく、また短時間の処理ですむので、ガラス基板の縮み
が問題となる工程においては最適な方法であるといえ
る。特に本実施例では事前に基板の収縮が起こらないよ
うな処理が施してあるのでなおさらである。
【0058】可視・近赤外光の強度は、モニターの単結
晶珪素ウェハー上の温度が800〜1300℃、代表的
には900〜1200℃の間にあるように調整した。具
体的には、珪素ウェハーに埋め込んだ熱電対の温度をモ
ニターして、これを赤外線の光源にフィードバックさせ
た。なお、赤外光照射は、H2 雰囲気中にておこなっ
た。H2 雰囲気に0.1〜10%のHCl、その他ハロ
ゲン化水素やフッ素や塩素、臭素の化合物を混入しても
よい。(図3(D))
【0059】その後、層間絶縁物312を成膜して、こ
れにコンタクトホールを形成し、メタル配線313、3
14、315を形成した。さらに、1気圧の水素雰囲気
中で250〜400℃、例えば350℃でアニールする
ことによって、水素化をおこなった。(図3(E)) このようにして、相補型TFT回路を形成した。本実施
例ではランプアニール(可視・近赤外光照射)の際に活
性層の表面に保護膜が形成されており、表面の荒れや汚
染が防止される。このため、本実施例のTFTの特性
(電界移動度やしきい値電圧)および信頼性は極めて良
好であった。
【0060】〔実施例4〕図5を用いて、本実施例を説
明する。基板としては、NHテクノグラス社製のNA4
5ガラス(歪み点610℃)を用いた。まず、基板を歪
み点以上の650℃の一酸化二窒素(N2 O)雰囲気中
で1時間アニールした後、0.2℃/分で500℃まで
徐冷した。ガラス基板501上にプラズマCVD法によ
って下地膜を形成した。まず、基板上に窒化珪素膜50
2を1000Å成膜し、さらに酸化珪素膜503を10
00Å成膜して、2層から成る下地膜を形成した。窒化
珪素膜702を形成する理由は、ガラス基板からの可動
イオン等による汚染をなくすためである。
【0061】そして、プラズマCVD法によって厚さ3
00〜800Å、例えば、500Åの非晶質珪素膜50
4を成膜した。さらに、厚さ1000Åの酸化珪素のマ
スク505を形成した。そして、酢酸ニッケル溶液を用
いたスピンコーティング法によって、酢酸ニッケル膜5
06を形成した。ニッケルの濃度は50〜300pp
m、例えば、100ppmとした。このとき、酢酸ニッ
ケル膜506は数〜数十Å程度と極めて薄いため膜にな
ってるとは限らない。(図5(A))
【0062】次に550℃、8時間の加熱アニールをお
こない、非晶質珪素膜504を結晶化せしめた。この
際、矢印で示されるように、基板に対して平行な方向に
結晶成長が進行した。次に、マスク505(結晶化アニ
ールの際の保護膜でもある)を除去した後、結晶性の向
上のためにレーザー結晶化を施した。KrFエキシマレ
ーザー光(波長248nm)を200〜300mJ/c
2 で照射することによって、結晶性珪素膜607が得
られた。(図5(B))
【0063】その後、結晶性珪素膜507をパターニン
グして、島状の活性層領域511を形成した。この際、
図5(B)で508で示された領域が、ニッケルが直接
導入された領域であり、ニッケルが高濃度に存在する領
域である。また、実施例1および2で示したように結晶
成長の終点509、510にも、やはりニッケルが高濃
度に存在する。これらの領域は、その間の結晶化してい
る領域に比較してニッケルの濃度が1桁近く高いことが
判明している。したがって、本実施例においては、アク
ティブ素子、例えば画素TFTを形成するための領域で
ある活性層領域はこれらのニッケル濃度の高い領域を避
けてパターニングし、ニッケルの高濃度領域を意図的に
除去した。活性層のエッチングは垂直方向に異方性を有
するRIE法によっておこなった。
【0064】次いで、ゲイト絶縁膜512として、厚さ
200〜3000Å、例えば、1000Åの酸化珪素膜
をプラズマCVD法によって形成した。その後、厚さ1
000Å〜3μm、例えば、5000Åのアルミニウム
(1wt%のSi、もしくは、0.1〜0.3wt%の
Scを含む)膜をスパッタリング法によって形成した。
そして、フォトレジストをスピンコーティング法によっ
て形成した。フォトレジスト形成前に、陽極酸化法によ
って厚さ100〜1000Åの酸化アルミニウム膜を表
面に形成しておくと、フォトレジストの密着性が良くな
る。その後、フォトレジストとアルミニウム膜をパター
ニングして、ゲイト電極513を形成した。エッチング
終了後も、フォトレジストは剥離せず、ゲイト電極51
3上にマスク膜514として残存せしめた。
【0065】さらに、これに電解溶液中で電流を通じて
ポーラス陽極酸化し、厚さ3000〜6000Å、例え
ば、厚さ5000Åのポーラス型陽極酸化物515を形
成した。ポーラス陽極酸化は、3〜20%のクエン酸も
しくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液
を用いておこない、5〜30Vの一定電流をゲイト電極
に印加すればよい。本実施例においてはショウ酸溶液
(30℃)中で、電圧を10Vとし、20〜40分、陽
極酸化した。ポーラス型陽極酸化物の厚さは陽極酸化を
おこなう時間によって制御した。(図5(C))
【0066】その後、マスク514を剥離してバリヤ陽
極酸化をおこなった。この際には、基板をpH≒7、1
〜3%の酒石酸のエチレングリコール溶液に浸し、白金
を陰極、アルミニウムの電極を陽極として、徐々に電圧
を上げて陽極酸化を進行させた。このようにして、緻密
で耐圧の高いバリヤ型陽極酸化物616が形成された。
【0067】そして、ゲイト絶縁膜512をドライエッ
チング法によってエッチングした。このとき、陽極酸化
物515、516はエッチングされず、ゲイト絶縁膜5
12のみがエッチングされ、島状の活性層511が現れ
た時点でエッチングを終了した。その結果、ポーラス型
陽極酸化物515の下のゲイト絶縁膜512’はエッチ
ングされずに残った。(図5(D))
【0068】その後、ポーラス型陽極酸化物515をエ
ッチングして、除去した。そして、イオンドーピング法
によって、島状の活性層511にゲイト電極部(ゲイト
電極、バリヤ型陽極酸化物、酸化珪素膜)をマスクとし
て、自己整合的に不純物として硼素を注入て、P型不純
物領域517が形成された。ここでは、ドーピングガス
にジボラン(B2 6 )を使用した。このとき、硼素の
ドーズ量は1〜4×1015原子/cm2 、加速電圧を1
0kVとした。ここで、加速電圧が低いため、ゲイト絶
縁膜の下部にはドーピングされず硼素は導入されず、オ
フセット領域が形成された。(図5(E))
【0069】さらに、これを350〜550℃、例え
ば、500℃、4時間の熱アニールをおこない、ドーピ
ングされた不純物の活性化をおこなった。この際の基板
の変形は極めて小さかった。さらに、より活性化を進め
るためにKrFエキシマレーザー(波長248nm、パ
ルス幅20nsec)を照射した。レーザーのエネルギ
ー密度は200〜400mJ/cm2 、好ましくは25
0〜300mJ/cm2が適当であった。この際、ゲイ
ト絶縁膜512’の下に存在するPI接合は、レーザー
照射によって十分に活性化された。つぎに、層間絶縁膜
519として酸化珪素膜を、プラズマCVD法によって
3000Åに成膜した。
【0070】そして、層間絶縁膜519のエッチングを
おこない、ソース領域にコンタクトホールを形成した。
その後、アルミニウム膜をスパッタリング法によって形
成し、パターニングをおこないソース電極519を形成
した。(図5(F)) 最後にパッシベーション膜520として厚さ1000〜
6000Å、例えば、3000Åの窒化珪素膜をプラズ
マCVD法によって形成し、これと層間絶縁膜518を
エッチングしてドレインにコンタクトホールを形成し
た。その後、インディウム錫酸化物膜(ITO膜)を形
成して、これをエッチングして画素電極521を形成し
た。(図5(G)) 以上のようにして、Pチャネル型のオフセット領域を有
する画素TFTが形成された。
【0071】〔実施例5〕図6を用いて、本実施例を説
明する。基板としては、コーニング社製1733番ガラ
スを用いた。まず、基板を歪み点以上の700℃の窒素
(N2 )雰囲気中で1時間アニールした後、0.2℃/
分で600℃まで徐冷した。その後、ガラス基板601
上に下地膜を形成した。ここでは、基板上にスパッタリ
ング法によって窒化アルミニウム膜602を1000Å
成膜し、さらにプラズマCVD法によって酸化珪素膜6
03を1000Å成膜し、2層から成る下地膜を形成し
た。窒化アルミニウム膜702を形成する理由は、ガラ
ス基板からの可動イオン等による汚染をなくすためであ
る。
【0072】そして、プラズマCVD法によって厚さ3
00〜800Å、例えば、500Åの非晶質珪素膜60
4を成膜した。さらに、厚さ1000Åの酸化珪素のマ
スク605を形成した。そして、酢酸ニッケル溶液を用
いたスピンコーティング法によって、酢酸ニッケル膜6
06を形成した。(図6(A)) 次に550℃、8時間の加熱アニールをおこない、非晶
質珪素膜604の結晶化をおこなった。この際、矢印で
示されるように、基板に対して平行な方向に結晶成長が
進行した。
【0073】次に、マスクを除去した後、結晶性の向上
のためにレーザー結晶化を施した。KrFエキシマレー
ザー光を200〜300mJ/cm2 で照射することに
よって、結晶性珪素膜607が得られた。(図6
(B)) その後、結晶性珪素膜607をパターニングして、島状
の活性層領域611を形成した。この際、実施例4と同
様に、ニッケルの濃度が高い領域を避けて活性層を形成
した。
【0074】次いで、ゲイト絶縁膜612として、厚さ
200〜3000Å、例えば、1200Åの酸化珪素膜
をプラズマCVD法によって形成した。その後、厚さ1
000Å〜3μm、例えば、6000Åのアルミニウム
膜をスパッタリング法によって形成した。そして、実施
例4と同様な方法で、ゲイト電極613、フォトレジス
トのマスク614、ポーラス陽極酸化物615を形成し
た。(図6(C)) その後、マスク614を剥離してバリヤ陽極酸化をおこ
ない,バリヤ型陽極酸化物616を形成した。そして、
ゲイト絶縁膜をドライエッチング法によってエッチング
したその結果、ポーラス型陽極酸化物616の下のゲイ
ト絶縁膜612’が残った。(図6(D))
【0075】その後、ポーラス型陽極酸化物615をエ
ッチングして、除去し、イオンドーピング法によって、
島状の活性層領域611にゲイト電極部(ゲイト電極、
バリヤ型陽極酸化物、酸化珪素膜)をマスクとして、自
己整合的に不純物として硼素を注入して、P型不純物領
域617が形成された。(図6(E))
【0076】さらに、KrFエキシマレーザー(波長2
48nm、パルス幅20nsec)を照射して、不純物
領域617の活性化をおこなった。さらに、ソース/チ
ャネル、ドレイン/チャネル間の接合を良くするため
に、350〜550℃、例えば、500℃で4時間の熱
アニールをおこなった。つぎに、層間絶縁膜618とし
て酸化珪素膜を、プラズマCVD法によって3000Å
に成膜した。
【0077】そして、層間絶縁膜618のエッチングを
おこない、ソース領域にコンタクトホールを形成した。
その後、アルミニウム膜をスパッタリング法によって形
成し、パターニングをおこないソース電極619を形成
した。(図6(F)) 最後にパッシベーション膜620として厚さ2000〜
6000Å、例えば、3000Åの窒化珪素膜をプラズ
マCVD法によって形成し、これと層間絶縁膜618を
エッチングしてドレインにコンタクトホールを形成し
た。その後、インディウム錫酸化物膜(ITO膜)を形
成して、これをエッチングして画素電極621を形成し
た。(図6(G)) 以上のようにして、Pチャネル型のオフセット領域を有
する画素TFTが形成された。
【0078】〔実施例6〕図7を用いて、本実施例を説
明する。基板としては、コーニング社製7059番ガラ
スを用いた。まず、基板を歪み点以上の640℃のアン
モニア(NH3 )雰囲気中で1時間アニールした後、
0.2℃/分で400℃まで徐冷した。その後、ガラス
基板701上に下地膜を形成した。ここでは、基板上に
プラズマCVD法によって酸化珪素膜702を1000
Å成膜し、さらにプラズマCVD法によって窒化珪素膜
703を1000Å成膜し、2層から成る下地膜を形成
した。
【0079】そして、プラズマCVD法によって厚さ3
00〜800Å、例えば、500Åの非晶質珪素膜70
4を成膜した。さらに、厚さ1000Åの酸化珪素のマ
スク705を形成した。そして、酢酸ニッケル溶液を用
いたスピンコーティング法によって、酢酸ニッケル膜7
06を形成した。(図7(A)) 次に550℃、8時間の加熱アニールをおこない、非晶
質珪素膜704の結晶化をおこなった。この際、矢印で
示されるように、基板に対して平行な方向に結晶成長が
進行した。
【0080】次に、マスクを除去した後、結晶性の向上
のためにレーザー結晶化を施した。KrFエキシマレー
ザー光を200〜300mJ/cm2 で照射することに
よって、結晶性珪素膜707が得られた。(図7
(B)) その後、結晶性珪素膜707をパターニングして、島状
の活性層領域711を形成した。この際、実施例4と同
様に、ニッケルの濃度が高い領域を避けて活性層を形成
した。この際、RIE法によって、エッチングをおこな
ったが、窒化酸化珪素膜703のエッチングレートは珪
素膜に比較して非常に小さかったので、下地膜のオーバ
ーエッチは少なかった。
【0081】次いで、ゲイト絶縁膜712として、厚さ
200〜3000Å、例えば、1200Åの酸化珪素膜
をプラズマCVD法によって形成した。その後、厚さ1
000Å〜3μm、例えば、6000Åのアルミニウム
膜をスパッタリング法によって形成した。そして、実施
例4と同様な方法で、ゲイト電極713、フォトレジス
トのマスク714、ポーラス陽極酸化物715を形成し
た。(図7(C))
【0082】その後、マスク714を剥離してバリヤ陽
極酸化をおこない,バリヤ型陽極酸化物716を形成し
た。そして、ゲイト絶縁膜をドライエッチング法によっ
てエッチングしたその結果、ポーラス型陽極酸化物71
6の下のゲイト絶縁膜712’が残った。(図7
(D))
【0083】その後、ポーラス型陽極酸化物715をエ
ッチングして、除去し、イオンドーピング法によって、
島状の活性層領域711にゲイト電極部(ゲイト電極、
バリヤ型陽極酸化物、酸化珪素膜)をマスクとして、自
己整合的に不純物として硼素を注入して、P型不純物領
域717が形成された。(図7(E))
【0084】さらに、350〜550℃、例えば、50
0℃、4時間の熱アニールをおこない、ドーピングされ
た不純物の活性化をおこなった。そして、より活性化を
好ましくおこなうために、KrFエキシマレーザー(波
長248nm、パルス幅20nsec)を照射した。そ
の後、ソース/チャネル接合、およびドレイン/チャネ
ル接合の特性を改善させるために、350〜550℃、
例えば、480℃、1時間のアニールをおこなった。つ
ぎに、層間絶縁膜718として酸化珪素膜を、プラズマ
CVD法によって3000Åに成膜した。
【0085】そして、層間絶縁膜718のエッチングを
おこない、ソース領域にコンタクトホールを形成した。
その後、アルミニウム膜をスパッタリング法によって形
成し、パターニングをおこないソース電極719を形成
した。(図7(F)) 最後にパッシベーション膜720として厚さ2000〜
6000Å、例えば、3000Åの窒化珪素膜をプラズ
マCVD法によって形成し、これと層間絶縁膜718を
エッチングしてドレインにコンタクトホールを形成し
た。その後、インディウム錫酸化物膜(ITO膜)を形
成して、これをエッチングして画素電極721を形成し
た。(図7(G)) 以上のようにして、Pチャネル型のオフセット領域を有
する画素TFTが形成された。
【0086】
【発明の効果】上記のように基板を歪み点以上の温度で
熱アニールして、徐冷することによって以後の熱処理に
よる基板の収縮が非常に小さくなった。一般には、実施
例に示したようなニッケルを導入するパターニング工程
(マスク合わせ工程)は、他のパターニング工程に比べ
ると、それほどの精度は要求されない。一方、コンタク
トホールの開孔やゲイト電極の形成のパターニングは数
μm以下の精度が要求される。このため、従来はドーピ
ング不純物の活性化は実質的に熱的なプロセスを伴わな
いレーザーアニールが中心であった。
【0087】しかしながら、本発明によって、かなりの
温度まで基板収縮を抑制できるようになったため、実施
例2に示したような熱アニールや実施例3に示したよう
なランプアニールという、より量産に適した手段を用い
ることができるようになった。このように、本発明は絶
縁基板上の半導体装置の形成に極めて効果がある。
【図面の簡単な説明】
【図1】 実施例1のTFTの作製工程を示す。
【図2】 実施例2のTFTの作製工程を示す。
【図3】 実施例3のTFTの作製工程を示す。
【図4】 従来の基板収縮によるパターニングのずれの
例を示す。
【図5】 実施例4のTFTの作製工程を示す。
【図6】 実施例5のTFTの作製工程を示す。
【図7】 実施例6のTFTの作製工程を示す。
【図8】 本発明に用いる熱アニール炉の構成例を示
す。
【符号の説明】
100 ニッケル導入部分 101 ガラス基板 102 下地膜(酸化珪素膜) 103 マスク 104 珪素膜 104’ 島状珪素膜(活性層) 105 ニッケルの濃度の高い領域 106 ゲイト絶縁膜(酸化珪素膜) 107 ゲイト電極(アルミニウム) 108 陽極酸化層(酸化アルミニウム) 109 ゲイト電極 110 陽極酸化層 111 ソース(ドレイン)領域 112 チャネル形成領域 113 ドレイン(ソース)領域 114 ソース(ドレイン)領域 115 チャネル形成領域 116 ドレイン(ソース)領域 117 電極 118 層間絶縁物 119 電極 120 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 久 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 張 宏勇 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (56)参考文献 特開 平2−102150(JP,A) 特開 平4−85969(JP,A) 特開 平6−296023(JP,A) 特開 昭63−315141(JP,A) 特許2753955(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/324 H01L 27/12 C03B 25/02 G02F 1/1333 G02F 1/1368

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 み点以上の第一の温度で加熱し、その
    後、前記第一の温度から2℃/分以下の速度で歪み点以
    下の第二の温度まで徐冷したガラス基板に半導体装置を
    作製する方法であって、 前記ガラス基板上に、第一の窒化珪素膜を形成し、 前記第一の窒化珪素膜の上に第一の酸化珪素膜を形成
    し、 前記第一の酸化珪素膜上に、結晶化を助長する金属元素
    によって第一の温度を超えない第三の温度で結晶化され
    た結晶性珪素膜を形成し、 前記結晶性珪素膜上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記結晶性珪素膜、前記ゲート絶縁膜及び前記ゲート電
    極を覆うように、第二の酸化珪素膜を形成し、 前記第二の酸化珪素膜上に第二の窒化珪素膜を形成する
    ことを特徴とする半導体装置の作製方法。
  2. 【請求項2】 ラス基板歪み点以上の第一の温度で
    加熱し 前記加熱したガラス基板を、 前記歪み点以下の第二の
    度まで℃/分以下の速度で徐冷し、 前記徐冷したガラス基板の上に、第一の窒化珪素膜を形
    成し、 前記第一の窒化珪素膜の上に第一の酸化珪素膜を形成
    し、 前記第一の酸化珪素膜上に、結晶化を助長する金属元素
    によって第一の温度を超えない第三の温度で結晶化され
    た結晶性珪素膜を形成し、 前記結晶性珪素膜上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記結晶性珪素膜、前記ゲート絶縁膜及び前記ゲート電
    極を覆うように、第二の酸化珪素膜を形成し、 前記第二の酸化珪素膜上に第二の窒化珪素膜を形成する
    ことを特徴とする半導体装置の作製方法。
  3. 【請求項3】 み点以上の第一の温度で加熱し、その
    後、前記第一の温度から2℃/分以下の速度で歪み点以
    下の第二の温度まで徐冷したガラス基板に半導体装置を
    作製する方法であって、 前記ガラス基板上に、プラズマCVD法によって第一の
    窒化珪素膜を形成し、 前記第一の窒化珪素膜の上にプラズマCVD法によって
    第一の酸化珪素膜を形成し、 前記第一の酸化珪素膜上に、結晶化を助長する金属元素
    によって第一の温度を超えない第三の温度で結晶化され
    た結晶性珪素膜を形成し、 前記結晶性珪素膜上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記結晶性珪素膜、前記ゲート絶縁膜及び前記ゲート電
    極を覆うように、第二の酸化珪素膜を形成し、 前記第二の酸化珪素膜上に第二の窒化珪素膜を形成する
    ことを特徴とする半導体装置の作製方法。
  4. 【請求項4】 ガラス基板を歪み点以上の第一の温度で
    加熱し、 前記加熱したガラス基板を、前記歪み点以下の第二の温
    度まで2℃/分以下の速度で徐冷し、 前記徐冷したガラス基板の上に、プラズマCVD法によ
    って第一の窒化珪素膜を形成し、 前記第一の窒化珪素膜の上にプラズマCVD法によって
    第一の酸化珪素膜を形成し、 前記第一の酸化珪素膜上に、結晶化を助長する金属元素
    によって第一の温度を超えない第三の温度で結晶化され
    た結晶性珪素膜を形成し、 前記結晶性珪素膜上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記結晶性珪素膜、前記ゲート絶縁膜及び前記ゲート電
    極を覆うように、第二の酸化珪素 膜を形成し、 前記第二の酸化珪素膜上に第二の窒化珪素膜を形成する
    ことを特徴とする半導体装置の作製方法。
  5. 【請求項5】 請求項1乃至請求項のいずれか一にお
    いて、前記第一の温度は、600〜660℃であること
    を特徴とする半導体装置の作製方法。
  6. 【請求項6】 請求項1乃至請求項5のいずれか一にお
    いて、前記第二の酸化珪素膜上には、ソース電極を有す
    ることを特徴とする半導体装置の作製方法。
  7. 【請求項7】 請求項1乃至請求項6のいずれか一にお
    いて、前記第二の窒化珪素膜上には、インディウム錫酸
    化物から成る画素電極を有することを特徴とする半導体
    装置の作製方法。
  8. 【請求項8】 請求項1乃至請求項7のいずれか一にお
    いて、前記第一の温度から前記第二の温度までの徐冷
    は、0.5℃/分以下の速度で行われることを特徴とす
    る半導体装置の作製方法。
  9. 【請求項9】 請求項1乃至請求項7のいずれか一にお
    いて、前記第一の温度から前記第二の温度までの徐冷
    は、0.3℃/分以下の速度で行われることを特徴とす
    る半導体装置の作製方法
  10. 【請求項10】 請求項1乃至請求項9のいずれか一に
    おいて、前記ガラス基板を前記歪み点以上の温度で加熱
    すること及び前記ガラス基板を前記歪み点以下の温度ま
    で冷却することは、酸化性もしくは窒化性の雰囲気で行
    われることを特徴とする半導体装置の作製方法
  11. 【請求項11】 請求項1乃至請求項10のいずれか一
    において、前記結晶化を助長する金属元素は、 Fe Co
    Ni Ru Rh Pd Os Ir Pt Sc Ti V Cr Mn C
    u Zn Au Ag のいずれかであることを特徴とする半導
    体装置の作製方法
  12. 【請求項12】 請求項1乃至請求項11のいずれか一
    に記載の作製方法を用いて形成されたことを特徴とする
    半導体装置。
JP13609197A 1997-05-09 1997-05-09 半導体装置の作製方法 Expired - Fee Related JP3488361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13609197A JP3488361B2 (ja) 1997-05-09 1997-05-09 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13609197A JP3488361B2 (ja) 1997-05-09 1997-05-09 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19751494A Division JP2753955B2 (ja) 1993-07-31 1994-07-30 ガラス基板処理方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2001095004A Division JP3488440B2 (ja) 2001-03-29 2001-03-29 アクティブ型液晶表示装置の作製方法
JP2001095015A Division JP3488441B2 (ja) 2001-03-29 2001-03-29 アクティブ型液晶表示装置の作製方法

Publications (2)

Publication Number Publication Date
JPH1064821A JPH1064821A (ja) 1998-03-06
JP3488361B2 true JP3488361B2 (ja) 2004-01-19

Family

ID=15167057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13609197A Expired - Fee Related JP3488361B2 (ja) 1997-05-09 1997-05-09 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3488361B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4267394B2 (ja) * 2002-07-16 2009-05-27 株式会社半導体エネルギー研究所 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) * 2002-07-16 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP6919742B1 (ja) * 2020-04-07 2021-08-18 Jfeスチール株式会社 金属板のくびれ限界ひずみ特定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753955B2 (ja) 1993-07-31 1998-05-20 株式会社半導体エネルギー研究所 ガラス基板処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753955B2 (ja) 1993-07-31 1998-05-20 株式会社半導体エネルギー研究所 ガラス基板処理方法

Also Published As

Publication number Publication date
JPH1064821A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
KR0165140B1 (ko) 반도체장치 제조방법 및 기판처리방법
JP2649325B2 (ja) 半導体装置の作製方法
US6465284B2 (en) Semiconductor device and method for manufacturing the same
JP2860869B2 (ja) 半導体装置およびその作製方法
JP3562590B2 (ja) 半導体装置作製方法
US5693541A (en) Method for manufacturing a semiconductor device using a silicon nitride mask
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH0758339A (ja) 半導体装置およびその作製方法
JPH08250740A (ja) 半導体装置およびその製造方法
JP3389022B2 (ja) 半導体装置
JPH0869967A (ja) 半導体装置の作製方法
JPH07131034A (ja) 半導体装置の作製方法
JPH0794756A (ja) 半導体装置の作製方法
JP2753955B2 (ja) ガラス基板処理方法
JPH08339960A (ja) 半導体装置の作製方法
JP3488361B2 (ja) 半導体装置の作製方法
JP2753954B2 (ja) ガラス基板処理方法
JP3488441B2 (ja) アクティブ型液晶表示装置の作製方法
JP2762218B2 (ja) 半導体装置およびその作製方法
JP2762219B2 (ja) 半導体装置およびその作製方法
JP3488440B2 (ja) アクティブ型液晶表示装置の作製方法
JP3488360B2 (ja) 半導体装置の作製方法
JPH0794751A (ja) 半導体装置およびその作製方法
JPH1197712A (ja) 半導体装置の作製方法
JP3535275B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees